JPH073016U - 中央処理装置のリセット回路 - Google Patents

Abstract

(57)【要約】 【目的】種々の場合のリセットを可能とした中央処理装
置のリセット回路を提供する。 【構成】信号Ｓが異常状態のとき、検出回路１、出力回
路２からリセット信号Ｒｏが発生する。この信号Ｒｏ
は、制御信号Ｃの状態により第１のゲート回路３を通過
し、このときは第２のゲート回路４からリセット信号Ｒ
が出力して中央処理装置５をリセットして検出回路２も
自己復帰する。また、第１のゲート回路３から信号が出
力されないと、出力回路Ｒｏからリセット信号が直接中
央処理装置５をリセットして保持する。また、電源オン
に対応するリセット信号Ｒ１、メインの中央処理装置に
ついてのリセット信号Ｒ２で優先的にリセットする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、中央処理装置のリセット回路に関するものである。

【０００２】

【従来の技術】

主中央処理装置（マスタＣＰＵ）で主たる計測器の入力取込等の処理を行うと ともに、副中央処理装置（スレーブＣＰＵ）で各チャンネル毎の他の処理を実行 するような装置において、複数の中央処理装置が用いられている。そして、異常 状態が発生した場合、ウォッチドッグタイマ回路で検出して各中央処理装置をリ セットし、再起動をかけるようにしている。

【０００３】

【考案が解決しようとする課題】

しかしながら、主中央処理装置と副中央処理装置のリセットは、連動させる場 合、別個とさせる場合、条件付きで連動させる場合等さまざまな場合があり、そ の都度、回路構成を決めなければならない必要があった。

【０００４】 この考案の目的は、以上の点に鑑み、複数の中央処理装置をもつ場合において 、さまざまな場合のリセットに対応できるようにした中央処理装置のリセット回 路を提供することである。

【０００５】

【課題を解決するための手段】

この考案は、異常状態を検出する検出回路と、この検出回路の出力に基きリセ ット信号を出力する出力回路と、この出力回路のリセット信号および制御信号が 入力され制御信号の状態に従ってリセット信号を出力する第１のゲート回路と、 この第１のゲート回路のリセット信号および電源オンまたは主中央処理装置につ いてのリセット信号のいずれかによりリセット信号を発生して前記出力回路を自 己復帰させる第２のゲート回路と、この第２のゲート回路のリセット信号または 前記出力回路のリセット信号によりリセットされる中央処理装置とを備えるよう にした中央処理装置のリセット回路である。

【０００６】

【実施例】

図１は、この考案の一実施例を示すブロック構成図である。

【０００７】 図において、１は、図示しない抵抗・コンデンサで設定された時定数をもつワ ンショットマルチバイブレータのような検出回路で、定期的に到来するウォッチ ドッグ信号Ｓが所定時間来ないときに検出信号を発生する。この検出回路１の検 出信号は、Ｄ型のフリップフロップ回路のような出力回路２に入力されて所定の タイミングでリセット信号Ｒｏが発生する。このリセット信号Ｒｏは、中央処理 装置５に出力されるとともに、制御信号Ｃの状態に従ってリセット信号Ｒｏが出 力される。この第１のゲート回路３からの信号は、電源オンに対応するリセット 信号Ｒ１、他のメインの主中央処理装置によるリセット信号Ｒ２とともに第２の ゲート回路４に入力され、いずれかの信号があればリセット信号Ｒが発生する。 この信号Ｒは、出力回路２に供給されプリセットされ自己復帰する。そして、こ の第２のゲート回路４のリセット信号Ｒまたは出力回路２からの直接のリセット 信号Ｒｏにより、中央処理装置５は、リセットされる。

【０００８】 つまり、信号Ｓが正常であれば、検出回路１、出力回路２からリセット信号は 発生せず、電源オンのリセット信号でＲ１、主中央処理装置からのリセット信号 Ｒ２のたとえば副次的な中央処理装置５は優先的にリセットされる。

【０００９】 信号Ｓが異常状態となり、検出回路１、出力回路２からリセット信号Ｒｏが発 生した場合、制御信号がたとえばローレベルＬで阻止されずに第１のゲート回路 ３をリセット信号Ｒｏが通した場合は、出力回路２のリセット信号Ｒｏが直接、 中央処理装置５を所定のタイミングでリセットするとともに、第２のゲート回路 ４からのリセット信号Ｒで出力回路２もプリセットされ自己復帰して自己復帰モ ードとなる。

【００１０】 また、検出回路１、出力回路２からリセット信号Ｒｏが発生した場合において 、制御信号ＣがたとえばハイレベルＨで阻止された場合、第１のゲート回路３よ り出力は発生せず、第２のゲート回路４から出力は発生せず、出力回路２は自己 復帰されることなく、出力回路２から中央処理装置５にリセット信号Ｒｏが出力 され続け、リセット保持モードとなる。

【００１１】 このリセット保持モードの状態において、リセット信号Ｒ１、Ｒ２が入力され ると、第２のゲート回路４からリセット出力Ｒが発生し、中央処理装置５をリセ ットするとともに、出力回路２をプリセットして自己復帰する。

【００１２】 このよううに、電源（パワー）オン時のリセット信号Ｒ１、主中央処理装置（ マスターＣＰＵ）についてのリセット信号Ｒ２により優先的にリセットされ、ま た、ウォッチドッグ監視によるリセット信号も、制御信号Ｃにより、自己復帰モ ードともリセット保持モードともできる。

【００１３】 なお、具体的な回路としては種々に考えられ、上記に限定されるものではない 。

【００１４】

【考案の効果】

以上述べたように、電源オン時のリセット信号、主中央処理装置についてのリ セット信号により優先的にリセットされるとともに、制御信号の状態により、自 己復帰モードとも、リセット保持モードともでき、複数の中央処理装置を有する 機器等において、単一の回路構成で、種々のリセットに対応できる。

【図面の簡単な説明】

【図１】この考案の一実施例を示す構成説明図である。

【符号の説明】

１ 検出回路 ２ 出力回路 ３、４ ゲート回路 ５ 中央処理装置

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】異常状態を検出する検出回路と、この検出
   回路の出力に基きリセット信号を出力する出力回路と、
   この出力回路のリセット信号および制御信号が入力され
   制御信号の状態に従ってリセット信号を出力する第１の
   ゲート回路と、この第１のゲート回路のリセット信号お
   よび電源オンまたは主中央処理装置についてのリセット
   信号のいずれかによりリセット信号を発生して前記出力
   回路を自己復帰させる第２のゲート回路と、この第２の
   ゲート回路のリセット信号または前記出力回路のリセッ
   ト信号によりリセットされる中央処理装置とを備えたこ
   とを特徴とする中央処理装置のリセット回路。