JPS5819619Y2 - キ−押下通知回路 - Google Patents

Description

【考案の詳細な説明】 本考案はキーボードに応用して好適なキー押下通知回路
に関する。

コンピュータシステムの端末装置としてキーボードは重
要なものの１つである。

周知のとおり、キーボードはマトリクス状配線とその交
点毎に設けられるキ一群とからなり、オペレータが入力
データに従って所定のキーを押下することにより、対応
する入力データ信号がコンピュータシステム内の制御回
路に送出され、さらにＣＰＵ等によって必要な処理がな
される。

この場合、キ一群はオペレータによって全く任意の時間
間隔で押下されるので、前記制御回路としては、例えば
同一のキーが連続して押下される場合第１回の押下と第
２回の押下との区別を常に監視しなければならない。

通常この監視はプログラムに従って行なわれるが、本来
なすべきプログラムの機能からみればかなり無駄なプロ
グラムと言わざるを得ない。

もしこの無駄なプログラムが不要になればその分、他の
ジョブをランさせることも可能である。

従って本考案の目的は、前述の無駄なプログラムを排除
し極めて簡単なハードウェア構成でその機能を代替し得
るキー押下通知回路を提供することである。

上記目的に従い本考案は、キ一群のいずれか１つが押下
されたときにのみ割込みを行なって当該キーに関する入
力データを読取る制御回路を有し、該制御回路は当該入
力データの読取りを完了したとき読取り完了信号を出力
するようになし、ここにおいて前記キーの１回の押下を
表示する信号でセットされ且つ前記読取り完了信号を受
信したときリセットされる第１フリップフロップ回路と
、該読取り完了信号を受信してセットされ且つ前記キー
の１回の押下の解除でリセットされる第２フリップフロ
ップ回路と、該第２フリツプフロ°ツブ回路の出力によ
って前記第１フリップフロップ回路をセットすべき前記
キーの１回の押下を表示する信号を禁止するゲート回路
とを具備し、該第１フリップフロップ回路のセット出力
をもって前記制御回路への割込みを行なうようにしたこ
とを特徴とするものである。

以下図面に従って本考案を説明する。

第１図は本考案に基づくキー押下通知回路が挿入される
キーボードシステムを示すブロック図である。

本図において１１はキーボードマトリクスであり、Ｘ方
向Ｙ方向に交差する配線の各交点にはキー１２が各々配
設されキ一群を構成する。

Ｙ方向の配線には通常例えば負の電位が付与され、押下
されたキーに交差する■のＸ方向の配線を通してキーボ
ードマトリクス１１から入力データ信号りが出力される
。

この入力データ信号りは一方に釦いてデータバス１６を
介して制御回路１５に印加される。

同時に、その人力データ信号りはオア回路１７を通して
キー押下信号Ｐとなり、キー押下通知回路１４に印加さ
れる。

なか、その前段にはチャツタ除去回路１３が必要に応じ
て挿入され、キー押下時のチャタリングによる誤動作を
防止する。

キー１２としてチャタレスキーを採用するならば本回路
１３は不要である。

キー押下通知回路１４の出力であるキー押下通知信号ぜ
は制御回路１５に印加される。

制御回路１５はキー押下通知信号Ｖが出力されたときに
のみ割込みを実行し、前述の入力データ信号りを読み取
ってＣＰＵ（中央処理装置）側に送る。

第１図にむいて、従来のキーボードシステムは、キー押
下通知回路１４は存在せず、この回層機能をプログラム
で行なっていた。

従って、制御回路１５はキー押下信号Ｐを直接受信し、
同一キーの第１回押下と第２回押下との切り分けは前記
プログラムによる監視で行なった。

通常、キーの１回の押下時間は例えば数１００ ｍｓ
と長いので、しかもその押下時間は相当の幅でバラツク
ので、１回のキー押下による入力データ信号りの多重読
取りが発生し、誤りを生ずることがしばしばある。

本考案のキー押下通知回路１４（第１図）は、前述した
入力データ信号りの多重読取りを、プログラムではなく
、簡単なハードウェア構成で防止するものである。

その具体的回路構成は第２図に示すと釦りであり、その
構成ならびに動作の説明を、第３図Ｃ参照に示すタイム
チャートを参照しながら行なう。

第２図において２１および２２ばそれぞれ第１フリップ
フロップ回路および第２フリップフロップ回路である。

第１フリップフロップ回路２１はゲート回路（図中のノ
ア回路２３）を介し、時刻１（、にてキー押下信号Ｐを
受信する（第３図ＡのＰ参照）。

第１および第２フリップフロップ回路２１．２２は共に
クロック信号ＣＬＫを受信しており、時刻１．のサンプ
リングクロック（第３図Ｂ参照）で、第１フリップフロ
ップ回路２１はセットされ、このセット出力がキー押下
通知信号Ｖとなる（第３図Ｃのψ参照）。

キー押下通知信号Ｐ′を受けて制御回路１５（第１図）
は割込みを実行し、入力データ信号Ｄ（第１図）の読取
りを行なう。

この読取りが完了すると、時刻ｔ２ で読取り完了信号
Ｅが制御回路より送出され（第１図のＥおよび第３図り
のＥ参照）、その直後の時刻ｔ３でサンプリングクロッ
ク（第３図Ｂ参照）を受信した時、第１フリップフロッ
プ回路２１はリセットされ（第３図Ｃ参照）、同時に第
２フリップフロップ回路２２はセットされる（第３図Ｅ
のＱ参照）。

このセット出力Ｑはノア回路２３に入力され、キー押下
信号Ｐを禁止する。

従って、その後第１フリップフロップ回路２１がセット
されることはなく、キー押下通知信号Ｖは送出されない
。

いわゆるキー押下通知信号の禁止期間に入る。

この禁止期間は、当該キーの押下が解除されたときに初
めて終了し、次のキー押下を受は付ける状態となる。

時刻ｔ４で、当該キーの押下が解除されると（第３図Ａ
・参照）、ライン２４を通し第２フリップフロップ回路
２２は、時刻ｔ５ のサンプリングクロック（第３図Ｂ
参照）でリセットされる（第３図Ｃ参照）。

ここにノア回路２３は再び１開“となり、次に到来する
キー押下信号Ｐの受信か可能となる。

第３図Ｃにおける期間Ｔ（時刻ｔ３からｔ５まで）が前
述の禁止期間であり、１回の押下が解除されるまで継続
する。

この禁止期間を過き゛て時刻ｔ６で再びキー押下があれ
ば（第３図Ｃ参照）、再び第１フリップフロップ回路２
１は時刻ｔ７でセットされ（第３図Ｃ参照）、前述と同
様の操作を繰り返す。

既述のとも・す、この禁止期間は極めてランダムであり
ながら、プログラムで常時監視されていたものであり、
本考案によればこれと同一機能を単純なハードウェアで
実現してしまう。

第２図中Ｒ８Ｔはイニシャルリセット用のリセット信号
である。

以上述べたと釦り、本考案によれば、ＣＰＵと連係する
キーボードシステムにおいてプログラムによらないキー
人力データの多重読取防止が実現され、該ＣＰＵの負担
軽減に寄与する効果は犬である。

なか、本考案は短期間の間に２以上のキー押下があった
場合において先行のキー押下のみを有効とする機能も果
す。

【図面の簡単な説明】

第１図は本考案に基づくキー押下通知回路が挿入される
キーボードシステムを示すブロック図、第２図は本考案
に基づくキー押下通知回路の一実施例を示すブロック図
、第３図Ａ−Ｅは第２図の動作説明に用いるタイムチャ
ートである。 図において、１１はキーボードマトリクス、１２はキー
１４はキー押下通知回路、１５は制御回路、２Ｆは第
１フリップフロップ回路、２２は第２フリップフロップ
回路、２３ゲ一ト回路（ノア回路）、Ｄは入力データ信
号、Ｐはキー押下信号、Ｐ′はキー押下通知信号、Ｅは
読取り完了信号である。

Claims (1)

【実用新案登録請求の範囲】
1. キ一群のいずれか１つが押下されたときにのみ割込みを
   行なって当該キーに関する入力データを読取る制御回路
   を含んでなるキーボードシステムに付加されるキー押下
   通知回路であって、前記キーの１回の押下を表示するキ
   ー押下信号によりセットされ且つ前記制御回路における
   前記入力データの読取りが完了したとき出力される読取
   り完了信号を受信してリセットされる第１フリップフロ
   ップ回路と、該読取り完了信号を受信してセットされ且
   つ前記キー押下信号が解除されたときリセットされる第
   ２フリップフロップ回路と、該第２フリップフロップ回
   路のセット出力によって前記キー押下信号が前記第１フ
   リップフロップ回路をセットすることを禁止するゲート
   回路とからなり、該第１フリップフロップ回路のセット
   出力をもって前記制御回路への割込みを行なうためのキ
   ー押下通知信号とするようにしたことを特徴とするキー
   押下通知回路。