JPH0675887A - ポーリング間隔決定方式 - Google Patents
ポーリング間隔決定方式Info
- Publication number
- JPH0675887A JPH0675887A JP4227598A JP22759892A JPH0675887A JP H0675887 A JPH0675887 A JP H0675887A JP 4227598 A JP4227598 A JP 4227598A JP 22759892 A JP22759892 A JP 22759892A JP H0675887 A JPH0675887 A JP H0675887A
- Authority
- JP
- Japan
- Prior art keywords
- sub
- polling interval
- cpu
- data
- main cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】１つのメインＣＰＵ１が複数のサブＣＰＵ２
ａ，２ｂをポーリングすることによりデュアルポートＲ
ＡＭ３ａ，３ｂを介してＣＰＵ間通信を行うシステムに
おいて、効率的な通信を可能としたポーリング間隔決定
方式を提供する。 【構成】各サブＣＰＵ２ａ，２ｂからのデータ送信要求
の発生回数を記憶するテーブル６と、このテーブル６を
参照することによりデータ送信要求の発生回数が多いサ
ブＣＰＵへのポーリング間隔を短くするようにポーリン
グ間隔を設定するポーリング間隔変更手段をメインＣＰ
Ｕ１側に設けた。 【効果】各サブＣＰＵの送信要求の発生頻度に従って、
メインＣＰＵがサブＣＰＵを参照するポーリング間隔を
決定できるため、効率の良いデータ送受信を行うことが
でき、システム全体としてのスループットが向上すると
いう効果がある。
ａ，２ｂをポーリングすることによりデュアルポートＲ
ＡＭ３ａ，３ｂを介してＣＰＵ間通信を行うシステムに
おいて、効率的な通信を可能としたポーリング間隔決定
方式を提供する。 【構成】各サブＣＰＵ２ａ，２ｂからのデータ送信要求
の発生回数を記憶するテーブル６と、このテーブル６を
参照することによりデータ送信要求の発生回数が多いサ
ブＣＰＵへのポーリング間隔を短くするようにポーリン
グ間隔を設定するポーリング間隔変更手段をメインＣＰ
Ｕ１側に設けた。 【効果】各サブＣＰＵの送信要求の発生頻度に従って、
メインＣＰＵがサブＣＰＵを参照するポーリング間隔を
決定できるため、効率の良いデータ送受信を行うことが
でき、システム全体としてのスループットが向上すると
いう効果がある。
Description
【０００１】
【産業上の利用分野】本発明は、１つのメインＣＰＵユ
ニットと、複数のサブＣＰＵユニットがデュアルポート
ＲＡＭとポーリングを利用してＣＰＵ間通信を実行する
システムにおけるポーリング間隔決定方式に関するもの
である。
ニットと、複数のサブＣＰＵユニットがデュアルポート
ＲＡＭとポーリングを利用してＣＰＵ間通信を実行する
システムにおけるポーリング間隔決定方式に関するもの
である。
【０００２】
【従来の技術】従来、２つのＣＰＵの間でデュアルポー
トＲＡＭを介して通信を行うシステムが知られている。
このようなシステムにおいて、割込信号の無いハードウ
ェアでは、デュアルポートＲＡＭ上に送受信要求用のフ
ラグ領域を設け、両方のＣＰＵは、そのフラグ領域を確
認しながら通信を行う。１つのメインＣＰＵユニットと
複数のサブＣＰＵユニットが通信する場合、サブＣＰＵ
側はメインＣＰＵ側へデータを送信する際に、デュアル
ポートＲＡＭ上に送信要求フラグを立てる。メインＣＰ
Ｕ側は一定周期でこの送信要求フラグをチェックし、送
信要求フラグの立っているサブＣＰＵ側からデータを受
信する。
トＲＡＭを介して通信を行うシステムが知られている。
このようなシステムにおいて、割込信号の無いハードウ
ェアでは、デュアルポートＲＡＭ上に送受信要求用のフ
ラグ領域を設け、両方のＣＰＵは、そのフラグ領域を確
認しながら通信を行う。１つのメインＣＰＵユニットと
複数のサブＣＰＵユニットが通信する場合、サブＣＰＵ
側はメインＣＰＵ側へデータを送信する際に、デュアル
ポートＲＡＭ上に送信要求フラグを立てる。メインＣＰ
Ｕ側は一定周期でこの送信要求フラグをチェックし、送
信要求フラグの立っているサブＣＰＵ側からデータを受
信する。
【０００３】図３は割込信号が無い場合のデュアルポー
トＲＡＭ通信方式の説明図である。まず、サブＣＰＵ２
ｂからの送信要求が無い場合、デュアルポートＲＡＭ３
ｂ上の送信要求フラグ領域８ｂには、送信完了（送信要
求無し）を示すコマンド”Ｆ”が書き込まれている。次
に、サブＣＰＵ２ａからメインＣＰＵ１へ送信したいデ
ータがある場合には、サブＣＰＵ２ａは送信要求フラグ
領域８ａに送信要求を示すコマンド”Ｑ”を書き込む。
メインＣＰＵ１は、常時、一定時間間隔でデュアルポー
トＲＡＭ８ａ，８ｂ上の送信要求フラグ領域をＩ／Ｏバ
ス５を介して読み込み、コマンド”Ｆ”が書き込まれて
いる場合には、そのまま一定時間後に次のデュアルポー
トＲＡＭの送信要求フラグ領域を読み込む。また、コマ
ンド”Ｑ”が書き込まれている場合には、デュアルポー
トＲＡＭ上のデータを読み込む処理を実行してから、一
定時間が経過した後に、次のデュアルポートＲＡＭの送
信要求フラグ領域を読み込む。
トＲＡＭ通信方式の説明図である。まず、サブＣＰＵ２
ｂからの送信要求が無い場合、デュアルポートＲＡＭ３
ｂ上の送信要求フラグ領域８ｂには、送信完了（送信要
求無し）を示すコマンド”Ｆ”が書き込まれている。次
に、サブＣＰＵ２ａからメインＣＰＵ１へ送信したいデ
ータがある場合には、サブＣＰＵ２ａは送信要求フラグ
領域８ａに送信要求を示すコマンド”Ｑ”を書き込む。
メインＣＰＵ１は、常時、一定時間間隔でデュアルポー
トＲＡＭ８ａ，８ｂ上の送信要求フラグ領域をＩ／Ｏバ
ス５を介して読み込み、コマンド”Ｆ”が書き込まれて
いる場合には、そのまま一定時間後に次のデュアルポー
トＲＡＭの送信要求フラグ領域を読み込む。また、コマ
ンド”Ｑ”が書き込まれている場合には、デュアルポー
トＲＡＭ上のデータを読み込む処理を実行してから、一
定時間が経過した後に、次のデュアルポートＲＡＭの送
信要求フラグ領域を読み込む。
【０００４】
【発明が解決しようとする課題】このように、割込信号
の無いハードウェアにおいて、メインＣＰＵとサブＣＰ
Ｕの２つのＣＰＵ間でデュアルポートＲＡＭ通信を行う
システムでは、メインＣＰＵは常時サブＣＰＵからの送
信要求の有無を監視する必要がある。このデュアルポー
トＲＡＭ通信方式を用いた監視制御システムの構成例を
図４に示す。メインＣＰＵ１はホストコンピュータ９と
通信するための第１のデュアルポートＲＡＭ３ａと、監
視制御システムと通信するための第２のデュアルポート
ＲＡＭ３ｂに接続されている。第１のデュアルポートＲ
ＡＭ３ａは、ホストコンピュータ９との通信用のＲＳ−
２３２Ｃインターフェイス１０に内蔵されたサブＣＰＵ
２ａに接続されている。ＲＳ−２３２Ｃインターフェイ
ス１０は、ホストコンピュータ９からスケジュールデー
タや状態要求データ、制御データなどを受信するもので
ある。第２のデュアルポートＲＡＭ３ｂは、監視制御シ
ステムの親局１１に内蔵されたサブＣＰＵ２ｂに接続さ
れている。監視制御システムの親局１１は、複数の子局
１２，１３，１４，１５，…から状態変化通知データや
緊急通知データを受信するものである。第１のデュアル
ポートＲＡＭ３ａと第２のデュアルポートＲＡＭ３ｂが
取り扱うデータ量を比較すると、スケジュールデータは
一日に一回しか送信されないのに対し、状態変化通知は
一定周期（数分間）間隔で送信されて来る。したがっ
て、２つのデュアルポートＲＡＭ３ａ，３ｂ間で、通信
データの量が全く異なり、ＲＳ−２３２Ｃインターフェ
イス１０のサブＣＰＵ２ａとは少量のデータの通信を行
い、監視制御システムのサブＣＰＵ２ｂとは多量のデー
タの通信を行うことになる。このような場合、一定間隔
の周期でポーリングを行っていると、送信データの量が
多い方のサブＣＰＵ２ｂについては、全データの送信が
なかなか終了せず、送信用バッファにデータが溜まって
しまうという現象が起こり、システム全体としてのスル
ープットも向上しない。
の無いハードウェアにおいて、メインＣＰＵとサブＣＰ
Ｕの２つのＣＰＵ間でデュアルポートＲＡＭ通信を行う
システムでは、メインＣＰＵは常時サブＣＰＵからの送
信要求の有無を監視する必要がある。このデュアルポー
トＲＡＭ通信方式を用いた監視制御システムの構成例を
図４に示す。メインＣＰＵ１はホストコンピュータ９と
通信するための第１のデュアルポートＲＡＭ３ａと、監
視制御システムと通信するための第２のデュアルポート
ＲＡＭ３ｂに接続されている。第１のデュアルポートＲ
ＡＭ３ａは、ホストコンピュータ９との通信用のＲＳ−
２３２Ｃインターフェイス１０に内蔵されたサブＣＰＵ
２ａに接続されている。ＲＳ−２３２Ｃインターフェイ
ス１０は、ホストコンピュータ９からスケジュールデー
タや状態要求データ、制御データなどを受信するもので
ある。第２のデュアルポートＲＡＭ３ｂは、監視制御シ
ステムの親局１１に内蔵されたサブＣＰＵ２ｂに接続さ
れている。監視制御システムの親局１１は、複数の子局
１２，１３，１４，１５，…から状態変化通知データや
緊急通知データを受信するものである。第１のデュアル
ポートＲＡＭ３ａと第２のデュアルポートＲＡＭ３ｂが
取り扱うデータ量を比較すると、スケジュールデータは
一日に一回しか送信されないのに対し、状態変化通知は
一定周期（数分間）間隔で送信されて来る。したがっ
て、２つのデュアルポートＲＡＭ３ａ，３ｂ間で、通信
データの量が全く異なり、ＲＳ−２３２Ｃインターフェ
イス１０のサブＣＰＵ２ａとは少量のデータの通信を行
い、監視制御システムのサブＣＰＵ２ｂとは多量のデー
タの通信を行うことになる。このような場合、一定間隔
の周期でポーリングを行っていると、送信データの量が
多い方のサブＣＰＵ２ｂについては、全データの送信が
なかなか終了せず、送信用バッファにデータが溜まって
しまうという現象が起こり、システム全体としてのスル
ープットも向上しない。
【０００５】本発明は上述のような点に鑑みてなされた
ものであり、その目的とするところは、１つのメインＣ
ＰＵと複数のサブＣＰＵの間でデュアルポートＲＡＭを
介して通信を行うシステムにおいて、各サブＣＰＵの通
信頻度に応じて各サブＣＰＵへのポーリング間隔を一定
時間毎にダイナミックに変更することにより効率的な通
信を可能としたポーリング間隔決定方式を提供すること
にある。
ものであり、その目的とするところは、１つのメインＣ
ＰＵと複数のサブＣＰＵの間でデュアルポートＲＡＭを
介して通信を行うシステムにおいて、各サブＣＰＵの通
信頻度に応じて各サブＣＰＵへのポーリング間隔を一定
時間毎にダイナミックに変更することにより効率的な通
信を可能としたポーリング間隔決定方式を提供すること
にある。
【０００６】
【課題を解決するための手段】本発明のポーリング間隔
決定方式は、前記の課題を解決するために、図１に示す
ように、１つのメインＣＰＵ１が複数のサブＣＰＵ２
ａ，２ｂをポーリングすることによりデュアルポートＲ
ＡＭ３ａ，３ｂを介してＣＰＵ間通信を行うシステムに
おいて、各サブＣＰＵ２ａ，２ｂからのデータ送信要求
の発生回数を記憶するテーブル６と、このテーブル６を
参照することによりデータ送信要求の発生回数が多いサ
ブＣＰＵへのポーリング間隔を短くするようにポーリン
グ間隔を設定するポーリング間隔変更手段をメインＣＰ
Ｕ１側に設けたことを特徴とするものである。
決定方式は、前記の課題を解決するために、図１に示す
ように、１つのメインＣＰＵ１が複数のサブＣＰＵ２
ａ，２ｂをポーリングすることによりデュアルポートＲ
ＡＭ３ａ，３ｂを介してＣＰＵ間通信を行うシステムに
おいて、各サブＣＰＵ２ａ，２ｂからのデータ送信要求
の発生回数を記憶するテーブル６と、このテーブル６を
参照することによりデータ送信要求の発生回数が多いサ
ブＣＰＵへのポーリング間隔を短くするようにポーリン
グ間隔を設定するポーリング間隔変更手段をメインＣＰ
Ｕ１側に設けたことを特徴とするものである。
【０００７】
【作用】図１のシステムにおいて、サブＣＰＵ２ａのア
クセス回数が少なく、サブＣＰＵ２ｂのアクセス回数が
多い場合に、メインＣＰＵ１からサブＣＰＵ２ａ，２ｂ
を同じ間隔でポーリングすると、全データ処理完了時間
は図２（Ａ）に示すようになる。図中、ＴａはサブＣＰ
Ｕ２ａのデータ受信時間、ＴｂはサブＣＰＵ２ｂのデー
タ受信時間であり、Ｔｏは送信要求が無いことを示して
いる。この例では、サブＣＰＵ２ａから２回データを受
信し、サブＣＰＵ２ｂから５回データを受信している。
このような場合、アクセス回数の多いサブＣＰＵ２ｂの
ポーリング間隔を短くすると、同じデータを受信するの
に要する全データ処理完了時間は、図２（Ｂ）に示すよ
うに短くなる。これにより、一定時間内にメインＣＰＵ
１が受信できるデータ量が増えて、スループットも向上
する。
クセス回数が少なく、サブＣＰＵ２ｂのアクセス回数が
多い場合に、メインＣＰＵ１からサブＣＰＵ２ａ，２ｂ
を同じ間隔でポーリングすると、全データ処理完了時間
は図２（Ａ）に示すようになる。図中、ＴａはサブＣＰ
Ｕ２ａのデータ受信時間、ＴｂはサブＣＰＵ２ｂのデー
タ受信時間であり、Ｔｏは送信要求が無いことを示して
いる。この例では、サブＣＰＵ２ａから２回データを受
信し、サブＣＰＵ２ｂから５回データを受信している。
このような場合、アクセス回数の多いサブＣＰＵ２ｂの
ポーリング間隔を短くすると、同じデータを受信するの
に要する全データ処理完了時間は、図２（Ｂ）に示すよ
うに短くなる。これにより、一定時間内にメインＣＰＵ
１が受信できるデータ量が増えて、スループットも向上
する。
【０００８】
【実施例】以下、本発明の一実施例を図を用いて説明す
る。本発明のポーリング間隔決定方式は、図１に示すよ
うに、メインＣＰＵ１と、複数のサブＣＰＵ２ａ，２ｂ
と、複数のデュアルポートＲＡＭ３ａ，３ｂと、サブＣ
ＰＵのアクセス回数テーブル６と、ポーリング間隔テー
ブル７を備えている。メインＣＰＵ１は、一定時間間隔
で各サブＣＰＵ２ａ，２ｂのデュアルポートＲＡＭ３
ａ，３ｂ上の送信要求フラグ８ａ，８ｂをチェックして
いる。サブＣＰＵ２ａ，２ｂからの送信要求があり、そ
のデータを受信する度に、メインＣＰＵ１は、サブＣＰ
Ｕのアクセス回数テーブル６における該当するサブＣＰ
Ｕのアクセス回数をインクリメントする。アクセス回数
テーブル６は、サブＣＰＵ２ａ，２ｂ，…を備えるサブ
ユニット４ａ，４ｂ，…の番号と、そのサブユニットに
対するアクセス回数を対応させて記憶している。メイン
ＣＰＵ１はこのアクセス回数テーブル６を一定時間間隔
で参照し、あるサブＣＰＵ２ａ，２ｂのアクセス回数の
割合が一定以上のレベルに到達したら、そのサブＣＰＵ
２ａ，２ｂに対するポーリング間隔を短くするようにポ
ーリング間隔テーブル７を変更する。ポーリング間隔テ
ーブル７は、サブＣＰＵ２ａ，２ｂ，…を備えるサブユ
ニット４ａ，４ｂ，…の番号と、そのサブユニットに対
するポーリング間隔を対応させて記憶している。メイン
ＣＰＵ１は一定回数のポーリング毎にポーリング間隔テ
ーブル７を参照し、参照した値に従って、以降のポーリ
ングを行う。すなわち、アクセス回数の多いサブＣＰＵ
のポーリングは短い間隔で行い、アクセス回数の少ない
サブＣＰＵのポーリングは長い間隔で行うようになる。
これにより、効率の良いデータ送受信を行うことができ
るものである。
る。本発明のポーリング間隔決定方式は、図１に示すよ
うに、メインＣＰＵ１と、複数のサブＣＰＵ２ａ，２ｂ
と、複数のデュアルポートＲＡＭ３ａ，３ｂと、サブＣ
ＰＵのアクセス回数テーブル６と、ポーリング間隔テー
ブル７を備えている。メインＣＰＵ１は、一定時間間隔
で各サブＣＰＵ２ａ，２ｂのデュアルポートＲＡＭ３
ａ，３ｂ上の送信要求フラグ８ａ，８ｂをチェックして
いる。サブＣＰＵ２ａ，２ｂからの送信要求があり、そ
のデータを受信する度に、メインＣＰＵ１は、サブＣＰ
Ｕのアクセス回数テーブル６における該当するサブＣＰ
Ｕのアクセス回数をインクリメントする。アクセス回数
テーブル６は、サブＣＰＵ２ａ，２ｂ，…を備えるサブ
ユニット４ａ，４ｂ，…の番号と、そのサブユニットに
対するアクセス回数を対応させて記憶している。メイン
ＣＰＵ１はこのアクセス回数テーブル６を一定時間間隔
で参照し、あるサブＣＰＵ２ａ，２ｂのアクセス回数の
割合が一定以上のレベルに到達したら、そのサブＣＰＵ
２ａ，２ｂに対するポーリング間隔を短くするようにポ
ーリング間隔テーブル７を変更する。ポーリング間隔テ
ーブル７は、サブＣＰＵ２ａ，２ｂ，…を備えるサブユ
ニット４ａ，４ｂ，…の番号と、そのサブユニットに対
するポーリング間隔を対応させて記憶している。メイン
ＣＰＵ１は一定回数のポーリング毎にポーリング間隔テ
ーブル７を参照し、参照した値に従って、以降のポーリ
ングを行う。すなわち、アクセス回数の多いサブＣＰＵ
のポーリングは短い間隔で行い、アクセス回数の少ない
サブＣＰＵのポーリングは長い間隔で行うようになる。
これにより、効率の良いデータ送受信を行うことができ
るものである。
【０００９】
【発明の効果】本発明のポーリング間隔決定方式では、
各サブＣＰＵの送信要求の発生頻度に従って、メインＣ
ＰＵがサブＣＰＵを参照するポーリング間隔を決定でき
るため、効率の良いデータ送受信を行うことができ、シ
ステム全体としてのスループットが向上するという効果
がある。
各サブＣＰＵの送信要求の発生頻度に従って、メインＣ
ＰＵがサブＣＰＵを参照するポーリング間隔を決定でき
るため、効率の良いデータ送受信を行うことができ、シ
ステム全体としてのスループットが向上するという効果
がある。
【図１】本発明のポーリング間隔決定方式の機能説明図
である。
である。
【図２】本発明の動作説明図である。
【図３】従来のデュアルポートＲＡＭ通信方式の説明図
である。
である。
【図４】従来の監視制御システムの構成例を示すブロッ
ク図である。
ク図である。
１ メインＣＰＵ ２ａ，２ｂ サブＣＰＵ ３ａ，３ｂ デュアルポートＲＡＭ ４ａ，４ｂ サブユニット ５ Ｉ／Ｏバス ６ アクセス回数テーブル ７ ポーリング間隔テーブル
Claims (1)
- 【請求項１】 １つのメインＣＰＵが複数のサブＣＰ
ＵをポーリングすることによりデュアルポートＲＡＭを
介してＣＰＵ間通信を行うシステムにおいて、各サブＣ
ＰＵからのデータ送信要求の発生回数を記憶するテーブ
ルと、このテーブルを参照することによりデータ送信要
求の発生回数が多いサブＣＰＵへのポーリング間隔を短
くするようにポーリング間隔を設定するポーリング間隔
変更手段をメインＣＰＵ側に設けたことを特徴とするポ
ーリング間隔決定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4227598A JPH0675887A (ja) | 1992-08-26 | 1992-08-26 | ポーリング間隔決定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4227598A JPH0675887A (ja) | 1992-08-26 | 1992-08-26 | ポーリング間隔決定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0675887A true JPH0675887A (ja) | 1994-03-18 |
Family
ID=16863444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4227598A Pending JPH0675887A (ja) | 1992-08-26 | 1992-08-26 | ポーリング間隔決定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0675887A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08339317A (ja) * | 1995-04-06 | 1996-12-24 | Bull Sa | ネットワークにおける情報処理資源監視のための定期的ポーリング管理装置及びこの装置によって実施される方法 |
| JPH11232058A (ja) * | 1998-02-09 | 1999-08-27 | Fuji Xerox Co Ltd | 機器情報管理装置 |
| US6449663B1 (en) * | 1998-07-08 | 2002-09-10 | International Business Machines Corporation | Method and apparatus for adjusting an interval of polling a network printer based on changes in working status of the network printer |
| JP2002329236A (ja) * | 2001-04-27 | 2002-11-15 | Oki Electric Ind Co Ltd | 自動取引装置 |
| JP2008262315A (ja) * | 2007-04-11 | 2008-10-30 | Renesas Technology Corp | Ｄｍａコントローラおよびｄｍａ転送方法 |
| US8205121B2 (en) | 2007-03-21 | 2012-06-19 | International Business Machines Corporation | Reducing overpolling of data in a data processing system |
-
1992
- 1992-08-26 JP JP4227598A patent/JPH0675887A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08339317A (ja) * | 1995-04-06 | 1996-12-24 | Bull Sa | ネットワークにおける情報処理資源監視のための定期的ポーリング管理装置及びこの装置によって実施される方法 |
| JPH11232058A (ja) * | 1998-02-09 | 1999-08-27 | Fuji Xerox Co Ltd | 機器情報管理装置 |
| US6449663B1 (en) * | 1998-07-08 | 2002-09-10 | International Business Machines Corporation | Method and apparatus for adjusting an interval of polling a network printer based on changes in working status of the network printer |
| JP2002329236A (ja) * | 2001-04-27 | 2002-11-15 | Oki Electric Ind Co Ltd | 自動取引装置 |
| US8205121B2 (en) | 2007-03-21 | 2012-06-19 | International Business Machines Corporation | Reducing overpolling of data in a data processing system |
| JP2008262315A (ja) * | 2007-04-11 | 2008-10-30 | Renesas Technology Corp | Ｄｍａコントローラおよびｄｍａ転送方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6711643B2 (en) | Method and apparatus for interrupt redirection for arm processors | |
| US4322793A (en) | Communication controller transparently integrated into a host CPU | |
| US6859886B1 (en) | IO based embedded processor clock speed control | |
| JPH04312160A (ja) | マルチプロセッサシステムおよびそのメッセージ送受信制御装置 | |
| CN111913669B (zh) | Ssd掉电速度提高方法、装置、计算机设备及存储介质 | |
| CN114528234B (zh) | 用于多路服务器系统的带外管理方法及装置 | |
| US20040122997A1 (en) | Method, system, and program for handling interrupt requests | |
| JPH0675887A (ja) | ポーリング間隔決定方式 | |
| JP2920441B2 (ja) | プロセスデータ処理システムおよび処理方法 | |
| US20020091957A1 (en) | Multiprocessor array | |
| CN104011693A (zh) | 设置基于i/o带宽的处理器频率层的装置和方法 | |
| JPH0578925A (ja) | 通信制御方法 | |
| US6938078B1 (en) | Data processing apparatus and data processing method | |
| KR0179882B1 (ko) | 피엘씨의 통신파라미터 설정방법 및 그에 따른 데이터 송수신방법 | |
| JPH01305461A (ja) | バス使用権制御方式 | |
| JPS6143369A (ja) | マルチプロセツサシステム | |
| JP3399776B2 (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| JPH07143148A (ja) | 高速サイクリック伝送装置 | |
| KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
| KR950010947B1 (ko) | 버스 프로토콜 맵핑 회로 | |
| JP2725385B2 (ja) | 情報処理システムのデータ転送方式 | |
| JPH09282297A (ja) | デュアルポートメモリを用いたｃｐｕ間通信シス テム | |
| KR20000041926A (ko) | 아이피씨 시스템에서 특정 프로세서에 대한 재시동장치 및방법 | |
| JPS605368A (ja) | 通信制御処理装置 | |
| JPS6379161A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |