JPH0376508B2 - - Google Patents

Info

Publication number
JPH0376508B2
JPH0376508B2 JP59147137A JP14713784A JPH0376508B2 JP H0376508 B2 JPH0376508 B2 JP H0376508B2 JP 59147137 A JP59147137 A JP 59147137A JP 14713784 A JP14713784 A JP 14713784A JP H0376508 B2 JPH0376508 B2 JP H0376508B2
Authority
JP
Japan
Prior art keywords
input
address
output unit
output
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59147137A
Other languages
English (en)
Other versions
JPS6126158A (ja
Inventor
Yoshuki Horikoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP14713784A priority Critical patent/JPS6126158A/ja
Publication of JPS6126158A publication Critical patent/JPS6126158A/ja
Publication of JPH0376508B2 publication Critical patent/JPH0376508B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は、マイクロプロセツサの制御によつ
て、各種監視情報、計測情報等を周辺回路から入
力して、通信回線に伝送情報フレームを送出する
情報伝送装置に関し、特に周辺回路の増設等に柔
軟に対応するための改良に関する。
従来技術 従来、この種の情報伝送装置は、第6図Aに示
すように、マイクロプロセツサCPUを中心に、
監視情報入出力ユニツトDI−SV、アナログ計測
情報入出力ユニツトAI、変調送信ユニツトMOD
−PS等の各種入出力装置およびメモリMEMをバ
スラインBUSに接続した構成とされている。
一般に、前記監視情報入出力ユニツトDI−SV
やアナログ計測情報入出力ユニツトAI等の情報
入出力ユニツトは、マイクロプロセツサCPUか
ら見たときI/Oアドレス可能な周辺機器として
動作し、前記監視情報入出力ユニツトDI−SVや
アナログ計測情報入出力ユニツトAI等に入力さ
れる、監視情報SV、アナログ計測情報TM等の
外部データは、1ワード(8または16ビツト)単
位でマイクロプロセツサCPUに入力される。す
なわち、マイクロプロセツサCPUからアドレス
バス上に送出されたアドレス信号によつて指定さ
れた入出力ユニツトから外部データをデータバス
上に送出させる。
各入出力ユニツトは、同図Bに示すように、自
己に割当てられた固有のアドレスを設定したI/
Oアドレス設定スイツチ1と、該アドレス設定ス
イツチ1に設定されたアドレスとアドレスバス上
のアドレス信号とを比較するアドレス一致検出回
路2と、アドレス一致検出回路2の出力する一致
出力によつて開かれたとき外部データをデータバ
スに送出するゲートGとを持ち、マイクロプロセ
ツサCPUからアドレス信号によつて指定された
とき、外部データをデータバス上に送出する。外
部データがアナログ計測情報であるときは、勿論
デジタルデータに変換されてデータバスに送出さ
れる。
一方、マイクロプロセツサCPUのプログラム
は、同図Cに示すような送信情報テーブルを持つ
ていて、そのテーブルには、現在実装されている
入出力ユニツトのI/Oアドレスと、当該入出力
ユニツトから返送されたデータが送信されるとき
に付加される返信ワードアドレスが併記されてい
て、マイクロプロセツサCPUがデータを入力す
るとき、およびデータ送信時に、上記テーブルを
参照することによつて所定の情報伝送動作を実行
するようにしている。
上記テーブルは、情報伝送装置の設計時に入出
力ユニツトの組合わせに応じて、メーカの工場で
作成され、リードオンリメモリ(ROM)に記憶
させて搭載している。従つて、従来の情報伝送装
置は、既設装置の拡張、変更の際には、現場また
は工場で、新しい送信情報テーブルが格納された
ROMを作成して古いものと取替える必要があ
り、同時期に数十局にも及ぶ変更等は、多大の時
間と労力を要し、また、ROMの書込みおよびマ
イクロプロセツサのプログラムに精通した技術者
を必要とするという欠点がある。
発明の目的 本発明の目的は、上述の従来の欠点を解決し、
入出力ユニツトの増設や変更等に対して、マイク
ロプロセツサのプログラムを変更することなく、
容易かつ柔軟に対処することができる情報伝送装
置を提供することにある。
発明の構成 本発明の情報伝送装置は、監視情報、計測情報
等を入力する各種入出力ユニツトと、各入出力ユ
ニツトから入力された情報を通信回線に送出する
送出ユニツト等をバスを介してマイクロプロセツ
サに接続し、マイクロプロセツサの制御によつて
各種入力情報を通信回線に送出する情報伝送装置
において、前記入出力ユニツトに、それぞれに固
有のアドレスとそれぞれの種類を示す実装コード
を割当て、各入出力ユニツトは、アドレスバス上
に送出されたアドレス信号と自己に割当てられた
固有のアドレスとの一致を検出するアドレス一致
回路と、該アドレス一致回路の一致出力によつて
活性化され前記マイクロプロセツサから入力され
る制御コードを解読して対応する後記ゲートを開
くデコーダと、外部データまたは前記実装コード
発生器の出力とデータバス間に接続され前記デコ
ーダ出力によつて開かれるゲートとを備え、前記
マイクロプロセツサは、各入出力ユニツトのアド
レスに対応して当該入出力ユニツトの実装コード
を記憶させるための送信情報管理テーブルを備え
て、初期動作時に順次アドレス信号および制御コ
ードによつて各入出力ユニツトから前記実装コー
ドを返送させて、各入出力ユニツトから返送され
た実装コードを上記送信情報管理テーブルの対応
する番地に格納しておき、本動作に移行した後
は、前記送信情報管理テーブルを参照して実装さ
れた各入出力ユニツトからデータを返送させ、該
返送データに所定の処理を施したデータに当該入
出力ユニツトのアドレスと同じワード番号を付加
した送信情報フレームを送出するように構成した
ことを特徴とする。
発明の実施例 次に、本発明について、図面を参照して詳細に
説明する。
第1図は、本発明の一実施例を示すブロツク図
である。すなわち、各入出力装置は、アドレス設
定スイツチ1と、アドレス一致検出回路2と、デ
コーダ3と、ゲート4,5と、ゲート4に接続さ
れた実装コード発生器7とを備える。アドレス設
定スイツチ1には、例えば6ビツトで構成される
固有のアドレスを設定し、アドレス一致検出回路
2はアドレスバス上のアドレス信号をアドレス設
定スイツチ1に設定された固有のアドレスと比較
し、一致出力によつてデコーダ3を活性化する。
デコーダ3は、マイクロプロセツサCPUから送
られた制御コードを解読し、例えば制御コードが
“0”のときはゲート4を開き、制御コードが
“1”のときはゲート5を開く。
実装コード発生器7には、当該入出力ユニツト
の機能種類を示す(例えば4ビツトの)実装コー
ドが設定されており、該実装コードはゲート4が
開かれたときにデータバス上に送出される。4ビ
ツトの実装コードによつて16種類を指定すること
が可能であり、同一の実装コードが付与された入
出力ユニツトは、マイクロプロセツサCPUから
見た機能が同じである。ゲート5には、監視情報
や、アナログ計測情報がデジタル変換された外部
データ等の実データが入力されていて、ゲート5
が開いたときデータバス上に送出される。
マイクロプロセツサCPUは、第2図に示すよ
うな、アドレスカウンタ8と、送信情報管理テー
ブルポインタ9と送信情報管理テーブル10とを
有し、送信情報管理テーブル10には、後述する
初期動作時に、アドレス対応に各入出力ユニツト
から返送された実装コードが格納される。送信情
報管理テーブル10は、送信情報の管理を行なう
もので、データ信号の際に、後述の送信プログラ
ムで参照されるものである。マイクロプロセツサ
CPUは、送信情報管理テーブル10に格納され
た実装コードを参照することによつて、対応する
入出力ユニツトの種類を知ることができる。な
お、未実装の入出力ユニツトからは実装コードが
返送さず、対応する番地には実装コードが格納さ
れていないから、マイクロプロセツサCPUは送
信情報管理テーブル10を参照することにより、
入出力ユニツトの実装の有無とその種類を知るこ
とが可能となる。
第3図は、電源投入時とか、リセツトスタート
時に、実行されるマイクロプロセツサCPUのイ
ニシヤル処理プログラムを示すフローチヤートで
ある。すなわち、アドレスカウンタ8に“1”を
設定し、送信情報管理テーブルポインタ9に送信
情報管理テーブル10の先頭アドレス
(STABL)を設定する。次に、制御コード“0”
を送出し、アドレス“1”の入出力ユニツトから
実装コードを返送させる。返送された実装コード
は、送信情報管理テーブルポインタ9が指す送信
情報管理テーブル10の番地にストアする。次に
アドレスカウンタ8および送信情報管理テーブル
ポインタ9の内容を+1し、アドレスカウンタ8
の内容が64に達するまで上記動作を繰返すこと
により、順次各入出力ユニツトのアドレス対応に
実装コードを格納し、アドレスカウンタ8のカウ
ント値が64に達すると初期動作を終了し、以下
に述べる通常の動作に移行する。なお、未実装の
入出力ユニツトのアドレスに対応しては、実装コ
ードが返送されないから、送信情報管理テーブル
10の対応する番地の内容は0000である。
第4図は、マイクロプロセツサCPUの送信処
理プログラムのフローチヤートである。すなわ
ち、先ず送信情報管理テーブルポインタ9に送信
情報管理テーブル10の先頭アドレスを設定し、
アドレスカウンタ8を“0”にクリヤし、送信情
報管理テーブルポインタ9の指す送信情報管理テ
ーブル10の番地から実装コードを読出した後
に、アドレスカウンタ8および送信情報管理テー
ブルポインタ9を+1しておき、上記実装コード
が0000であれば上記動作を繰返すことによ
り、順次送信情報管理テーブル10を読出し、実
装コードが0000以外であれば、実装コードに
よつて対応する入出力ユニツトの種類を判定す
る。例えば、実装コードが0001であれば監視
情報入出力ユニツトDISVが実装されているもの
とし、監視情報入力専用の入力サブルーチンを呼
出して、データ入力処理を行なう。処理結果のデ
ータには、そのときのアドレスカウンタ8の内容
(読出した入出力ユニツトのアドレス)を付加し
て、変調送信ユニツトMOD−PSに転送する。実
装コードが0010であれば、アナログ情報ユニ
ツトが実装されているものと判断して、同様にし
てアナログ情報の入力処理および処理結果データ
の転送処理を行なう。他の種類の入出力ユニツト
からの入力データ処理および転送処理も同様にし
て行なう。
アドレスカウンタの内容(読出した入出力ユニ
ツトのアドレス)とデータを変調送信ユニツトに
転送することによつてデータの送出処理を行なつ
た後、アドレスカウンタ8の内容が63でないと
きは、前記送信管理テーブルの読出しに戻る。以
下同様にして送信情報管理テーブル10に実装コ
ードが格納されている各入出力ユニツトから順次
データを読出して、その種類に応じて所定の処理
を行ない、処理結果のデータは当該入出力ユニツ
トのアドレスと同一のワード番号を付加した送信
情報フレームを通信線に送出する。そして、アド
レスカウンタ8の内容が63に達すると一連のデ
ータ転送処理を完了し、再び送信情報管理テーブ
ルポインタ9に送信情報管理テーブル10の先頭
アドレスを設定し、アドレスカウンタ8をクリア
して上述の動作を繰返す。第5図には、送信情報
フレーム構成の一例を示す。
以上の動作により、本情報伝送装置に実装され
ている各入出力装置のアドレス番号と同じ番号の
送信情報アドレス(ワード番号)を持つた、第5
図に示すような送信情報フレームが自動的に構築
されて通信線に送出され、情報伝送の目的が実現
される。
本実施例においては、入出力ユニツトを増設す
るときは、単に、増設ユニツトに未使用のアドレ
ス番号を付与して、当該増設ユニツトのアドレス
設定スイツチ1に設定し、その種類を示す実装コ
ードを実装コード発生器7に設定するだけでよ
い。入出力ユニツトの変更や、廃止についても同
様であり、マイクロプロセツサCPUのプログラ
ムは変更を要しない。増設や変更されたユニツト
については、前記イニシヤル処理ルーチンの実行
により、自動的に送信情報管理テーブル10の対
応する番地に当該ユニツトの種類を示す実装コー
ドが格納されるからである。また、複数の各種入
出力ユニツトの実装位置等は自由であり、異なる
種類の入出力ユニツトを混在させて順不同のアド
レス番号を付与しても問題はない。すなわち、本
実施例は、拡張、変更等に対して、容易かつ柔軟
に対処することができるという効果がある。
発明の効果 以上のように、本発明においては、各入出力ユ
ニツトに、固有のアドレスと入出力ユニツトの種
類を示す実装コードを設定しておき、本情報伝送
装置の初期動作で、順次各アドレスの入出力ユニ
ツトから前記実装コードを返送させて、送信情報
管理テーブルの対応する番地に格納しておき、本
動作時においては、マイクロプロセツサが前記送
信情報管理テーブルを参照することによつて各ア
ドレス番号の実装状態とその入出力ユニツトの種
類を知り、その種類に対応したデータ入力処理を
行ない、処理結果のデータに当該入出力ユニツト
のアドレス番号と同じ番号の送信情報アドレスを
付加した送信フレームを構築して通信線に送出す
るように構成したから、入出力ユニツトの増設
や、システム変更に伴なう割付け変更等に際して
も、従来のようにROMを再作成して取換えると
いう必要がなく、単に入出力ユニツトのアドレス
設定およびその種類を示す実装コードの設定また
は変更だけですみ、容易かつ柔軟に対処すること
が可能であるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例における各入出力ユ
ニツトの構成を示すブロツク図、第2図は上記実
施例におけるマイクロプロセツサのアドレスカウ
ンタ、送信情報管理テーブルポインタおよび送信
情報管理テーブルを示す図、第3図は上記実施例
のイニシヤル処理プログラムのフローチヤート、
第4図は送信処理プログラムのフローチヤート、
第5図は送信情報フレームの構成を示す図、第6
図A,B,Cはそれぞれ従来の情報伝送装置の構
成、従来の入出力ユニツトの構成および従来の送
信情報テーブルの一例を示す図である。 図において、1……アドレス設定スイツチ、2
……アドレス一致検出回路、3……デコーダ、
4,5……ゲート、7……実装コード発生器、8
……アドレスカウンタ、9……送信情報管理テー
ブルポインタ、10……送信情報管理テーブル。

Claims (1)

    【特許請求の範囲】
  1. 1 監視情報、計測情報等を入力する各種入出力
    ユニツトと、各入出力ユニツトから入力された情
    報を通信回線に送出する送出ユニツト等をバスを
    介してマイクロプロセツサに接続し、マイクロプ
    ロセツサの制御によつて各種入力情報を通信回線
    に送出する情報伝送装置において、前記入出力ユ
    ニツトに、それぞれに固有のアドレスとそれぞれ
    の種類を示す実装コードを割当て、各入出力ユニ
    ツトは、アドレスバス上に送出されたアドレス信
    号と自己に割当てられた固有のアドレスとの一致
    を検出するアドレス一致回路と、該アドレス一致
    回路の一致出力によつて活性化され前記マイクロ
    プロセツサから入力される制御コードを解読して
    対応する後記ゲートを開くデコーダと、外部デー
    タまたは前記実装コード発生器の出力とデータバ
    ス間に接続され前記デコーダ出力によつて開かれ
    るゲートとを備え、前記マイクロプロセツサは、
    各入出力ユニツトのアドレスに対応して当該入出
    力ユニツトの実装コードを記憶させるための送信
    情報管理テーブルを備えて、初期動作時に順次ア
    ドレス信号および制御コードによつて各入出力ユ
    ニツトから前記実装コードを返送させて、各入出
    力ユニツトから返送された実装コードを上記送信
    情報管理テーブルの対応する番地に格納してお
    き、本動作に移行した後は、前記送信情報管理テ
    ーブルを参照して実装された各入出力ユニツトか
    らデータを返送させ、該返送データに所定の処理
    を施したデータに当該入出力ユニツトのアドレス
    と同じワード番号を付加した送信情報フレームを
    送出するように構成したことを特徴とする情報伝
    送装置。
JP14713784A 1984-07-16 1984-07-16 情報伝送装置 Granted JPS6126158A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14713784A JPS6126158A (ja) 1984-07-16 1984-07-16 情報伝送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14713784A JPS6126158A (ja) 1984-07-16 1984-07-16 情報伝送装置

Publications (2)

Publication Number Publication Date
JPS6126158A JPS6126158A (ja) 1986-02-05
JPH0376508B2 true JPH0376508B2 (ja) 1991-12-05

Family

ID=15423405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14713784A Granted JPS6126158A (ja) 1984-07-16 1984-07-16 情報伝送装置

Country Status (1)

Country Link
JP (1) JPS6126158A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62245461A (ja) * 1986-04-18 1987-10-26 Fanuc Ltd ボ−ドスロツト番号の割当方法
JPS6488862A (en) * 1987-09-30 1989-04-03 Sony Corp Printed board circuit
JP2644554B2 (ja) * 1988-11-15 1997-08-25 株式会社日立製作所 情報処理システム
JPH0773273B2 (ja) * 1989-12-26 1995-08-02 日本電気株式会社 集合変復調装置制御回路
KR970004521B1 (ko) * 1994-07-29 1997-03-28 엘지산전 주식회사 컴퓨터 입출력(i/o)보드 제어장치

Also Published As

Publication number Publication date
JPS6126158A (ja) 1986-02-05

Similar Documents

Publication Publication Date Title
CA1173928A (en) Channel interface circuit
US4814982A (en) Reconfigurable, multiprocessor system with protected, multiple, memories
US3470542A (en) Modular system design
EP0182044B1 (en) Initialization apparatus for a data processing system with a plurality of input/output and storage controller connected to a common bus.
GB1036024A (en) Data processing
US4648068A (en) Memory-programmable controller
JPS62245461A (ja) ボ−ドスロツト番号の割当方法
US4958323A (en) Semiconductor file memory
CA1140268A (en) Addressing range expansion
JPH0376508B2 (ja)
EP0172523B1 (en) Microcomputer having at least one input-output unit
US4531163A (en) Disc storage addressing circuit
US3868641A (en) Control system particularly for interlocking installations for railway operation
US4531215A (en) Validity checking arrangement for extended memory mapping of external devices
US6907503B2 (en) Dual port RAM communication protocol
US4570218A (en) System for the detection of programmable stop codes
JPS5513426A (en) Checking system for data bus
JPS6326421B2 (ja)
US7201325B1 (en) Microprocessor card including a hard-wired communication circuit
SU1621040A1 (ru) Устройство сопр жени дл неоднородной вычислительной системы
JPS5844419Y2 (ja) デ−タチャネル装置
SU1434446A1 (ru) Устройство дл вывода информации
US5175846A (en) Clock device for serial bus derived from an address bit
SU794631A1 (ru) Устройство дл управлени вводом- ВыВОдОМ
WO1980000884A1 (en) Data system