JPH04205193A - マイコンのスリープ及びウェイクアップ制御回路 - Google Patents

マイコンのスリープ及びウェイクアップ制御回路

Info

Publication number
JPH04205193A
JPH04205193A JP2328959A JP32895990A JPH04205193A JP H04205193 A JPH04205193 A JP H04205193A JP 2328959 A JP2328959 A JP 2328959A JP 32895990 A JP32895990 A JP 32895990A JP H04205193 A JPH04205193 A JP H04205193A
Authority
JP
Japan
Prior art keywords
microcomputer
output
rom
becomes
sleep
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2328959A
Other languages
English (en)
Inventor
Yoshitoshi Tazawa
佐敏 田澤
Akira Sugiura
杉浦 発
Ryoichi Kobayashi
良一 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Automotive Systems Engineering Co Ltd
Original Assignee
Hitachi Automotive Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Automotive Engineering Co Ltd
Priority to JP2328959A priority Critical patent/JPH04205193A/ja
Publication of JPH04205193A publication Critical patent/JPH04205193A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)
  • Selective Calling Equipment (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多重伝送方式に係り、特に自動車内などでの
多重伝送によるマイコンシステムの低消費電力回路に好
適なスリープ及びウェイクアップ制御回路に関する。
〔従来の技術〕
従来、マイコンシステムのスリープ制御については、低
電圧リセット回路のみでマイコンへ外部リセットをかけ
てスリープさせる方式をとっている。
〔発明が解決しようとする課題〕
上記従来技術は、マイコンシステム供給電源によるもの
であって、外部入力信号の割込みに対して、スリープ及
びウェイクアップ制御の配慮がされてし)なかった。
本発明の目的は、スリープ及びウェイクアップ制御にお
いて、ROMのイネーブルなどの順序が正常に行なわれ
るように、マイコンの割込入力回路に遅延回路を設けた
ことにある。
〔課題を解決するための手段〕
上記目的を達成するために、従来の低電圧リセット回路
の他に、マイコンの割込み端子に割込入力回路を設けた
。その中味は、通信割込み信号入力、直接入力、ROM
のCE信号出力端子を制御要素としたものである。
〔作用〕
割込入力回路に設けた遅延回路により、マイコンがウェ
イクアップ及びスリープする時などに、周辺のICやR
OMなどの起動順序を設定でき、システムの誤動作をす
ることがない。
〔実施例〕
以下、本発明の一実施例を第1図により説明する。
まず、マイコンシステムが定常状態からスリープ状態に
入る時の説明をする。IC14からの外部入力がなく、
通信回路からの外部割込みもなくスリープ状態に入る条
件がそろった時、IC14の出力はLo、IRQ−Cは
、Hiとなり、IC11の出力はHi、ICl0の出力
はHiとなる。
そして、プログラムにより、Poは、Hiとなる。
この時、IC12の出力はLoとなるはずだが、抵抗2
0とコンデンサ30で作られた遅延回路により、Hユか
らLoに畝るまで少しの時間遅れを生じる。
この時間の間にマイコン100は、プログラムを一巡し
てスリープする。その後IC12の出力がLoとなり、
トランジスタ40はOFFし、ROMのCE端子がHi
になりROMはディセーブルされ、マイコンシステムは
スリープ状態に入る。
次に、スリープ状態から定常状態ヘラエイフアップする
時を説明する。
ウェイクアップには、通信LSIからの人力割込IRQ
−Cによる場合とIC14の人力による直接入力の場合
とがある。ここでは後者の場合を用いてウェイクアップ
状態への移項を説明する。
まず、直接入力により、IC14の出力がHiになり、
スリープ状態では、POはHiとなるよう設定しである
為、IC11の出力はLoとなり、IRQはLoとなり
、マイコン100に割込みがかかる。よって、IC12
の出力はLOからHiとなり、Tr、40がONt、、
ROMのCEはLoとなりイネーブルされる。そして、
プログラムによりPoはLOになる。すると、ICII
の出力はLoからHiとなり、I C1,0はHiとな
る。これにより割込みは解除され、マイコンシステムは
、定常状態となる。
〔発明の効果〕
本発明によれば、マイコンシステムのウェイクアップ時
のROMイネーブル誤動作とかスリープ時のROMディ
セーブルによるマイコンメモリーRAMm壊などが防げ
る。
【図面の簡単な説明】
第1図は、本発明の実施例の回路図を示す。 10.11,12,13,14.−oジツクエCl2O
,21・・・抵抗、30.31・・・コンデンサ、40
・・・トランジスタ、100・・・マイクロコンピュー
タ第1図 μコン

Claims (1)

    【特許請求の範囲】
  1. 1、データ処理装置と通信処理装置とを備えた車輌用マ
    イコン制御システムにおいて、定常動作状態からスリー
    プ状態に移項する時、マイコンをスリープ状態にしてか
    らROMがディセーブルされるようにした遅延回路を設
    けたことを特徴とするマイコンのスリープ及びウエイク
    アップ制御回路。
JP2328959A 1990-11-30 1990-11-30 マイコンのスリープ及びウェイクアップ制御回路 Pending JPH04205193A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2328959A JPH04205193A (ja) 1990-11-30 1990-11-30 マイコンのスリープ及びウェイクアップ制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2328959A JPH04205193A (ja) 1990-11-30 1990-11-30 マイコンのスリープ及びウェイクアップ制御回路

Publications (1)

Publication Number Publication Date
JPH04205193A true JPH04205193A (ja) 1992-07-27

Family

ID=18216025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2328959A Pending JPH04205193A (ja) 1990-11-30 1990-11-30 マイコンのスリープ及びウェイクアップ制御回路

Country Status (1)

Country Link
JP (1) JPH04205193A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05119880A (ja) * 1991-09-03 1993-05-18 Murata Mfg Co Ltd マイクロプロセツサシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05119880A (ja) * 1991-09-03 1993-05-18 Murata Mfg Co Ltd マイクロプロセツサシステム

Similar Documents

Publication Publication Date Title
US7181188B2 (en) Method and apparatus for entering a low power mode
US5842028A (en) Method for waking up an integrated circuit from low power mode
JPS6349814B2 (ja)
JPS6242418B2 (ja)
JPS5454540A (en) Data buscontrol system
JPH04205193A (ja) マイコンのスリープ及びウェイクアップ制御回路
JP2600969Y2 (ja) 中央処理装置のリセット回路
JPS5474643A (en) Information processing system
JP2522689Y2 (ja) コンピュータの電圧監視回路
EP0173052A2 (en) Microcomputer clock circuit
JPS6246318A (ja) 発振回路を備えた論理集積回路
KR200299465Y1 (ko) 마이크로프로세서의 파워 다운 웨이크 업 회로
JPS6346660B2 (ja)
JPH0447734U (ja)
JPH037792Y2 (ja)
JPH01173817U (ja)
JP2626165B2 (ja) 半導体装置のリセット回路
JPS5870333A (ja) ダイナミツク型cmos集積回路装置
JP2943222B2 (ja) 電子ディスク装置
JPS5933061Y2 (ja) 出力バツフア装置
JPH0444987B2 (ja)
JP2000307779A5 (ja)
JPS6133118U (ja) 電源制御装置
JPS61112460U (ja)
JPH0244428U (ja)