JPS6261113A - マイクロコンピユ−タの初期化方法及びその装置 - Google Patents

マイクロコンピユ−タの初期化方法及びその装置

Info

Publication number
JPS6261113A
JPS6261113A JP60201403A JP20140385A JPS6261113A JP S6261113 A JPS6261113 A JP S6261113A JP 60201403 A JP60201403 A JP 60201403A JP 20140385 A JP20140385 A JP 20140385A JP S6261113 A JPS6261113 A JP S6261113A
Authority
JP
Japan
Prior art keywords
microcomputer
voltage
counter
time
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60201403A
Other languages
English (en)
Inventor
Toshio Kakizawa
俊夫 柿澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60201403A priority Critical patent/JPS6261113A/ja
Publication of JPS6261113A publication Critical patent/JPS6261113A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は電源投入時或いは瞬間停電時に作用するマイク
ロコンピュータの鰺希→初期化方法及びその装置に関す
る。
[発明の技術的背景とその問題点コ 従来、マイクロコンピュータを初期化するためのイニシ
ャライズ端子には、コンデンサと抵抗を接続した時定数
回路より構成された初期化回路が接続されている。とこ
ろで、実際にマイクロコンピュータを初期化するために
必要な時間は該マイクロコンピュータに与えられるタロ
ツクパルスが数パルスに相当する時間で良いのであるが
、実際には、部品のばらつきを考慮して必要以上に長く
する必要があった。また、この初期化回路を瞬時停電時
によって電源電圧が一時的にマイクロコンピュータの非
動作電圧に降下した時にも確実に作用させるためには、
回路が相当に複雑化し、部品の選定も非常に困難になる
欠点があった。
[発明の目的コ 本発明は上記事情に鑑みてなされたもので、その目的は
、回路構成が簡単で部品の選定も容易にでき、しかもマ
イクロコンピュータの初期化に必要な時間を極力短時間
にでき、瞬間停電時にも確実に初期化が可能なマイクロ
コンピュータ−毎−の初期化方法及びその装置を提供す
るにある。
[発明の概要] 本発明はマイクロコンピュータに供給される電源の電圧
が前記マイクロコンピュータの非動作電圧から動作電圧
に移行した時にこれを検知して該マイクロコンピュータ
の動作を進行させるためのクロックパルスの計数を開始
し、その計数が所定値に到達する迄の間そのマイクロコ
ンピュータに初期化用信号を与えるマイクロコンピュー
タの初期化方法に第1の特徴を有し、この方法を具体化
するための装置を、電圧検知器、カウンタ及びゲートに
より構成し、抵抗及びコンデンサからなる時定数回路を
用いないようにしたところに第2の特徴を有する。
[発明の実施例] 以下本発明の一実施例について第1図乃至第4図を参照
して説明する。第2図に示すブロック図において、1は
マイクロコンピュータで、これはアキュームレータ、プ
ログラムカウンタ、内部バス、ROM、RAM及びI1
0ボートなどからなる。2はマイクロコンピュータ1に
電源を供給する電源回路、3はマイクロコンピュータ1
にクロックパルスを供給するためのクロックパルス発生
器、4はマイクロコンピュータ1によって表示状態が変
化される表示器、5はタクトスイッチなどの外部から操
作可能な入力装置、6は負荷の駆動に用いられるトライ
アック或いはリレーなどの駆動装置、7は初期化回路、
8は電圧検知器である。
一方、第1図に示すように、クロックパルス発生器3は
水晶発振器9とこれを駆動する発振回路10とから構成
されているが、発振回路10はマイクロコンピュータ1
と同一のチップ内に形成されている。また、第3図は電
圧検知!8の具体回路を示すもので、11はNPN形ト
ランジスタ、12は4個のダイオード、13.14は抵
抗である。
そして、この回路において、端子15は電源装置2のプ
ラス電源端子に接続され、端子16は電源装@2のマイ
ナス電源端子に接続されており、端子17に出力が生ず
るようになっている。また、初期化回路7は第1図に示
すように、カウンタ18と、ゲート回路としてのAND
ゲート19と、インバータ20と、バッファ21とから
構成され、クロックパルス発生器3からの出力がバッフ
ァ21を介してANDゲート19の一方の入力端子に供
給され、カウンタ18の出力端子18aがインバータ2
0を介してANDゲート19の他方の入力端子に接続さ
れ、該カウンタ18の出力端子18aがマイクロコンピ
ュータ1のイニシャライズ端子22に接続されている。
この回路において、カウンタ18は例えば3段のフリッ
プフロップからなる4分周器によって構成されており、
電圧検知器8の端子17がカウンタ18のリセット端子
18bに接続されている。
次に上記構成の作用について第4図に示すタイムチャー
トを参照しながら説明する。時刻T+に電源装置2に交
流電源が供給されると、直流出力電圧Vaは第4図(a
)に示すように次第に上界する。同図(a)にJ3いて
、Vlはマイクロコンビコータ1の最低動作電圧を示し
、■2は電圧検知器8の検知電圧を示し、端子15に印
加される電圧がV2以下でマイクロコンピュータ1の非
動作電圧である時には、端子17の出力vbが同図(b
)に示すように電源装置2の出力電圧Vaと略等しくな
り、従ってカウンタ18のリセット端子18b1.:端
子17からのHlレベル信号が印加されて該カウンタ1
8がリセットされ、出力端子18aが同図(d)に示す
ようにLOレベルとなっている。従って、ANDゲート
19の他方の端子にはインバータ20を介して反転され
たHlレベル信号が印加されている。次に時刻T2に出
力電圧Vaが電圧V2を越えると電圧検知器8のトラン
ジスタ11がオンして端子17の出力が同図(b)に示
すようにO電位(LOレベル)に変化し、リセット端子
18bが10レベルになるからカウンタ18が動作状態
に移行する。一方、クロックパルス発生器3は電圧Va
がVlに達する時刻T2よりも以前に発振動作を開始し
ており、同図(C)に示ずようなりロックパルスがAN
Dグー1〜を介してカウンタ18の入力端子に印加され
ているが、時刻T2迄は該カウンタ18がリセッi・さ
れているから、クロックパルスの計数を行わず時刻T2
以降直ちにクロックパルスの計数を開始する。カウンタ
18によって計数されたクロックパルスが同図(e)に
示すように4パルスになると(時刻T3)、該カウンタ
18の出力端子18aSL○レベルからHIレベルに移
行する。即ち、マイクロコンピュータ1の初期化には、
該マイクロコンピュータ1が動作電圧に達してからクロ
ックパルスが2〜3程度のマシンサイクルの間イニシャ
ライズ端子22を+−0レベルに維持づれば充分である
が、イニシャライズ端子22には該マイクロコンピュー
タ1が動作電圧に達した時刻T2から時刻T3に至る間
、従って4クロツクパルスに相当する間10レベルの信
号が印加されており、時刻T3に確実に初期化が完了す
る。一方、時刻T3にカウンタ18の出力端子18aが
8 ルベルに変化すると、インバータ20を介してAN
Dゲート19の他方の端子にLOレベルの信号が印加さ
れるから、該ANDゲート19の出力がLOレベルにな
って、クロックパルスが該ANDゲート19を通過する
ことを阻止され、従ってカウンタ18はそれ以上カウン
ト動作することが阻止され、時刻T3の状態が継続され
る。
次に瞬時的な停電が発生して時刻T4に電源装置2の出
力電圧がVaが電圧v2以下に低下した場合について説
明する。即ち、この場合電圧Vaが■2以下に低下する
とトランジスタ11がオフとなり端子17の出力が第4
図(b)に示すように1−1 ルベルに変化するから、
カウンタ18がリセットされて出力端子18aがHlレ
ベルからLOレベルに変化し、イニシャライズ端子22
がLOレベルになり、同時にANDゲート20の他方の
端子がHlレベルになる。従って、ANDゲート1つは
クロックパルスの通過を許容する状態になる。而して、
時刻T5に電圧Vaが再び電圧V2を越えると、電圧検
知器8のトランジスタ11がオンして端子17が再びL
Oレベルになるから、カウンタ18がカウント動作を開
始し、クロックパルスが時刻T5から4パルス供給され
ると、時刻T6に上述したと同様にしてカウンタ18の
出力端子18aがLOレベルからHIレベルに移行づる
から、マイクロコンピュータ1の初期化が完了すると同
時にANDゲート19の他方の端子がL○レベルになっ
てクロックパルス発生器3からのクロックパルスの通過
を阻止する状態になる。
上記構成によれば、初期化回路7をカウンタ18、AN
Dゲート19及びインバータ20のようなデジタル素子
を用いて構成でき、従来のようにコンデンサや抵抗を用
いないから構成がm!liであり、部品のばらつきを考
慮する必要もないから、部品の選定が極めて容易に済む
。また、電源装置2の出力電圧■aがマイクロコンピュ
ータ1の動作電圧Vlを僅かに越える電圧V2に達した
時にカウンタ18によってクロックパルスを計数して、
初期化に必要なマシンサイクルよりも僅かに多い4パル
スを計数した時に初期化を完了するようにしたから、該
マイクロコンピュータ1の初期化を従来構成のものに比
べて著しく短縮化しくりる。そして、瞬時停電の時には
カウンタ18が直ちにリセットされ、電源装置2の電圧
Vaがマイクロコンビコータ1の動作電圧に戻ると再び
上述の動作を行うから、確実な初期化が行われる。
上記構成ではマイクロコンビコータ1と同一のチップ内
にタロツクパルス発生器3の発振回路10を収納するよ
うにしたが、第5図に示すようにマイクロコンピュータ
1と同一チップ内に初期化回路7のカウンタ18.AN
Dゲート19及びインバータ20も一緒に収納するよう
にしてもよく、このようにすると、イニシャライズ端子
をチップに設けなくてもよいから、チップを大形にする
ことなく入力端子或いは出力端子を増加し得る。
[発明の効果] 本発明は以上の説明から明らかなように、マイクロコン
ピュータに供給される電源の電圧が前記マイクロコンピ
ュータの非動作電圧から動作電圧に移行した時にこれを
検知して該マイクロコンピュータの動作を進行させるた
めのクロックパルスの計数を開始し、その計数が所定値
に到達する迄の間そのマイクロコンピュータに初期化用
信号を与えるようにし、これを具体化するための装置を
抵抗及びコンデンサからなる時定数回路を用いないよう
にしたから、回路槙成が簡単で部品の選定も容易にでき
、しかも、マイクロコンピュータの初期化に必要な時間
を橿力短時間にでき、瞬間停電時にも確実に初期化が可
能なマイクロコンピュータの一−4初期化方法及びその
装置を提供できる。
【図面の簡単な説明】
第1図乃至第4図は本発明の一実施例を示ずもので、第
1図は要部の電気的構成図、第2図は全体のブロック線
図、第3図は電圧検知器の回路図、第4図はタイミング
チャート、第5図は本発明の他の実INPAを示す第7
図相当図である。 図面中、1はマイクロコンピュータ、2は電源装置、3
はクロックパルス発生器、7は初期化回路、8は電圧検
知器、18はカウンタ、19はANDゲート(ゲート回
路)、22はイニシャライズ回路である。 出願人  株式会社  東  芝 ;ゴ巧」 第 1 図 鳥 2 口 jP+3  図 a 第 4 口

Claims (1)

  1. 【特許請求の範囲】 1、マイクロコンピュータに供給される電源の電圧が前
    記マイクロコンピュータの非動作電圧から動作電圧に移
    行した時にこれを検知して該マイクロコンピュータの動
    作を進行させるためのクロックパルスの計数を開始し、
    その計数が所定値に到達する迄の間そのマイクロコンピ
    ュータに初期化用信号を与えることを特徴とするマイク
    ロコンピュータの初期化方法。 2、マイクロコンピュータに供給される電源の電圧を検
    知する電圧検知器と、前記マイクロコンピュータの動作
    を進行させるためのクロックパルスを発生するクロック
    パルス発生器と、前記電圧検知器の検知電圧が前記マイ
    クロコンピュータの非動作電圧である時にはリセットさ
    れ該マイクロコンピュータの動作電圧以上になると計数
    を開始してその計数値が所定値に達する迄の間前記マイ
    クロコンピュータに初期化用信号を出力するカウンタと
    、前記クロックパルス発生器と前記カウンタとの間に設
    けられ前記初期化用信号の出力が停止されると前記検知
    電圧が前記マイクロコンピュータの動作電圧以上である
    間前記クロックパルスの通過を阻止するゲート回路とを
    具備してなるマイクロコンピュータの初期化装置。
JP60201403A 1985-09-11 1985-09-11 マイクロコンピユ−タの初期化方法及びその装置 Pending JPS6261113A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60201403A JPS6261113A (ja) 1985-09-11 1985-09-11 マイクロコンピユ−タの初期化方法及びその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60201403A JPS6261113A (ja) 1985-09-11 1985-09-11 マイクロコンピユ−タの初期化方法及びその装置

Publications (1)

Publication Number Publication Date
JPS6261113A true JPS6261113A (ja) 1987-03-17

Family

ID=16440507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60201403A Pending JPS6261113A (ja) 1985-09-11 1985-09-11 マイクロコンピユ−タの初期化方法及びその装置

Country Status (1)

Country Link
JP (1) JPS6261113A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63179528U (ja) * 1987-05-11 1988-11-21

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06168960A (ja) * 1992-11-30 1994-06-14 Fujitsu Ltd Iii−v族化合物半導体装置
JPH09129865A (ja) * 1995-11-06 1997-05-16 Mitsubishi Electric Corp 半導体装置
US20080157058A1 (en) * 2006-12-29 2008-07-03 Hudait Mantu K Dopant confinement in the delta doped layer using a dopant segregation barrier in quantum well structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06168960A (ja) * 1992-11-30 1994-06-14 Fujitsu Ltd Iii−v族化合物半導体装置
JPH09129865A (ja) * 1995-11-06 1997-05-16 Mitsubishi Electric Corp 半導体装置
US20080157058A1 (en) * 2006-12-29 2008-07-03 Hudait Mantu K Dopant confinement in the delta doped layer using a dopant segregation barrier in quantum well structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63179528U (ja) * 1987-05-11 1988-11-21

Similar Documents

Publication Publication Date Title
US4670676A (en) Reset circuit
EP0103755A2 (en) CMOS single chip microprocessor
EP0337684B1 (en) Clock signal switching device of an IC card
EP0298737A1 (en) Solenoid drive circuit
US5243637A (en) Apparatus and method for assuring stable clock generator during oscillator start-up
US5034624A (en) Apparatus and method for assuring stable clock generator during oscillator start-up
JPS6261113A (ja) マイクロコンピユ−タの初期化方法及びその装置
JP3523362B2 (ja) クロック回路及びこれを用いたプロセッサ
JPH073751B2 (ja) 電流サージ制御集積回路
US5063355A (en) Timer circuit
JPH04219786A (ja) 周波数判別回路
TW295630B (ja)
JPH0321928B2 (ja)
US4801875A (en) Integrated circuit with frequency dividing test function
JP2959223B2 (ja) クロック発振器
JP2722348B2 (ja) 発振回路
KR100365406B1 (ko) 액정 디스플레이 컨트롤러의 자동 리셋 회로
JP3016852B2 (ja) データ処理装置
JPH04220789A (ja) Icカードのクロック切り換え方法
JPH0782066B2 (ja) 半導体集積回路装置
JPH039485B2 (ja)
KR930006169Y1 (ko) 클럭분주기를 이용한 마이크로프로세서의 동작 감시회로
JP2964696B2 (ja) 半導体装置
KR800001586B1 (ko) 자동 판매기의 정전시 보상회로
JPS5952324A (ja) 停電・復電検知回路