JPH039485B2 - - Google Patents
Info
- Publication number
- JPH039485B2 JPH039485B2 JP56169248A JP16924881A JPH039485B2 JP H039485 B2 JPH039485 B2 JP H039485B2 JP 56169248 A JP56169248 A JP 56169248A JP 16924881 A JP16924881 A JP 16924881A JP H039485 B2 JPH039485 B2 JP H039485B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- oscillation
- clock
- circuit
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 68
- 238000001514 detection method Methods 0.000 claims description 9
- 230000010365 information processing Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は情報処理装置に関し、特に同装置によ
るデータ処理のために必要なクロツク信号を発生
する発振装置に関する。
るデータ処理のために必要なクロツク信号を発生
する発振装置に関する。
一般に情報処理装置等の制御はクロツク信号を
基本タイミングとして行なわれており、このクロ
ツク信号の発生には発振器が必要である。この発
振器として、特に水晶発振器のように振動子の機
械的振動を電気信号に変換し出力する発振器を用
いた場合、発振開始時に不安定な周波数で発振す
ることが知られている。従来この種の発振器を有
する情報処理装置等では、その動作開始時に供給
されるクロツク信号が上述の発振開始時の不安定
な発振に基くものであるため、情報処理装置の誤
動作を招く恐れがあつた。そしてこの不安定な発
振に基くクロツク信号を防止するために、発振装
置全体の構成が大型化、複雑化し、消費電力も増
加するという欠点があつた。
基本タイミングとして行なわれており、このクロ
ツク信号の発生には発振器が必要である。この発
振器として、特に水晶発振器のように振動子の機
械的振動を電気信号に変換し出力する発振器を用
いた場合、発振開始時に不安定な周波数で発振す
ることが知られている。従来この種の発振器を有
する情報処理装置等では、その動作開始時に供給
されるクロツク信号が上述の発振開始時の不安定
な発振に基くものであるため、情報処理装置の誤
動作を招く恐れがあつた。そしてこの不安定な発
振に基くクロツク信号を防止するために、発振装
置全体の構成が大型化、複雑化し、消費電力も増
加するという欠点があつた。
本発明は上記欠点に鑑みてなされたものであ
り、簡単な回路の追加により、不安定発振時のク
ロツク信号の出力を防止し、発振安定後情報処理
装置に対するクロツクの供給を開始するための改
良された発振装置を備えた情報処理装置を提供す
るものである。
り、簡単な回路の追加により、不安定発振時のク
ロツク信号の出力を防止し、発振安定後情報処理
装置に対するクロツクの供給を開始するための改
良された発振装置を備えた情報処理装置を提供す
るものである。
本発明による情報処理装置は、発振開始信号に
応答して発振を開始しクロツク信号を発生する発
振回路に対し前記発振開始信号を信号入力端子に
供給される信号の一方の反転エツジを検出して発
生する回路手段と、クロツク供給開始信号に応答
して発振回路からのクロツク信号をデータ処理回
路に供給するクロツク供給制御回路に対し前記ク
ロツク供給開始信号を前記入力端子に供給される
前記信号の他方の反転エツジの検出信号か又は発
振回路の発振開始後のクロツク信号を所定数計数
するカウンタ手段からの計数終了信号に応答して
発生する回路手段とを備えている。
応答して発振を開始しクロツク信号を発生する発
振回路に対し前記発振開始信号を信号入力端子に
供給される信号の一方の反転エツジを検出して発
生する回路手段と、クロツク供給開始信号に応答
して発振回路からのクロツク信号をデータ処理回
路に供給するクロツク供給制御回路に対し前記ク
ロツク供給開始信号を前記入力端子に供給される
前記信号の他方の反転エツジの検出信号か又は発
振回路の発振開始後のクロツク信号を所定数計数
するカウンタ手段からの計数終了信号に応答して
発生する回路手段とを備えている。
したがつて、信号入力端子に供給すべき信号の
一方の反転エツジと他方の反転エツジを制御する
ことで、発振開始時点からデータ処理回路へのク
ロツク供給開始時点までの時間を制御することが
でき、発振回路が安定発振状態になつた後にデー
タ処理回路へのクロツク供給を開始することがで
きる。この結果、上記時間の設定により、製造上
生じる振動子や発振回路の特性のバラツキを吸収
することができる。
一方の反転エツジと他方の反転エツジを制御する
ことで、発振開始時点からデータ処理回路へのク
ロツク供給開始時点までの時間を制御することが
でき、発振回路が安定発振状態になつた後にデー
タ処理回路へのクロツク供給を開始することがで
きる。この結果、上記時間の設定により、製造上
生じる振動子や発振回路の特性のバラツキを吸収
することができる。
しかも、本発明では、上記クロツク供給開始信
号を、上記信号の他方の反転エツジの検出信号か
又は発振回路の発振開始後のクロツク信号を所定
数計数するカウンタ手段からの計数終了信号に応
答して発生しており、どちらの信号に応答するか
は選択情報記憶フラグの状態に依存させている。
したがつて、データ処理回路へのクロツク供給開
始時点を２通りに選択できる。
号を、上記信号の他方の反転エツジの検出信号か
又は発振回路の発振開始後のクロツク信号を所定
数計数するカウンタ手段からの計数終了信号に応
答して発生しており、どちらの信号に応答するか
は選択情報記憶フラグの状態に依存させている。
したがつて、データ処理回路へのクロツク供給開
始時点を２通りに選択できる。
以下図面を参照しながら本発明の実施例を詳細
に説明する。
に説明する。
第１図は本発明の一実施例としてマイクロプロ
セツサーに適用した場合の構成を示すブロツク図
である。振動子１は水晶あるいはセラミツク等を
材料としたものであり、正常発振時には振動子の
固有振動によりクロツク発生器２はある一定の周
波数で発振し、この発振信号をマイクロプロセツ
サの動作に必要な周波数を有するクロツク信号
CL1として出力する。ここでまず発振開始時のク
ロツク供給開始信号選択回路（以下選択回路と略
記する）のフリツプフロツプ１０の出力に従い立
下り検出回路５の出力ST５がクロツク供給制御
回路８のクロツク供給開始信号CLSTとなる第１
の手段について述べる。これは選択回路６におけ
るフリツプフロツプ１０はマイクロプロセツサ１
１より出力される選択信号SELによりセツトされ
ている状態である。この状態でマイクロプロセツ
サ１１が発振停止信号STOPを出力すると発振制
御用フリツプフロツプ７がセツトされ、信号線
STPによりクロツク発生器２の発振は停止し、
カウンタ９はリセツトされる。本発明を含めたマ
イクロプロセツサをCMOSで構成した場合、こ
の発振停止状態で消費される電力は電源と接地電
位間のリーによるものだけである。ここで外部入
力端子３の電位が立上つた場合に立上り検出回路
４により発振開始信号OSTが出力され発振制御
用フリツプフロツプ７がリセツトされてクロツク
発生器２は発振を開始する。次にクロツク発生器
の発振が安定した時期を見計つて外部入力端子３
の電位を立下げると立下り検出回路５よりクロツ
ク供給開始信号ST5が出力される。クロツク供給
制御回路８はこのクロツク供給開始信号CLSTに
よりマイクロプロセツサに対するクロツクの供給
を開始する。
セツサーに適用した場合の構成を示すブロツク図
である。振動子１は水晶あるいはセラミツク等を
材料としたものであり、正常発振時には振動子の
固有振動によりクロツク発生器２はある一定の周
波数で発振し、この発振信号をマイクロプロセツ
サの動作に必要な周波数を有するクロツク信号
CL1として出力する。ここでまず発振開始時のク
ロツク供給開始信号選択回路（以下選択回路と略
記する）のフリツプフロツプ１０の出力に従い立
下り検出回路５の出力ST５がクロツク供給制御
回路８のクロツク供給開始信号CLSTとなる第１
の手段について述べる。これは選択回路６におけ
るフリツプフロツプ１０はマイクロプロセツサ１
１より出力される選択信号SELによりセツトされ
ている状態である。この状態でマイクロプロセツ
サ１１が発振停止信号STOPを出力すると発振制
御用フリツプフロツプ７がセツトされ、信号線
STPによりクロツク発生器２の発振は停止し、
カウンタ９はリセツトされる。本発明を含めたマ
イクロプロセツサをCMOSで構成した場合、こ
の発振停止状態で消費される電力は電源と接地電
位間のリーによるものだけである。ここで外部入
力端子３の電位が立上つた場合に立上り検出回路
４により発振開始信号OSTが出力され発振制御
用フリツプフロツプ７がリセツトされてクロツク
発生器２は発振を開始する。次にクロツク発生器
の発振が安定した時期を見計つて外部入力端子３
の電位を立下げると立下り検出回路５よりクロツ
ク供給開始信号ST5が出力される。クロツク供給
制御回路８はこのクロツク供給開始信号CLSTに
よりマイクロプロセツサに対するクロツクの供給
を開始する。
このタイミングを第２図(1)に示す。
次に動作時にマイクロプロセツサ１１より出力
される選択信号SELによりフリツプフロツプ１１
がリセツトされ、選択回路６がカウンタ９の出力
をクロツク供給開始信号CLSTに選択している第
２の手段について述べる。マイクロプロセツサ１
１が停止信号STOPを出力することにより発振制
御用フリツプフロツプ７がセツトされ、クロツク
発生器２の発振が停止すると共にカウンタ９がリ
セツトされる。この状態で外部入力端子３の電位
が立上り、立上り検出回路４より発振開始信号
OSTが出力されると発振制御用フリツプフロツ
プ７がリセツトされ、クロツク発生器２は発振を
開始し、クロツク信号CL1を出力する。以上は、
上述の第１の手段と同じ動作である。
される選択信号SELによりフリツプフロツプ１１
がリセツトされ、選択回路６がカウンタ９の出力
をクロツク供給開始信号CLSTに選択している第
２の手段について述べる。マイクロプロセツサ１
１が停止信号STOPを出力することにより発振制
御用フリツプフロツプ７がセツトされ、クロツク
発生器２の発振が停止すると共にカウンタ９がリ
セツトされる。この状態で外部入力端子３の電位
が立上り、立上り検出回路４より発振開始信号
OSTが出力されると発振制御用フリツプフロツ
プ７がリセツトされ、クロツク発生器２は発振を
開始し、クロツク信号CL1を出力する。以上は、
上述の第１の手段と同じ動作である。
発振開始と同時にカウンタ９はクロツクのカウ
ントを開始し、カウント数がカウンタのビツト数
に応じたある値に達するとカウンタよりキヤリー
STCが出力される。選択回路６により、カウン
タ９のキヤリーSTCがクロツク供給制御回路８
に入力されるため、マイクロプロセツサ１１に対
するクロツクの供給が開始される。従つて、外部
入力端子３の電位の立下りと無関係に、外部入力
端子３の電位が立上つてからある一定時間後、ク
ロツクの供給を開始できる（第２図(2)）。上述の
ように第２の手段によれば、振動子１およびクロ
ツク発生器２の特性により、発振開始後、安定発
振に達するまでの時間が分つていれば、それに応
じてカウンタのカウント数を最適に決定できる。
これにより、発振開始後常に一定時間経過後マイ
クロプロセツサに対するクロツク信号の供給を開
始するので、安定した動作を期待できる。しか
し、振動子１およびクロツク発生器２の特性にバ
ラツキが大きく、上記カウンタのカウント数では
安定発振に達しない場合は第１の手段を選択すれ
ばよい。第１の手段で、外部入力端子３の電位を
立上げてから充分時間が経過した後（例えば数秒
以上）、立下げるようにすれば発振安定後クロツ
クを供給できる。なお上記第１の手段と第２の手
段いずれかの選択は、マイクロプロセツサ１１で
ある命令をプログラムすることにより容易に行な
えるものである。
ントを開始し、カウント数がカウンタのビツト数
に応じたある値に達するとカウンタよりキヤリー
STCが出力される。選択回路６により、カウン
タ９のキヤリーSTCがクロツク供給制御回路８
に入力されるため、マイクロプロセツサ１１に対
するクロツクの供給が開始される。従つて、外部
入力端子３の電位の立下りと無関係に、外部入力
端子３の電位が立上つてからある一定時間後、ク
ロツクの供給を開始できる（第２図(2)）。上述の
ように第２の手段によれば、振動子１およびクロ
ツク発生器２の特性により、発振開始後、安定発
振に達するまでの時間が分つていれば、それに応
じてカウンタのカウント数を最適に決定できる。
これにより、発振開始後常に一定時間経過後マイ
クロプロセツサに対するクロツク信号の供給を開
始するので、安定した動作を期待できる。しか
し、振動子１およびクロツク発生器２の特性にバ
ラツキが大きく、上記カウンタのカウント数では
安定発振に達しない場合は第１の手段を選択すれ
ばよい。第１の手段で、外部入力端子３の電位を
立上げてから充分時間が経過した後（例えば数秒
以上）、立下げるようにすれば発振安定後クロツ
クを供給できる。なお上記第１の手段と第２の手
段いずれかの選択は、マイクロプロセツサ１１で
ある命令をプログラムすることにより容易に行な
えるものである。
第３図は本発明の第２の実施例を示すものであ
り第１図のカウンタ９をプログラマブルカウンタ
９′に置き換えたものである。プログラマブルカ
ウンタ９′はカウンタ９′−１、コンパレータ９′
−２、レジスタ９′−３より構成されている。
り第１図のカウンタ９をプログラマブルカウンタ
９′に置き換えたものである。プログラマブルカ
ウンタ９′はカウンタ９′−１、コンパレータ９′
−２、レジスタ９′−３より構成されている。
第２の実施例で選択回路６によりクロツク供給
開始信号CLSTとしてカウンタ９′の出力が選択
された場合について述べる。発振動作中にマイク
ロプロセツサ１１よりレジスタ９′−３にカウン
タ９′−１のカウント数を設定しておく。発振停
止から発振開始までは前記第１の実施例と同様の
動作であるが、発振停止時にリセツトされたカウ
ンタ９′−１は発振開始と共にカウントを開始す
る。カウンタ９′−１の値はコンパレータ９′−２
により常にレジスタ９′−３の設定値と比較され
ておりカウンタ９′−１とレジスタ９′−３の値が
一致するとコンパレータ９′−２より一致信号
CEQが出力される。この一致信号CEQは選択回
路６を通して、クロツク供給開始信号CLSTとし
てクロツク供給制御回路８に入力され、マイクロ
プロセツサ１１に対するクロツク信号の供給が開
始される。
開始信号CLSTとしてカウンタ９′の出力が選択
された場合について述べる。発振動作中にマイク
ロプロセツサ１１よりレジスタ９′−３にカウン
タ９′−１のカウント数を設定しておく。発振停
止から発振開始までは前記第１の実施例と同様の
動作であるが、発振停止時にリセツトされたカウ
ンタ９′−１は発振開始と共にカウントを開始す
る。カウンタ９′−１の値はコンパレータ９′−２
により常にレジスタ９′−３の設定値と比較され
ておりカウンタ９′−１とレジスタ９′−３の値が
一致するとコンパレータ９′−２より一致信号
CEQが出力される。この一致信号CEQは選択回
路６を通して、クロツク供給開始信号CLSTとし
てクロツク供給制御回路８に入力され、マイクロ
プロセツサ１１に対するクロツク信号の供給が開
始される。
上記第２の実施例ではマイクロプロセツサ１１
でのプログラムにより、クロツクのカウント数を
自由に設定できる。従つてクロツク発生器２が発
振を開始してから安定発振に達するまでの時間に
合わせて、マイクロプロセツサに対するクロツク
信号供給開始のタイミングを最適に設定できると
いう特長がある。
でのプログラムにより、クロツクのカウント数を
自由に設定できる。従つてクロツク発生器２が発
振を開始してから安定発振に達するまでの時間に
合わせて、マイクロプロセツサに対するクロツク
信号供給開始のタイミングを最適に設定できると
いう特長がある。
以上述べた本発明の発振装置はすべて集積回路
化が可能であるため、マイクロプロセツサと同一
半導体基板上に構成できるものである。また本発
明はカウンタを構成要素としており集積回路化す
る場合面積的に不利になると思われる。しかし一
般にマイクロプロセツサ等では本来の機能として
カウンタを内蔵したものが多く、本発明はこのカ
ウンタを利用することにより簡単な回路の追加で
容易に実施できるものである。特にタイマー機能
を持つたマイクロプロセツサ等では、プログラマ
ブルカウンタを内蔵しているため、新たにプログ
ラマブルカウンタを追加することなく本発明の第
２の実施例を実現できる。
化が可能であるため、マイクロプロセツサと同一
半導体基板上に構成できるものである。また本発
明はカウンタを構成要素としており集積回路化す
る場合面積的に不利になると思われる。しかし一
般にマイクロプロセツサ等では本来の機能として
カウンタを内蔵したものが多く、本発明はこのカ
ウンタを利用することにより簡単な回路の追加で
容易に実施できるものである。特にタイマー機能
を持つたマイクロプロセツサ等では、プログラマ
ブルカウンタを内蔵しているため、新たにプログ
ラマブルカウンタを追加することなく本発明の第
２の実施例を実現できる。
以上述べたように本発明は発振開始時における
発振不安定を見越して、発振開始後情報処理装置
に対するクロツク信号の供給開始を時間的に遅ら
せ、安定なクロツク信号を供給する手段を提供す
るものである。
発振不安定を見越して、発振開始後情報処理装置
に対するクロツク信号の供給開始を時間的に遅ら
せ、安定なクロツク信号を供給する手段を提供す
るものである。
その１つの手段は発振開始後、常にカウンタに
より決定された時間経過後にクロツク信号を供給
するものである。そして他の手段は発振開始後ク
ロツク供給開始までの時間を外部入力端子により
自由に変化できるため、発振開始特性のバラツキ
により前記手段では不充分な場合にそれを補うも
のとして利用できる。そして上記２つの手段は情
報処理装置でのプログラム等によりいずれをも選
択可能であるため、簡単な回路の追加により発振
初期の発振不安定による情報処理装置の誤動作を
防止できる特長がありその効果は大きい。
より決定された時間経過後にクロツク信号を供給
するものである。そして他の手段は発振開始後ク
ロツク供給開始までの時間を外部入力端子により
自由に変化できるため、発振開始特性のバラツキ
により前記手段では不充分な場合にそれを補うも
のとして利用できる。そして上記２つの手段は情
報処理装置でのプログラム等によりいずれをも選
択可能であるため、簡単な回路の追加により発振
初期の発振不安定による情報処理装置の誤動作を
防止できる特長がありその効果は大きい。
第１図は本発明の第１の実施例の構成図、第２
図はそのタイミング図、第３図は本発明の第２の
実施例の構成図を示す。 １…振動子、２…クロツク発生器、３…外部入
力端子、４…立上り検出回路、５…立下り検出回
路、６…クロツク供給開始信号選択回路、７…発
振制御用フリツプフロツプ、８…クロツク供給制
御回路、９…カウンタ、９′…プログラマブルカ
ウンター、９′−１…カウンタ、９′−２…コンパ
レータ、９′−３…レジスタ、１０…フリツプフ
ロツプ、１１…マイクロプロセツサ。
図はそのタイミング図、第３図は本発明の第２の
実施例の構成図を示す。 １…振動子、２…クロツク発生器、３…外部入
力端子、４…立上り検出回路、５…立下り検出回
路、６…クロツク供給開始信号選択回路、７…発
振制御用フリツプフロツプ、８…クロツク供給制
御回路、９…カウンタ、９′…プログラマブルカ
ウンター、９′−１…カウンタ、９′−２…コンパ
レータ、９′−３…レジスタ、１０…フリツプフ
ロツプ、１１…マイクロプロセツサ。
Claims (1)
- １ 発振停止信号に応答して発振を停止し、発振
開始信号に応答して発振を開始してクロツク信号
を発生する発振回路と、この発振回路からのクロ
ツク信号に応答して所定のデータ処理を実行する
データ処理回路と、前記発振回路と前記データ処
理回路との間に挿入され、クロツク供給開始信号
に応答して前記発振回路からのクロツク信号を前
記データ処理回路に供給するクロツク供給制御回
路と、前記発振回路が発振を開始した後のクロツ
ク信号を所定数計数して計数終了信号を発生する
カウンタ手段と、信号入力端子と、この信号入力
端子に供給される信号の一方の反転エツジを検出
して前記発振開始信号を発生する回路手段と、前
記信号入力端子に供給される信号の他方の反転エ
ツジを検出して検出信号を発生する回路手段と、
選択情報記憶フラグを有し、当該フラグが第１の
状態のときは前記計数終了信号に応答して前記ク
ロツク供給開始信号を発生し、前記フラグが第２
の状態のときは前記検出信号に応答して前記クロ
ツク供給開始信号を発生する回路手段とを備える
ことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56169248A JPS5870336A (ja) | 1981-10-21 | 1981-10-21 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56169248A JPS5870336A (ja) | 1981-10-21 | 1981-10-21 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5870336A JPS5870336A (ja) | 1983-04-26 |
| JPH039485B2 true JPH039485B2 (ja) | 1991-02-08 |
Family
ID=15882984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56169248A Granted JPS5870336A (ja) | 1981-10-21 | 1981-10-21 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5870336A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6232734A (ja) * | 1985-08-05 | 1987-02-12 | Nec Corp | 信号変換回路 |
| JP3291569B2 (ja) * | 1993-08-30 | 2002-06-10 | 三菱電機株式会社 | マイクロコンピュータ |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5556260A (en) * | 1978-10-20 | 1980-04-24 | Nec Corp | Information processor |
| JPS5642827A (en) * | 1979-09-18 | 1981-04-21 | Nec Corp | Data processor |
| JPS5662428A (en) * | 1979-10-29 | 1981-05-28 | Nec Corp | Oscillator |
| JPS5662424A (en) * | 1979-10-29 | 1981-05-28 | Sanyo Electric Co Ltd | Ad converter |
| JPS5688986A (en) * | 1979-12-05 | 1981-07-18 | Bammert Karl | Rotary compressor* particularly* screw compressor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50157134U (ja) * | 1974-06-14 | 1975-12-26 |
-
1981
- 1981-10-21 JP JP56169248A patent/JPS5870336A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5556260A (en) * | 1978-10-20 | 1980-04-24 | Nec Corp | Information processor |
| JPS5642827A (en) * | 1979-09-18 | 1981-04-21 | Nec Corp | Data processor |
| JPS5662428A (en) * | 1979-10-29 | 1981-05-28 | Nec Corp | Oscillator |
| JPS5662424A (en) * | 1979-10-29 | 1981-05-28 | Sanyo Electric Co Ltd | Ad converter |
| JPS5688986A (en) * | 1979-12-05 | 1981-07-18 | Bammert Karl | Rotary compressor* particularly* screw compressor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5870336A (ja) | 1983-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4641044A (en) | Clock generator with reset and initialization circuitry | |
| US5034624A (en) | Apparatus and method for assuring stable clock generator during oscillator start-up | |
| JP2003167642A (ja) | クロック生成回路及びクロック生成方法 | |
| JPS6242418B2 (ja) | ||
| WO2003017284A1 (en) | Programming an electronic device including a non-volatile memory, in particular for adjusting the features of an oscillator | |
| JPH039485B2 (ja) | ||
| JP3523362B2 (ja) | クロック回路及びこれを用いたプロセッサ | |
| JP2921494B2 (ja) | 発振回路 | |
| US6011445A (en) | Method for oscillating and start up circuit for oscillator | |
| JPH10143272A (ja) | 発振回路 | |
| US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
| JP2716386B2 (ja) | クロック出力回路 | |
| JPS6148726B2 (ja) | ||
| JPH0818338A (ja) | 発振回路 | |
| JPH0548440A (ja) | 半導体集積回路 | |
| JP2722348B2 (ja) | 発振回路 | |
| JP3137750B2 (ja) | 発振安定時間保証回路 | |
| JPH0756649A (ja) | クロック発生回路 | |
| JP3177139B2 (ja) | 発振再起動制御装置 | |
| JP3727670B2 (ja) | マイクロコントローラ | |
| JPS5943765B2 (ja) | 半導体集積回路 | |
| JPS6270924A (ja) | デ−タ処理装置 | |
| JPS60105026A (ja) | マイクロコンピユ−タ | |
| JPH08292821A (ja) | 発振回路内蔵の集積回路装置 | |
| JPH01236732A (ja) | リセット回路 |