JP3670067B2 - 集積回路装置 - Google Patents
集積回路装置 Download PDFInfo
- Publication number
- JP3670067B2 JP3670067B2 JP34307695A JP34307695A JP3670067B2 JP 3670067 B2 JP3670067 B2 JP 3670067B2 JP 34307695 A JP34307695 A JP 34307695A JP 34307695 A JP34307695 A JP 34307695A JP 3670067 B2 JP3670067 B2 JP 3670067B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- mode
- input
- integrated circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
Description
【０００１】
【発明の属する技術分野】
本発明は、集積回路装置のバーンイン試験やテストモード動作試験を行う場合の、バーンイン設定やテストモード設定を実現する為の方法に関するものである。
【０００２】
【従来の技術】
集積回路装置を製造するに当たり、回路形成後にその良品と不良品の選別を行うために様々な試験が実施されている。この試験には、実際の動作条件での試験のほかに、内部回路を実際に使用する動作条件と同様に動作させ、集積回路装置の使用開始初期の故障の発生を未然に防止する為の試験であるバーンイン試験や、実際に使用する動作条件とは異なる条件や特別に構成したテスト専用の内部回路を用いることにより、テスト時間の短縮や、より細かい回路の動作試験などを行うためのテストモード動作試験を実施している。このバーンイン試験やテストモード動作試験を実施するために、専用のモード設定端子を設けることにより、集積回路装置のバーンイン設定やテストモード設定を行い、入力端子よりテスト用の信号を入力するか、または、集積回路装置の内部で発生させた信号を用いることにより試験を実施していた。
【０００３】
図４に、従来の集積回路装置のバーンイン設定やテストモード設定を実現する場合の、集積回路装置の構成の一例を示す。図に於いて、４１は内部回路、４２はモード設定回路、４３は電源端子、４４はＧＮＤ端子、４５はモード信号（ＭＯＤＥ）が入力されるモード設定端子、４６は動作クロック（ＣＫ）入力端子、４７は動作開始信号又はリセット信号（ＳＰ）入力端子である。
【０００４】
この図４に示す従来の集積回路装置では、バーンイン設定やテストモード設定を実現する為に専用に設けられたモード設定端子４５（ＭＯＤＥ）を“Ｌ”に固定することで、バーンイン設定やテストモード設定を実現している。この従来例で、入力端子４７は集積回路装置の動作開始信号またはリセット信号の入力端子であり、この端子に“Ｈ”のパルスのＳＰ信号が入力されるまでの期間は、この集積回路装置は動作的に不定状態であり、ＳＰ信号が入力された時点から動作的に安定した状態になり、通常の動作を開始することになる。また、入力端子４６は集積回路装置の動作クロックＣＫの入力端子である。
【０００５】
この従来例の集積回路装置に通常の動作をさせる場合には、このバーンイン設定やテストモード設定を解除する必要があり、その為に、モード設定端子４５（ＭＯＤＥ）を“Ｈ”に固定した上で、通常の動作に必要な入力信号を入力する。
図５に、図４に示した従来の集積回路装置の動作タイミング図を示す。
【０００６】
Ｔ０のタイミングで、モード設定端子４５（ＭＯＤＥ）を“Ｌ”に設定したままで電源を投入する事により、電源投入からモード設定端子４５（ＭＯＤＥ）が“Ｌ”に設定されている期間は、通常の動作ではなくバーンイン動作やテストモード動作となっている。
【０００７】
Ｔ１のタイミングで、入力端子４７（ＳＰ）に“Ｈ”のパルスであるＳＰ信号と、入力端子４６（ＣＫ）に動作クロックＣＫを入力しているが、モード設定端子が“Ｌ”に設定されたままであるため、通常の動作は行われず、バーンイン設定やテストモード設定のままである。
【０００８】
Ｔ２のタイミングで、モード設定端子４５（ＭＯＤＥ）を“Ｈ”に設定し、通常動作用の動作信号の入力待ちの待機状態になる。
【０００９】
Ｔ３のタイミングで、入力端子４７（ＳＰ）に“Ｈ”のパルスであるＳＰ信号と、入力端子４６（ＣＫ）に動作クロックＣＫを入力することで、通常の動作を開始することになる。
【００１０】
この図５のタイミング図では、Ｔ１のタイミングで、モード設定端子４５（ＭＯＤＥ）が“Ｌ”に設定されたままで入力端子４７（ＳＰ）に“Ｈ”のパルスであるＳＰ信号と、入力端子４６（ＣＫ）に動作クロックＣＫを入力しているが、動作状態を示す為のタイミングであり、通常は、モード設定端子４５（ＭＯＤＥ）を“Ｈ”に設定し、通常動作モードとしてからＳＰ信号と動作クロックＣＫを入力する。
【００１１】
この例として出願されている特許に、特開平４−２１８９３８号公報がある。この特許では、集積回路装置外部から信号を入力することなく、集積回路装置内部で発生された動作信号を用いることでバーンイン動作することになっており、外部からクロック信号などの動作に必要な信号を入力するための端子を削減しているが、このバーンイン動作を制御するための端子を必要としている。
【００１２】
【発明が解決しようとする課題】
上述の様な従来の技術では、バーンイン設定やテストモード設定を行うためのモード設定端子を別途設ける必要があり、集積回路装置のチップ面積の増大をもたらすばかりか、集積回路装置を封止する為のパッケージにも端子を引き出す必要があった。最近では、集積回路装置の高機能化に伴い、その機能を実現するために入出力端子数が多くなっているが、その反面、高密度実装の為に入出力端子数の削減が要求されている。特に、ＴＣＰ(Tape Carrier Package)等に封止されており、信号を入力する為の接続可能な入力端子数に制限がある集積回路装置では、通常の動作には必要がないバーンイン設定やテストモード設定専用の入力端子は、その集積回路装置を使用する装置を作成する場合に、回路設計上の、また、装置の小型化の為に大きな障害になっていた。
さらに、使用開始初期の故障の発生を未然に防ぐバーンイン試験などでは、テスト時間の削減などの効率化のため複数の集積回路装置を同時に動作させる必要がある。このように、複数の集積回路装置に同時に必要な動作信号を入力する場合には、試験用装置の配線は同時に動作させる集積回路装置数に比例し増加するため、その配線に要する時間が長くなっていた。
【００１３】
本発明の目的は、上述の課題を解決し、集積回路装置を使用する装置を作成する場合の設計の自由度を向上させると同時に、装置の小型化を実現させ、また、動作試験実施時の試験用装置の配線などに必要な時間を削減できる集積回路装置を提供することである。
【００１４】
【課題を解決するための手段】
本発明は、従来の集積回路装置では動作的に不定状態となっており使用していなかった、電源を投入してから動作を開始するための信号と動作クロックを入力し正常動作するまでの期間を利用し、電源を投入すると同時に、モード設定用の特別な信号を入力することなく、自動的にバーンイン設定やテストモード設定になるようにすることで、従来必要であったモード設定端子の削除を可能とした。また、バーンイン設定やテストモード設定の解除を行う場合にも、通常の動作を行う場合に入力する動作開始信号又はリセット信号を解除信号として使用することで、解除用の特別な信号を用いる必要をなくした。
【００１５】
すなわち、本発明の集積回路装置は、入力されるテストモード信号に基づいて、テストモード設定を行い、入力される通常モード信号に基づいて通常モード設定を行うモード設定回路を有する集積回路装置に於いて、電源供給に応答してオートクリア信号を出力するオートクリア回路と、入力される動作開始信号を複数個カウントすると通常モードに切り換える切換信号を出力するカウンタと、該オートクリア回路より出力される上記オートクリア信号に基づいて上記テストモード信号を出力し、上記切換信号に基づいて通常モード信号を出力するモード信号作成回路とを設け、該モード信号作成回路の出力を上記モード設定回路に入力して成ることを特徴とするものである。
【００１６】
また、本発明の集積回路装置は、入力されるテストモード信号に基づいて、テストモード設定を行い、入力される通常モード信号に基づいて通常モード設定を行うモード設定回路を有する集積回路装置に於いて、電源供給に応答してオートクリア信号を出力するオートクリア回路と、動作開始信号が入力された後に入力されるクロック信号を複数個カウントすると通常モードに切り換える切換信号を出力するカウンタと、該オートクリア回路より出力される上記オートクリア信号に基づいて上記テストモード信号を出力し、上記切換信号に基づいて通常モード信号を出力するモード信号作成回路とを設け、該モード信号作成回路の出力を上記モード設定回路に入力して成ることを特徴とするものである。
【００１７】
本発明の集積回路装置では、テストモード設定用に特別に設けられたモード設定端子を必要としないため、集積回路装置を使用する装置を作成する場合の設計の自由度を向上させると同時に、装置の小型化を実現させることが可能である。
【００１８】
また、このテストモード設定を行うには、電源を投入するだけで設定可能である為、複数の集積回路装置を同時に動作させるための試験用装置の配線に必要な時間の削減が可能となる。
【００１９】
更に、このテストモード設定の解除には、通常の動作時に入力する必要のある信号を用いることを可能とした為、テストモード設定の解除用に特別な信号を必要とせず信号の設定に必要な時間や作業の削減が可能となる。
【００２０】
【発明の実施の形態】
図１に、本発明の参考例に係る集積回路装置のバーンイン設定やテストモード設定を実現する場合の、集積回路装置の構成の一例を示す。
【００２１】
図に於いて、１１は内部回路、１２はモード設定回路である。モード設定回路１２は、入力されるバーンインモード信号又はテストモード信号に基づいて、バーンイン設定又はテストモード設定を行い、入力される通常モード信号に基づいて通常モード設定を行う。また、１３は、電源供給に応答してオートクリア信号（ＡＣＬ信号）を出力するオートクリア回路（ＡＣＬ回路）、１４は、ＡＣＬ回路１３より出力されるオートクリア信号（ＡＣＬ）に基づいてバーンインモード信号又はテストモード信号（“Ｌ”）を出力し、リセット信号又は動作開始信号に基づいて通常モード信号（“Ｈ”）を出力するモード信号作成回路であり、該モード信号作成回路１４の出力は、上記モード設定回路１２に入力されている。１５は電源端子、１６はＧＮＤ端子、１７は動作クロック（ＣＫ）入力端子、１８は動作開始信号又はリセット信号（ＳＰ）入力端子である。
【００２２】
この回路構成の例では、図４に示す従来の回路例からモード設定端子を削除し、電源の投入と同時に集積回路装置を自動的にバーンイン設定やテストモード設定にするためのモード設定回路の電源投入時のリセット信号（ＡＣＬ信号）を発生するＡＣＬ回路と、動作モードの切換を行うモード信号作成回路とを追加するのみであり、これらの追加する回路規模は、集積回路装置全体から見れば非常に小さなものであり、集積回路装置の面積増大やコスト上昇を引き起こすことはない。特に、従来より電源投入時の動作を安定させるためにＡＣＬ回路を内蔵している集積回路装置では、回路の増加はモード信号作成回路のみとなる。このモード信号作成回路１４からのモード信号ＭＯＤＥが従来回路でのモード信号と同様の動作を行う。すなわち、電源投入と同時にＡＣＬ信号が発生することにより、モード信号作成回路１４から従来回路と同様のモード信号を作成することで、モード設定回路１２はバーンイン設定やテストモード設定を行いテスト動作を行うことになる。
【００２３】
また、このバーンイン設定やテストモード設定の解除には、動作開始信号であるＳＰ信号を用いることにより、余分な回路の増大を防止している。すなわち、バーンイン設定やテストモード設定の解除を行うには、ＳＰ信号をモード信号作成回路１４に入力し、モード信号ＭＯＤＥをバーンイン設定やテストモード設定時の“Ｌ”から、通常動作モード時の“Ｈ”にする事で実現している。
【００２４】
このモード信号作成回路１４は通常使用されているＲＳラッチにより実現可能である。このＲＳラッチの例を図２に示す。この図２の回路では、１つの入力信号であるＡＣＬ信号が“Ｈ”になると出力信号であるモード信号ＭＯＤＥは“Ｌ”となり、他方の入力信号であるＳＰ信号が“Ｈ”になれば出力信号であるモード信号ＭＯＤＥは“Ｈ”となる。従って、この図２の例の回路を図１のモード信号作成回路１４として使用することで、従来回路と同様の動作を実現させることが可能である。尚、ＡＣＬ回路１３の構成例を図６に示す。
【００２５】
図３に、図１に示した本参考例の集積回路装置の動作タイミング図を示す。
【００２６】
Ｔ０のタイミングで電源を投入された時点でＡＣＬ回路からＡＣＬ信号が作成され、このＡＣＬ信号がモード信号作成回路に入力され、モード信号ＭＯＤＥが“Ｌ”に設定されることにより、電源投入時点からモード信号ＭＯＤＥが“Ｌ”に設定されている期間は、通常の動作ではなく、バーンイン動作やテストモード動作となっている。
【００２７】
Ｔ１のタイミングで入力端子１７（ＣＫ）に動作クロックＣＫを入力しているが、モード信号ＭＯＤＥが“Ｌ”に設定されたままであるため、動作状態はバーンイン設定やテストモード設定のままである。
【００２８】
Ｔ２のタイミングで入力端子１８（ＳＰ）に“Ｈ”のパルスであるＳＰ信号が入力された時点で、動作モードは通常動作モードになり、入力端子１７（ＣＫ）に動作クロックＣＫを入力することで、通常の動作を開始することになる。
【００２９】
また、上記の参考例では、ＳＰ信号の入力と同時に動作モードが通常動作モードに切り換わる回路になっているが、本発明の方法として、ＳＰ信号を複数計測することにより通常動作モードへの切換を実施する方法や、ＳＰ信号入力後、ＣＫ信号を複数計測することにより通常動作モードへの切換を実施する方法などが考えられる。
【００３０】
前者の場合のモード信号作成回路の構成例を図７に示す。図７に於いて、７１は、ＡＣＬ信号によりリセットされ、ＳＰ信号をｎ個カウントすると、そのＱｎ出力に“Ｈ”信号を出力するカウンタであり、例えば、バイナリカウンタ等により構成される。
【００３１】
また、後者の場合のモード信号作成回路の構成例を図８に示す。図８に於いて、８１は、ＡＣＬ信号によってリセットされ、そのＤ入力に電源が、また、そのＣＫ入力にＳＰ信号が入力されるＤフリップフロップ又はハーフラッチ（ＳＰ信号の立上りからカウントするか、又は立下りからカウントするかによって使い分ける）、８２は、上記Ｄフリップフロップ又はハーフラッチ８１のＱ出力と、動作クロックＣＫとをその入力とするアンドゲート、８３は、ＡＣＬ信号によりリセットされ、アンドゲート８２の出力であるＣＫ信号をｎ個カウントすると、そのＱｎ出力に“Ｈ”信号を出力するカウンタであり、該カウンタは、同様に、例えば、バイナリカウンタ等により構成される。
【００３２】
【発明の効果】
以上のように、入力される動作開始信号又はクロック信号を複数個カウントするとテストモード設定とする事で、従来問題となっていたテスト専用のモード設定用入力端子を削減することが可能であり、集積回路装置を使用する装置を作成する場合の設計の自由度を向上させると同時に、装置の小型化を実現させ、また、動作試験実施時の試験用装置の配線などに必要な時間を削減できる。
【００３３】
また、テストモード設定の解除には、従来の動作開始信号又はクロック信号を用いることにより、特別な解除用の信号を作成する必要がなく、従来必要であったモード信号の作成に要する時間の削減が可能である。
【図面の簡単な説明】
【図１】 本発明の参考例に係る集積回路装置のブロック構成図である。
【図２】 モード信号作成回路の構成図である。
【図３】 本発明の参考例に係る集積回路装置の動作タイミング図である。
【図４】 従来の集積回路装置のブロック構成図である。
【図５】 従来の集積回路装置の動作タイミング図である。
【図６】 オートクリア回路の構成図である。
【図７】 本発明に係る集積回路装置におけるモード信号作成回路の構成図である。
【図８】 本発明に係る集積回路装置におけるモード信号作成回路の構成図である。
【発明の属する技術分野】
本発明は、集積回路装置のバーンイン試験やテストモード動作試験を行う場合の、バーンイン設定やテストモード設定を実現する為の方法に関するものである。
【０００２】
【従来の技術】
集積回路装置を製造するに当たり、回路形成後にその良品と不良品の選別を行うために様々な試験が実施されている。この試験には、実際の動作条件での試験のほかに、内部回路を実際に使用する動作条件と同様に動作させ、集積回路装置の使用開始初期の故障の発生を未然に防止する為の試験であるバーンイン試験や、実際に使用する動作条件とは異なる条件や特別に構成したテスト専用の内部回路を用いることにより、テスト時間の短縮や、より細かい回路の動作試験などを行うためのテストモード動作試験を実施している。このバーンイン試験やテストモード動作試験を実施するために、専用のモード設定端子を設けることにより、集積回路装置のバーンイン設定やテストモード設定を行い、入力端子よりテスト用の信号を入力するか、または、集積回路装置の内部で発生させた信号を用いることにより試験を実施していた。
【０００３】
図４に、従来の集積回路装置のバーンイン設定やテストモード設定を実現する場合の、集積回路装置の構成の一例を示す。図に於いて、４１は内部回路、４２はモード設定回路、４３は電源端子、４４はＧＮＤ端子、４５はモード信号（ＭＯＤＥ）が入力されるモード設定端子、４６は動作クロック（ＣＫ）入力端子、４７は動作開始信号又はリセット信号（ＳＰ）入力端子である。
【０００４】
この図４に示す従来の集積回路装置では、バーンイン設定やテストモード設定を実現する為に専用に設けられたモード設定端子４５（ＭＯＤＥ）を“Ｌ”に固定することで、バーンイン設定やテストモード設定を実現している。この従来例で、入力端子４７は集積回路装置の動作開始信号またはリセット信号の入力端子であり、この端子に“Ｈ”のパルスのＳＰ信号が入力されるまでの期間は、この集積回路装置は動作的に不定状態であり、ＳＰ信号が入力された時点から動作的に安定した状態になり、通常の動作を開始することになる。また、入力端子４６は集積回路装置の動作クロックＣＫの入力端子である。
【０００５】
この従来例の集積回路装置に通常の動作をさせる場合には、このバーンイン設定やテストモード設定を解除する必要があり、その為に、モード設定端子４５（ＭＯＤＥ）を“Ｈ”に固定した上で、通常の動作に必要な入力信号を入力する。
図５に、図４に示した従来の集積回路装置の動作タイミング図を示す。
【０００６】
Ｔ０のタイミングで、モード設定端子４５（ＭＯＤＥ）を“Ｌ”に設定したままで電源を投入する事により、電源投入からモード設定端子４５（ＭＯＤＥ）が“Ｌ”に設定されている期間は、通常の動作ではなくバーンイン動作やテストモード動作となっている。
【０００７】
Ｔ１のタイミングで、入力端子４７（ＳＰ）に“Ｈ”のパルスであるＳＰ信号と、入力端子４６（ＣＫ）に動作クロックＣＫを入力しているが、モード設定端子が“Ｌ”に設定されたままであるため、通常の動作は行われず、バーンイン設定やテストモード設定のままである。
【０００８】
Ｔ２のタイミングで、モード設定端子４５（ＭＯＤＥ）を“Ｈ”に設定し、通常動作用の動作信号の入力待ちの待機状態になる。
【０００９】
Ｔ３のタイミングで、入力端子４７（ＳＰ）に“Ｈ”のパルスであるＳＰ信号と、入力端子４６（ＣＫ）に動作クロックＣＫを入力することで、通常の動作を開始することになる。
【００１０】
この図５のタイミング図では、Ｔ１のタイミングで、モード設定端子４５（ＭＯＤＥ）が“Ｌ”に設定されたままで入力端子４７（ＳＰ）に“Ｈ”のパルスであるＳＰ信号と、入力端子４６（ＣＫ）に動作クロックＣＫを入力しているが、動作状態を示す為のタイミングであり、通常は、モード設定端子４５（ＭＯＤＥ）を“Ｈ”に設定し、通常動作モードとしてからＳＰ信号と動作クロックＣＫを入力する。
【００１１】
この例として出願されている特許に、特開平４−２１８９３８号公報がある。この特許では、集積回路装置外部から信号を入力することなく、集積回路装置内部で発生された動作信号を用いることでバーンイン動作することになっており、外部からクロック信号などの動作に必要な信号を入力するための端子を削減しているが、このバーンイン動作を制御するための端子を必要としている。
【００１２】
【発明が解決しようとする課題】
上述の様な従来の技術では、バーンイン設定やテストモード設定を行うためのモード設定端子を別途設ける必要があり、集積回路装置のチップ面積の増大をもたらすばかりか、集積回路装置を封止する為のパッケージにも端子を引き出す必要があった。最近では、集積回路装置の高機能化に伴い、その機能を実現するために入出力端子数が多くなっているが、その反面、高密度実装の為に入出力端子数の削減が要求されている。特に、ＴＣＰ(Tape Carrier Package)等に封止されており、信号を入力する為の接続可能な入力端子数に制限がある集積回路装置では、通常の動作には必要がないバーンイン設定やテストモード設定専用の入力端子は、その集積回路装置を使用する装置を作成する場合に、回路設計上の、また、装置の小型化の為に大きな障害になっていた。
さらに、使用開始初期の故障の発生を未然に防ぐバーンイン試験などでは、テスト時間の削減などの効率化のため複数の集積回路装置を同時に動作させる必要がある。このように、複数の集積回路装置に同時に必要な動作信号を入力する場合には、試験用装置の配線は同時に動作させる集積回路装置数に比例し増加するため、その配線に要する時間が長くなっていた。
【００１３】
本発明の目的は、上述の課題を解決し、集積回路装置を使用する装置を作成する場合の設計の自由度を向上させると同時に、装置の小型化を実現させ、また、動作試験実施時の試験用装置の配線などに必要な時間を削減できる集積回路装置を提供することである。
【００１４】
【課題を解決するための手段】
本発明は、従来の集積回路装置では動作的に不定状態となっており使用していなかった、電源を投入してから動作を開始するための信号と動作クロックを入力し正常動作するまでの期間を利用し、電源を投入すると同時に、モード設定用の特別な信号を入力することなく、自動的にバーンイン設定やテストモード設定になるようにすることで、従来必要であったモード設定端子の削除を可能とした。また、バーンイン設定やテストモード設定の解除を行う場合にも、通常の動作を行う場合に入力する動作開始信号又はリセット信号を解除信号として使用することで、解除用の特別な信号を用いる必要をなくした。
【００１５】
すなわち、本発明の集積回路装置は、入力されるテストモード信号に基づいて、テストモード設定を行い、入力される通常モード信号に基づいて通常モード設定を行うモード設定回路を有する集積回路装置に於いて、電源供給に応答してオートクリア信号を出力するオートクリア回路と、入力される動作開始信号を複数個カウントすると通常モードに切り換える切換信号を出力するカウンタと、該オートクリア回路より出力される上記オートクリア信号に基づいて上記テストモード信号を出力し、上記切換信号に基づいて通常モード信号を出力するモード信号作成回路とを設け、該モード信号作成回路の出力を上記モード設定回路に入力して成ることを特徴とするものである。
【００１６】
また、本発明の集積回路装置は、入力されるテストモード信号に基づいて、テストモード設定を行い、入力される通常モード信号に基づいて通常モード設定を行うモード設定回路を有する集積回路装置に於いて、電源供給に応答してオートクリア信号を出力するオートクリア回路と、動作開始信号が入力された後に入力されるクロック信号を複数個カウントすると通常モードに切り換える切換信号を出力するカウンタと、該オートクリア回路より出力される上記オートクリア信号に基づいて上記テストモード信号を出力し、上記切換信号に基づいて通常モード信号を出力するモード信号作成回路とを設け、該モード信号作成回路の出力を上記モード設定回路に入力して成ることを特徴とするものである。
【００１７】
本発明の集積回路装置では、テストモード設定用に特別に設けられたモード設定端子を必要としないため、集積回路装置を使用する装置を作成する場合の設計の自由度を向上させると同時に、装置の小型化を実現させることが可能である。
【００１８】
また、このテストモード設定を行うには、電源を投入するだけで設定可能である為、複数の集積回路装置を同時に動作させるための試験用装置の配線に必要な時間の削減が可能となる。
【００１９】
更に、このテストモード設定の解除には、通常の動作時に入力する必要のある信号を用いることを可能とした為、テストモード設定の解除用に特別な信号を必要とせず信号の設定に必要な時間や作業の削減が可能となる。
【００２０】
【発明の実施の形態】
図１に、本発明の参考例に係る集積回路装置のバーンイン設定やテストモード設定を実現する場合の、集積回路装置の構成の一例を示す。
【００２１】
図に於いて、１１は内部回路、１２はモード設定回路である。モード設定回路１２は、入力されるバーンインモード信号又はテストモード信号に基づいて、バーンイン設定又はテストモード設定を行い、入力される通常モード信号に基づいて通常モード設定を行う。また、１３は、電源供給に応答してオートクリア信号（ＡＣＬ信号）を出力するオートクリア回路（ＡＣＬ回路）、１４は、ＡＣＬ回路１３より出力されるオートクリア信号（ＡＣＬ）に基づいてバーンインモード信号又はテストモード信号（“Ｌ”）を出力し、リセット信号又は動作開始信号に基づいて通常モード信号（“Ｈ”）を出力するモード信号作成回路であり、該モード信号作成回路１４の出力は、上記モード設定回路１２に入力されている。１５は電源端子、１６はＧＮＤ端子、１７は動作クロック（ＣＫ）入力端子、１８は動作開始信号又はリセット信号（ＳＰ）入力端子である。
【００２２】
この回路構成の例では、図４に示す従来の回路例からモード設定端子を削除し、電源の投入と同時に集積回路装置を自動的にバーンイン設定やテストモード設定にするためのモード設定回路の電源投入時のリセット信号（ＡＣＬ信号）を発生するＡＣＬ回路と、動作モードの切換を行うモード信号作成回路とを追加するのみであり、これらの追加する回路規模は、集積回路装置全体から見れば非常に小さなものであり、集積回路装置の面積増大やコスト上昇を引き起こすことはない。特に、従来より電源投入時の動作を安定させるためにＡＣＬ回路を内蔵している集積回路装置では、回路の増加はモード信号作成回路のみとなる。このモード信号作成回路１４からのモード信号ＭＯＤＥが従来回路でのモード信号と同様の動作を行う。すなわち、電源投入と同時にＡＣＬ信号が発生することにより、モード信号作成回路１４から従来回路と同様のモード信号を作成することで、モード設定回路１２はバーンイン設定やテストモード設定を行いテスト動作を行うことになる。
【００２３】
また、このバーンイン設定やテストモード設定の解除には、動作開始信号であるＳＰ信号を用いることにより、余分な回路の増大を防止している。すなわち、バーンイン設定やテストモード設定の解除を行うには、ＳＰ信号をモード信号作成回路１４に入力し、モード信号ＭＯＤＥをバーンイン設定やテストモード設定時の“Ｌ”から、通常動作モード時の“Ｈ”にする事で実現している。
【００２４】
このモード信号作成回路１４は通常使用されているＲＳラッチにより実現可能である。このＲＳラッチの例を図２に示す。この図２の回路では、１つの入力信号であるＡＣＬ信号が“Ｈ”になると出力信号であるモード信号ＭＯＤＥは“Ｌ”となり、他方の入力信号であるＳＰ信号が“Ｈ”になれば出力信号であるモード信号ＭＯＤＥは“Ｈ”となる。従って、この図２の例の回路を図１のモード信号作成回路１４として使用することで、従来回路と同様の動作を実現させることが可能である。尚、ＡＣＬ回路１３の構成例を図６に示す。
【００２５】
図３に、図１に示した本参考例の集積回路装置の動作タイミング図を示す。
【００２６】
Ｔ０のタイミングで電源を投入された時点でＡＣＬ回路からＡＣＬ信号が作成され、このＡＣＬ信号がモード信号作成回路に入力され、モード信号ＭＯＤＥが“Ｌ”に設定されることにより、電源投入時点からモード信号ＭＯＤＥが“Ｌ”に設定されている期間は、通常の動作ではなく、バーンイン動作やテストモード動作となっている。
【００２７】
Ｔ１のタイミングで入力端子１７（ＣＫ）に動作クロックＣＫを入力しているが、モード信号ＭＯＤＥが“Ｌ”に設定されたままであるため、動作状態はバーンイン設定やテストモード設定のままである。
【００２８】
Ｔ２のタイミングで入力端子１８（ＳＰ）に“Ｈ”のパルスであるＳＰ信号が入力された時点で、動作モードは通常動作モードになり、入力端子１７（ＣＫ）に動作クロックＣＫを入力することで、通常の動作を開始することになる。
【００２９】
また、上記の参考例では、ＳＰ信号の入力と同時に動作モードが通常動作モードに切り換わる回路になっているが、本発明の方法として、ＳＰ信号を複数計測することにより通常動作モードへの切換を実施する方法や、ＳＰ信号入力後、ＣＫ信号を複数計測することにより通常動作モードへの切換を実施する方法などが考えられる。
【００３０】
前者の場合のモード信号作成回路の構成例を図７に示す。図７に於いて、７１は、ＡＣＬ信号によりリセットされ、ＳＰ信号をｎ個カウントすると、そのＱｎ出力に“Ｈ”信号を出力するカウンタであり、例えば、バイナリカウンタ等により構成される。
【００３１】
また、後者の場合のモード信号作成回路の構成例を図８に示す。図８に於いて、８１は、ＡＣＬ信号によってリセットされ、そのＤ入力に電源が、また、そのＣＫ入力にＳＰ信号が入力されるＤフリップフロップ又はハーフラッチ（ＳＰ信号の立上りからカウントするか、又は立下りからカウントするかによって使い分ける）、８２は、上記Ｄフリップフロップ又はハーフラッチ８１のＱ出力と、動作クロックＣＫとをその入力とするアンドゲート、８３は、ＡＣＬ信号によりリセットされ、アンドゲート８２の出力であるＣＫ信号をｎ個カウントすると、そのＱｎ出力に“Ｈ”信号を出力するカウンタであり、該カウンタは、同様に、例えば、バイナリカウンタ等により構成される。
【００３２】
【発明の効果】
以上のように、入力される動作開始信号又はクロック信号を複数個カウントするとテストモード設定とする事で、従来問題となっていたテスト専用のモード設定用入力端子を削減することが可能であり、集積回路装置を使用する装置を作成する場合の設計の自由度を向上させると同時に、装置の小型化を実現させ、また、動作試験実施時の試験用装置の配線などに必要な時間を削減できる。
【００３３】
また、テストモード設定の解除には、従来の動作開始信号又はクロック信号を用いることにより、特別な解除用の信号を作成する必要がなく、従来必要であったモード信号の作成に要する時間の削減が可能である。
【図面の簡単な説明】
【図１】 本発明の参考例に係る集積回路装置のブロック構成図である。
【図２】 モード信号作成回路の構成図である。
【図３】 本発明の参考例に係る集積回路装置の動作タイミング図である。
【図４】 従来の集積回路装置のブロック構成図である。
【図５】 従来の集積回路装置の動作タイミング図である。
【図６】 オートクリア回路の構成図である。
【図７】 本発明に係る集積回路装置におけるモード信号作成回路の構成図である。
【図８】 本発明に係る集積回路装置におけるモード信号作成回路の構成図である。
Claims (2)
- 入力されるテストモード信号に基づいて、テストモード設定を行い、入力される通常モード信号に基づいて通常モード設定を行うモード設定回路を有する集積回路装置に於いて、
電源供給に応答してオートクリア信号を出力するオートクリア回路と、
入力される動作開始信号を複数個カウントすると通常モードに切り換える切換信号を出力するカウンタと、
該オートクリア回路より出力される上記オートクリア信号に基づいて上記テストモード信号を出力し、上記切換信号に基づいて通常モード信号を出力するモード信号作成回路とを設け、
該モード信号作成回路の出力を上記モード設定回路に入力して成ることを特徴とする集積回路装置。 - 入力されるテストモード信号に基づいて、テストモード設定を行い、入力される通常モード信号に基づいて通常モード設定を行うモード設定回路を有する集積回路装置に於いて、
電源供給に応答してオートクリア信号を出力するオートクリア回路と、
動作開始信号が入力された後に入力されるクロック信号を複数個カウントすると通常モードに切り換える切換信号を出力するカウンタと、
該オートクリア回路より出力される上記オートクリア信号に基づいて上記テストモード信号を出力し、上記切換信号に基づいて通常モード信号を出力するモード信号作成回路とを設け、
該モード信号作成回路の出力を上記モード設定回路に入力して成ることを特徴とする集積回路装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34307695A JP3670067B2 (ja) | 1995-12-28 | 1995-12-28 | 集積回路装置 |
| TW085109102A TW328182B (en) | 1995-12-28 | 1996-07-25 | Integrated circuit device |
| US08/690,828 US5818286A (en) | 1995-12-28 | 1996-08-01 | Integrated circuit device capable of making a burn-in setting and test mode setting to run a burn-in and a test mode operation |
| KR1019960032487A KR100215184B1 (ko) | 1995-12-28 | 1996-08-03 | 집적 회로 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34307695A JP3670067B2 (ja) | 1995-12-28 | 1995-12-28 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09184870A JPH09184870A (ja) | 1997-07-15 |
| JP3670067B2 true JP3670067B2 (ja) | 2005-07-13 |
Family
ID=18358761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34307695A Expired - Fee Related JP3670067B2 (ja) | 1995-12-28 | 1995-12-28 | 集積回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5818286A (ja) |
| JP (1) | JP3670067B2 (ja) |
| KR (1) | KR100215184B1 (ja) |
| TW (1) | TW328182B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100496784B1 (ko) * | 1997-06-24 | 2005-09-14 | 삼성전자주식회사 | 반도체메모리장치의mrs |
| US5912571A (en) * | 1997-10-09 | 1999-06-15 | Mosel Vitelic Corporation | Using the internal supply voltage ramp rate to prevent premature enabling of a device during power-up |
| KR100791075B1 (ko) * | 2006-11-15 | 2008-01-03 | 삼성전자주식회사 | 파워 업 리셋 회로 및 이를 구비한 반도체 장치 |
| US8415993B1 (en) * | 2011-10-26 | 2013-04-09 | Sand 9, Inc. | Power-on reset circuit and method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04218938A (ja) * | 1990-12-19 | 1992-08-10 | Sharp Corp | 集積回路装置 |
| KR950004858B1 (ko) * | 1992-03-17 | 1995-05-15 | 삼성전자 주식회사 | 내부전원전압 발생회로 |
-
1995
- 1995-12-28 JP JP34307695A patent/JP3670067B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-25 TW TW085109102A patent/TW328182B/zh active
- 1996-08-01 US US08/690,828 patent/US5818286A/en not_active Expired - Lifetime
- 1996-08-03 KR KR1019960032487A patent/KR100215184B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100215184B1 (ko) | 1999-08-16 |
| US5818286A (en) | 1998-10-06 |
| TW328182B (en) | 1998-03-11 |
| KR970053279A (ko) | 1997-07-31 |
| JPH09184870A (ja) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4463440A (en) | System clock generator in integrated circuit | |
| US6363031B2 (en) | Circuit, architecture and method for reducing power consumption in a synchronous integrated circuit | |
| JP3670067B2 (ja) | 集積回路装置 | |
| JPH06105285B2 (ja) | 半導体集積回路装置 | |
| JPS634151B2 (ja) | ||
| US7053685B2 (en) | Frequency signal enabling apparatus and method thereof | |
| US7463742B2 (en) | Signal output circuit | |
| JP3070455B2 (ja) | 半導体集積回路の試験装置 | |
| JP2618669B2 (ja) | 半導体集積回路装置のテストモード設定回路 | |
| JPS638612B2 (ja) | ||
| JPS578858A (en) | Integrated circuit package | |
| JP3328160B2 (ja) | 論理集積回路のテスト装置 | |
| JPH0159550B2 (ja) | ||
| JPH01183148A (ja) | 半導体集積回路 | |
| JPH09153802A (ja) | 半導体集積回路 | |
| JPH0518395B2 (ja) | ||
| JP2000175436A (ja) | 電力変換装置の制御装置 | |
| JPH11296400A (ja) | モード設定回路 | |
| JP3463666B2 (ja) | 半導体集積回路とその検査方法 | |
| JPS6291871A (ja) | 同期非同期回路の診断方式 | |
| JP2626165B2 (ja) | 半導体装置のリセット回路 | |
| KR910014785A (ko) | 집적회로장치(integrated circuit device) | |
| JPS6123835Y2 (ja) | ||
| JP2719809B2 (ja) | 自走クロック内蔵型回路の出力特性テスト方法 | |
| JPH04307688A (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050207 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050317 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050413 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080422 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |