JP2000175436A - 電力変換装置の制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 ゲートパルス発生回路のカウンタ部を必要最
小限のフリップフロップで構成する。 【解決手段】 本発明は、ゲートパルス発生回路１５に
よって発生されたゲートパルスにより半導体電力変換装
置を制御する制御装置１２に関する。ゲートパルス発生
回路１５が、クロック信号を基準として、クリア信号に
よってカウントをスタートし、予め設定されたフルカウ
ント値を超えることによってオーバ信号を出力するカウ
ンタ５１と、ゲート信号入力の立ち上がりと同時にセッ
トされてパルス出力をオンし、ゲート信号入力のオフの
後、カウンタからのオーバ信号によってリセットされて
パルス出力をオフするＲＳ型フリップフロップ５２とか
ら構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電力変換装置の制
御装置に関する。

【０００２】

【従来の技術】図９は一般的な電力変換装置とその制御
装置の構成例を示すものである。図９の装置は、電動機
等の負荷１１を駆動する電力変換装置１３を制御装置１
２によって制御するものである。電力変換装置１３は公
知の半導体スイッチング素子、例えばサイリスタからな
っている。制御装置１２は、負荷１１から与えられるフ
ィードバック信号１７、例えば速度信号をもとにフィー
ドバック制御を行うものであって、演算制御回路１４で
フィードバック信号１７を制御基準１０と突き合わせて
制御偏差を求め、その制御偏差をゼロにするための信号
を生成出力し、その出力信号をゲートパルス発生回路１
５によってゲートパルス信号に変換し、さらにそれを増
幅器１６で増幅して電力変換装置１３の個々の半導体ス
イッチング素子を制御する。

【０００３】本発明は、図９の制御装置１２におけるゲ
ートパルス発生回路１５の改良に関するものである。

【０００４】サイリスタ等を半導体スイッチング素子と
して使用する半導体電力変換装置では、電力変換装置が
所要の出力を生ずるように、所要のタイミングで、ある
一定幅のゲート信号をスイッチング素子に供給し、電力
変換制御をしている。

【０００５】サイリスタ等のラッチ機能を有する半導体
素子は、一旦ゲート信号によってオンされた後は、逆電
圧が印加される等のオフ動作時までオン状態を継続する
特性を持っている。そのため、与えるゲート信号は半導
体素子がオンすべきタイミングで、ある一定の期間オン
する特徴を持つ。従って、このゲートパルスは、スイッ
チング素子が十分にオンすることのできる一定時間以
上、オフすることなくオンし続ける信号にしている。一
方、ゲート信号を増幅する増幅器１６はスイッチング素
子をオンするのに十分なパワーを供給する必要があるた
め大容量のものとなる。その容量は必然的にゲート信号
のパワーに依存する。かくして、必要以上のゲートパル
ス幅は回路構成規模を大きくし、コスト高にしてしま
う。従って必要最小限の区間のみオンするパルス状の信
号にならざるを得ない。さらに、そのオンするタイミン
グは演算制御回路１４から立ち上がり信号を受けてから
遅れること無しに同じタイミングでオンすることが要求
される。

【０００６】ゲートパルス発生回路１５は、従来、ロジ
ック回路を組み合わせて構成されていた。しかし、前記
のようにゲート信号に要求される機能を達成するために
は多くの回路要素を必要とし、結果的に複雑な回路構成
になっていた。

【０００７】他方、半導体電力変換回路の発展に伴っ
て、より一層の大電流化・高電圧化のために、主回路半
導体素子の並列化・直列化が進み、制御装置から導出さ
れるゲート信号線の数も増大してきたため、１つの制御
装置内でのゲートパルス発生回路は複雑かつ、数量も多
くなっている。

【０００８】そのため、多くのロジック回路を集約する
ＡＳＩＣ等のロジック部品が構成されたが、ＡＳＩＣは
全ロジックを同期回路で構成する必要があるため、多く
のロジック容量を必要とした。ここで同期回路とは、ロ
ジック回路で用いる全てのディレー・フリップフロップ
（Ｄ型フリップフロップ）のクロック入力が同一のクロ
ックで同期して駆動されることを示す。

【０００９】図１０に、このＡＳＩＣによるゲートパル
ス発生回路の構成例を示す。一定の時間カウントをする
Ｄ型フリップフロップによるカウンタ回路２４と、入力
信号の立ち上がりによって出力信号をオンし、カウンタ
回路２４からの一定時間が経過した信号を元に出力をオ
フする、Ｄ型フリップフロップによって構成される制御
回路２５とからなる。このとき、全てのＤ型フリップフ
ロップが共通のクロック２３で駆動されていて、同期回
路を構成している。

【００１０】図１１に、この時の各部のタイミング関係
をタイムチャートとして示す。信号入力２１の立ち上が
りを検出してパルス出力２２をオンして、クロック２３
を元に計数し、ゲートパルス幅dpに相当する一定時間の
後にパルス出力２２をオフする機能を、全てクロック２
３を共通クロックとする同期回路によって達成してい
る。

【００１１】このように同期回路で構成することによ
り、図１１に示すように信号入力のタイミング３１から
パルス出力オンのタイミング３２までクロックに依存す
る遅れτが生じる。また、ゲートパルスオフのタイミン
グ３３までのゲートパルス幅dpも同一クロックに依存す
る。この時、それぞれの遅れは最小限に抑える必要があ
り、かつゲートパルス幅dpはスイッチング素子に依存す
る一定の期間が必要である。

【００１２】ここで一例として、１ミリ秒（ｍｓ）のゲ
ートパルス幅が必要とされた場合を検討する。信号入力
からパルス出力まで許容する遅れが数十ナノ秒（ｎｓ）
であったとすると、共通のクロック２３は数十ナノ秒
（ｎｓ）となる。このとき、クロック２３で１ミリ秒
（ｍｓ）をカウントする必要があり、例えば１６ナノ秒
（ｎｓ）のクロックで１６個のフリップフロップによる
カウンタで計数した場合に１ミリ秒（ｍｓ）を計数する
ことができる。

【００１３】従って、全て同期回路で構成した場合のカ
ウンタ回路は、この例の場合、１６個のＤ型フリップフ
ロップが必要となり、これがゲート信号線１本あたりの
個数となる。このようにして信号線が多くなればなるほ
ど回路構成は複雑・大規模になる。

【００１４】

【発明が解決しようとする課題】ゲートパルスが必要と
する機能を検討し、ゲートパルス発生回路を必要最小限
度のフリップフロップで構成し、回路の集約化、低コス
ト化、部品数削減による信頼性向上を図ることが望まれ
る。

【００１５】ゲートパルスは信号入力の立ち上がりに対
して、瞬時にパルス出力がオンとなることが望ましい。
しかし、その幅については、ある一定時間以上オンする
だけでよく、精度はあまり必要としない。従って、前述
の全て同期回路で構成した例では、１６個のＤ型フリッ
プフロップで構成していたカウンタ回路の持つ精度（１
／２の１６乗＝０．００１５％）は必要以上ということ
になる。例えば、ゲートパルス幅の必要とされる精度が
誤差１０％程度でよい場合は、４個程度のフリップフロ
ップで構成することができる。この時の精度は、１／２
の４乗＝６％となり、これは必要十分な値である。この
例では、１６個のフリップフロップを４個のフリップフ
ロップに削減することができる。

【００１６】従って本発明は、従来多くのフリップフロ
ップで構成されていたゲートパルス発生回路のカウンタ
部を必要最小限のフリップフロップで構成することにあ
る。

【００１７】

【課題を解決するための手段】上記目的を達成するため
に請求項１に係る発明は、制御偏差をゼロにするための
制御信号に基づいてゲートパルスを発生するゲートパル
ス発生回路を備え、このゲートパルス発生回路によって
発生されたゲートパルスにより半導体電力変換装置を制
御する電力変換装置の制御装置において、ゲートパルス
発生回路が、クロック信号を基準として、クリア信号に
よってカウントをスタートし、予め設定されたフルカウ
ント値を超えることによってオーバ信号を出力するカウ
ンタと、ゲート信号入力の立ち上がりと同時にセットさ
れてパルス出力をオンし、ゲート信号入力のオフの後、
カウンタからのオーバ信号によってリセットされてパル
ス出力をオフするＲＳ型フリップフロップとから構成さ
れていることを特徴とするものである。

【００１８】請求項２に係る発明は、制御偏差をゼロに
するための制御信号に基づいてゲートパルスを発生する
ゲートパルス発生回路を備え、このゲートパルス発生回
路によって発生されたゲートパルスにより半導体電力変
換装置を制御する電力変換装置の制御装置において、ゲ
ートパルス発生回路が、クロック信号を基準として、ク
リア信号によってカウントをスタートし、予め設定され
たフルカウント値を超えることによってオーバ信号を出
力するカウンタと、ゲート信号入力の立ち上がりと同時
にパルス出力をオンし、カウンタからのオーバ信号によ
ってパルス出力をオフするＤ型フリップフロップとから
構成されていることを特徴とする。

【００１９】請求項３に係る発明は、制御偏差をゼロに
するための制御信号に基づいてゲートパルスを発生する
ゲートパルス発生回路を備え、このゲートパルス発生回
路によって発生されたゲートパルスにより半導体電力変
換装置を制御する電力変換装置の制御装置において、ゲ
ートパルス発生回路が、クロック信号を基準として、ク
リア信号によってカウントをスタートし、予め設定され
たフルカウント値を超えることによってオーバ信号を出
力し、カウント値がゼロでない時にカウント信号を出力
するカウンタと、ゲート信号入力の立ち上がりと同時に
パルス出力をオンし、ゲート信号入力がオフとなった
後、カウンタからカウント信号が出力されており、かつ
オーバ信号が出力されることによってパルス出力をオフ
するロジック回路とから構成されていることを特徴とす
る。

【００２０】請求項４に係る発明は、制御偏差をゼロに
するための制御信号に基づいてゲートパルスを発生する
ゲートパルス発生回路を備え、このゲートパルス発生回
路によって発生されたゲートパルスにより半導体電力変
換装置を制御する電力変換装置の制御装置において、ゲ
ートパルス発生回路が、クロック信号を基準として、ク
リア信号によってカウントをスタートし、予め設定され
たフルカウント値を超えることによってオーバ信号を出
力するとともにカウント値がゼロでない時にカウント信
号を出力するカウンタと、ゲート信号入力回路に介挿さ
れたゲート回路と、ゲート信号入力の立ち下がりと同時
にセットされてゲート回路を開き、カウンタからのカウ
ント信号によってリセットされてゲート回路を閉じる第
１のＲＳ型フリップフロップと、ゲート回路が開いてい
る時、ゲート信号入力の立ち上がりと同時にセットされ
てパルス出力をオンし、カウンタからのオーバ信号によ
ってリセットされてパルス出力をオフする第２のＲＳ型
フリップフロップとから構成されていることを特徴とす
る。

【００２１】請求項５に係る発明は、請求項１ないし４
のいずれかに記載の電力変換装置の制御装置において、
パルス発生回路のゲート信号入力回路に、カウンタに入
力されるクロックよりも高速のクロックによって動作
し、ゲート信号入力に含まれるチャタリングをキャンセ
ルするチャタリングキャンセル回路を備えたことを特徴
とする。

【００２２】

【発明の実施の形態】図１は請求項１に係る発明の実施
形態を、図９中のゲートパルス発生回路１５に相当する
部分のみを示したものである。図１のゲートパルス発生
回路４１は、ＡＮＤゲート５０、カウンタ５１、および
ＲＳ型フリップフロップ５２からなっている。カウンタ
５１はクロックをカウントし、ＲＳ型フリップフロップ
５２のＱ出力として得られるパルス出力がなくなること
によってクリアされる。ＲＳ型フリップフロップ５２
は、演算制御回路１４（図９参照）からの信号入力によ
ってセットされ、その信号入力が無いこととカウンタ５
１のフルカウント出力とのＡＮＤ条件をＡＮＤゲート５
０によってとり、そのＡＮＤ出力によってリセットされ
る。フリップフロップ５２のＱ出力がゲートパルス発生
回路４１のパルス出力となる。

【００２３】ゲートパルス発生回路４１の動作を図２の
タイミングチャートを参照して説明する。信号入力２１
と同時にパルス出力２２がオンとなっていることが、タ
イミング３５で分かる。この場合、クロック２３の立ち
上がるタイミングとは同期せず、信号入力２１と同時刻
であることが特徴である。これにより、図１で信号入力
２１と同時にＲＳ型フリップフロップ５２がパルス出力
２２をオンにする。パルス出力２２がオンとなることに
よって、オーバー出力を有するカウンタ５１のクリア信
号がディスイネーブルとなるため、カウンタ５１がカウ
ントを開始する。カウンタ５１のカウント値が一定値を
超えた時に出力されるオーバー信号によって、ＲＳ型フ
リップフロップ５２がリセットされ、パルス出力２２は
オフとなる。この状態は図２においてタイミング３６で
示されている。

【００２４】図１，２の構成によれば、パルス出力２２
として得られるゲートパルス幅dpは最大限、クロック２
３の周期分の誤差を内在するが、前述のようにこれには
あまり精度を要求されないので事実上差し支えない。か
くして、カウンタ５１に使用するフリップフロップを最
小限の１個（フリップフロップ５２）に減少させること
ができる。

【００２５】図３は請求項２に係る発明におけるゲート
パルス発生回路４２の実施形態を示すものである。ゲー
トパルス発生回路４２は、ゲートパルス幅dpをカウント
するカウンタ５１と、ディレーフリップフロップ（Ｄ型
フリップフロップ５３）とからなっている。

【００２６】動作原理は図１のゲートパルス発生回路４
１とほぼ同一であり、図２に示すようなタイミングをも
って動作する。ゲートパルス発生回路を構成するロジッ
クがＤ型フリップフロップしか使用できないような場合
に適用することができる。

【００２７】図２を参照して、信号入力２１の信号がタ
イミング３５でオンすると同時にＤ型フリップフロップ
５３が信号をロードし、つまり接続されたオンレベル信
号５４をパルス出力する。パルス出力２２がオンとなる
ことによって、オーバー出力を有するカウンタ５１のク
リア信号がディスイネーブルとなるため、カウントが開
始される。このカウンタ出力が一定値を超えた時に出力
されるオーバー信号によって、Ｄ型フリップフロップ５
３のリセット信号がイネーブルされるため、パルス出力
２２がオフとなる。この状態は図２のタイミング３６で
示される。

【００２８】図４は請求項３に係る発明におけるゲート
パルス発生回路４３の実施形態を示すものである。この
ゲートパルス発生回路４３はゲートパルス幅dpをカウン
トするカウンタ５５を持っていることは図１，３のもの
と同様であるが、これを制御するフリップフロップを省
略し得る回路構成としたことに特徴がある。すなわち、
カウンタ５５はクロック２３を入力とし、所定のカウン
ト値を超えるとオーバ信号を出力することに変わりはな
いが、他の点で異なる。カウンタ５５はカウント値がゼ
ロでないときに出力を生ずるカウンタ信号５８がＯＲゲ
ート５６を介してパルス出力２２を生ずる。信号入力２
１またはカウンタ信号５８がＯＲゲート５４を介してＡ
ＮＤゲート５７の一方の入力端に入力され、ＡＮＤゲー
ト５７の他方の入力端にはカウンタ５５のオーバ信号が
入力される。このＡＮＤゲート５７の出力信号の反転信
号がカウンタ５５にクリア信号として入力される。ＯＲ
ゲート５６の第２の入力端にはＯＲゲート５４の出力信
号が入力される。

【００２９】このゲートパルス発生回路４３は信号入力
２１の立ち上がり（オフ→オン）を記憶するフリップフ
ロップが図１，３の実施形態とは異なって存在しないた
め、信号入力２１が図２に示すタイミング３７以降にま
でオンし続けることが順調に動作するための条件となる
が、それさえ克服できれば回路構成を簡略化することが
できるという利点を得ることができる。

【００３０】信号入力２１がオンになると同時にＯＲゲ
ート５４，５６を介してパルス出力２２がオンとなる。
これと同時にＡＮＤゲート５７を介してカウンタ５５の
クリア端子に入力される信号がディスイネーブルとなる
ため、カウンタ５５がカウントを開始する。１クロック
周期が経過するとカウンタ５５がゼロでない状態にな
り、カウント中であることを示すカウンタ信号５８が出
力される。この信号５８によって、カウンタ５５は信号
入力２１がオフとなってもカウントし続けることができ
る。カウンタ５５が所定値をオーバすると、クリア端子
への入力がイネーブルとなりクリアされ、パルス出力２
２はオフとなる。かくして、図４のゲートパルス発生回
路４３は図２に示すタイムチャートに従って動作する。

【００３１】図５は請求項４に係る発明の実施形態を示
すものであり、ゲートパルス幅をカウントするカウンタ
５５の部分は図４のもの（請求項３）と同様に構成する
が、これを制御するために２つのフリップフロップ５
９，６０を使用している点が特徴である。

【００３２】前述の図１（請求項１）、図３（請求項
２）よび図４（請求項３）のものは、図２のパルス出力
２２がオフとなるタイミング３６においては信号入力２
１がオフとなっていることが前提条件となっている。半
導体電力変換装置の運転モードの１つである１２０°期
間通電信号のようにレベル入力である場合は、図１１に
示すように信号入力２１はオンのままである。この時の
タイミング関係を図６に示す。タイミング３６で信号入
力２１がオンのままであっても、再びパルス出力２２を
生じないように構成されている。この場合、図１〜４に
示す各実施形態では、パルス出力２２が再びオンモード
となってしまうため、図５（請求項４）の実施形態はこ
れを解決するための手段を付加したものである。

【００３３】１段目のＲＳ型フリップフロップ５９のセ
ット入力端ＳにＡＮＤゲート６１を前置し、その第１の
入力端に信号入力２１を入力し、ＡＮＤゲート６１の第
２の入力端には２段目のＲＳ型フリップフロップ６０の
Ｑ出力を入力する。１段目のＲＳ型フリップフロップ５
９のリセット端Ｒにはカウンタ５５のオーバ信号を入力
する。このフリップフロップ５９のＱ出力がパルス出力
２２となる。２段目のＲＳ型フリップフロップ６０のセ
ット入力端Ｓには信号入力２１が反転して入力され、リ
セット端Ｒにはカウンタ５５のカウント信号５８が入力
され、Ｑ出力端はＡＮＤゲート６１の第２の入力端に接
続される。さらに、カウンタ５５のクリア端子にはパル
ス出力２２が反転して入力される。

【００３４】以上の構成により、２段目のＲＳ型フリッ
プフロップ６０は信号入力２１の立ち下がりでオンし、
１段目のＲＳ型フリップフロップ５９は２段目のＲＳ型
フリップフロップ６０がオンしていることを条件として
信号入力２１の立ち上がりでオンする。そして、カウン
タ５５がオーバ出力を出力し、ＲＳ型フリップフロップ
５９がリセットされて、パルス出力２２が一旦オフとな
った後で信号入力２１がオンのまま持続した場合、２段
目のＳＲフリップフロップ６０がリセット状態にあるの
でＡＮＤゲート６１がオフ状態にあり、次に１回、信号
入力２１がオフになって初期状態が再現されない限り、
１段目のＳＲフリップフロップ５９がオンすることはな
く、結局、１回の信号入力２１のもとではパルス出力２
２も１回しか出力されないことになる。他の動作は既に
述べた実施形態のものと同一である。

【００３５】図７は請求項５に係る発明におけるゲート
パルス発生回路４５を示したものである。図１〜６に示
されているものと同様機能のパルス発生回路７２の前段
にチャタリングキャンセル回路７１を縦続接続したもの
である。ゲート信号の特徴から、誤パルス出力は半導体
電力変換装置システムの故障要因となるため、ノイズな
どの影響による誤パルス発生の事態は抑制する必要があ
る。この抑制機能を遂行するのが、チャタリングキャン
セル回路７１である。このチャタリングキャンセル回路
７１の基本的な動作は、ごく短い時間のオンオフ信号入
力はノイズであるとみなして、ゲートパルスを出力しな
いようにする回路である。これを図７に示すように、パ
ルス発生回路７２にはパルス幅計数用の遅いクロック１
を与え、チャタリングキャンセル回路７１には速いクロ
ック２を与える。こうすることにより、パルス発生回路
７２の中に構成するフリップフロップの数を増加させず
にチャタリングキャンセル機能を有するゲートパルス発
生回路４５を構成することができる。

【００３６】チャタリングキャンセル回路７１は種々の
形で構成し得るが、一例として図８に２つのＤ型フリッ
プフロップ７３，７４で構成されたチャタリングキャン
セル回路７１を示す。ここでは、２つのＤ型フリップフ
ロップ７３，７４を縦続接続し、共通のクロック２を入
力する。そして、前段のＤ型フリップフロップ７３のパ
ルス出力と後段のＤ型フリップフロップ７４のパルス出
力とのＡＮＤ論理をＡＮＤゲート７５でとることにより
パルス出力７６を得る。この回路構成によれば、ノイズ
のようにごく短い時間のオンオフ信号入力は出力され
ず、通常のオンオフ信号はそのまま出力されるようにす
ることができる。

【００３７】

【発明の効果】本発明によれば、小規模のロジック要素
で十分な機能を実現できるゲートパルス発生回路を備え
た制御装置を提供することができる。これによって、ゲ
ート信号数の多い半導体電力変換装置用のゲートパルス
発生回路を小規模に構成することができる。かくして部
品数削減、信頼性向上、コスト低減の効果を奏すること
ができる。

【００３８】請求項２に係る発明によれば、ゲートパル
ス発生回路に使用するフリップフロップ数を削減するこ
とができる。

【００３９】請求項３に係る発明によれば、信号入力が
クロックの１周期以上であることが前提となる請求項
１，２に係る発明よりもさらにフリップフロップ数を減
らし、上記効果をさらに増強することができる。

【００４０】請求項４に係る発明によれば、信号入力の
立ち上がりと立ち下がりの状態をそれぞれ記憶すること
によって、ゲートパルス発生回路の安定度を向上させる
ことができる。

【００４１】請求項５に係る発明によれば、大規模なフ
リップフロップ数を増大させることなく、ゲートパルス
発生回路の対ノイズ性を向上させることができる。

【図面の簡単な説明】

【図１】請求項１に係る発明の実施形態を示す要部のブ
ロック図。

【図２】図１の回路の動作を説明するタイミングチャー
ト。

【図３】請求項２に係る発明の実施形態を示す要部のブ
ロック図。

【図４】請求項３に係る発明の実施形態を示す要部のブ
ロック図。

【図５】請求項４に係る発明の実施形態を示す要部のブ
ロック図。

【図６】図５の回路の動作を説明するタイミングチャー
ト。

【図７】請求項５に係る発明の実施形態を示す要部のブ
ロック図。

【図８】図７の回路におけるチャタリングキャンセル回
路のブロック図。

【図９】電力変換装置を用いる制御システムの一般的な
構成を示すブロック図。

【図１０】従来のゲートパルス発生回路を示すブロック
図。

【図１１】図１０のゲートパルス発生回路の動作を説明
するタイミングチャート。

【符号の説明】

１１ 負荷 １２ 制御装置 １３ 半導体電力変換装置 １４ 演算制御回路 １５ ゲートパルス発生回路 １６ 増幅器 ４１〜４５ ゲートパルス発生回路 ５０，５７，６１，７５ ＡＮＤゲート ５１ カウンタ ５２ ＲＳ型フリップフロップ ５３ Ｄ型フリップフロップ ５４，５６ ＯＲゲート ５５ カウンタ ５９，６０ ＲＳ型フリップフロップ ７１ チャタリングキャンセル回路 ７２ パルス出力回路 ７３，７４ Ｄ型フリップフロップ

Claims (5)

【特許請求の範囲】
1. 【請求項１】制御偏差をゼロにするための制御信号に基
   づいてゲートパルスを発生するゲートパルス発生回路を
   備え、このゲートパルス発生回路によって発生されたゲ
   ートパルスにより半導体電力変換装置を制御する電力変
   換装置の制御装置において、 前記ゲートパルス発生回路が、 クロック信号を基準として、クリア信号によってカウン
   トをスタートし、予め設定されたフルカウント値を超え
   ることによってオーバ信号を出力するカウンタと、 ゲート信号入力の立ち上がりと同時にセットされてパル
   ス出力をオンし、前記ゲート信号入力のオフの後、前記
   カウンタからのオーバ信号によってリセットされてパル
   ス出力をオフするＲＳ型フリップフロップとから構成さ
   れていることを特徴とする電力変換装置の制御装置。
2. 【請求項２】制御偏差をゼロにするための制御信号に基
   づいてゲートパルスを発生するゲートパルス発生回路を
   備え、このゲートパルス発生回路によって発生されたゲ
   ートパルスにより半導体電力変換装置を制御する電力変
   換装置の制御装置において、 前記ゲートパルス発生回路が、 クロック信号を基準として、クリア信号によってカウン
   トをスタートし、予め設定されたフルカウント値を超え
   ることによってオーバ信号を出力するカウンタと、 ゲート信号入力の立ち上がりと同時にパルス出力をオン
   し、前記カウンタからのオーバ信号によってパルス出力
   をオフするＤ型フリップフロップとから構成されている
   ことを特徴とする電力変換装置の制御装置。
3. 【請求項３】制御偏差をゼロにするための制御信号に基
   づいてゲートパルスを発生するゲートパルス発生回路を
   備え、このゲートパルス発生回路によって発生されたゲ
   ートパルスにより半導体電力変換装置を制御する電力変
   換装置の制御装置において、 前記ゲートパルス発生回路が、 クロック信号を基準として、クリア信号によってカウン
   トをスタートし、予め設定されたフルカウント値を超え
   ることによってオーバ信号を出力し、カウント値がゼロ
   でない時にカウント信号を出力するカウンタと、 ゲート信号入力の立ち上がりと同時にパルス出力をオン
   し、前記ゲート信号入力がオフとなった後、前記カウン
   タからカウント信号が出力されており、かつ前記オーバ
   信号が出力されることによって前記パルス出力をオフす
   るロジック回路とから構成されていることを特徴とする
   電力変換装置の制御装置。
4. 【請求項４】制御偏差をゼロにするための制御信号に基
   づいてゲートパルスを発生するゲートパルス発生回路を
   備え、このゲートパルス発生回路によって発生されたゲ
   ートパルスにより半導体電力変換装置を制御する電力変
   換装置の制御装置において、 前記ゲートパルス発生回路が、 クロック信号を基準として、クリア信号によってカウン
   トをスタートし、予め設定されたフルカウント値を超え
   ることによってオーバ信号を出力するとともにカウント
   値がゼロでない時にカウント信号を出力するカウンタ
   と、 ゲート信号入力回路に介挿されたゲート回路と、 ゲート信号入力の立ち下がりと同時にセットされて前記
   ゲート回路を開き、前記カウンタからのカウント信号に
   よってリセットされて前記ゲート回路を閉じる第１のＲ
   Ｓ型フリップフロップと、 前記ゲート回路が開いている時、ゲート信号入力の立ち
   上がりと同時にセットされてパルス出力をオンし、前記
   カウンタからのオーバ信号によってリセットされてパル
   ス出力をオフする第２のＲＳ型フリップフロップとから
   構成されていることを特徴とする電力変換装置の制御装
   置。
5. 【請求項５】請求項１ないし４のいずれかに記載の電力
   変換装置の制御装置において、 前記パルス発生回路のゲート信号入力回路に、 前記カウンタに入力されるクロックよりも高速のクロッ
   クによって動作し、ゲート信号入力に含まれるチャタリ
   ングをキャンセルするチャタリングキャンセル回路を備
   えたことを特徴とする電力変換装置の制御装置。