KR19990040006A - 테스트/접지 겸용 핀을 구비하는 반도체 장치 - Google Patents

테스트/접지 겸용 핀을 구비하는 반도체 장치 Download PDF

Info

Publication number
KR19990040006A
KR19990040006A KR1019970060282A KR19970060282A KR19990040006A KR 19990040006 A KR19990040006 A KR 19990040006A KR 1019970060282 A KR1019970060282 A KR 1019970060282A KR 19970060282 A KR19970060282 A KR 19970060282A KR 19990040006 A KR19990040006 A KR 19990040006A
Authority
KR
South Korea
Prior art keywords
test
semiconductor device
pin
ground
noise
Prior art date
Application number
KR1019970060282A
Other languages
English (en)
Other versions
KR100515025B1 (ko
Inventor
이승권
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970060282A priority Critical patent/KR100515025B1/ko
Publication of KR19990040006A publication Critical patent/KR19990040006A/ko
Application granted granted Critical
Publication of KR100515025B1 publication Critical patent/KR100515025B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체 장치에 관한 것으로서, 구체적으로는 테스트/접지 겸용 핀을 구비하는 반도체 장치에 관한 것으로, 종래에 별도의 테스트 핀을 구비하던 반도체 장치의 경우 출력 구동부의 접지 핀을 테스트 핀과 겸용하여 사용케 하여 별도의 테스트 핀을 구비하지 않아도 된다. 그러므로 반도체 장치의 핀 수를 감소할 수 있어 패키지 사이즈를 보다 작게 할 수 있다. 그리고 패키지 사이즈의 증가를 막기 위해 별도의 테스트 핀을 구비하지 않던 반도체 장치에서는 접지 핀을 테스트/접지 겸용 핀으로 구성하므로서 테스트 시간을 줄일 수 있다.

Description

테스트/접지 겸용 핀을 구비하는 반도체 장치(SEMICONDUCTOR APPARATUS HAVING COMBINED TEST AND GROUND PIN)
본 발명은 반도체 장치에 관한 것으로서, 구체적으로는 테스트/접지 겸용 핀을 구비하는 반도체 장치에 관한 것이다.
반도체 장치는 여러 단계의 공정을 진행하여 완성된다. 이 단계 중에서 반도체 장치를 테스트 하는 단계가 있으며, 이 테스트 단계는 매우 중요한 부분으로, 완성된 반도체 장치의 원가를 결정하는 중요한 한 요소가 되고 있다.
반도체 장치를 테스트하는 과정 중에서 완성된 회로가 정상적으로 동작하는가를 테스트하는 과정이 있다. 이 테스트를 위해 반도체 장치에 별도의 테스트 모드 변환 회로와, 상기 테스트 모드 변환 회로에 모드 변환 신호를 입력할 수 있는 별도의 테스트 핀을 구비하는 경우가 있다. 예를 들어, 상기 테스트 핀에 로우레벨(Low Level)의 전압을 인가하는 경우는 정상적인 동작 모드로 반도체 장치가 동작하게 되며, 하이레벨(High Level)의 전압을 인가하는 경우는 테스트 모드로 동작하게 할 수 있다.
한편, 핀 수가 많은 반도체 장치의 경우는 별도의 테스트 핀을 구비하여도 크게 무리가 없다. 그러나 핀 수가 적거나, 패키지 사이즈가 작아야 하는 경우에는 반도체 장치에 별도의 테스트 핀을 구비하는 것은 무리였다. 이런 경우에는 반도체 장치를 정상적으로 동작시켜 가면서 해당되는 테스트를 수행하였다. 이런 경우, 테스트 시간이 증가되는 문제점이 있어 왔다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서 접지 핀과 테스트 핀을 겸용으로 사용 가능하도록 하여 패드와 핀 수를 감소시킬 수 있는 반도체 장치를 제공하는데 있다.
도 1은 본 발명의 실시예에 따른 테스트/접지 겸용 핀을 구비하는 리모트 콘트롤 IC의 회로 구성을 보여주는 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 리모트 콘트롤 IC 회로 20 : 잡음 입력 차단부
30 : 출력 구동부 40 : 출력 패드
50 : 테스트/접지 겸용 패드
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 정상 동작 모드와 테스트 모드로 동작 가능하고 테스트/접지 겸용 핀을 구비하는 반도체 장치는: 외부 출력을 위한 출력 구동 수단의 접지 단자에 연결되는 테스트/접지 겸용 패드와; 상기 출력 구동 수단의 접지 단자와 상기 테스트/접지 겸용 패드의 연결 노드에 연결되어, 상기 테스트/접지 겸용 패드에 테스트 모드 설정 신호가 입력되면 이를 해당되는 내부 회로로 입력하는 패스를 제공하고, 상기 테스트/접지 겸용 패드에 접지 전압이 입력되어 정상 동작하는 경우 상기 출력 구동 수단의 동작에 따라 발생되는 잡음이 내부 회로로 유입되는 것을 차단하는 잡음 입력 차단 수단을 포함한다.
이 실시예에 있어서, 상기 잡음 입력 차단 수단은 소정의 잡음 마진을 확보하기 위한 슈미트 트리거와; 상기 잡음 마진 보다 높은 레벨로 입력되는 잡음을 차단하기 위한 필터를 포함한다.
이상과 같은 본 발명에 의하면, 상기 테스트/접지 겸용 패드로 전원전압이 인가되면, 이는 해당되는 내부 회로로 입력되어 반도체 장치가 테스트 모드로 동작하게 된다. 그리고 정상 동작 모드에서는 상기 테스트/접지 겸용 패드에 접지전압이 인가된다. 이때 상기 출력 구동 수단의 동작에 따라 발생되는 잡음은 상기 잡음 입력 차단 수단에 의해 내부로의 유입이 차단된다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 테스트/접지 겸용 핀을 구비하는 리모트 콘트롤 IC의 회로 구성을 보여주는 도면이다.
도 1을 참조하여, 리모트 콘트롤 IC는 리모트 콘트롤 IC 회로(10)와, 출력 구동부(30)와, 출력 패드(40)를 포함하여 구성된다. 상기 리모트 콘트롤 IC 회로(10)로부터 출력되는 출력 구동 신호(12)는 상기 출력 구동부(30)로 제공된다. 상기 출력 구동부(30)는 상기 출력 구동 신호(12)의 입력에 의해 구동되는 NMOS 트랜지스터(NM1)로 구성된다. 상기 NMOS 트랜지스터(NM1)의 타단은 저항 R1에 연결되어 있고, 상기 저항(R1)의 타단은 접지에 연결된다. 상기 NMOS 트랜지스터(NM1)의 일단은 상기 출력 패드(40)에 연결되며, 상기 출력 패드(40)는 출력핀(미도시됨)과 연결되어 이를 통해 리모트 콘트롤 신호 REM_OUT가 외부로 출력된다.
상기 리모트 콘트롤 IC는 접지와 테스트 겸용의 테스트/접지 패드(50)를 구비하며 이는 상기 출력 구동부(30)와 상기 저항 R1이 연결된 노드 n1에 연결된다. 상기 테스트/접지 패드(50)는 외부의 테스트/접지 핀(미도시됨)과 연결되어 있으며, 이에 전원전압 VDD을 인가하면 테스트 모드로 동작되게 된다. 이때, 인가된 전원전압 VDD은 테스트 모드 설정 신호로서 상기 리모트 콘트롤 IC 회로(10)의 내부로 인가된다. 그러므로 상기 리모트 콘트롤 IC 회로(10)는 테스트 모드로서 동작하게 된다. 그리고 상기 테스트/접지 핀(미도시됨)을 접지전압 GND으로 연결하게 되면 정상적인 동작을 하게 된다.
그런데 정상 동작 시에는 상기 테스트/접지 패드(50)에는 접지전압 GND이 인가되게 되고, 상기 출력 구동부(30)의 NMOS 트랜지스터(NM1)는 고전류(High Current)에 의해 구동되므로 이에 따라 잡음(noise)이 발생될 수 있게 된다. 그러므로 발생된 잡음은 다시 상기 리모트 콘트롤 IC 회로(10)로 유입되어 오동작 할 수 있게 된다. 그러므로 상기 리모트 콘트롤 IC 회로(10)에 유입될 수 있는 잡음을 차단하기 위해 상기 노드 n1과 상기 리모트 콘트롤 IC 회로(10) 사이에 잡음 입력 차단부(20)가 구성된다.
상기 잡음 입력 차단부(20)는 슈미트 트리거(Schmitt Trigger)(24)와, 필터(22)로 구성된다. 일차적으로 상기 슈미트 트리거(24)는 충분한 잡음 마진 레벨(Noise Margin Level)을 확보하고, 이 잡음 마진보다 높은 레벨의 잡음이 입력되는 경우에 이차적으로 상기 필터(22)를 통해 특정 시간 이하의 펄스 폭(Pulse Width)을 갖는 입력을 차단하게 된다. 그러므로 잡음에 의한 오동작을 방지한다.
이상과 같은 본 발명에 의하면, 종래에 별도의 테스트 핀을 구비하던 반도체 장치의 경우 출력 구동부의 접지 핀을 테스트 겸용으로 사용케 하여 별도로 테스트 핀을 구비하지 않아도 된다. 그러므로 반도체 장치의 핀 수를 감소할 수 있어 패키지 사이즈를 보다 작게 할 수 있다. 그리고 패키지 사이즈의 증가를 막기 위해 별도의 테스트 핀을 구비하지 않던 반도체 장치에서는 접지 핀을 테스트/접지 겸용 핀으로 구성하므로 그 테스트 시간을 줄일 수 있는 효과도 있다.

Claims (2)

  1. 정상 동작 모드와 테스트 모드로 동작 가능한 반도체 장치에 있어서:
    외부 출력을 위한 출력 구동 수단(30)의 접지 단자에 연결되는 테스트/접지 겸용 패드(50)와;
    상기 출력 구동 수단(30)의 접지 단자와 상기 테스트/접지 겸용 패드(50)의 연결 노드(n1)에 연결되어, 상기 테스트/접지 겸용 패드(50)에 테스트 모드 설정 신호가 입력되면 이를 해당되는 내부 회로(10)로 입력하는 패스를 제공하고, 상기 테스트/접지 겸용 패드(50)에 접지 전압이 입력되어 정상 동작하는 경우 상기 출력 구동 수단(30)의 동작에 따라 발생되는 잡음이 내부 회로로 유입되는 것을 차단하는 잡음 입력 차단 수단(20)을 포함하는 것을 특징으로 하는 테스트/접지 겸용 핀을 구비하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 잡음 입력 차단 수단(20)은
    소정의 잡음 마진을 확보하기 위한 슈미트 트리거(24)와;
    상기 잡음 마진 보다 높은 레벨로 입력되는 잡음을 차단하기 위한 필터(22)를 포함하는 것을 특징으로 하는 테스트/접지 겸용 핀을 구비하는 반도체 장치.
KR1019970060282A 1997-11-15 1997-11-15 테스트/접지 겸용 핀을 구비하는 반도체 장치 KR100515025B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970060282A KR100515025B1 (ko) 1997-11-15 1997-11-15 테스트/접지 겸용 핀을 구비하는 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970060282A KR100515025B1 (ko) 1997-11-15 1997-11-15 테스트/접지 겸용 핀을 구비하는 반도체 장치

Publications (2)

Publication Number Publication Date
KR19990040006A true KR19990040006A (ko) 1999-06-05
KR100515025B1 KR100515025B1 (ko) 2005-12-01

Family

ID=37306364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970060282A KR100515025B1 (ko) 1997-11-15 1997-11-15 테스트/접지 겸용 핀을 구비하는 반도체 장치

Country Status (1)

Country Link
KR (1) KR100515025B1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6134483A (ja) * 1984-07-26 1986-02-18 Nec Corp 集積回路装置
US4727270A (en) * 1986-05-08 1988-02-23 North American Philips Corporation Noise immune circuit for use with frequency sensor
JPH02123765A (ja) * 1988-11-02 1990-05-11 Mitsubishi Electric Corp テスト専用入出力端子を持つ半導体集積回路
JPH02304377A (ja) * 1989-05-18 1990-12-18 Mitsubishi Electric Corp 半導体集積回路
JP2793427B2 (ja) * 1992-04-08 1998-09-03 株式会社東芝 半導体装置
JPH0677330A (ja) * 1992-08-28 1994-03-18 Kawasaki Steel Corp 半導体集積回路

Also Published As

Publication number Publication date
KR100515025B1 (ko) 2005-12-01

Similar Documents

Publication Publication Date Title
US5012185A (en) Semiconductor integrated circuit having I/O terminals allowing independent connection test
JP3587300B2 (ja) 集積回路装置
US5742178A (en) Programmable voltage stabilizing circuit for a programmable integrated circuit device
US6577153B2 (en) Semiconductor integrated circuit
KR100515025B1 (ko) 테스트/접지 겸용 핀을 구비하는 반도체 장치
JP3616764B2 (ja) 電力をパッドを介して集積回路に供給するための回路構成
JP2002152031A (ja) 入出力バッファ回路
EP0403047B1 (en) A frequency divider circuit
WO1993000745A1 (en) Circuit which reduces noise caused by high current outputs
US5949797A (en) Microcontroller test circuit
JP4201426B2 (ja) 半導体装置
KR100215184B1 (ko) 집적 회로 장치
US5696469A (en) Clock oscillator
JP2894900B2 (ja) 半導体装置
JP3602216B2 (ja) 半導体装置
JP2001332161A (ja) ラッチングリレー駆動回路
JPH11261390A (ja) 波形出力回路及びそれを備えたデバイス
JP3036962B2 (ja) 集積回路のテスト回路
JPH03183159A (ja) 半導体集積回路装置
JPH02126652A (ja) 半導体集積回路装置
JPH0618631A (ja) 半導体集積回路
KR19980044847U (ko) 중앙처리장치 리셋회로
US7683655B2 (en) Integrated circuit
JPH06196988A (ja) リセット回路
KR19980026625A (ko) 모드설정회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee