KR19980026625A - 모드설정회로 - Google Patents

모드설정회로 Download PDF

Info

Publication number
KR19980026625A
KR19980026625A KR1019960045132A KR19960045132A KR19980026625A KR 19980026625 A KR19980026625 A KR 19980026625A KR 1019960045132 A KR1019960045132 A KR 1019960045132A KR 19960045132 A KR19960045132 A KR 19960045132A KR 19980026625 A KR19980026625 A KR 19980026625A
Authority
KR
South Korea
Prior art keywords
input signal
pad
discharging
setting circuit
mode setting
Prior art date
Application number
KR1019960045132A
Other languages
English (en)
Other versions
KR100200927B1 (ko
Inventor
남가표
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960045132A priority Critical patent/KR100200927B1/ko
Priority to US08/896,756 priority patent/US5929685A/en
Priority to JP27865497A priority patent/JP3879881B2/ja
Publication of KR19980026625A publication Critical patent/KR19980026625A/ko
Application granted granted Critical
Publication of KR100200927B1 publication Critical patent/KR100200927B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 패드로 부터 입력되는 신호를 감지하여 특정모드로의 초기화를 위한 제어신호를 제공하기 위한 모드설정회로에 관한 것으로, 칩의 신뢰성을 높이기 위하여, 패드를 통해 입력되는 입력신호를 감지하여 미리 설정된 모드로 진입하기 위한 제어신호를 출력하는 모드설정회로를 상기 입력신호에 응답하여 그에 상응하는 상기 제어신호를 출력하는 드라이버부와; 상기 패드에 접속되며, 내부신호에 응답하여 상기 입력신호의 소정양을 방전시키기 위한 제1디스차아지 트랜지스터와; 상기 드라이버부에 접속되며, 제1레벨의 상기 입력신호에 응답하여 상기 입력신호를 방전시키기 위한 제2디스차아지 트랜지스터로 구성하였다.

Description

모드설정회로
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 패드로 부터 입력되는 신호를 감지하여 특정모드로의 초기화를 위한 제어신호를 제공하기 위한 모드설정회로에 관한 것이다.
최근들어 반도체 메모리 장치의 응용처가 확대되고, 또한 그 모드의 종류가 다양해짐에 따라 여러가지 모드를 하나의 칩내에 동시에 구현하는 설계 기술이 발달하게 되었다. 또한 이러한 여러가지 모드들을 선택함에 있어서 패드에의 본딩(Bonding)유무를 통한 신호인가방법이 널리 사용되어지고 있는데, 예를 들면, 어떤 모드를 위한 패드에 본딩을 하여 외부인가전압 VCC 혹은 접지전압 GND을 인가하여 상기 모드로 동작하게 하는 신호를 발생시킴으로해서 그 목적을 달성하게 된다. 이러한 목적을 달성하기 위하여 패드로 유입되는 신호를 감지하는 기본적인 회로 즉 모드설정회로가 패드단에 연결되게 되는데, 이러한 모드설정회로는 패드가 본딩이 되어 신호가 인가되었을 때 지정된 모드로의 동작이 적절하게 일어날 수 있도록 신호를 전달하고, 또한 본딩이 되지 않았을 때는 그 모드로 진입하는 오동작이 일어나지 않도록 하는 회로로 구성되어 있다.
종래의 이러한 동작을 구현하기 위해, 패드를 VCC로 본딩하여 하이레벨이 인가될 경우 이 레벨을 전달하는 드라이버부와 본딩이 되지 않았을 경우 오동작을 방지하기 위해 상기 패드 노드를 로우 레벨로 유지시키기 위한 일정한 전압이 가해지는 작은 사이즈의 디스차아지(Discharge) 트랜지스터로 구성되어 있다. 이러한 구성은 도 1을 통하여 상세히 살펴볼 것이다.
도 1은 종래기술의 실시예에 따라 구현된 모드설정회로의 구체회로도이다.
도 1에 도시된 모드설정회로는 패드(100)가 본딩(상기 패드(100)를 통해 미리 설정된 신호인 하이레벨이 인가되는 경우)되었을 경우, 이 패드(100)로 유입되는 입력신호를 전달하기 위한 드라이버단과 본딩이 되지 않았을 경우 이 입력신호를 로우레벨로 유지시켜 주기 위한 디스차아지 트랜지스터(105)로 구성되어 있다. 그리고 이 디스차아지 트랜지스터(105)는 칩내부로 부터 생성되는 일정한 레벨의 전압 VIN을 인가받아 항상 턴온되어 있게 된다. 여기서, 상기 드라이버부는 상기 패드(100)와 노드 N1사이에 접속되는 제1인버어터(피모오스 트랜지스터(101)와 엔모오스 트랜지스터(102)로 구성된 회로)와, 이 노드 N1에 접속되는 제2인버어터(피모오스 트랜지스터(103)와 엔모오스 트랜지스터(104)로 구성된 회로)로 구성된다.
도 1을 참조하여 동작을 살펴보면, 패드가 본딩이 되지 않았을 경우에는 어떤 모드로 동작하게 된다는 것을 알리는 신호인 제어신호 OUT가 로우레벨로 유지하여야 한다. 이것은 상기 디스차아지 트랜지스터(105)가 항상 턴온되어 패드(100) 노드를 로우레벨로 유지시킴으로써 실행된다. 그리고 이 디스차아지 트랜지스터(105)는 본딩이 되어 하이레벨을 인가할 경우 전류 소모의 경로가 되므로 그 사이즈를 작게 하여 준다. 한편, 어떤 모드로 사용하기 위하여 본딩을 하여 하이레벨을 인가할 경우 이 인가전압은 패드(100) 노드의 레벨을 플립(Flip)시켜 제어신호 OUT를 인에이블시키게 된다. 이때 디스차아지 트랜지스터(105)가 턴온되어 있지만 그 사이즈가 아주 작기 때문에 적은 양의 전류소모만이 있게 되며, 패드(100)에 인가되는 전압에 영향을 주지는 못한다. 즉, 상기 작은 채널폭을 가지는 디스차아지 트랜지스터(105)는 본딩이 되어 패드에 하이레벨이 인가되었을 경우에는 턴온되어 있어 누설전류를 흐르게 하지만 사이즈가 아주 작기 때문에 적은 양의 전류만 흐르게 되어 동작상으로 지정 모드로 진입하는데는 문제가 없게 된다. 이러한 구조를 가진 모드설정회로의 구성방법에 있어서, 레이아웃상 상기 디스차아지 트랜지스터(105)와 상기 드라이버부는 동일한 그라운드 노드를 사용하게 되며, 이 그라운드 노드를 공유하는 디바이스내의 다른 여러 회로들이 동작하여 그라운드 노이즈를 발생시키게 되는데, 이때 특히 패드(100)가 본딩이 되어 있지 않고 그라운드 노드가 엔모오스 트랜지스터의 문턱전압 Vtn 이상의 레벨로 언더슈팅(Undershooting)하는 경우 문제가 발생하게 된다.
상기 디스차아지 트랜지스터(105)의 경우 사이즈가 작고, 또한 패드(100)가 가지는 캐패시터값이 크기 때문에 그라운드의 노이즈가 패드 노이즈에 전달되지 못하고 패드 노드는 그라운드 레벨을 유지하게 된다.
이에 따라, 패드(100)에 연결된 상기 드라이버부의 풀다운 트랜지스터(엔모오스 트랜지스터(102))는 그 소오스 노드인 그라운드가 언더슈팅하고 게이트 노드는 그라운드 레벨을 유지하므로 Vgs(게이트 소오스간의 전압차) 차이에 의해 턴온이 되게 된다. 이로 인해 노드 N1에 연결된 상기 드라이버의 풀업 트랜지스터(피모오스 트랜지스터(103))가 턴온되게 되며, 따라서 패드(100)에 본딩이 되지 않았음에도 불구하고 원치않는 모드로 선택이 되어지는 오동작이 발생하게 된다. 이러한 오동작은 칩내의 모드가 다른 모드로 전환됨을 나타내므로 치명적인 페일을 유발시키게 된다.
본 발명의 목적은 칩의 신뢰성을 높일 수 있는 모드설정회로를 제공함에 있다.
본 발명의 다른 목적은 칩의 오동작을 방지하기 위하여 패드를 통해 유입되는 신호가 비본딩신호일 경우 이 신호를 노이즈에 관계없이 항상 일정 상태를 유지시킬 수 있는 모드설정회로를 제공함에 있다.
도 1은 종래기술의 실시예에 따라 구현된 모드설정회로의 구체회로도.
도 2는 본 발명의 일실시예에 따라 구현된 모드설정회로의 구체회로도.
도 3은 본 발명의 다른 실시예에 따라 구현된 모드설정회로의 구체회로도.
이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명할 것이다. 또한, 도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.
도 2는 본 발명의 일실시예에 따라 구현된 모드설정회로도이다.
도 2를 참조하면, 종래의 구성에 엔모오스 트랜지스터(106)을 추가하여 전술한 종래의 구성에서 생기는 문제점을 해결하고자 하였다. 즉, 상기 노드 N1에 접속된 게이트와 상기 패드(100)와 그라운드 레벨의 접지전압사이에 채널이 직렬로 접속된 상기 엔모오스 트랜지스터(106)을 추가하였다.
도 2를 참조하여 동작을 살펴보면, 종래의 기술에서 문제가 되었던 패드(100)에 본딩이 되지 않았을 경우 예컨데 패드(100)로 인가되는 신호가 로우레벨의 입력신호인 경우 상기 노드 N1은 하이레벨로 있게 되고, 이로 인해 트랜지스터(106)은 턴온되어 있게 된다. 따라서, 이 디스차아지 트랜지스터(106)는 비교적 큰 사이즈를 가지며, 패드노드의 레벨을 로우레벨로 유지시켜 주는데 도움을 준다. 이때, 상기 디스차아지 트랜지스터(105)는 종래의 구성방법에서와 같은 역할을 한다. 이때 종래의 방법에서 문제가 되었던 그라운드 노드에 언더슈팅이 일어날 경우 종래의 방법에서는 패드 노드가 그라운드 노이즈를 따라가지 못하고 트랜지스터(102)가 턴온됨으로써 문제가 되었으나, 본 발명에 의한 구성방법에 따르면, 충분히 큰 사이즈를 가지며, 턴온되어 있는 상기 디스차아지 트랜지스터(106)를 통하여 패드 노드가 그라운드 노드와 같이 움직여 주므로 상기 트랜지스터(102)이 턴온되는 조건이 발생하지 않게 된다. 그리고 패드(100)에 본딩이 되어 하이레벨이 인가될 경우에는 노드 N1이 로우레벨로 되어 있기 때문에 트랜지스터(106)는 턴오프 상태에 있게 된다. 따라서, 패드(100)에 본딩이 되어 있는 경우에는 종래의 구성방법에서와 같은 동작을 하게 된다.
도 3은 본 발명의 다른 실시예에 따라 구현된 모드설정회로도이다.
도 3을 참조하여 모드설정회로를 살펴보면, 도 1에서와 같은 구성에다가 상기 제어신호 OUT가 출력되는 단자와 접속되는 게이트와 상기 패드(100)와 접지전원사이에 채널이 직렬로 접속되는 피모오스 트랜지스터(107)를 더 구비하는 것이다.
도 3을 참조하여 동작을 살펴보면, 상기 패드를 통해 본딩이 되기 전에 즉 로우레벨의 입력신호가 인가되었을 경우, 상기 제어신호는 로우레벨의 신호로 미리 설정되어 있다. 이러한 로우레벨의 제어신호를 입력으로 하여 턴온되어 있는 상기 피모오스 트랜지스터(107)은 전술한 엔모오스 트랜지스터(106)과 동일한 동작을 수행하게 된다.
전술한 바와 같이, 본 발명은 패드에 본딩이 되지 않았을 경우에 발생되는 그라운드 노이즈에 의한 오동작을 방지할 수 있는 이점이 있다. 또한, 본 발명은 칩의 신뢰성을 높일 수 있는 이점을 가진다.

Claims (15)

  1. 패드를 통해 입력되는 입력신호를 감지하여 미리 설정된 모드로 진입하기 위한 제어신호를 출력하는 모드설정회로에 있어서:
    상기 입력신호에 응답하여 그에 상응하는 상기 제어신호를 출력하는 드라이버부와;
    상기 패드에 접속되며, 내부신호에 응답하여 상기 입력신호의 소정양을 방전시키기 위한 제1디스차아지 트랜지스터와;
    상기 드라이버부에 접속되며, 제1레벨의 상기 입력신호에 응답하여 상기 입력신호를 방전시키기 위한 제2디스차아지 트랜지스터를 구비함을 특징으로 하는 모드설정회로.
  2. 제1항에 있어서, 내부신호는 칩내부에서 생성되는 일정한 레벨의 신호임을 특징으로 하는 모드설정회로.
  3. 제1항에 있어서, 상기 드라이버부는
    상기 패드와 제1노드사이에 접속되며, 상기 입력신호를 반전시키는 제1인버어터와; 상기 제1노드에 접속되며, 이 제1노드에 유입되는 신호를 반전시키는 제2인버어터를 구비함을 특징으로 하는 모드설정회로.
  4. 제1항에 있어서, 상기 제1디스차아지 트랜지스터는 엔모오스 트랜지스터임을 특징으로 하는 모드설정회로.
  5. 제3항에 있어서, 상기 제2디스차아지 트랜지스터가 엔모오스 트랜지스터일 경우 상기 제1노드에는 게이트가 접속되고, 상기 패드와 접지전원사이에 채널이 직렬로 접속되는 것을 특징으로 하는 모드설정회로.
  6. 제5항에 있어서, 상기 제1레벨의 입력신호는 하이레벨의 입력신호임을 특징으로 하는 모드설정회로.
  7. 제3항에 있어서, 상기 제2디스차아지 트랜지스터가 피모오스 트랜지스터일 경우 상기 제어신호를 게이트 입력으로 하여, 상기 패드와 접지전원사이에 채널이 직렬로 접속되는 것을 특징으로 하는 모드설정회로.
  8. 제7항에 있어서, 상기 제1레벨의 입력신호는 로우레벨의 입력신호임을 특징으로 하는 모드설정회로.
  9. 제1항에 있어서, 상기 제1디스차아지 트랜지스터의 채널폭은 상기 제2디스차아지 트랜지스터의 채널폭보다 작은 채널폭임을 특징으로 하는 모드설정회로.
  10. 패드를 통해 입력되는 입력신호를 감지하여 미리 설정된 모드로 진입하기 위한 제어신호를 출력하는 모드설정회로에 있어서:
    상기 패드와 제1노드사이에 접속되며, 상기 입력신호를 반전시키는 제1인버어터와;
    상기 제1노드에 접속되며, 이 제1노드에 유입되는 신호를 반전시킨 상기 제어신호를 출력하는 제2인버어터와;
    상기 패드에 접속되며, 칩내부에서 생성되는 일정레벨의 내부신호에 응답하여 상기 입력신호의 소정양을 방전시키기 위한 제1디스차아지 트랜지스터와;
    상기 제1노드에 접속되며, 상기 반전된 입력신호에 응답하여 상기 입력신호를 방전시키기 위한 제2디스차아지 트랜지스터를 구비함을 특징으로 하는 모드설정회로.
  11. 제10항에 있어서, 상기 제1 및 제2디스차아지 트랜지스터는 엔모오스 트랜지스터임을 특징으로 하는 모드설정회로.
  12. 제10항에 있어서, 상기 제1디스차아지 트랜지스터의 채널폭은 상기 제2디스차아지 트랜지스터의 채널폭보다 작은 채널폭임을 특징으로 하는 모드설정회로.
  13. 패드를 통해 입력되는 입력신호를 감지하여 미리 설정된 모드로 진입하기 위한 제어신호를 출력하는 모드설정회로에 있어서:
    상기 패드와 제1노드사이에 접속되며, 상기 입력신호를 반전시키는 제1인버어터와;
    상기 제1노드에 접속되며, 이 제1노드에 유입되는 신호를 반전시킨 상기 제어신호를 출력하는 제2인버어터와;
    상기 패드에 접속되며, 칩내부에서 생성되는 일정레벨의 내부신호에 응답하여 상기 입력신호의 소정양을 방전시키기 위한 제1디스차아지 트랜지스터와;
    상기 제1노드에 접속되며, 상기 제어신호에 응답하여 상기 입력신호를 방전시키기 위한 제2디스차아지 트랜지스터를 구비함을 특징으로 하는 모드설정회로.
  14. 제13항에 있어서, 상기 제1 및 제2디스차아지 트랜지스터는 각기 엔모오스 트랜지스터와 피모오스 트랜지스터임을 특징으로 하는 모드설정회로.
  15. 제13항에 있어서, 상기 제1디스차아지 트랜지스터의 채널폭은 상기 제2디스차아지 트랜지스터의 채널폭보다 작은 채널폭임을 특징으로 하는 모드설정회로.
KR1019960045132A 1996-10-10 1996-10-10 모드설정회로 KR100200927B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960045132A KR100200927B1 (ko) 1996-10-10 1996-10-10 모드설정회로
US08/896,756 US5929685A (en) 1996-10-10 1997-07-18 Mode setting circuit
JP27865497A JP3879881B2 (ja) 1996-10-10 1997-10-13 半導体メモリ装置のモード設定回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960045132A KR100200927B1 (ko) 1996-10-10 1996-10-10 모드설정회로

Publications (2)

Publication Number Publication Date
KR19980026625A true KR19980026625A (ko) 1998-07-15
KR100200927B1 KR100200927B1 (ko) 1999-06-15

Family

ID=19476998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960045132A KR100200927B1 (ko) 1996-10-10 1996-10-10 모드설정회로

Country Status (3)

Country Link
US (1) US5929685A (ko)
JP (1) JP3879881B2 (ko)
KR (1) KR100200927B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4132232B2 (ja) * 1998-06-16 2008-08-13 株式会社ルネサステクノロジ 半導体集積回路
TW200823477A (en) * 2006-11-24 2008-06-01 Richtek Techohnology Corp On-chip mode-setting circuit and method for a chip

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329174A (en) * 1992-10-23 1994-07-12 Xilinx, Inc. Circuit for forcing known voltage on unconnected pads of an integrated circuit
JP2643872B2 (ja) * 1994-11-29 1997-08-20 日本電気株式会社 ボンディング・オプション回路
US5576654A (en) * 1995-05-16 1996-11-19 Harris Corporation BIMOS driver circuit and method
US5600271A (en) * 1995-09-15 1997-02-04 Xilinx, Inc. Input signal interface with independently controllable pull-up and pull-down circuitry

Also Published As

Publication number Publication date
JP3879881B2 (ja) 2007-02-14
KR100200927B1 (ko) 1999-06-15
US5929685A (en) 1999-07-27
JPH10125073A (ja) 1998-05-15

Similar Documents

Publication Publication Date Title
US5534804A (en) CMOS power-on reset circuit using hysteresis
US6104221A (en) Power-up detection circuit of a semiconductor device
US6236249B1 (en) Power-on reset circuit for a high density integrated circuit
KR20030035853A (ko) 출력 회로
KR20010049227A (ko) 레벨조정회로 및 이를 포함하는 데이터 출력회로
US5513140A (en) Data output buffer
KR20000000932A (ko) 기준전압 발생기의 스타트 업 회로
US6335648B1 (en) Circuit using internal pull-up/pull-down resistor during reset
KR100210557B1 (ko) 모드 설정용 입력 회로
US5610542A (en) Power-up detection circuit
KR100242987B1 (ko) 5v 톨러런트 입출력 회로
US7598791B2 (en) Semiconductor integrated apparatus using two or more types of power supplies
KR100200927B1 (ko) 모드설정회로
JPH09161486A (ja) 半導体集積回路装置
JP3602216B2 (ja) 半導体装置
KR0167261B1 (ko) 전원공급 제어회로
US20040001551A1 (en) Data transmission circuit and method for reducing leakage current
JP3604660B2 (ja) 内部給電電圧を備えた回路装置
JP4421791B2 (ja) レベルシフト回路
KR100243263B1 (ko) Rc 오실레이터용 슈미트트리거 회로
KR200205406Y1 (ko) 반도체 메모리 소자의 입력 버퍼 회로
KR960013862B1 (ko) 반도체 소자의 신호 구동회로
KR101231125B1 (ko) Cmos 트랜지스터의 pmos 트랜지스터 게이트 전압 제어 회로
KR100197569B1 (ko) 대기상태시 소비되는 전압을 줄인 반도체 메모리 장치
KR100327431B1 (ko) 반도체 장치의 출력 드라이버 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080303

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee