KR100327431B1 - 반도체 장치의 출력 드라이버 회로 - Google Patents

Abstract

본 발명은 Vcc의 레벨에 따라 출력 드라이버 트랜지스터의 사이즈를 선택할 수 있도록한 반도체 장치의 출력 드라이버 회로에 관한 것으로, 풀업 신호(PU)와 풀다운 신호(PD)를 받아 외부 전원 Vcc의 레벨을 검출하여 그 레벨에 따라 다수개의 풀업 신호들을 선택적으로 활성화시키거나 다수개의 풀 다운 신호들을 선택적으로 활성화시켜 출력하는 Vcc 레벨 검출 블록;게이트 전극에 풀업 신호들의 어느 하나가 입력되고 소오스는 Vcc 단자에 연결되는 복수개의 PMOS 트랜지스터들과 그들에 각각 대응하여 그들에 직렬 연결되고 게이트 전극에 풀 다운 신호들의 어느 하나가 입력되고 소오스는 Vss 단자에 연결되는 복수개의 NMOS 트랜지스터들로 구성되는 출력 드라이버 블록;상기 출력 드라이버 블록의 출력단에 연결되어 외부 디바이스와 연결되는 입출력 패드를 포함하여 구성된다.

Description

반도체 장치의 출력 드라이버 회로{Circuit for output driving of semiconductor divice}

본 발명은 반도체 장치에 관한 것으로, 특히 Vcc의 레벨에 따라 출력 드라이버 트랜지스터의 사이즈를 선택할 수 있도록한 반도체 장치의 출력 드라이버 회로에 관한 것이다.

이하, 첨부된 도면을 참고하여 종래 기술의 반도체 장치의 출력 드라이버 회로에 관하여 설명하면 다음과 같다.

도 1은 종래 기술의 출력 드라이버 회로의 구성도이다.

먼저, 게이트에 풀업 신호(PU)가 인가되고 소오스가 Vcc 단자에 연결되는PMOS 트랜지스터(MP1)와, 상기 PMOS 트랜지스터(MP1)에 직렬 연결되고 게이트에 풀 다운 신호(PD)가 인가되고 소오스가 Vss 단자에 연결되는 NMOS 트랜지스터(MN1)로 출력 드라이버 회로가 구성된다.

상기 PMOS 트랜지스터(MP1),NMOS 트랜지스터(MN1)의 드레인은 공통으로 출력단에 연결되어 입출력 패드(1)로 연결된다.

상기 입출력 패드(1)에 연결된 (2)번 블록은 외부 디바이스와의 접속시의 부하 등가 회로의 구성을 나타낸 것이다.

외부 출력을 High 상태로 출력하기 위해서는 풀업 신호(PU)가 Low 레벨로 활성화되어 PMOS 트랜지스터(MP1)를 턴온시켜 Vcc 레벨의 신호가 출력단으로 출력된다.

이때, 풀 다운 신호(PD)는 Low 상태이다.

그리고 외부 출력을 Low 상태로 출력하기 위해서는 풀 다운 신호(PD)가 High 레벨로 활성화되어 NMOS 트랜지스터(MN1)을 턴온시켜 Vss 레벨의 신호가 출력단으로 출력된다.

이때, 풀업 신호(PU)는 High 상태이다.

이와 같은 출력 드라이버 회로는 와이드 전압(Wide voltage)의 제품에 적용하는 경우 로딩과 스피드 마진을 충분히 확보하기 위하여 Low Vcc에서도 충분한 전류가 흐르게 설계한다.

이와 같은 종래 기술의 반도체 장치의 출력 드라이버 회로에서는 다음과같은 문제가 있다.

로딩과 스피드 마진을 충분히 확보하기 위하여 Low Vcc에서도 충분한 전류가 흐르게 설계하기 때문에 High Vcc 동작시에는 과도한 전류가 드라이버 트랜지스터에 흐르게 된다.

이는 출력단이 다수개인 제품에서 노이즈를 발생시키는 원인이 되어 소자의 오동작을 유발한다.

본 발명은 이와 같은 종래 기술의 출력 드라이버 회로의 문제를 해결하기 위한 것으로, Vcc의 레벨에 따라 출력 드라이버 트랜지스터의 사이즈를 선택할 수 있도록한 반도체 장치의 출력 드라이버 회로를 제공하는데 그 목적이 있다.

도 1은 종래 기술의 출력 드라이버 회로의 구성도

도 2는 본 발명에 따른 출력 드라이버 회로의 구성도

도면의 주요 부분에 대한 부호의 설명

21. Vcc 레벨 검출 블록 22. 출력 드라이버 블록

23. 입출력 패드

이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 장치의 출력 드라이버 회로는 풀업 신호(PU)와 풀다운 신호(PD)를 받아 외부 전원 Vcc의 레벨을 검출하여 그 레벨에 따라 다수개의 풀업 신호들을 선택적으로 활성화시키거나 다수개의 풀 다운 신호들을 선택적으로 활성화시켜 출력하는 Vcc 레벨 검출 블록;게이트 전극에 풀업 신호들의 어느 하나가 입력되고 소오스는 Vcc 단자에 연결되는 복수개의 PMOS 트랜지스터들과 그들에 각각 대응하여 그들에 직렬 연결되고 게이트 전극에 풀 다운 신호들의 어느 하나가 입력되고 소오스는 Vss 단자에 연결되는 복수개의 NMOS 트랜지스터들로 구성되는 출력 드라이버 블록;상기 출력 드라이버 블록의 출력단에 연결되어 외부 디바이스와 연결되는 입출력 패드를 포함하여 구성되는 것을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 장치의 출력 드라이버 회로에 관하여 상세히 설명하면 다음과 같다.

도 2는 본 발명에 따른 출력 드라이버 회로의 구성도이다.

데이터를 외부로 내보낼때 외부 디바이스와의 접속시의 로딩을 고려하여 드라이버 트랜지스터의 사이즈를 설계하게 되는데, 본 발명의 출력 드라이버 회로는 복수개의 드라이버 트랜지스터들을 구성하여 Vcc 레벨에 따라 이들 드라이버 트랜지스터들중에 on되는 것을 선택할 수 있도록한 것이다.

그 구성은 먼저, 풀업 신호(PU)와 풀다운 신호(PD)를 받아 외부 전원 Vcc의 레벨을 검출하여 그 레벨에 따라 다수개의 풀업 신호들(PU1,PU2,...PUm)을 선택적으로 활성화시키거나 다수개의 풀 다운 신호들(PD1,PD2,...PDm)을 선택적으로 활성화시켜 출력하는 Vcc 레벨 검출 블록(21)과, 게이트 전극에 상기 Vcc 레벨 검출 블록(21)에서 출력되는 풀업 신호들(PU1,PU2,..PUm)의 어느 하나가 입력되고 소오스는 Vcc 단자에 연결되는 복수개의 PMOS 트랜지스터들(MP1,MP2,...MPm)과, 상기 복수개의 PMOS 트랜지스터들(MP1,MP2,..MPm)에 각각 대응하여 직렬 연결되고 게이트 전극에 상기 Vcc 레벨 검출 블록(21)에서 출력되는 풀 다운 신호들(PD1,PD2,..PDm)의 어느 하나가 입력되고 소오스는 Vss 단자에 연결되는 복수개의 NMOS 트랜지스터들(MN1,MN2,...MNm)로 구성되어 각각 대응하는 PMOS,NMOS 트랜지스터의 드레인이 공통으로 출력단에 연결되는 출력 드라이버 블록(22)과, 상기 출력 드라이버 블록(22)의 출력단에 연결되어 외부 디바이스와 연결되는 입출력 패드(23)를 포함하여 구성된다.

(24)번 블록은 외부 디바이스와의 접속시의 부하 등가 회로의 구성을 나타낸 것이다.

이와 같이 구성되어 Vcc 레벨 검출 블록(21)에서 외부 전원 Vcc의 레벨을 검출하여 그 레벨에 따라 다수개의 풀업 신호들(PU1,PU2,...PUm)을 선택적으로 활성화시키거나 다수개의 풀 다운 신호들(PD1,PD2,...PDm)을 선택적으로 활성화시키는 것에 의해 출력 드라이버 블록(22)의 드라이버 트랜지스터들중에 On되는 개수가 달라져 과도 전류가 흐르는 것을 방지한다.

즉, Vcc 레벨 검출 블록(21)에 풀업 신호(PU)와 풀다운 신호(PD)가 입력되면 외부 전원 Vcc의 레벨을 검출하여 그 레벨에 따라 다수개의 풀업 신호들(PU1,PU2,...PUm)을 선택적으로 활성화시키거나 다수개의 풀 다운 신호들(PD1,PD2,...PDm)을 선택적으로 활성화시킨다.

이들 신호는 출력 드라이버 블록(22)의 각각의 드라이버 트랜지스터들의 게이트에 입력되어 선택적으로 PMOS 트랜지스터들(MP1,MP2,...MPm)과 NMOS 트랜지스터들(MN1,MN2,...MNm)을 On시킨다.

이와 같이 선택적으로 드라이버 트랜지스터들을 on/off시키는 기준은 Vcc의 레벨에 따라 결정된다.

즉, 외부 전원이 High Vcc에서 Low Vcc로 변환할 때는 출력 드라이버 내의 드라이버 트랜지스터를 더 많이 인에이블켜 실제 구동되는 트랜지스터의 사이즈를 크게하여 로딩 속도를 키우고, 외부 전원이 Low Vcc에서 High Vcc로 변환할 때는 출력 드라이버 내의 최소의 드라이버 트랜지스터만을 인에이블시켜 과전류가 흐르는 현상을 방지한다.

이와 같은 본 발명의 반도체 장치의 출력 드라이버 회로는 Vcc의 레벨에 따라 선택적으로 on/off되는 드라이버 트랜지스터의 갯수를 조정하여 High Vcc에서의 과도전류의 흐름을 억제한다.

이는 노이즈에 의한 리드 마진(read margin)을 충분히 확보하여 소자의 오동작을 방지하는 효과가 있다.

Claims (2)

1. 풀업 신호(PU)와 풀다운 신호(PD)를 받아 외부 전원 Vcc의 레벨을 검출하여 그 레벨에 따라 다수개의 풀업 신호들을 선택적으로 활성화시키거나 다수개의 풀 다운 신호들을 선택적으로 활성화시켜 출력하는 Vcc 레벨 검출 블록;

   게이트 전극에 풀업 신호들의 어느 하나가 입력되고 소오스는 Vcc 단자에 연결되는 복수개의 PMOS 트랜지스터들과 그들에 각각 대응하여 그들에 직렬 연결되고 게이트 전극에 풀 다운 신호들의 어느 하나가 입력되고 소오스는 Vss 단자에 연결되는 복수개의 NMOS 트랜지스터들로 구성되는 출력 드라이버 블록;

   상기 출력 드라이버 블록의 출력단에 연결되어 외부 디바이스와 연결되는 입출력 패드를 포함하여 구성되는 것을 특징으로 하는 반도체 장치의 출력 드라이버 회로.
2. 제 1 항에 있어서, 출력 드라이버 블록의 드라이버 트랜지스터들은 Vcc 레벨 검출 블록에서 출력되는 풀업 신호들 또는 풀 다운 신호들이 몇개가 활성화되느냐에 따라 인에이블되는 트랜지스터들의 개수가 달라지는 것을 특징으로 하는 반도체 장치의 출력 드라이버 회로.