JP2001332161A - ラッチングリレー駆動回路 - Google Patents
ラッチングリレー駆動回路Info
- Publication number
- JP2001332161A JP2001332161A JP2000150030A JP2000150030A JP2001332161A JP 2001332161 A JP2001332161 A JP 2001332161A JP 2000150030 A JP2000150030 A JP 2000150030A JP 2000150030 A JP2000150030 A JP 2000150030A JP 2001332161 A JP2001332161 A JP 2001332161A
- Authority
- JP
- Japan
- Prior art keywords
- turned
- circuit
- pulse
- driving transistor
- latching relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Relay Circuits (AREA)
Abstract
(57)【要約】
【課題】電源オフ時などにおけるラッチングリレーの接
点出力の固定を確実にする。 【解決手段】ラッチングリレー２を駆動するセットパル
ス１０１とリセットパルス１０２とを出力するトライス
テート型の論理回路１と、駆動トランジスタ５側に接続
出力を固定するためのバイアス電流１０４を供給する充
電用のコンデンサ９と、回路電源の電圧を監視し監視電
圧が基準電圧以下に低下あるいは上昇した時に制御パル
ス１０３を出力する電圧回路３とを備え、回路電源をオ
フあるいはオンとした時に制御パルス１０３が出力され
論理回路１の出力インピーダンスをハイとし、バイアス
電流１０４が、駆動用トランジスタ５をオンとし接点出
力を固定する。
点出力の固定を確実にする。 【解決手段】ラッチングリレー２を駆動するセットパル
ス１０１とリセットパルス１０２とを出力するトライス
テート型の論理回路１と、駆動トランジスタ５側に接続
出力を固定するためのバイアス電流１０４を供給する充
電用のコンデンサ９と、回路電源の電圧を監視し監視電
圧が基準電圧以下に低下あるいは上昇した時に制御パル
ス１０３を出力する電圧回路３とを備え、回路電源をオ
フあるいはオンとした時に制御パルス１０３が出力され
論理回路１の出力インピーダンスをハイとし、バイアス
電流１０４が、駆動用トランジスタ５をオンとし接点出
力を固定する。
Description
【０００１】
【発明の属する技術分野】本発明のラッチングリレー駆
動回路は、特に電源オフ時などの時に接点出力状態を確
定するラッチングリレー駆動回路に関する。
動回路は、特に電源オフ時などの時に接点出力状態を確
定するラッチングリレー駆動回路に関する。
【０００２】
【従来の技術】従来、この種のラッチングリレー駆動回
路は、論理回路の出力とリレー駆動用電源及びリレー動
作電流との整合を取るため、トランジスタを介してラッ
チングリレーのセットコイル及びリセットコイルに接続
し、短い時間セットコイル又はリセットコイルに通電す
ることによりリレー接点状態を設定していた。
路は、論理回路の出力とリレー駆動用電源及びリレー動
作電流との整合を取るため、トランジスタを介してラッ
チングリレーのセットコイル及びリセットコイルに接続
し、短い時間セットコイル又はリセットコイルに通電す
ることによりリレー接点状態を設定していた。
【０００３】このラッチングリレー駆動回路では、論理
回路用電源をＯＦＦした場合又は故障した場合において
は一義的に状態が設定されない。これはラッチングリレ
ーであるため、通常のリレーのように状態保持電流を流
さなくても状態が保持されるためである。
回路用電源をＯＦＦした場合又は故障した場合において
は一義的に状態が設定されない。これはラッチングリレ
ーであるため、通常のリレーのように状態保持電流を流
さなくても状態が保持されるためである。
【０００４】このように電源が切れる以前の状態を保持
したままでいるため論理回路用電源がＯＦＦの時にリレ
ー接点出力の状態を確定したい場合ラッチングリレーを
使用できないという欠点があった。
したままでいるため論理回路用電源がＯＦＦの時にリレ
ー接点出力の状態を確定したい場合ラッチングリレーを
使用できないという欠点があった。
【０００５】この欠点を解決するために例えば特開平０
１−１８７７２２号公報に記載された技術がある。
１−１８７７２２号公報に記載された技術がある。
【０００６】この従来技術は、論理回路信号の変化をリ
レー接点の開閉に交換するラッチングリレー駆動回路に
おいて、ラッチングリレー駆動用トランジスタのベース
にダイオードと充電用コンデンサを介してバイアス電源
を接続し、上記ダイオードを介しコンデンサに充電され
た電圧にてバイアスする構成としている。
レー接点の開閉に交換するラッチングリレー駆動回路に
おいて、ラッチングリレー駆動用トランジスタのベース
にダイオードと充電用コンデンサを介してバイアス電源
を接続し、上記ダイオードを介しコンデンサに充電され
た電圧にてバイアスする構成としている。
【０００７】図３はこの従来例を示す回路図である。
【０００８】図において、ＲＬはラッチングリレー、Ｒ
Ｃはダイオード、Ｃはコンデンサ、Ｒは抵抗、ＴＲ１〜
ＴＲ３はトランジスタ、１１と１２は入力端子、ＶCCは
バイアス電源、ＶRLはリレー駆動電源である。
Ｃはダイオード、Ｃはコンデンサ、Ｒは抵抗、ＴＲ１〜
ＴＲ３はトランジスタ、１１と１２は入力端子、ＶCCは
バイアス電源、ＶRLはリレー駆動電源である。
【０００９】セットコイルＬ１は入力端子１１からの論
理出力記号によって駆動される。一方、リセットコイル
Ｌ２は入力端子１２からの論理出力信号によって駆動さ
れる。
理出力記号によって駆動される。一方、リセットコイル
Ｌ２は入力端子１２からの論理出力信号によって駆動さ
れる。
【００１０】また、上記ラッチングリレーＲＬのセット
コイルＬ１はダイオードＲＣを通してコンデンサＣに受
電された電圧にバイアスされている。通常、入力端子１
１はトランジスタＴＲ１を駆動しており、トランジスタ
ＴＲ１はＯＮ、トランジスタＴＲ２は、ＯＦＦとなって
いる。
コイルＬ１はダイオードＲＣを通してコンデンサＣに受
電された電圧にバイアスされている。通常、入力端子１
１はトランジスタＴＲ１を駆動しており、トランジスタ
ＴＲ１はＯＮ、トランジスタＴＲ２は、ＯＦＦとなって
いる。
【００１１】この回路においてバイアス電源ＶCCは通常
論理回路用電源と同じＯＮ／ＯＦＦ動作をする。このた
め、論理回路電源をＯＦＦした場合、コンデンサＣに充
電された電荷によりトランジスタＴＲ２がコンデンサＣ
が放電する間ＯＮとなりセットコイルＬ１を駆動する。
これにより、論理回路ＯＦＦ時のリレー接点出力が固定
されるようになっている。
論理回路用電源と同じＯＮ／ＯＦＦ動作をする。このた
め、論理回路電源をＯＦＦした場合、コンデンサＣに充
電された電荷によりトランジスタＴＲ２がコンデンサＣ
が放電する間ＯＮとなりセットコイルＬ１を駆動する。
これにより、論理回路ＯＦＦ時のリレー接点出力が固定
されるようになっている。
【００１２】
【発明が解決しようとする課題】このように従来例にお
いては、バイアス電源ＶCCのＯＦＦ時にコンデンサＣの
充電電圧によりトランジスタＴＲ2 をオンとしリレー接
点出力を固定しているが、この従来例には、次のような
問題点がある。即ち、バイアス電源ＶCCのＯＦＦ時の過
度期間において、入力端子１１，１２の論理出力信号の
状態が確定されておらず、論理信号に相当する疑似信号
が入力端子１２側に瞬間的に発生することがあり、この
疑似信号によりトランジスタＴＲ3 がオンし接点出力が
反対側に固定されてしまうという場合がある。また、バ
イアス電源ＶCCのＯＮ時においても、同様の原因で固定
された接点出力状態が変化してしまうという場合があ
る。何れも接点出力の固定が不安定となるので、接点以
降の回路において論理動作が不確定になるという問題が
ある。
いては、バイアス電源ＶCCのＯＦＦ時にコンデンサＣの
充電電圧によりトランジスタＴＲ2 をオンとしリレー接
点出力を固定しているが、この従来例には、次のような
問題点がある。即ち、バイアス電源ＶCCのＯＦＦ時の過
度期間において、入力端子１１，１２の論理出力信号の
状態が確定されておらず、論理信号に相当する疑似信号
が入力端子１２側に瞬間的に発生することがあり、この
疑似信号によりトランジスタＴＲ3 がオンし接点出力が
反対側に固定されてしまうという場合がある。また、バ
イアス電源ＶCCのＯＮ時においても、同様の原因で固定
された接点出力状態が変化してしまうという場合があ
る。何れも接点出力の固定が不安定となるので、接点以
降の回路において論理動作が不確定になるという問題が
ある。
【００１３】更に本駆動回路および論理回路を動作させ
るバイアス電源ＶCCとリレーを動作させるリレー動作電
源ＶRLとを用いるが、このような２電源でなく１電源で
回路を動作させたい場合があり、この場合従来例は使用
できないという問題がある。
るバイアス電源ＶCCとリレーを動作させるリレー動作電
源ＶRLとを用いるが、このような２電源でなく１電源で
回路を動作させたい場合があり、この場合従来例は使用
できないという問題がある。
【００１４】
【課題を解決するための手段】本発明のラッチングリレ
ー駆動回路は、回路電源で動作しラッチングリレーを駆
動するためのセットパルスとリセットパルスとを交互に
２つの出力端子から出力すると同時に制御パルスを入力
した時は出力を中止し、出力インピーダンスをハイイン
ピーダンスの状態にするトライステート型の論理回路
と、前記セットパルスによりオン動作する第１の駆動用
トランジスタと、前記リセットパルスあるいはバイアス
電流によりオン動作する第２の駆動用トランジスタと、
前記第１の駆動用トランジスタがオンした時に電流が流
れるセットコイルと前記第２の駆動用トランジスタがオ
ンした時に電流が流れるリセットコイルとを有しリレー
電源で動作するラッチングリレーと、前記回路電源の電
圧を監視し電源オフ時に電圧が定格電圧から所定基準値
まで立ち下がった時および電源オン時に電圧がゼロ電圧
から前記所定基準値まで立ち上がった時に前記制御パル
スを出力する電圧監視回路と、前記回路電源からダイオ
ードを介し充電するコンデンサから前記バイアス電流を
供給する充電コンデンサ回路とを備えている。
ー駆動回路は、回路電源で動作しラッチングリレーを駆
動するためのセットパルスとリセットパルスとを交互に
２つの出力端子から出力すると同時に制御パルスを入力
した時は出力を中止し、出力インピーダンスをハイイン
ピーダンスの状態にするトライステート型の論理回路
と、前記セットパルスによりオン動作する第１の駆動用
トランジスタと、前記リセットパルスあるいはバイアス
電流によりオン動作する第２の駆動用トランジスタと、
前記第１の駆動用トランジスタがオンした時に電流が流
れるセットコイルと前記第２の駆動用トランジスタがオ
ンした時に電流が流れるリセットコイルとを有しリレー
電源で動作するラッチングリレーと、前記回路電源の電
圧を監視し電源オフ時に電圧が定格電圧から所定基準値
まで立ち下がった時および電源オン時に電圧がゼロ電圧
から前記所定基準値まで立ち上がった時に前記制御パル
スを出力する電圧監視回路と、前記回路電源からダイオ
ードを介し充電するコンデンサから前記バイアス電流を
供給する充電コンデンサ回路とを備えている。
【００１５】また、前記第１の駆動用トランジスタは、
前記セットパルスあるいはバイアス電流でオン動作し、
前記第２の駆動用トランジスタは前記リセットパルスで
オン動作するようにしても良い。
前記セットパルスあるいはバイアス電流でオン動作し、
前記第２の駆動用トランジスタは前記リセットパルスで
オン動作するようにしても良い。
【００１６】また、前記リレー電源は前記充電コンデン
サ回路から給電するようにしても良い。
サ回路から給電するようにしても良い。
【００１７】更に、前記バイアス電流の代わりに前記制
御パルスを用いて直接前記第２の駆動用トランジスタを
オン動作させるようにしても良い。
御パルスを用いて直接前記第２の駆動用トランジスタを
オン動作させるようにしても良い。
【００１８】
【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。図１は本発明の第１の実施
の形態例を示す回路図、図２は本発明の第２の実施の形
態例を示す回路図である。
て図面を参照して説明する。図１は本発明の第１の実施
の形態例を示す回路図、図２は本発明の第２の実施の形
態例を示す回路図である。
【００１９】先ず図１において、本ラッチングリレー駆
動回路は、回路電源で動作しラッチングリレー２を駆動
するためのセットパルス１０１とリセットパルス１０２
とを交互に２つの出力端子から出力すると同時に制御パ
ルス１０３を入力した時は出力を中止し出力インピーダ
ンスをハイインピーダンスの状態にするトライステート
型の論理回路１と、セットパルス１０１によりオン動作
する駆動用トランジスタ４と、リセットパルス１０２あ
るいはバイアス電流１０４によりオン動作する駆動用ト
ランジスタ５と、駆動用トランジスタ４がオンした時に
電流が流れるセットコイル２１と駆動用トランジスタ５
がオンした時に電流が流れるリセットコイル２２とを有
するラッチングリレー２と、回路電源の電圧を監視し電
源オフ時に電圧が定格電圧から所定基準値まで低下した
時および電源オン時に電圧がゼロ電圧から前記所定基準
値まで上昇した時に制御パルス１０３を出力する電圧監
視回路３と、バイアス電流１０４およびラッチングリレ
ー２の電源を供給するための回路電源からダイオード８
を介し充電するコンデンサ９とから構成されている。
尚、抵抗器６は駆動用トランジスタ４のオフ動作を確実
にするためのプルダウン抵抗であり、抵抗器７は駆動用
トランジスタ５のバイアス時のオン動作を確実にするた
めのプルアップ抵抗である。
動回路は、回路電源で動作しラッチングリレー２を駆動
するためのセットパルス１０１とリセットパルス１０２
とを交互に２つの出力端子から出力すると同時に制御パ
ルス１０３を入力した時は出力を中止し出力インピーダ
ンスをハイインピーダンスの状態にするトライステート
型の論理回路１と、セットパルス１０１によりオン動作
する駆動用トランジスタ４と、リセットパルス１０２あ
るいはバイアス電流１０４によりオン動作する駆動用ト
ランジスタ５と、駆動用トランジスタ４がオンした時に
電流が流れるセットコイル２１と駆動用トランジスタ５
がオンした時に電流が流れるリセットコイル２２とを有
するラッチングリレー２と、回路電源の電圧を監視し電
源オフ時に電圧が定格電圧から所定基準値まで低下した
時および電源オン時に電圧がゼロ電圧から前記所定基準
値まで上昇した時に制御パルス１０３を出力する電圧監
視回路３と、バイアス電流１０４およびラッチングリレ
ー２の電源を供給するための回路電源からダイオード８
を介し充電するコンデンサ９とから構成されている。
尚、抵抗器６は駆動用トランジスタ４のオフ動作を確実
にするためのプルダウン抵抗であり、抵抗器７は駆動用
トランジスタ５のバイアス時のオン動作を確実にするた
めのプルアップ抵抗である。
【００２０】次に動作について説明する。通常の動作状
態においては、論理回路１からセットパルス１０１とリ
セットパルス１０２とが交互に出力されており、セット
パルス１０１が出力された時は駆動用トランジスタ４が
オンし、ラッチングリレー２のラッチコイル２１にパル
ス電流が流れてラッチングリレー２の接点出力（図示せ
ず）を例えば閉の状態にする。この閉の状態はラッチパ
ルスが休止しても持続する。そして、次にリセットパル
ス１０２が出力されると駆動用トランジスタ５がオン
し、ラッチングリレー２のリセットコイル２２にパルス
電流が流れて接点出力を閉から開の状態に切換える。
態においては、論理回路１からセットパルス１０１とリ
セットパルス１０２とが交互に出力されており、セット
パルス１０１が出力された時は駆動用トランジスタ４が
オンし、ラッチングリレー２のラッチコイル２１にパル
ス電流が流れてラッチングリレー２の接点出力（図示せ
ず）を例えば閉の状態にする。この閉の状態はラッチパ
ルスが休止しても持続する。そして、次にリセットパル
ス１０２が出力されると駆動用トランジスタ５がオン
し、ラッチングリレー２のリセットコイル２２にパルス
電流が流れて接点出力を閉から開の状態に切換える。
【００２１】尚、駆動用トランジスタ５側回線には常時
バイアス電流１０４が流れているが、このバイアス電流
１０４はリセットパルス１０２が出力されていない時は
論理回路１側へ流れ込み駆動用トランジスタ５はオフの
状態を維持している。
バイアス電流１０４が流れているが、このバイアス電流
１０４はリセットパルス１０２が出力されていない時は
論理回路１側へ流れ込み駆動用トランジスタ５はオフの
状態を維持している。
【００２２】以上の通常の動作状態から回路から回路電
源をオフした時を説明する。電圧監視回路３は、回路電
源の電圧を常時監視しているので、その内部に保持する
基準電圧以下に監視電圧が低下すると直ちに制御パルス
１０３を出力する。この制御パルス１０３論理回路１に
入力されるが、論理回路はトライステート出力型である
のでこの制御パルスの入力によりセットパルス１０１と
リセットパルス１０２の出力回路のインピーダンスをハ
イインピーダンス、即ちオープン状態とする。この時、
回路電源がオフされても充電電圧を維持するコンデンサ
９からのバイアス電流１０４は流れ続けているので、こ
れが駆動用トランジスタ５側に流れ込みこれをオンと
し、ラッチングリレー２のリセットコイル２２に電流が
流れて接点出力を開の状態に固定する。
源をオフした時を説明する。電圧監視回路３は、回路電
源の電圧を常時監視しているので、その内部に保持する
基準電圧以下に監視電圧が低下すると直ちに制御パルス
１０３を出力する。この制御パルス１０３論理回路１に
入力されるが、論理回路はトライステート出力型である
のでこの制御パルスの入力によりセットパルス１０１と
リセットパルス１０２の出力回路のインピーダンスをハ
イインピーダンス、即ちオープン状態とする。この時、
回路電源がオフされても充電電圧を維持するコンデンサ
９からのバイアス電流１０４は流れ続けているので、こ
れが駆動用トランジスタ５側に流れ込みこれをオンと
し、ラッチングリレー２のリセットコイル２２に電流が
流れて接点出力を開の状態に固定する。
【００２３】尚、回路電源はオフされても論理回路１が
トライステート出力の動作を行うまで、電圧監視回路３
および論理回路１の内部電源は必要な時定数を有してい
るので以上説明したラッチングリレー１の接点出力の固
定は確実に行われる。
トライステート出力の動作を行うまで、電圧監視回路３
および論理回路１の内部電源は必要な時定数を有してい
るので以上説明したラッチングリレー１の接点出力の固
定は確実に行われる。
【００２４】次に回路電源をオンした時の動作を説明す
る。電圧監視回路３は回路電源が電圧ゼロから立ち上が
り基準電圧を越えると直ちに制御パルス１０３を出力す
る。回路電源のオフ時と同様に論理回路１はこの制御パ
ルス１０３を入力するとセットパルス，リセットパルス
の出力インピーダンスをハイインピーダンスとする。そ
して、コンデンサ９の充電電圧からのバイアス電流１０
４が駆動用トランジスタ５に流れ込みこれをオンとし、
ラッチングリレー２のリセットコイル２２に電流が流れ
て接点出力の状態を開に固定する。尚、回路電源のオフ
時にこの接点出力は固定されているが、装置の起動時に
接点出力状態を更に確認する意味がある。
る。電圧監視回路３は回路電源が電圧ゼロから立ち上が
り基準電圧を越えると直ちに制御パルス１０３を出力す
る。回路電源のオフ時と同様に論理回路１はこの制御パ
ルス１０３を入力するとセットパルス，リセットパルス
の出力インピーダンスをハイインピーダンスとする。そ
して、コンデンサ９の充電電圧からのバイアス電流１０
４が駆動用トランジスタ５に流れ込みこれをオンとし、
ラッチングリレー２のリセットコイル２２に電流が流れ
て接点出力の状態を開に固定する。尚、回路電源のオフ
時にこの接点出力は固定されているが、装置の起動時に
接点出力状態を更に確認する意味がある。
【００２５】次に図２を参照して第２の実施の形態例を
説明する。先ず図２において構成を説明する。回路電源
で動作しラッチングリレーを駆動するためのセットパル
ス１０１とリセットパルス１０２とを２つの出力端子か
ら交互に出力すると同時に制御パルス１０３を入力した
時は出力を中止し、出力インピーダンスをハイインピー
ダンスの状態にするトライステート型の論理回路１と、
セットパルス１０１によりオン動作する駆動用トランジ
スタ４と、リセットパルス１０２あるいは制御パルス１
０４によりオン動作する駆動用トランジスタ５と、駆動
用トランジスタ４がオンした時に電流が流れるセットコ
イル２１と駆動用トランジスタ５がオンした時に電流が
流れるリセットコイル２２とを有しリレー電源で動作す
るラッチングリレー２と、回路電源の電圧を監視し電源
オフ時に電圧が定格電圧から所定基準値まで低下した時
および電源オン時に電圧がゼロ電圧から前記所定基準値
まで上昇した時に制御パルス１０３，１０５を出力する
電圧監視回路１０とから構成されている。
説明する。先ず図２において構成を説明する。回路電源
で動作しラッチングリレーを駆動するためのセットパル
ス１０１とリセットパルス１０２とを２つの出力端子か
ら交互に出力すると同時に制御パルス１０３を入力した
時は出力を中止し、出力インピーダンスをハイインピー
ダンスの状態にするトライステート型の論理回路１と、
セットパルス１０１によりオン動作する駆動用トランジ
スタ４と、リセットパルス１０２あるいは制御パルス１
０４によりオン動作する駆動用トランジスタ５と、駆動
用トランジスタ４がオンした時に電流が流れるセットコ
イル２１と駆動用トランジスタ５がオンした時に電流が
流れるリセットコイル２２とを有しリレー電源で動作す
るラッチングリレー２と、回路電源の電圧を監視し電源
オフ時に電圧が定格電圧から所定基準値まで低下した時
および電源オン時に電圧がゼロ電圧から前記所定基準値
まで上昇した時に制御パルス１０３，１０５を出力する
電圧監視回路１０とから構成されている。
【００２６】次に動作について説明する。先に説明した
第１の実施の形態例と略同様であるので以下相違点のみ
を説明する。即ち、相違点は図１におけるラッチングリ
レー２の接点出力を固定するためのバイアス電流１０４
の代わりに、電圧監視回路１０の出力する制御パルス１
０５を用いた点である。またリレー電源は回路電源とは
別の電源としたが、これは図１のように充電回路を設け
て回路電源のみの１電源としても良い。
第１の実施の形態例と略同様であるので以下相違点のみ
を説明する。即ち、相違点は図１におけるラッチングリ
レー２の接点出力を固定するためのバイアス電流１０４
の代わりに、電圧監視回路１０の出力する制御パルス１
０５を用いた点である。またリレー電源は回路電源とは
別の電源としたが、これは図１のように充電回路を設け
て回路電源のみの１電源としても良い。
【００２７】図２において、電圧監視回路１０は回路電
源のオフ時あるいはオン時に制御パルス１０３，１０５
を出力する。制御パルス１０３は図１と同様に論理回路
１に入力され、この出力をハイインピーダンスとする。
また制御パルス１０５は電流パルスで抵抗器１１を介し
駆動用トランジスタ５をオンとし、リセットコイル２２
に電流を流してラッチングリレー２の接点出力を開の状
態に固定する。
源のオフ時あるいはオン時に制御パルス１０３，１０５
を出力する。制御パルス１０３は図１と同様に論理回路
１に入力され、この出力をハイインピーダンスとする。
また制御パルス１０５は電流パルスで抵抗器１１を介し
駆動用トランジスタ５をオンとし、リセットコイル２２
に電流を流してラッチングリレー２の接点出力を開の状
態に固定する。
【００２８】本実施の形態例は第１の実施の形態例に比
べて２電源を用いる場合は充電コンデンサなどを用いな
いので回路が簡略化される特徴がある。
べて２電源を用いる場合は充電コンデンサなどを用いな
いので回路が簡略化される特徴がある。
【００２９】尚、図１、図２においては、ラッチングリ
レー２の接点出力を開側に固定する場合について説明し
たが、駆動トランジスタ４側にバイアス電流１０４ある
いは制御パルス１０５を流すようにすれば接点出力を閉
側に固定することができる。
レー２の接点出力を開側に固定する場合について説明し
たが、駆動トランジスタ４側にバイアス電流１０４ある
いは制御パルス１０５を流すようにすれば接点出力を閉
側に固定することができる。
【００３０】
【発明の効果】以上説明したように本発明のラッチング
リレー駆動回路は、ラッチングリレーを負荷とする論理
回路にトライステート型の論理回路を用い、回路電源の
オフ時などにおける接点出力の固定を、セットパルスお
よびリセットパルスを出力する論理回路の両出力のイン
ピーダンスをハイインピーダンスとしてから接点出力を
固定するためのバイアス電流あるいは制御パルスを駆動
用トランジスタに加えて行っているので、回路電源オフ
時などに発生し勝ちな疑似信号の影響を除去し確実な接
点出力の固定ができるという効果がある。また、リレー
電源を回路電源から給電しているので、電源が１電源で
済むという効果がある。
リレー駆動回路は、ラッチングリレーを負荷とする論理
回路にトライステート型の論理回路を用い、回路電源の
オフ時などにおける接点出力の固定を、セットパルスお
よびリセットパルスを出力する論理回路の両出力のイン
ピーダンスをハイインピーダンスとしてから接点出力を
固定するためのバイアス電流あるいは制御パルスを駆動
用トランジスタに加えて行っているので、回路電源オフ
時などに発生し勝ちな疑似信号の影響を除去し確実な接
点出力の固定ができるという効果がある。また、リレー
電源を回路電源から給電しているので、電源が１電源で
済むという効果がある。
【図１】本発明の第１の実施の形態例を示す回路図であ
る。
る。
【図２】本発明の第２の実施の形態例を示す回路図であ
る。
る。
【図３】従来例を示す回路図である。
１ 論理回路 ２ ラッチングリレー ３，１０ 電圧監視回路 ４，５ 駆動用トランジスタ ６，７，１１ 抵抗器 ８ ダイオード ９ コンデンサ
Claims (6)
- 【請求項１】 回路電源で動作しラッチングリレーを駆
動するためのセットパルスとリセットパルスとを２つの
出力端子から交互に出力すると同時に制御パルスを入力
した時は出力を中止し、各前記出力端子をハイインピー
ダンスの状態にするトライステート型の論理回路と、前
記セットパルスによりオン動作する第１の駆動用トラン
ジスタと、前記リセットパルスあるいはバイアス電流に
よりオン動作する第２の駆動用トランジスタと、前記第
１の駆動用トランジスタがオンした時に電流が流れるセ
ットコイルと前記第２の駆動用トランジスタがオンした
時に電流が流れるリセットコイルとを有しリレー電源で
動作するラッチングリレーと、前記回路電源の電圧を監
視し電源オフ時に電圧が定格電圧から所定基準値まで立
ち下がった時および電源オン時に電圧がゼロ電圧から前
記所定基準値まで立ち上がった時に前記制御パルスを出
力する電圧監視回路と、前記回路電源からダイオードを
介し充電するコンデンサから前記バイアス電流を供給す
る充電コンデンサ回路とを備えることを特徴とするラッ
チングリレー駆動回路。 - 【請求項２】 前記第１の駆動用トランジスタは、前記
セットパルスあるいはバイアス電流でオン動作し、前記
第２の駆動用トランジスタは前記リセットパルスでオン
動作するようにすることを特徴とする請求項１記載のラ
ッチングリレー駆動回路。 - 【請求項３】 前記リレー電源は前記充電コンデンサ回
路から給電するようにすることを特徴とする請求項１あ
るいは２記載のラッチングリレー駆動回路。 - 【請求項４】 回路電源で動作しラッチングリレーを駆
動するためのセットパルスとリセットパルスとを交互に
２つの出力端子から出力すると同時に第１の制御パルス
を入力した時に出力を中止し出力インピーダンスをハイ
インピーダンスの状態にするトライステート型の論理回
路と、前記セットパルスによりオン動作する第１の駆動
用トランジスタと前記リセットパルスあるいは第２の制
御パルスにより動作する第２の駆動用トランジスタと、
前記第１の駆動用トランジスタがオンした時に電流が流
れるセットコイルと前記第２の駆動用トランジスタがオ
ンした時に電流が流れるリセットコイルとを有しリレー
電源で動作するラッチングリレーと、前記回路電源の電
圧を監視し電源オフ時に電圧が定格電圧から所定基準値
まで立ち下がった時および電源オン時に電圧がゼロ電圧
から前記所定基準値まで立ち上がった時に前記第１の制
御パルスおよび前記第２の制御パルスを出力する電圧監
視回路とを備えることを特徴とするラッチングリレー駆
動回路。 - 【請求項５】 前記第１の駆動用トランジスタは前記セ
ットパルスあるいは第２の制御パルスでオン動作し、前
記第２の駆動用トランジスタは前記リセットパルスでオ
ン動作するようにすることを特徴とする請求項４記載の
ラッチングリレー駆動回路。 - 【請求項６】 前記リレー電源は前記回路電源からダイ
オードを介し充電されるコンデンサから給電することを
特徴とする請求項４あるいは５記載のラッチングリレー
駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000150030A JP3631662B2 (ja) | 2000-05-22 | 2000-05-22 | ラッチングリレー駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000150030A JP3631662B2 (ja) | 2000-05-22 | 2000-05-22 | ラッチングリレー駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001332161A true JP2001332161A (ja) | 2001-11-30 |
| JP3631662B2 JP3631662B2 (ja) | 2005-03-23 |
Family
ID=18655804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000150030A Expired - Fee Related JP3631662B2 (ja) | 2000-05-22 | 2000-05-22 | ラッチングリレー駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3631662B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5954456B1 (ja) * | 2015-03-17 | 2016-07-20 | オムロン株式会社 | 不正使用検出システムおよびこれを備えた電力供給装置 |
| EP2636053B1 (en) * | 2010-11-01 | 2018-03-28 | Raritan Americas, Inc. | Method and apparatus for improved relay control |
| JP2021504883A (ja) * | 2018-06-01 | 2021-02-15 | エルジー・ケム・リミテッド | リアルタイム状態制御が可能なラッチリレー、ラッチリレーの状態制御方法、およびリアルタイム状態制御が可能なラッチリレーを備えるバッテリーパック |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2969368B1 (fr) * | 2010-12-17 | 2012-12-28 | Schneider Electric Ind Sas | Actionneur electromagnetique a au moins deux bobines |
| CN109545621B (zh) * | 2018-11-05 | 2020-07-14 | 北京卫星制造厂有限公司 | 一种应用于宇航大功率接触器的驱动电路 |
-
2000
- 2000-05-22 JP JP2000150030A patent/JP3631662B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2636053B1 (en) * | 2010-11-01 | 2018-03-28 | Raritan Americas, Inc. | Method and apparatus for improved relay control |
| JP5954456B1 (ja) * | 2015-03-17 | 2016-07-20 | オムロン株式会社 | 不正使用検出システムおよびこれを備えた電力供給装置 |
| WO2016147431A1 (ja) * | 2015-03-17 | 2016-09-22 | オムロン株式会社 | 不正使用検出システムおよびこれを備えた電力供給装置 |
| CN107408475A (zh) * | 2015-03-17 | 2017-11-28 | 欧姆龙株式会社 | 不正当使用检测系统及具备它的电力供给装置 |
| CN107408475B (zh) * | 2015-03-17 | 2019-10-18 | 欧姆龙株式会社 | 不正当使用检测系统及具备它的电力供给装置 |
| JP2021504883A (ja) * | 2018-06-01 | 2021-02-15 | エルジー・ケム・リミテッド | リアルタイム状態制御が可能なラッチリレー、ラッチリレーの状態制御方法、およびリアルタイム状態制御が可能なラッチリレーを備えるバッテリーパック |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3631662B2 (ja) | 2005-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448812B1 (en) | Pull up/pull down logic for holding a defined value during power down mode | |
| JP2001332161A (ja) | ラッチングリレー駆動回路 | |
| US6762632B1 (en) | Reset driver circuits and methods | |
| JP2001257573A (ja) | 電気負荷駆動用ｉｃ及びその使用方法 | |
| JP7064617B2 (ja) | 電子制御装置 | |
| US20080197889A1 (en) | Semiconductor Integrated Circuit Device and Mobile Device Using Same | |
| US6955148B2 (en) | Internal combustion engine controller and method for the operation of an internal combustion engine controller | |
| JPH11215031A (ja) | 電子機器 | |
| EP0871037A1 (en) | Circuit arrangement for monitoring an electronic circuit | |
| US5949797A (en) | Microcontroller test circuit | |
| JP2003140779A (ja) | ウオッチドッグタイマ診断システム | |
| JP3365808B2 (ja) | モータ駆動制御回路、モータ駆動制御回路を備えた装置、及びモータ駆動制御方法 | |
| US6735386B2 (en) | Flash control circuit | |
| JP2001132596A (ja) | スタータ駆動装置 | |
| JP2004040487A (ja) | クロック発振回路 | |
| JP3760744B2 (ja) | 定電圧出力装置 | |
| JP2000088907A (ja) | 負荷診断回路 | |
| JP3843720B2 (ja) | 定電圧出力装置 | |
| JPH109027A (ja) | 燃料噴射弁の駆動回路 | |
| JPH06225557A (ja) | 小型モ−タの駆動回路 | |
| JP3090866B2 (ja) | 電源シーケンス制御回路 | |
| JPH0834419B2 (ja) | 短絡保護機能付集積回路 | |
| KR100383235B1 (ko) | Ｄｓｌａｍ 시스템에서의 자기 보드 리셋 제어장치 | |
| JP2944618B1 (ja) | 電流制御回路 | |
| KR100214960B1 (ko) | 솔레노이드 코일 단선유무 체크회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040701 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3631662 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |