JP3631662B2 - ラッチングリレー駆動回路 - Google Patents
ラッチングリレー駆動回路 Download PDFInfo
- Publication number
- JP3631662B2 JP3631662B2 JP2000150030A JP2000150030A JP3631662B2 JP 3631662 B2 JP3631662 B2 JP 3631662B2 JP 2000150030 A JP2000150030 A JP 2000150030A JP 2000150030 A JP2000150030 A JP 2000150030A JP 3631662 B2 JP3631662 B2 JP 3631662B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- turned
- pulse
- voltage
- driving transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Relay Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明のラッチングリレー駆動回路は、特に電源オフ時などの時に接点出力状態を確定するラッチングリレー駆動回路に関する。
【０００２】
【従来の技術】
従来、この種のラッチングリレー駆動回路は、論理回路の出力とリレー駆動用電源及びリレー動作電流との整合を取るため、トランジスタを介してラッチングリレーのセットコイル及びリセットコイルに接続し、短い時間セットコイル又はリセットコイルに通電することによりリレー接点状態を設定していた。
【０００３】
このラッチングリレー駆動回路では、論理回路用電源をＯＦＦした場合又は故障した場合においては一義的に状態が設定されない。これはラッチングリレーであるため、通常のリレーのように状態保持電流を流さなくても状態が保持されるためである。
【０００４】
このように電源が切れる以前の状態を保持したままでいるため論理回路用電源がＯＦＦの時にリレー接点出力の状態を確定したい場合ラッチングリレーを使用できないという欠点があった。
【０００５】
この欠点を解決するために例えば特開平０１−１８７７２２号公報に記載された技術がある。
【０００６】
この従来技術は、論理回路信号の変化をリレー接点の開閉に交換するラッチングリレー駆動回路において、ラッチングリレー駆動用トランジスタのベースにダイオードと充電用コンデンサを介してバイアス電源を接続し、上記ダイオードを介しコンデンサに充電された電圧にてバイアスする構成としている。
【０００７】
図３はこの従来例を示す回路図である。
【０００８】
図において、ＲＬはラッチングリレー、ＲＣはダイオード、Ｃはコンデンサ、Ｒは抵抗、ＴＲ１〜ＴＲ３はトランジスタ、１１と１２は入力端子、ＶＣＣはバイアス電源、ＶＲＬはリレー駆動電源である。
【０００９】
セットコイルＬ１は入力端子１１からの論理出力記号によって駆動される。一方、リセットコイルＬ２は入力端子１２からの論理出力信号によって駆動される。
【００１０】
また、上記ラッチングリレーＲＬのセットコイルＬ１はダイオードＲＣを通してコンデンサＣに受電された電圧にバイアスされている。通常、入力端子１１はトランジスタＴＲ１を駆動しており、トランジスタＴＲ１はＯＮ、トランジスタＴＲ２は、ＯＦＦとなっている。
【００１１】
この回路においてバイアス電源ＶＣＣは通常論理回路用電源と同じＯＮ／ＯＦＦ動作をする。このため、論理回路電源をＯＦＦした場合、コンデンサＣに充電された電荷によりトランジスタＴＲ２がコンデンサＣが放電する間ＯＮとなりセットコイルＬ１を駆動する。これにより、論理回路ＯＦＦ時のリレー接点出力が固定されるようになっている。
【００１２】
【発明が解決しようとする課題】
このように従来例においては、バイアス電源ＶＣＣのＯＦＦ時にコンデンサＣの充電電圧によりトランジスタＴＲ２ をオンとしリレー接点出力を固定しているが、この従来例には、次のような問題点がある。即ち、バイアス電源ＶＣＣのＯＦＦ時の過度期間において、入力端子１１，１２の論理出力信号の状態が確定されておらず、論理信号に相当する疑似信号が入力端子１２側に瞬間的に発生することがあり、この疑似信号によりトランジスタＴＲ３ がオンし接点出力が反対側に固定されてしまうという場合がある。また、バイアス電源ＶＣＣのＯＮ時においても、同様の原因で固定された接点出力状態が変化してしまうという場合がある。何れも接点出力の固定が不安定となるので、接点以降の回路において論理動作が不確定になるという問題がある。
【００１３】
更に本駆動回路および論理回路を動作させるバイアス電源ＶＣＣとリレーを動作させるリレー動作電源ＶＲＬとを用いるが、このような２電源でなく１電源で回路を動作させたい場合があり、この場合従来例は使用できないという問題がある。
【００１４】
【課題を解決するための手段】
本発明のラッチングリレー駆動回路は、回路電源で動作しラッチングリレーを駆動するためのセットパルスとリセットパルスとを交互に２つの出力端子から出力すると同時に制御パルスを入力した時は出力を中止し、出力インピーダンスをハイインピーダンスの状態にするトライステート型の論理回路と、前記セットパルスによりオン動作する第１の駆動用トランジスタと、前記リセットパルスあるいはバイアス電流によりオン動作する第２の駆動用トランジスタと、前記第１の駆動用トランジスタがオンした時に電流が流れるセットコイルと前記第２の駆動用トランジスタがオンした時に電流が流れるリセットコイルとを有しリレー電源で動作するラッチングリレーと、前記回路電源の電圧を監視し電源オフ時に電圧が定格電圧から所定基準値まで立ち下がった時および電源オン時に電圧がゼロ電圧から前記所定基準値まで立ち上がった時に前記制御パルスを出力する電圧監視回路と、前記回路電源からダイオードを介し充電するコンデンサから前記バイアス電流を供給する充電コンデンサ回路とを備えている。
【００１５】
また、前記第１の駆動用トランジスタは、前記セットパルスあるいはバイアス電流でオン動作し、前記第２の駆動用トランジスタは前記リセットパルスでオン動作するようにしても良い。
【００１６】
また、前記リレー電源は前記充電コンデンサ回路から給電するようにしても良い。
【００１７】
更に、前記バイアス電流の代わりに前記制御パルスを用いて直接前記第２の駆動用トランジスタをオン動作させるようにしても良い。
【００１８】
【発明の実施の形態】
次に本発明の実施の形態例について図面を参照して説明する。図１は本発明の第１の実施の形態例を示す回路図、図２は本発明の第２の実施の形態例を示す回路図である。
【００１９】
先ず図１において、本ラッチングリレー駆動回路は、回路電源で動作しラッチングリレー２を駆動するためのセットパルス１０１とリセットパルス１０２とを交互に２つの出力端子から出力すると同時に制御パルス１０３を入力した時は出力を中止し出力インピーダンスをハイインピーダンスの状態にするトライステート型の論理回路１と、セットパルス１０１によりオン動作する駆動用トランジスタ４と、リセットパルス１０２あるいはバイアス電流１０４によりオン動作する駆動用トランジスタ５と、駆動用トランジスタ４がオンした時に電流が流れるセットコイル２１と駆動用トランジスタ５がオンした時に電流が流れるリセットコイル２２とを有するラッチングリレー２と、回路電源の電圧を監視し電源オフ時に電圧が定格電圧から所定基準値まで低下した時および電源オン時に電圧がゼロ電圧から前記所定基準値まで上昇した時に制御パルス１０３を出力する電圧監視回路３と、バイアス電流１０４およびラッチングリレー２の電源を供給するための回路電源からダイオード８を介し充電するコンデンサ９とから構成されている。尚、抵抗器６は駆動用トランジスタ４のオフ動作を確実にするためのプルダウン抵抗であり、抵抗器７は駆動用トランジスタ５のバイアス時のオン動作を確実にするためのプルアップ抵抗である。
【００２０】
次に動作について説明する。通常の動作状態においては、論理回路１からセットパルス１０１とリセットパルス１０２とが交互に出力されており、セットパルス１０１が出力された時は駆動用トランジスタ４がオンし、ラッチングリレー２のラッチコイル２１にパルス電流が流れてラッチングリレー２の接点出力（図示せず）を例えば閉の状態にする。この閉の状態はラッチパルスが休止しても持続する。そして、次にリセットパルス１０２が出力されると駆動用トランジスタ５がオンし、ラッチングリレー２のリセットコイル２２にパルス電流が流れて接点出力を閉から開の状態に切換える。
【００２１】
尚、駆動用トランジスタ５側回線には常時バイアス電流１０４が流れているが、このバイアス電流１０４はリセットパルス１０２が出力されていない時は論理回路１側へ流れ込み駆動用トランジスタ５はオフの状態を維持している。
【００２２】
以上の通常の動作状態から回路から回路電源をオフした時を説明する。電圧監視回路３は、回路電源の電圧を常時監視しているので、その内部に保持する基準電圧以下に監視電圧が低下すると直ちに制御パルス１０３を出力する。この制御パルス１０３論理回路１に入力されるが、論理回路はトライステート出力型であるのでこの制御パルスの入力によりセットパルス１０１とリセットパルス１０２の出力回路のインピーダンスをハイインピーダンス、即ちオープン状態とする。この時、回路電源がオフされても充電電圧を維持するコンデンサ９からのバイアス電流１０４は流れ続けているので、これが駆動用トランジスタ５側に流れ込みこれをオンとし、ラッチングリレー２のリセットコイル２２に電流が流れて接点出力を開の状態に固定する。
【００２３】
尚、回路電源はオフされても論理回路１がトライステート出力の動作を行うまで、電圧監視回路３および論理回路１の内部電源は必要な時定数を有しているので以上説明したラッチングリレー１の接点出力の固定は確実に行われる。
【００２４】
次に回路電源をオンした時の動作を説明する。電圧監視回路３は回路電源が電圧ゼロから立ち上がり基準電圧を越えると直ちに制御パルス１０３を出力する。回路電源のオフ時と同様に論理回路１はこの制御パルス１０３を入力するとセットパルス，リセットパルスの出力インピーダンスをハイインピーダンスとする。そして、コンデンサ９の充電電圧からのバイアス電流１０４が駆動用トランジスタ５に流れ込みこれをオンとし、ラッチングリレー２のリセットコイル２２に電流が流れて接点出力の状態を開に固定する。尚、回路電源のオフ時にこの接点出力は固定されているが、装置の起動時に接点出力状態を更に確認する意味がある。
【００２５】
次に図２を参照して第２の実施の形態例を説明する。先ず図２において構成を説明する。回路電源で動作しラッチングリレーを駆動するためのセットパルス１０１とリセットパルス１０２とを２つの出力端子から交互に出力すると同時に制御パルス１０３を入力した時は出力を中止し、出力インピーダンスをハイインピーダンスの状態にするトライステート型の論理回路１と、セットパルス１０１によりオン動作する駆動用トランジスタ４と、リセットパルス１０２あるいは制御パルス１０４によりオン動作する駆動用トランジスタ５と、駆動用トランジスタ４がオンした時に電流が流れるセットコイル２１と駆動用トランジスタ５がオンした時に電流が流れるリセットコイル２２とを有しリレー電源で動作するラッチングリレー２と、回路電源の電圧を監視し電源オフ時に電圧が定格電圧から所定基準値まで低下した時および電源オン時に電圧がゼロ電圧から前記所定基準値まで上昇した時に制御パルス１０３，１０５を出力する電圧監視回路１０とから構成されている。
【００２６】
次に動作について説明する。先に説明した第１の実施の形態例と略同様であるので以下相違点のみを説明する。即ち、相違点は図１におけるラッチングリレー２の接点出力を固定するためのバイアス電流１０４の代わりに、電圧監視回路１０の出力する制御パルス１０５を用いた点である。またリレー電源は回路電源とは別の電源としたが、これは図１のように充電回路を設けて回路電源のみの１電源としても良い。
【００２７】
図２において、電圧監視回路１０は回路電源のオフ時あるいはオン時に制御パルス１０３，１０５を出力する。制御パルス１０３は図１と同様に論理回路１に入力され、この出力をハイインピーダンスとする。また制御パルス１０５は電流パルスで抵抗器１１を介し駆動用トランジスタ５をオンとし、リセットコイル２２に電流を流してラッチングリレー２の接点出力を開の状態に固定する。
【００２８】
本実施の形態例は第１の実施の形態例に比べて２電源を用いる場合は充電コンデンサなどを用いないので回路が簡略化される特徴がある。
【００２９】
尚、図１、図２においては、ラッチングリレー２の接点出力を開側に固定する場合について説明したが、駆動トランジスタ４側にバイアス電流１０４あるいは制御パルス１０５を流すようにすれば接点出力を閉側に固定することができる。
【００３０】
【発明の効果】
以上説明したように本発明のラッチングリレー駆動回路は、ラッチングリレーを負荷とする論理回路にトライステート型の論理回路を用い、回路電源のオフ時などにおける接点出力の固定を、セットパルスおよびリセットパルスを出力する論理回路の両出力のインピーダンスをハイインピーダンスとしてから接点出力を固定するためのバイアス電流あるいは制御パルスを駆動用トランジスタに加えて行っているので、回路電源オフ時などに発生し勝ちな疑似信号の影響を除去し確実な接点出力の固定ができるという効果がある。また、リレー電源を回路電源から給電しているので、電源が１電源で済むという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態例を示す回路図である。
【図２】本発明の第２の実施の形態例を示す回路図である。
【図３】従来例を示す回路図である。
【符号の説明】
１ 論理回路
２ ラッチングリレー
３，１０ 電圧監視回路
４，５ 駆動用トランジスタ
６，７，１１ 抵抗器
８ ダイオード
９ コンデンサ
【発明の属する技術分野】
本発明のラッチングリレー駆動回路は、特に電源オフ時などの時に接点出力状態を確定するラッチングリレー駆動回路に関する。
【０００２】
【従来の技術】
従来、この種のラッチングリレー駆動回路は、論理回路の出力とリレー駆動用電源及びリレー動作電流との整合を取るため、トランジスタを介してラッチングリレーのセットコイル及びリセットコイルに接続し、短い時間セットコイル又はリセットコイルに通電することによりリレー接点状態を設定していた。
【０００３】
このラッチングリレー駆動回路では、論理回路用電源をＯＦＦした場合又は故障した場合においては一義的に状態が設定されない。これはラッチングリレーであるため、通常のリレーのように状態保持電流を流さなくても状態が保持されるためである。
【０００４】
このように電源が切れる以前の状態を保持したままでいるため論理回路用電源がＯＦＦの時にリレー接点出力の状態を確定したい場合ラッチングリレーを使用できないという欠点があった。
【０００５】
この欠点を解決するために例えば特開平０１−１８７７２２号公報に記載された技術がある。
【０００６】
この従来技術は、論理回路信号の変化をリレー接点の開閉に交換するラッチングリレー駆動回路において、ラッチングリレー駆動用トランジスタのベースにダイオードと充電用コンデンサを介してバイアス電源を接続し、上記ダイオードを介しコンデンサに充電された電圧にてバイアスする構成としている。
【０００７】
図３はこの従来例を示す回路図である。
【０００８】
図において、ＲＬはラッチングリレー、ＲＣはダイオード、Ｃはコンデンサ、Ｒは抵抗、ＴＲ１〜ＴＲ３はトランジスタ、１１と１２は入力端子、ＶＣＣはバイアス電源、ＶＲＬはリレー駆動電源である。
【０００９】
セットコイルＬ１は入力端子１１からの論理出力記号によって駆動される。一方、リセットコイルＬ２は入力端子１２からの論理出力信号によって駆動される。
【００１０】
また、上記ラッチングリレーＲＬのセットコイルＬ１はダイオードＲＣを通してコンデンサＣに受電された電圧にバイアスされている。通常、入力端子１１はトランジスタＴＲ１を駆動しており、トランジスタＴＲ１はＯＮ、トランジスタＴＲ２は、ＯＦＦとなっている。
【００１１】
この回路においてバイアス電源ＶＣＣは通常論理回路用電源と同じＯＮ／ＯＦＦ動作をする。このため、論理回路電源をＯＦＦした場合、コンデンサＣに充電された電荷によりトランジスタＴＲ２がコンデンサＣが放電する間ＯＮとなりセットコイルＬ１を駆動する。これにより、論理回路ＯＦＦ時のリレー接点出力が固定されるようになっている。
【００１２】
【発明が解決しようとする課題】
このように従来例においては、バイアス電源ＶＣＣのＯＦＦ時にコンデンサＣの充電電圧によりトランジスタＴＲ２ をオンとしリレー接点出力を固定しているが、この従来例には、次のような問題点がある。即ち、バイアス電源ＶＣＣのＯＦＦ時の過度期間において、入力端子１１，１２の論理出力信号の状態が確定されておらず、論理信号に相当する疑似信号が入力端子１２側に瞬間的に発生することがあり、この疑似信号によりトランジスタＴＲ３ がオンし接点出力が反対側に固定されてしまうという場合がある。また、バイアス電源ＶＣＣのＯＮ時においても、同様の原因で固定された接点出力状態が変化してしまうという場合がある。何れも接点出力の固定が不安定となるので、接点以降の回路において論理動作が不確定になるという問題がある。
【００１３】
更に本駆動回路および論理回路を動作させるバイアス電源ＶＣＣとリレーを動作させるリレー動作電源ＶＲＬとを用いるが、このような２電源でなく１電源で回路を動作させたい場合があり、この場合従来例は使用できないという問題がある。
【００１４】
【課題を解決するための手段】
本発明のラッチングリレー駆動回路は、回路電源で動作しラッチングリレーを駆動するためのセットパルスとリセットパルスとを交互に２つの出力端子から出力すると同時に制御パルスを入力した時は出力を中止し、出力インピーダンスをハイインピーダンスの状態にするトライステート型の論理回路と、前記セットパルスによりオン動作する第１の駆動用トランジスタと、前記リセットパルスあるいはバイアス電流によりオン動作する第２の駆動用トランジスタと、前記第１の駆動用トランジスタがオンした時に電流が流れるセットコイルと前記第２の駆動用トランジスタがオンした時に電流が流れるリセットコイルとを有しリレー電源で動作するラッチングリレーと、前記回路電源の電圧を監視し電源オフ時に電圧が定格電圧から所定基準値まで立ち下がった時および電源オン時に電圧がゼロ電圧から前記所定基準値まで立ち上がった時に前記制御パルスを出力する電圧監視回路と、前記回路電源からダイオードを介し充電するコンデンサから前記バイアス電流を供給する充電コンデンサ回路とを備えている。
【００１５】
また、前記第１の駆動用トランジスタは、前記セットパルスあるいはバイアス電流でオン動作し、前記第２の駆動用トランジスタは前記リセットパルスでオン動作するようにしても良い。
【００１６】
また、前記リレー電源は前記充電コンデンサ回路から給電するようにしても良い。
【００１７】
更に、前記バイアス電流の代わりに前記制御パルスを用いて直接前記第２の駆動用トランジスタをオン動作させるようにしても良い。
【００１８】
【発明の実施の形態】
次に本発明の実施の形態例について図面を参照して説明する。図１は本発明の第１の実施の形態例を示す回路図、図２は本発明の第２の実施の形態例を示す回路図である。
【００１９】
先ず図１において、本ラッチングリレー駆動回路は、回路電源で動作しラッチングリレー２を駆動するためのセットパルス１０１とリセットパルス１０２とを交互に２つの出力端子から出力すると同時に制御パルス１０３を入力した時は出力を中止し出力インピーダンスをハイインピーダンスの状態にするトライステート型の論理回路１と、セットパルス１０１によりオン動作する駆動用トランジスタ４と、リセットパルス１０２あるいはバイアス電流１０４によりオン動作する駆動用トランジスタ５と、駆動用トランジスタ４がオンした時に電流が流れるセットコイル２１と駆動用トランジスタ５がオンした時に電流が流れるリセットコイル２２とを有するラッチングリレー２と、回路電源の電圧を監視し電源オフ時に電圧が定格電圧から所定基準値まで低下した時および電源オン時に電圧がゼロ電圧から前記所定基準値まで上昇した時に制御パルス１０３を出力する電圧監視回路３と、バイアス電流１０４およびラッチングリレー２の電源を供給するための回路電源からダイオード８を介し充電するコンデンサ９とから構成されている。尚、抵抗器６は駆動用トランジスタ４のオフ動作を確実にするためのプルダウン抵抗であり、抵抗器７は駆動用トランジスタ５のバイアス時のオン動作を確実にするためのプルアップ抵抗である。
【００２０】
次に動作について説明する。通常の動作状態においては、論理回路１からセットパルス１０１とリセットパルス１０２とが交互に出力されており、セットパルス１０１が出力された時は駆動用トランジスタ４がオンし、ラッチングリレー２のラッチコイル２１にパルス電流が流れてラッチングリレー２の接点出力（図示せず）を例えば閉の状態にする。この閉の状態はラッチパルスが休止しても持続する。そして、次にリセットパルス１０２が出力されると駆動用トランジスタ５がオンし、ラッチングリレー２のリセットコイル２２にパルス電流が流れて接点出力を閉から開の状態に切換える。
【００２１】
尚、駆動用トランジスタ５側回線には常時バイアス電流１０４が流れているが、このバイアス電流１０４はリセットパルス１０２が出力されていない時は論理回路１側へ流れ込み駆動用トランジスタ５はオフの状態を維持している。
【００２２】
以上の通常の動作状態から回路から回路電源をオフした時を説明する。電圧監視回路３は、回路電源の電圧を常時監視しているので、その内部に保持する基準電圧以下に監視電圧が低下すると直ちに制御パルス１０３を出力する。この制御パルス１０３論理回路１に入力されるが、論理回路はトライステート出力型であるのでこの制御パルスの入力によりセットパルス１０１とリセットパルス１０２の出力回路のインピーダンスをハイインピーダンス、即ちオープン状態とする。この時、回路電源がオフされても充電電圧を維持するコンデンサ９からのバイアス電流１０４は流れ続けているので、これが駆動用トランジスタ５側に流れ込みこれをオンとし、ラッチングリレー２のリセットコイル２２に電流が流れて接点出力を開の状態に固定する。
【００２３】
尚、回路電源はオフされても論理回路１がトライステート出力の動作を行うまで、電圧監視回路３および論理回路１の内部電源は必要な時定数を有しているので以上説明したラッチングリレー１の接点出力の固定は確実に行われる。
【００２４】
次に回路電源をオンした時の動作を説明する。電圧監視回路３は回路電源が電圧ゼロから立ち上がり基準電圧を越えると直ちに制御パルス１０３を出力する。回路電源のオフ時と同様に論理回路１はこの制御パルス１０３を入力するとセットパルス，リセットパルスの出力インピーダンスをハイインピーダンスとする。そして、コンデンサ９の充電電圧からのバイアス電流１０４が駆動用トランジスタ５に流れ込みこれをオンとし、ラッチングリレー２のリセットコイル２２に電流が流れて接点出力の状態を開に固定する。尚、回路電源のオフ時にこの接点出力は固定されているが、装置の起動時に接点出力状態を更に確認する意味がある。
【００２５】
次に図２を参照して第２の実施の形態例を説明する。先ず図２において構成を説明する。回路電源で動作しラッチングリレーを駆動するためのセットパルス１０１とリセットパルス１０２とを２つの出力端子から交互に出力すると同時に制御パルス１０３を入力した時は出力を中止し、出力インピーダンスをハイインピーダンスの状態にするトライステート型の論理回路１と、セットパルス１０１によりオン動作する駆動用トランジスタ４と、リセットパルス１０２あるいは制御パルス１０４によりオン動作する駆動用トランジスタ５と、駆動用トランジスタ４がオンした時に電流が流れるセットコイル２１と駆動用トランジスタ５がオンした時に電流が流れるリセットコイル２２とを有しリレー電源で動作するラッチングリレー２と、回路電源の電圧を監視し電源オフ時に電圧が定格電圧から所定基準値まで低下した時および電源オン時に電圧がゼロ電圧から前記所定基準値まで上昇した時に制御パルス１０３，１０５を出力する電圧監視回路１０とから構成されている。
【００２６】
次に動作について説明する。先に説明した第１の実施の形態例と略同様であるので以下相違点のみを説明する。即ち、相違点は図１におけるラッチングリレー２の接点出力を固定するためのバイアス電流１０４の代わりに、電圧監視回路１０の出力する制御パルス１０５を用いた点である。またリレー電源は回路電源とは別の電源としたが、これは図１のように充電回路を設けて回路電源のみの１電源としても良い。
【００２７】
図２において、電圧監視回路１０は回路電源のオフ時あるいはオン時に制御パルス１０３，１０５を出力する。制御パルス１０３は図１と同様に論理回路１に入力され、この出力をハイインピーダンスとする。また制御パルス１０５は電流パルスで抵抗器１１を介し駆動用トランジスタ５をオンとし、リセットコイル２２に電流を流してラッチングリレー２の接点出力を開の状態に固定する。
【００２８】
本実施の形態例は第１の実施の形態例に比べて２電源を用いる場合は充電コンデンサなどを用いないので回路が簡略化される特徴がある。
【００２９】
尚、図１、図２においては、ラッチングリレー２の接点出力を開側に固定する場合について説明したが、駆動トランジスタ４側にバイアス電流１０４あるいは制御パルス１０５を流すようにすれば接点出力を閉側に固定することができる。
【００３０】
【発明の効果】
以上説明したように本発明のラッチングリレー駆動回路は、ラッチングリレーを負荷とする論理回路にトライステート型の論理回路を用い、回路電源のオフ時などにおける接点出力の固定を、セットパルスおよびリセットパルスを出力する論理回路の両出力のインピーダンスをハイインピーダンスとしてから接点出力を固定するためのバイアス電流あるいは制御パルスを駆動用トランジスタに加えて行っているので、回路電源オフ時などに発生し勝ちな疑似信号の影響を除去し確実な接点出力の固定ができるという効果がある。また、リレー電源を回路電源から給電しているので、電源が１電源で済むという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態例を示す回路図である。
【図２】本発明の第２の実施の形態例を示す回路図である。
【図３】従来例を示す回路図である。
【符号の説明】
１ 論理回路
２ ラッチングリレー
３，１０ 電圧監視回路
４，５ 駆動用トランジスタ
６，７，１１ 抵抗器
８ ダイオード
９ コンデンサ
Claims (6)
- 回路電源で動作しラッチングリレーを駆動するためのセットパルスとリセットパルスとを２つの出力端子から交互に出力すると同時に制御パルスを入力した時は出力を中止し、各前記出力端子をハイインピーダンスの状態にするトライステート型の論理回路と、前記セットパルスによりオン動作する第１の駆動用トランジスタと、前記リセットパルスあるいはバイアス電流によりオン動作する第２の駆動用トランジスタと、前記第１の駆動用トランジスタがオンした時に電流が流れるセットコイルと前記第２の駆動用トランジスタがオンした時に電流が流れるリセットコイルとを有しリレー電源で動作するラッチングリレーと、前記回路電源の電圧を監視し電源オフ時に電圧が定格電圧から所定基準値まで立ち下がった時および電源オン時に電圧がゼロ電圧から前記所定基準値まで立ち上がった時に前記制御パルスを出力する電圧監視回路と、前記回路電源からダイオードを介し充電するコンデンサから前記バイアス電流を供給する充電コンデンサ回路とを備えることを特徴とするラッチングリレー駆動回路。
- 回路電源で動作しラッチングリレーを駆動するためのセットパルスとリセットパルスとを２つの出力端子から交互に出力すると同時に制御パルスを入力した時は出力を中止し、各前記出力端子をハイインピーダンスの状態にするトライステート型の論理回路と、前記セットパルスあるいはバイアス電流によりオン動作する第１の駆動用トランジスタと、前記リセットパルスによりオン動作する第２の駆動用トランジスタと、前記第１の駆動用トランジスタがオンした時に電流が流れるセットコイルと前記第２の駆動用トランジスタがオンした時に電流が流れるリセットコイルとを有しリレー電源で動作するラッチングリレーと、前記回路電源の電圧を監視し電源オフ時に電圧が定格電圧から所定基準値まで立ち下がった時および電源オン時に電圧がゼロ電圧から前記所定基準値まで立ち上がった時に前記制御パルスを出力する電圧監視回路と、前記回路電源からダイオードを介し充電するコンデンサから前記バイアス電流を供給する充電コンデンサ回路とを備えることを特徴とするラッチングリレー駆動回路。
- 前記リレー電源は前記充電コンデンサ回路から給電するようにすることを特徴とする請求項１あるいは２記載のラッチングリレー駆動回路。
- 回路電源で動作しラッチングリレーを駆動するためのセットパルスとリセットパルスとを交互に２つの出力端子から出力すると同時に第１の制御パルスを入力した時に出力を中止し出力インピーダンスをハイインピーダンスの状態にするトライステート型の論理回路と、前記セットパルスによりオン動作する第１の駆動用トランジスタと前記リセットパルスあるいは第２の制御パルスによりオン動作する第２の駆動用トランジスタと、前記第１の駆動用トランジスタがオンした時に電流が流れるセットコイルと前記第２の駆動用トランジスタがオンした時に電流が流れるリセットコイルとを有しリレー電源で動作するラッチングリレーと、前記回路電源の電圧を監視し電源オフ時に電圧が定格電圧から所定基準値まで立ち下がった時および電源オン時に電圧がゼロ電圧から前記所定基準値まで立ち上がった時に前記第１の制御パルスおよび前記第２の制御パルスを出力する電圧監視回路とを備えることを特徴とするラッチングリレー駆動回路。
- 回路電源で動作しラッチングリレーを駆動するためのセットパルスとリセットパルスとを交互に２つの出力端子から出力すると同時に第１の制御パルスを入力した時に出力を中止し出力インピーダンスをハイインピーダンスの状態にするトライステート型の論理回路と、前記セットパルスあるいは第２の制御パルスによりオン動作する第１の駆動用トランジスタと前記リセットパルスによりオン動作する第２の駆動用トランジスタと、前記第１の駆動用トランジスタがオンした時に電流が流れるセットコイルと前記第２の駆動用トランジスタがオンした時に電流が流れるリセットコイルとを有しリレー電源で動作するラッチングリレーと、前記回路電源の電圧を監視し電源オフ時に電圧が定格電圧から所定基準値まで立ち下がった時および電源オン時に電圧がゼロ電圧から前記所定基準値まで立ち上がった時に前記第１の制御パルスおよび前記第２の制御パルスを出力する電圧監視回路とを備えることを特徴とするラッチングリレー駆動回路。
- 前記リレー電源は前記回路電源からダイオードを介し充電されるコンデンサから給電することを特徴とする請求項４あるいは５記載のラッチングリレー駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000150030A JP3631662B2 (ja) | 2000-05-22 | 2000-05-22 | ラッチングリレー駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000150030A JP3631662B2 (ja) | 2000-05-22 | 2000-05-22 | ラッチングリレー駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001332161A JP2001332161A (ja) | 2001-11-30 |
| JP3631662B2 true JP3631662B2 (ja) | 2005-03-23 |
Family
ID=18655804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000150030A Expired - Fee Related JP3631662B2 (ja) | 2000-05-22 | 2000-05-22 | ラッチングリレー駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3631662B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102543577A (zh) * | 2010-12-17 | 2012-07-04 | 施耐德电器工业公司 | 具有至少两个线圈的电磁致动器 |
| CN109545621A (zh) * | 2018-11-05 | 2019-03-29 | 北京卫星制造厂有限公司 | 一种应用于宇航大功率接触器的驱动电路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9754745B2 (en) * | 2010-11-01 | 2017-09-05 | Raritan Americas, Inc. | Methods and apparatus for improved relay control |
| JP5954456B1 (ja) * | 2015-03-17 | 2016-07-20 | オムロン株式会社 | 不正使用検出システムおよびこれを備えた電力供給装置 |
| KR102435692B1 (ko) * | 2018-06-01 | 2022-08-23 | 주식회사 엘지에너지솔루션 | 실시간 상태제어가 가능한 래치 릴레이, 래치 릴레이의 상태제어 방법 및 실시간 상태제어가 가능한 래치 릴레이를 포함하는 배터리 팩 |
-
2000
- 2000-05-22 JP JP2000150030A patent/JP3631662B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102543577A (zh) * | 2010-12-17 | 2012-07-04 | 施耐德电器工业公司 | 具有至少两个线圈的电磁致动器 |
| CN102543577B (zh) * | 2010-12-17 | 2016-03-09 | 施耐德电器工业公司 | 具有至少两个线圈的电磁致动器 |
| CN109545621A (zh) * | 2018-11-05 | 2019-03-29 | 北京卫星制造厂有限公司 | 一种应用于宇航大功率接触器的驱动电路 |
| CN109545621B (zh) * | 2018-11-05 | 2020-07-14 | 北京卫星制造厂有限公司 | 一种应用于宇航大功率接触器的驱动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001332161A (ja) | 2001-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4258420B2 (ja) | エンジン始動制御装置 | |
| EP0391386A2 (en) | Engine starter and electric generator system | |
| JP4412244B2 (ja) | エンジン始動制御装置 | |
| US20020027448A1 (en) | Pull up/pull down logic for holding a defined value during power down mode | |
| JP3631662B2 (ja) | ラッチングリレー駆動回路 | |
| JP2008512076A (ja) | 回転電機装置の制御及び電力モジュール | |
| US5101119A (en) | CMOS type input buffer circuit for semiconductor device and semiconductor device with the same | |
| US6762632B1 (en) | Reset driver circuits and methods | |
| JP3526949B2 (ja) | ローカルエリアネットワークの通信回路 | |
| CN112840289B (zh) | 电子控制装置 | |
| JP2006319530A (ja) | スイッチ入力回路およびその電流制御方法 | |
| JP2002037032A (ja) | ワイパ制御装置 | |
| US5949797A (en) | Microcontroller test circuit | |
| JP2003140779A (ja) | ウオッチドッグタイマ診断システム | |
| JP2001132596A (ja) | スタータ駆動装置 | |
| JP3760744B2 (ja) | 定電圧出力装置 | |
| JP2000088907A (ja) | 負荷診断回路 | |
| JP2003124797A (ja) | 入力回路 | |
| JP2004040487A (ja) | クロック発振回路 | |
| JP2002067792A (ja) | ヘッドランプＨｉ制御における負荷ラインショート検出装置 | |
| JPH109027A (ja) | 燃料噴射弁の駆動回路 | |
| JPH0698574A (ja) | モータ駆動回路 | |
| JP3090866B2 (ja) | 電源シーケンス制御回路 | |
| JP2005243869A (ja) | 電磁石駆動装置 | |
| JPH05122840A (ja) | 活線挿抜回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040701 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3631662 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |