JP4201426B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4201426B2 JP4201426B2 JP09139399A JP9139399A JP4201426B2 JP 4201426 B2 JP4201426 B2 JP 4201426B2 JP 09139399 A JP09139399 A JP 09139399A JP 9139399 A JP9139399 A JP 9139399A JP 4201426 B2 JP4201426 B2 JP 4201426B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mode
- circuit
- signal
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、光の照射/非照射によって、内部回路の動作モードを切り替えるテスト回路を搭載する半導体装置に関するものである。
【0002】
【従来の技術】
従来のテスト回路では、例えば半導体装置の外部端子としてモード切替ピンを設け、このモード切替ピンを介して供給される動作モード信号によって、内部回路の動作モードを切り替えている。モード切替ピンは、内部回路の動作モードの個数に応じて所定数設けられるもので、例えば専用ピンとして設けられている場合もあるが、半導体装置の本来の通常動作を実現するために設けられているユーザピンと共有されている場合も多い。
【0003】
ここで、動作モードとは、前述のように、半導体装置の本来の機能である通常動作を実行するための通常動作モードの他、例えばテストモードやデバッグモード等を意味する。テストモードとは、GO(ゴー)/NG(ノーゴー)で、各内部ブロックの動作を効率良くテストするための動作モードであり、デバッグモードとは、内部回路のどの部分で故障/誤動作が発生しているのかを診断するための動作モードである。
【0004】
また、動作モードとしては、前述の各種動作モードの他、簡易機能モード等も含まれる。簡易機能モードとは、半導体装置のみの動作不良を診断するための動作モードではなく、例えば半導体装置をプリントボード上に実装し、このプリントボード上に実装されている装置全体をシステム動作させることによって、半導体装置を実際に搭載するシステム上で、その動作の良否を診断するための動作モードである。
【0005】
テスト回路を搭載する半導体装置では、前述の動作モードを適宜切り替えて各種のテストが行われ、その動作の検証が行われている。
しかし、モード切替ピン専用の外部端子を設けると外部端子数が増大するという問題があるし、モード切替ピンをユーザピンと共有する場合には、例えばユーザピンが本来出力専用ピンであれば、これを双方向ピンとして設計し直す必要があるため、設計ミスが発生する温床となっている。
【0006】
また、プリントボードが、通常動作モードでのみ動作するように設計されている場合、半導体装置をプリントボード上に実装した後は、半導体装置の動作モードを切り替えて動作検証を行うことができないし、これとは逆に、半導体装置をプリントボードに実装した後であっても、各種の動作モードを切り替えて動作検証できるようにするためにはプリントボードを設計し直す必要があり、設計期間やコストが増大するという問題があった。
【0007】
このような問題を解決する1つの方法として、例えば特公平6−52751号公報に開示の半導体集積回路装置のテスト方法がある。
【0008】
同公報に開示の半導体集積回路装置のテスト方法では、図9に示すように、半導体集積回路装置の内部回路に含まれる信号保持回路54毎に、外部から与えられる光に感応する光電変換素子56、その具体例としてのダイオードと、これに直列形態で接続された抵抗素子58とからなり、光電変換素子が受光したときにそれらの素子の接続点に内部回路の機能をテストする信号を発生するテスト信号発生部を予め形成しておく。
【0009】
そして、このテスト方法では、出力用端子パッドにテスト用の端子プローブを接触させながら、内部回路内の所望の信号保持回路に対応する光電変換素子に外部から1つのレーザー生成手段より発生されたレーザー光を光偏向手段によって偏向させて順次照射し、対応する信号保持回路を強制的にセットまたはリセット状態にさせて出力用端子パッドの電気信号をモニターすることで内部回路の機能テストが行われる。
【0010】
しかし、同公報に開示のテスト信号発生部は、各々対応する信号保持回路を単にハイレベルにセット、あるいは、ローレベルにリセットするためだけのもので、一旦信号保持回路をリセットすると、電源をオフにしない限り再びセットすることができず、リアルタイムにセット/リセットを切り替えることができないし、複数の動作モードを設定するためには、複数のテスト信号発生部が必要になるという問題があった。
【0011】
また、テスト信号発生部は各々の信号保持回路に近接して形成されるため、各々の信号保持回路を順次セット/リセットするために、レーザー生成手段の位置を移動させて位置合わせする必要があり非常に面倒であるし、複数の信号保持回路が近接して配置されている場合には、それぞれのテスト信号発生部の光電変換素子に光を照射する際に、極めて高い位置合わせ精度が要求されるという問題もあった。
【0012】
【発明が解決しようとする課題】
本発明の目的は、前記従来技術に基づく問題点をかえりみて、光照射に高い位置合わせ精度を必要とせず、しかもリアルタイムに動作モードを切り替えることができる半導体装置を提供することにある。
また、本発明の他の目的は、プリントボードを設計し直すことなく、プリントボードへの実装後であっても、半導体装置を含むプリントボード上のシステム全体の動作検証を行うことができる半導体装置を提供することにある。
【0013】
【課題を解決するための手段】
上記目的を達成するために、本発明は、そのゲートが非アクティブ状態の電位に接続され、光の照射/非照射に対応してオン/オフするトランジスタからなる光電変換素子と、この光電変換素子を介して電源とグランドとの間に流れる電流を電圧に変換し、前記光の照射時間に対応するパルス幅のモード設定信号を発生する電流電圧変換回路と、前記モード設定信号の制御により、内部回路の3つ以上の動作モードを切り替える動作モード信号を発生するステートマシンとを有するテスト回路を搭載していることを特徴とする半導体装置を提供するものである。
【0014】
ここで、当該半導体装置は、特定周波数の光のみが通過可能なフィルタ付きの窓を備えるパッケージに封止されているのが好ましい。
【0015】
【発明の実施の形態】
以下に、添付の図面に示す好適実施例に基づいて、本発明の半導体装置を詳細に説明する。
【0016】
図1は、本発明の半導体装置の一実施例の構成概念図である。
同図に示す半導体装置10は、N型MOSトランジスタ(以下、NMOSという)18からなる光電変換素子12と、モード設定信号MODEを発生する電流電圧変換回路14と、モード設定信号MODEの制御により、図示していない内部回路の動作モードを切り替えるための動作モード信号を発生するステートマシン16とを有するテスト回路を搭載する。
【0017】
まず、光電変換素子12は、光の照射/非照射に対応してオン/オフするトランジスタからなるものであって、図示例のNMOS18の両端(ソースおよびドレイン)は、グランドGNDと電流電圧変換回路14との間に接続され、そのゲートは非アクティブ状態であるグランドGNDに接続されている。なお、光電変換素子12としては、NMOSの他、P型MOSトランジスタ(以下、PMOSという)でもよいし、両者を組み合わせてもよい。
【0018】
続いて、電流電圧変換回路14は、光電変換素子12を介して、電源VccとグランドGNDとの間に流れる電流を電圧に変換してモード設定信号MODEを発生する。なお、電流電圧変換回路14は、前述の機能を実現するものであればどのような構成の回路であってもよく、例えば最も単純な構成として抵抗素子でもよいが、次に述べるイコライザとセンスアンプとの組み合わせ等を用いる方が精度が高く好ましい。
【0019】
ここで、図2および図4に、光電変換素子12および電流電圧変換回路14の一実施例の構成回路図を示す。
まず、図2に示す回路は、図1に示す光電変換素子12と、電流電圧変換回路14の一部となるイコライザ14aとを示すものである。光電変換素子12は、PMOS20と、NMOS22とを有し、イコライザ14aは、3つのNMOS24,26,28と、PMOS30とを有する。
【0020】
光電変換素子12のPMOS20の両端は電源と信号A2との間に接続され、そのゲートは非アクティブ状態である電源に接続されている。また、NMOS22の両端はグランドと信号A1との間に接続され、そのゲートは非アクティブ状態であるグランドに接続されている。
【0021】
イコライザ14aは、信号A1とA2の電位を同電位化するもので、NMOS24の両端は信号A2と電源との間に接続され、同じく、NMOS26の両端は信号A1と電源との間に接続されている。また、NMOS28およびPMOS30の両端はいずれも信号A1とA2との間に接続されている。NMOS24,26,28のゲートはいずれも電源に接続され、PMOS30のゲートはアクティブ状態となるグランドに接続されている。
【0022】
図示例の回路において、光が照射されていない時は、光電変換素子12のPMOS20およびNMOS22はいずれもオフ、イコライザ14aのNMOS24,26,28およびPMOS30はいずれもオンであり、信号A1およびA2は同電位の一定電位、本実施例では、Vcc−VthN (VthN はNMOSのしきい値)にチャージアップされている。
【0023】
図3のグラフに示すように、光が照射されると、光電変換素子12のPMOS20およびNMOS22がオンし、信号A1およびA2の電位は、NMOS22を介してディスチャージされる。この時、信号A1の電位はNMOS22を介してディスチャージされ、信号A2の電位はPMOS20を介してチャージアップされるため、信号A1の電位は、信号A2の電位よりも比較的速くディスチャージされて低下し、両者の間に微小電位差が生じる。
【0024】
その後、光の照射が停止されると、光電変換素子12のPMOS20およびNMOS22は再びオフし、信号A1およびA2の電位は、イコライザ14aのNMOS24,26を介して変化前の電位にチャージアップされるとともに、NMOS28およびPMOS30を介して同電位化される。
【0025】
続いて、図4に示す回路は、図1に示す電流電圧変換回路14の一部となるカレントミラー型センスアンプ(以下、単にセンスアンプという)14bである。センスアンプ14bは、信号A1とA2との間に発生する微小電位差を検出し、これを増幅出力するもので、カレントミラー形負荷であるPMOS32,34と、微小電位差を生じる信号A1,A2の入力用のNMOS36,38と、定電流源となるNMOS40とを有する。
【0026】
PMOS32,34のソースは電源に接続され、そのゲートはいずれもPMOS32のドレインに接続され、PMOS34のドレインは、モード設定信号MODEに接続されている。また、NMOS36,38のゲートはそれぞれ信号A1およびA2に接続され、そのドレインはそれぞれPMOS34,32のドレインに接続され、そのソースはNMOS40のドレインに接続されている。また、NMOS40のソースはグランドに接続され、そのゲートはアクティブ状態である電源に接続されている。
【0027】
信号A1およびA2が同電位の電源電位である時、NMOS36,38はオン、NMOS40も常時オンであるから、PMOS32,34のゲートの電位はNMOS38,40を介して、同じく、モード設定信号MODEの電位はNMOS36,40を介してディスチャージされる。このため、PMOS32,34もオンし、モード設定信号MODEの電位は、これらのPMOS32,34およびNMOS36,38,40の間のオン抵抗の分割によって決定される所定の低電位となる。
【0028】
図5のグラフに示すように、光が照射されて、信号A1の電位の方が信号A2の電位よりも速く低下し、両者の間に微小電位差が生じると、NMOS38よりもNMOS36のオン抵抗値の方が大きくなり、NMOS38よりもNMOS36の電流駆動能力の方が減少するため、モード設定信号MODEの電位は上昇し、PMOS32,34およびNMOS36,38,40の間のオン抵抗の分割によって決定される所定の高電位となる。
【0029】
その後、光の照射が停止されると、信号A1およびA2の電位が同電位となり、NMOS36,38の電流駆動能力が等しくなってモード設定信号MODEの電位は下降し、PMOS32,34およびNMOS36,38,40の間のオン抵抗の分割によって決定される所定の低電位となる。
以上のようにして、光の照射時間に対応するパルス幅を有するモード設定信号MODEが発生される。
【0030】
次に、ステートマシン16について説明する。
図6は、ステートマシンの一実施例の構成回路図である。
図示例のステートマシン16は、モード設定信号MODEの制御により、図示していない内部回路の複数の動作モードを切り替える動作モード信号Q1,Q2,Q3を発生するもので、図示例では、3つのフリップフロップ42,44,46からなるシフトレジスタを例示してある。
【0031】
フリップフロップ42,44,46のクロック端子およびプリセット端子には、それぞれモード設定信号MODEおよびリセット信号RESETが共通に入力されている。フリップフロップ42のD端子はグランドGNDに接続され、そのQ端子からは動作モード信号Q1が出力されている。同じく、フリップフロップ44,46のD端子には、それぞれ動作モード信号Q1,Q2が入力され、そのQ端子からは、それぞれ動作モード信号Q2,Q3が出力されている。
【0032】
図7のタイミングチャートに示すように、まず、リセット信号RESETがローレベルとされると、全てのフリップフロップ42,44,46がプリセットされ、その出力である動作モード信号Q1〜3はハイレベルに初期化される。
リセット信号RESETがハイレベルとされた後、モード設定信号MODEの立ち上がりに同期してグランドGNDの電位がシフトされ、動作モード信号Q1,Q2,Q3は順次ローレベルとなる。
【0033】
なお、ステートマシン16は、図示例のシフトレジスタの他、例えばカウンタ等のように、複数の動作モード信号を発生するものであれば、その具体的な回路構成は何ら限定されず、外部端子のモード切替ピンを介して供給される1つの信号の制御により、動作モードの切り替えを行っていた従来公知のテストモード発生回路がいずれも適用可能である。また、リセット信号RESETは、例えば半導体装置10を初期化するための信号を使用すればよい。
【0034】
本発明を適用する半導体装置は、基本的に以上のようなものである。
次に、本発明の半導体装置の動作モードの切り替え方について説明する。
【0035】
本発明では、例えば図8(a)に示すように、ウェハー状態の半導体装置10を位置決めし、図1に示すテスト回路に相当する位置にレーザー光等の光照射デバイス48を位置決めして光電変換素子12近傍に光を照射する。また、同図(b)に示すように、特定周波数の光のみが通過可能なフィルタ付きの窓50を備えるパッケージに本発明の半導体装置10を封止しておけば、窓50を介して光電変換素子12近傍への光の照射が可能である。
【0036】
光を照射/非照射することによって、光電変換素子12がオン/オフし、イコライザ14aの信号A1,A2の間に微小電位差が発生する。この信号A1,A2の間の微小電位差はセンスアンプ14bによって検出され、モード設定信号MODEとして増幅出力される。そして、ステートマシン16では、モード設定信号MODEの制御により、動作モード信号Q1〜3の状態が適宜設定され、これに応じて内部回路の動作モードが決定される。
【0037】
本発明の半導体装置は、基本的に以上のようなものである。
以上、本発明の半導体装置について詳細に説明したが、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【0038】
【発明の効果】
以上詳細に説明した様に、本発明の半導体装置は、光電変換素子として、そのゲートが非アクティブ状態の電位に接続され、光の照射/非照射に対応してオン/オフするトランジスタを用い、この光電変換素子を介して電源とグランドとの間に流れる電流を電圧に変換して、光の照射時間に対応するパルス幅のモード設定信号を発生し、このモード設定信号の制御によって、内部回路の複数の動作モードを切り替える動作モード信号を発生するものである。
したがって、本発明の半導体装置によれば、モード切替ピンを必要とすることなく、各種の動作モードをリアルタイムに切り替えることが可能であることはもちろん、光を照射すべき部分が1箇所だけなので、半導体装置と光照射デバイスを1回だけ位置決めすればよく、位置合わせも容易であるという利点がある。また、本発明の半導体装置によれば、特定周波数の光のみが通過可能なフィルタ付きの窓を備えるパッケージに封止するため、半導体装置をプリントボード上に実装した後であっても、所望の動作モードに切り替えて半導体装置の動作検証を行うことができ、プリントボードの設計も簡略化することができるし、プリントボードがユーザーのところへ供給された後からでも、オンサイトで半導体装置を含むプリントボード全体の動作をデバッグすることが可能となる。
【図面の簡単な説明】
【図1】 本発明の半導体装置の一実施例の構成概念図である。
【図2】 本発明の半導体装置の一実施例の部分構成回路図である。
【図3】 図2に示す回路の動作を表す一実施例のグラフである。
【図4】 本発明の半導体装置の別の実施例の部分構成回路図である。
【図5】 図4に示す回路の動作を表す一実施例のグラフである。
【図6】 ステートマシンの一実施例の構成回路図である。
【図7】 図6に示す回路の動作を表す一実施例のタイミングチャートである。
【図8】 (a)および(b)は、いずれも本発明の半導体装置の動作モードを切り替え方を表す一実施例の概念図である。
【図9】 従来の半導体装置の一実施例の概念図である。
【符号の説明】
10 半導体装置
12,56 光電変換素子
14 電流電圧変換回路
14a イコライザ
14b カレントミラー型センスアンプ
16 ステートマシン
18,22,24,26,28,36,38,40 N型MOSトランジスタ
20,30,32,34 P型MOSトランジスタ
42,44,46 フリップフロップ
48 光照射デバイス
50 窓
52 プリントボード
54 信号保持回路
58 抵抗素子
Claims (2)
- そのゲートが非アクティブ状態の電位に接続され、光の照射/非照射に対応してオン/オフするトランジスタからなる光電変換素子と、この光電変換素子を介して電源とグランドとの間に流れる電流を電圧に変換し、前記光の照射時間に対応するパルス幅のモード設定信号を発生する電流電圧変換回路と、前記モード設定信号の制御により、内部回路の3つ以上の動作モードを切り替える動作モード信号を発生するステートマシンとを有するテスト回路を搭載していることを特徴とする半導体装置。
- 特定周波数の光のみが通過可能なフィルタ付きの窓を備えるパッケージに封止されていることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09139399A JP4201426B2 (ja) | 1999-03-31 | 1999-03-31 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09139399A JP4201426B2 (ja) | 1999-03-31 | 1999-03-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000286390A JP2000286390A (ja) | 2000-10-13 |
JP4201426B2 true JP4201426B2 (ja) | 2008-12-24 |
Family
ID=14025149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09139399A Expired - Lifetime JP4201426B2 (ja) | 1999-03-31 | 1999-03-31 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4201426B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4860209B2 (ja) * | 2005-08-24 | 2012-01-25 | 富士通セミコンダクター株式会社 | 半導体装置 |
ES2382836T3 (es) * | 2008-09-19 | 2012-06-13 | Bombardier Transportation Gmbh | Dispositivo verificable de monitorización de vibraciones y método |
CN113640641A (zh) * | 2020-04-27 | 2021-11-12 | 中移物联网有限公司 | 激光检测单元电路、激光检测集成电路及半导体芯片 |
-
1999
- 1999-03-31 JP JP09139399A patent/JP4201426B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000286390A (ja) | 2000-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6937074B2 (en) | Power-up signal generator in semiconductor device | |
US5748012A (en) | Methodology to test pulsed logic circuits in pseudo-static mode | |
EP0340282B1 (en) | Two-mode driver circuit | |
JP4201426B2 (ja) | 半導体装置 | |
US20030214337A1 (en) | Latch circuit | |
JP2001083214A (ja) | 半導体集積回路およびその特性測定方法 | |
JP2003339151A (ja) | Mosゲート駆動回路 | |
JP2746172B2 (ja) | 半導体集積回路装置 | |
US5949797A (en) | Microcontroller test circuit | |
EP0978726B1 (en) | Semiconductor device having a test circuit | |
US6219808B1 (en) | Semiconductor device capable of carrying out high speed fault detecting test | |
KR102617255B1 (ko) | 전자 장치 및 그의 동작 방법 | |
US6240030B1 (en) | Integrated circuit devices having mode selection circuits that generate a mode signal based on the magnitude of a mode control signal when a power supply signal transitions from a first state to a second state | |
JPH11281714A (ja) | 半導体装置の入力回路及びその半導体装置 | |
KR100688480B1 (ko) | 패키지 상태에서의 반도체 소자의 전기적 특성 측정 수단및 그 방법 | |
JP4007250B2 (ja) | パワーオンリセット回路装置 | |
KR100515025B1 (ko) | 테스트/접지 겸용 핀을 구비하는 반도체 장치 | |
US6960915B2 (en) | Electric circuit system | |
JP3122113B2 (ja) | 半導体回路 | |
JP3170583B2 (ja) | 半導体集積回路試験方法及び装置 | |
KR100602348B1 (ko) | 광대역 전압용 반도체 장치 리셋 회로 | |
JP3036962B2 (ja) | 集積回路のテスト回路 | |
JPH06112799A (ja) | 半導体集積回路 | |
JP3052312B2 (ja) | 出力バッファ回路 | |
US6437594B1 (en) | SOI pass gate leakage monitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081007 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |