CN113640641A - 激光检测单元电路、激光检测集成电路及半导体芯片 - Google Patents

Abstract

本发明提供一种激光检测单元电路、激光检测集成电路及半导体芯片。包括：光敏器件、通路开关器件和反相器件，光敏器件为MOS管；通路开关器件的第一端与第一电压端连接，通路开关器件的第二端与所述通路开关器件的第三端连接，通路开关器件的第三端与光敏器件的第一端连接，光敏器件的第二端与光敏器件的第三端连接，光敏器件的第三端与第二电压端连接，反相器件的输入端与光敏器件的第一端连接；其中，光敏器件在感应到激光照射的情况下，光敏器件的第一端与光敏器件的第三端的导通状态发生变化，且光敏器件的第一端的电压发生高低转换，以使反相器件输出第一报警信号。本发明实施例能够提高激光检测单元电路其自身的安全性。

Description

激光检测单元电路、激光检测集成电路及半导体芯片

技术领域

本发明实施例涉及半导体技术领域，尤其涉及一种激光检测单元电路、激光检测集成电路及半导体芯片。

背景技术

为了防止半导体芯片被激光攻击，需要在半导体芯片中布置检测电路，以实现半导体芯片被激光攻击的检测。

目前，通常是在半导体芯片中集成光敏器件，参见图1，图1是现有技术中用于在半导体芯片中检测其被激光攻击的检测电路结构示意图。如图1所示，Q1为晶体管，它是由两块P型半导体中间夹着一块N型半导体所组成的三极管(简称PNP三极管)，属于光敏器件。该检测电路中，在EN开关使能条件下，若激光照射在PNP三极管结构上，能够输出报警信号。

虽然上述检测电路能够实现半导体芯片被激光攻击的检测，但是，由于PNP三极管面积过大，不仅导致芯片面积大幅增加，且易被攻击，致其安全性较低。

发明内容

本发明实施例提供一种激光检测单元电路、激光检测集成电路及半导体芯片，以解决现有的激光检测电路由于PNP三极管面积过大而导致的其本身安全性较低的问题。

第一方面，本发明实施例提供一种激光检测单元电路，所述激光检测单元电路包括：光敏器件、通路开关器件和反相器件，所述光敏器件为MOS管；所述通路开关器件的第一端与第一电压端连接，所述通路开关器件的第二端与所述通路开关器件的第三端连接，所述通路开关器件的第三端与所述光敏器件的第一端连接，所述光敏器件的第二端与所述光敏器件的第三端连接，所述光敏器件的第三端与第二电压端连接，所述反相器件的输入端与所述光敏器件的第一端连接；

其中，所述光敏器件在感应到激光照射的情况下，所述光敏器件的第一端与所述光敏器件的第三端的导通状态发生变化，且所述光敏器件的第一端的电压发生高低转换，以使所述反相器件输出第一报警信号。

第二方面，本发明实施例还提供一种激光检测集成电路，所述激光检测集成电路中包括N个上述激光检测单元电路，其中，N为大于1的整数。

第三方面，本发明实施例还提供一种半导体芯片，所述半导体芯片包括上述激光检测集成电路。

本发明实施例中，所述激光检测单元电路中所述光敏器件为MOS管，相对于现有的激光检测电路，由于MOS管的面积较小，因此可以降低激光检测单元电路的面积，从而可以降低其本身被攻击的可能性，进而提高其自身的安全性。并且所述通路开关器件的第二端与所述通路开关器件的第三端连接，从而使得激光检测单元电路无需使能开关，这样，可以避免其被攻击的可能性，进一步提高激光检测单元电路的安全性。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获取其他的附图。

图1是现有技术中用于在半导体芯片中检测其被激光攻击的检测电路结构示意图；

图2是本发明实施例提供的激光检测单元电路的结构示意图；

图3是P型衬底CMOS工艺下NMOS管的剖视图；

图4是本申请实施例提供的激光检测单元电路的具体结构示意图；

图5是本发明实施例提供的激光检测单元电路的工作原理示意图；

图6是本发明实施例提供的激光检测集成电路的结构示意图。

具体实施方式

从背景技术可以看出，由PNP三极管构成的激光检测电路不适合作为半导体芯片的光探测器，因为它们不适合使用自动化版图工具自动摆放。由于PNP三极管面积过大，物理边界明显，且比一般的标准单元大，很容易被攻击者发现，定位并在实际的攻击过程中将其避开，使得激光检测电路没有发挥其实际检测作用。

同时，由于PNP三极管面积过大，使得激光检测电路面积较大，很容易被攻击者发现并攻击，致其安全性较低。比如，攻击者对激光检测电路中的使能开关进行攻击，使得激光检测电路的检测功能丧失。

并且，PNP三极管是一种模拟器件，必须采用手工定制版图的方式集成在半导体芯片中，其设计方法需要大量的人工干预，需要耗费大量人力资源，而且步骤繁琐，在插入多个光探测器时效率很低。

另外，由于PNP三极管的结构原因，使得光探测器和需要保护的逻辑单元不能无缝的拼接，保护效果较低。

从经济上考虑，为了实现全芯片检测，在半导体芯片内部需要放置多个光探测器；由于PNP三级管面积较大，放置多个光探测器会大幅增加半导体芯片的面积，从而增加生产成本，降低半导体芯片的性能。

基于此，本发明实施例提出一种新的激光检测单元电路，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获取的所有其他实施例，都属于本发明保护的范围。

下面首先对本发明实施例提供的激光检测单元电路进行说明。

需要说明的是，本发明实施例提供的激光检测单元电路可以应用于半导体芯片中，用于作为半导体芯片的光探测器，实现半导体芯片被激光攻击的检测。

参见图2，图中示出了本发明实施例提供的激光检测单元电路的结构示意图。如图2所示，所述激光检测单元电路200包括：光敏器件201、通路开关器件202和反相器件203；其中，所述光敏器件201为MOS管。

其具体连接关系为：所述通路开关器件202的第一端与第一电压端连接，所述通路开关器件202的第二端与所述通路开关器件202的第三端连接，所述通路开关器件202的第三端与所述光敏器件201的第一端连接，所述光敏器件201的第二端与所述光敏器件201的第三端连接，所述光敏器件201的第三端与第二电压端连接，所述反相器件203的输入端与所述光敏器件201的第一端连接；

其中，所述光敏器件201在感应到激光照射的情况下，所述光敏器件201的第一端与所述光敏器件201的第三端的导通状态发生变化，且所述光敏器件201的第一端的电压发生高低转换，以使所述反相器件203输出报警信号。

所述第一电压端和第二电压端的大小关系根据所述光敏器件201的不同而不同，若所述光敏器件201为NMOS管，所述第一电压端为高电压端或电压源端，所述第二电压端为低电压端或地端。若所述光敏器件201为PMOS管，所述第一电压端为低电压端或地端，所述第二电压端为高电压端或电压源端。

所述光敏器件201在感应到激光照射的情况下，所述光敏器件201的第一端与所述光敏器件201的第三端的导通状态发生变化可以理解为所述光敏器件201从截止状态变化至导通状态，从而使所述光敏器件201至第二电压端产生电流通路。这样，反相器件203的输入端的电位由于电流流失，保持的高电位被拉低，从而输出第一报警信号。

具体的，所述光敏器件201，用于在存在激光照射的情况下，生成激光照射信号；其中，所述激光照射信号可以理解为当激光照射到MOS管的漏区后，漏区中的载流子会向衬底流动，MOS管漏区中电流会流向衬底，该电流即为激光照射信号。

所述通路开关器件202与所述光敏器件201连接，用于根据所述激光照射信号，生成目标连接电路的通路控制信号；其中，所述目标连接电路为所述光敏器件201与第二电压端的连接电路，所述通路控制信号用于控制所述光敏器件201对第二电压端产生电流通路，以生成报警控制信号。

在所述激光照射信号的控制下，通路开关器件202的第三端的电压被拉低，使得通路开关器件201导通，生成目标连接电路的通路控制信号，该通路控制信号可以等效为一个电流源。该通路控制信号可以控制所述光敏器件201对第二电压端产生电流通路。由于该电流通路会使得反相器件203的输入端的电位由于电流流失，保持的高电位被拉低，从而生成报警控制信号。

所述反相器件203分别与所述光敏器件201和所述通路开关器件202连接，用于对所述报警控制信号进行反相变换，输出第一报警信号。

所述报警控制信号进行反相变换之后，变成高电平，输出第一报警信号。

本实施例中，所述激光检测单元电路中所述光敏器件201为MOS管，相对于现有的激光检测电路，由于MOS管的面积较小，因此可以降低激光检测单元电路的面积，从而可以降低其本身被攻击的可能性，进而提高其自身的安全性。并且所述通路开关器件202的第二端与所述通路开关器件202的第三端连接，从而使得激光检测单元电路无需使能开关，这样，可以避免其被攻击的可能性，进一步提高激光检测单元电路的安全性。

由于该激光检测单元电路无需使能开关，因此无需额外的控制逻辑开销，这样可以降低设计复杂读。并且，还可以实现自动检测和自动报警，提高了激光检测单元电路的检测智能性。

另外，由于MOS管的外形尺寸较小，且MOS管是数字器件，因此，可以将激光检测单元电路设计成标准单元形式的光探测器，适用于自动化设计流程，以利于自动化设计，降低开发周期。并且，可以简化光探测器结构，降低版图面积，从而降低半导体芯片成本。

还有，由于MOS管的结构原因，可以使得其静态功耗为零，因此，光探测器可以应用于超低耗半导体芯片中。

还有，可以在数据存储单元或运算存储器的寄存器中可集成激光检测单元电路，激光攻击半导体芯片时，激光检测单元电路检测到攻击之后，能够及时做出响应，产生报警信号，避免半导体芯片中的关键数据被分析和泄漏等，提高半导体芯片的安全性。

可选的，所述光敏器件201为NMOS管，所述通路开关器件202为PMOS管。

所述光敏器件201也可以为PMOS管时，所述通路开关器件202为NMOS管。以下分别针对这两种具体实施例进行详细说明。

参见图3，图3是P型衬底CMOS工艺下NMOS管的剖视图。如图3所示，NMOS管采用P型衬底，半导体芯片中光敏器件201采用P型衬底的优势在于：NMOS管采用正电压开启，使用比PMOS管更加便捷，NMOS管的导电沟道通过电流的能力比PMOS管强，响应速度比PMOS快。而在P型衬底上可以直接制造NMOS管，工艺简单。在P型衬底上做n+扩散的工艺比较成熟，且比在N型衬底上做p+扩散的成本低。P型衬底有较大的内阻，防止PN结导通，能够起到保护电路的作用。

可选的，所述PMOS管的导电沟道的长度值大于所述导电沟道的宽度值。

通常，所述PMOS管的导电沟道的长度值小于所述导电沟道的宽度值，本实施例中，所述PMOS管的导电沟道的长度值大于所述导电沟道的宽度值，即采用倒宽/长比的PMOS管来作为通路开关器件202。

这样，通路开关器件202在正常工作时，可以等效于一个小电流源，其主要功能是限制PMOS管的电流小于1uA，这样可以保证工作时，整个激光检测单元电路的功耗极低，电源上不会有大电流从PMOS管流过。而在休眠时，PMOS管处于关闭状态，没有静态功耗。

可选的，所述PMOS管的导电沟通的长度值处于预设范围之内，且与激光攻击的光斑直径匹配。

本实施例中，通路开关器件202采用PMOS管时，其导电沟道的长度值可以设置成4uM，主要是为了匹配激光攻击的光斑直径。如果PMOS管的长度太短，导致作为光敏器件的NMOS管的源漏区域面积过小，激光攻击时，NMOS管中源漏区中流向衬底的电荷量太少，在特定时间内不足以将反相器件203的输入端的电位拉低。如果PMOS管的导电沟道的长度值太长，激光检测单元电路的面积过大，不利于将激光检测单元电路集成到寄存器或数字单元中。

可选的，所述NMOS管的漏极区域面积大于预设阈值。

本实施例中，作为光敏器件的NMOS管的漏区经过特殊处理，使得所述NMOS管的漏极区域面积大于预设阈值，这样，当激光照射NMOS管漏区时会产生大电流(通常大于10uA)，且照射的面积越大，漏区形成的电流就越大，因此，要求NMOS漏区面积要尽可能的大。

但是，由于激光检测单元电路将被用于数字综合，因此，激光检测单元电路的版图设计时需要将NMOS管源漏区的宽度拉长至4uM，可以与倒宽/长比PMOS管的导电沟道的长度值一致，且要求单元高度与标准单元一致。

可选的，所述PMOS管的第一端为源极，所述PMOS管的第二端为栅极，所述PMOS管的第三端为漏极，所述PMOS管的源极与电源端连接；

所述NMOS管的第一端为漏极，所述NMOS管的第二端为栅极，所述NMOS管的第三端为源极，所述NMOS管的源极与地端连接。

参见图4，图4是本申请实施例提供的激光检测单元电路的具体结构示意图，参见图4所示，光敏器件201为NMOS管，通路开关器件202为PMOS管，反相器件203为具有放大功能的反相放大器INV。

其中，所述PMOS管的源极与电压源VDD连接，漏极和栅极均与所述NMOS管的漏极连接；

所述NMOS管的源极和栅极均与地端GND连接，漏极与所述PMOS管的漏极连接；

所述反相放大器INV的输入端与所述NMOS管的漏极连接。

需要说明的是，所述光敏器件201也可以为PMOS管，通路开关器件202为NMOS管，在该种应用场景中，该电路结构与图4所示的电路结构倒置即可，这里不再对其赘述。

可选的，所述反相器件为反相放大器、数字锁存器、缓冲器或模拟比较器。

本实施例中，激光检测单元电路的输出电路结构容易实施升级或改进，所述反相器件203可以不限于反相放大器INV结构，还可以为数字锁存器、缓冲器或模拟比较器。

以下对图4所示的激光检测单元电路的工作原理进行详细说明。

参见图5，图5是本发明实施例提供的激光检测单元电路的工作原理示意图，如图5所示，无激光攻击时，PMOS管处于关断状态，NMOS管截止状态，没有电流通路。反相放大器INV的输入端VIN的电位和电压源VDD保持一致，输入端VIN的电位处于高电平，反相放大器INV输出低电平。

有激光攻击时，当激光照射到NMOS管特殊处理的漏区后，漏区中的载流子会向衬底流动，NMOS管漏区中电流会流向衬底，衬底和地端相连，导致NMOS管漏区对地端产生电流通路。反相放大器INV的输入端VIN和NMOS管的漏端相连，从而将输入端VIN电位下拉成低电平，反相放大器INV输出由低电平变成高电平，产生报警信号。

下面对本发明实施例提供的激光检测集成电路进行说明。

本发明实施例还提供一种激光检测集成电路，所述激光检测集成电路中包括N个激光检测单元电路，N为大于1的整数。

所述激光检测单元电路包括：光敏器件、通路开关器件和反相器件，所述光敏器件为MOS管；所述通路开关器件的第一端与第一电压端连接，所述通路开关器件的第二端与所述通路开关器件的第三端连接，所述通路开关器件的第三端与所述光敏器件的第一端连接，所述光敏器件的第二端与所述光敏器件的第三端连接，所述光敏器件的第三端与第二电压端连接，所述反相器件的输入端与所述光敏器件的第一端连接；

其中，所述光敏器件在感应到激光照射的情况下，所述光敏器件的第一端与所述光敏器件的第三端的导通状态发生变化，且所述光敏器件的第一端的电压发生高低转换，以使所述反相器件输出第一报警信号。

可选的，所述光敏器件为NMOS管，所述通路开关器件为PMOS管。

可选的，所述PMOS管的导电沟道的长度值大于所述导电沟道的宽度值。

可选的，所述PMOS管的导电沟通的长度值处于预设范围之内，且与激光攻击的光斑直径匹配。

可选的，所述NMOS管的漏极区域面积大于预设阈值。

可选的，所述PMOS管的第一端为源极，所述PMOS管的第二端为栅极，所述PMOS管的第三端为漏极，所述PMOS管的源极与电源端连接；

所述NMOS管的第一端为漏极，所述NMOS管的第二端为栅极，所述NMOS管的第三端为源极，所述NMOS管的源极与地端连接。

可选的，所述反相器件为反相放大器、数字锁存器、缓冲器或模拟比较器。

可选的，参见图6，图6是本发明实施例提供的激光检测集成电路的结构示意图，如图6所示，所述激光检测集成电路还包括M个或非门器件和一个与门器件，其中，M为大于或等于N除以2之后获得的正整数；

N个激光检测单元电路中每两个激光检测单元电路的输出端与所述M个或非门器件中的一个或非门器件的两个输入端一一对应地连接，所述M个或非门器件的输出端与所述与门器件的M个输入端一一对应地连接。

其中，若所述N为基数，则所述M可以为N除以2之后获得的正整数再加上1，比如，N为9时，M为5。相应的，可以将最后一个激光检测单元电路引入两个相同的输出端作为最后一个或非门器件的两个输入端进行或非运算。

具体的，每个所述或非门器件，用于将两个激光检测单元电路的第一输出信号进行或非运算，获得第二输出信号；

与门器件，用于将各所述或非门器件的第二输出信号进行与运算，获得第二报警信号。

本实施例中，通过在半导体芯片中布置多个激光检测单元电路，且通过或非器件和与门器件将其连接，可以实现对整个半导体芯片被激光攻击的检测。

另外，以上激光检测集成电路中的激光检测单元电路与上述实施例中的激光检测单元电路的结构类似，且具有同上述实施例中激光检测单元电路相同的有益效果，因此不做赘述。对于激光检测集成电路实施例中未披露的技术细节，本领域的技术人员请参照上述实施例中激光检测单元电路的描述而理解，为节约篇幅，这里不再赘述。

下面对本发明实施例提供的半导体芯片进行说明。

本发明实施例还提供一种半导体芯片，所述半导体芯片包括激光检测集成电路，所述激光检测集成电路中包括N个激光检测单元电路，N为大于1的整数。

其中，所述激光检测单元电路包括：光敏器件、通路开关器件和反相器件，所述光敏器件为MOS管；所述通路开关器件的第一端与第一电压端连接，所述通路开关器件的第二端与所述通路开关器件的第三端连接，所述通路开关器件的第三端与所述光敏器件的第一端连接，所述光敏器件的第二端与所述光敏器件的第三端连接，所述光敏器件的第三端与第二电压端连接，所述反相器件的输入端与所述光敏器件的第一端连接；

其中，所述光敏器件在感应到激光照射的情况下，所述光敏器件的第一端与所述光敏器件的第三端的导通状态发生变化，且所述光敏器件的第一端的电压发生高低转换，以使所述反相器件输出第一报警信号。

可选的，所述光敏器件为NMOS管，所述通路开关器件为PMOS管。

可选的，所述PMOS管的导电沟道的长度值大于所述导电沟道的宽度值。

可选的，所述PMOS管的导电沟通的长度值处于预设范围之内，且与激光攻击的光斑直径匹配。

可选的，所述NMOS管的漏极区域面积大于预设阈值。

可选的，所述PMOS管的第一端为源极，所述PMOS管的第二端为栅极，所述PMOS管的第三端为漏极，所述PMOS管的源极与电源端连接；

所述NMOS管的第一端为漏极，所述NMOS管的第二端为栅极，所述NMOS管的第三端为源极，所述NMOS管的源极与地端连接。

可选的，所述反相器件为反相放大器、数字锁存器、缓冲器或模拟比较器。

可选的，所述激光检测集成电路还包括M个或非门器件和一个与门器件，其中，M为大于或等于N除以2之后获得的正整数；

N个激光检测单元电路中每两个激光检测单元电路的输出端与所述M个或非门器件中的一个或非门器件的两个输入端一一对应地连接，所述M个或非门器件的输出端与所述与门器件的M个输入端一一对应地连接。

其中，若所述N为基数，则所述M可以为N除以2之后获得的正整数再加上1，比如，N为9时，M为5。相应的，可以将最后一个激光检测单元电路引入两个相同的输出端作为最后一个或非门器件的两个输入端进行或非运算。

具体的，每个所述或非门器件，用于将两个激光检测单元电路的第一输出信号进行或非运算，获得第二输出信号；

与门器件，用于将各所述或非门器件的第二输出信号进行与运算，获得第二报警信号。

本实施例中，通过在半导体芯片中布置多个激光检测单元电路，且通过或非器件和与门器件将其连接，可以实现对整个半导体芯片被激光攻击的检测。

另外，以上半导体芯片中的激光检测单元电路与上述实施例中的激光检测单元电路的结构类似，且具有同上述实施例中激光检测单元电路相同的有益效果，因此不做赘述。对于半导体芯片实施例中未披露的技术细节，本领域的技术人员请参照上述实施例中激光检测单元电路的描述而理解，为节约篇幅，这里不再赘述。

上述具体实施方式，并不构成对本申请保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本申请的精神和原则之内所作的修改、等同替换和改进等，均应包含在本申请保护范围之内。

Claims (10)

1.一种激光检测单元电路，其特征在于，所述激光检测单元电路包括：光敏器件、通路开关器件和反相器件，所述光敏器件为MOS管；所述通路开关器件的第一端与第一电压端连接，所述通路开关器件的第二端与所述通路开关器件的第三端连接，所述通路开关器件的第三端与所述光敏器件的第一端连接，所述光敏器件的第二端与所述光敏器件的第三端连接，所述光敏器件的第三端与第二电压端连接，所述反相器件的输入端与所述光敏器件的第一端连接；

其中，所述光敏器件在感应到激光照射的情况下，所述光敏器件的第一端与所述光敏器件的第三端的导通状态发生变化，且所述光敏器件的第一端的电压发生高低转换，以使所述反相器件输出第一报警信号。

2.根据权利要求1所述的激光检测单元电路，其特征在于，所述光敏器件为NMOS管，所述通路开关器件为PMOS管。

3.根据权利要求2所述的激光检测单元电路，其特征在于，所述PMOS管的导电沟道的长度值大于所述导电沟道的宽度值。

4.根据权利要求3所述的激光检测单元电路，其特征在于，所述PMOS管的导电沟通的长度值处于预设范围之内，且与激光攻击的光斑直径匹配。

5.根据权利要求2所述的激光检测单元电路，其特征在于，所述NMOS管的漏极区域面积大于预设阈值。

6.根据权利要求2所述的激光检测单元电路，其特征在于，所述PMOS管的第一端为源极，所述PMOS管的第二端为栅极，所述PMOS管的第三端为漏极，所述PMOS管的源极与电源端连接；

所述NMOS管的第一端为漏极，所述NMOS管的第二端为栅极，所述NMOS管的第三端为源极，所述NMOS管的源极与地端连接。

7.根据权利要求1所述的激光检测单元电路，其特征在于，所述反相器件为反相放大器、数字锁存器、缓冲器或模拟比较器。

8.一种激光检测集成电路，其特征在于，所述激光检测集成电路中包括N个如权利要求1至7中任一项所述的激光检测单元电路，其中，N为大于1的整数。

9.根据权利要求8所述的激光检测集成电路，其特征在于，所述激光检测集成电路还包括M个或非门器件和一个与门器件，其中，M为大于或等于N除以2之后获得的正整数；

N个激光检测单元电路中每两个激光检测单元电路的输出端与所述M个或非门器件中的一个或非门器件的两个输入端一一对应地连接，所述M个或非门器件的输出端与所述与门器件的M个输入端一一对应地连接。

10.一种半导体芯片，其特征在于，所述半导体芯片包括如权利要求8至9中任一项所述的激光检测集成电路。

Images