JPH0610830B2 - Ｉｃカードのクロック信号切換装置 - Google Patents
Ｉｃカードのクロック信号切換装置Info
- Publication number
- JPH0610830B2 JPH0610830B2 JP63087996A JP8799688A JPH0610830B2 JP H0610830 B2 JPH0610830 B2 JP H0610830B2 JP 63087996 A JP63087996 A JP 63087996A JP 8799688 A JP8799688 A JP 8799688A JP H0610830 B2 JPH0610830 B2 JP H0610830B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- signal
- card
- external
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明はＩＣカードのクロック信号切換装置に関し、
特に、内部クロック信号で動作するＩＣカードを端末装
置に装着したとき、内部クロック信号に代えて端末装置
から供給される外部クロック信号で動作するようにクロ
ック信号を切換えるようなＩＣカードのクロック信号切
換装置に関する。
特に、内部クロック信号で動作するＩＣカードを端末装
置に装着したとき、内部クロック信号に代えて端末装置
から供給される外部クロック信号で動作するようにクロ
ック信号を切換えるようなＩＣカードのクロック信号切
換装置に関する。
［従来の技術］ 最近では、表示器が設けられたＩＣカードが種々の分野
で用いられている。このようなＩＣカードは、カード単
体で動作可能になっているのみならず、端末装置に装着
しても動作可能になされている。このために、ＩＣカー
ド内には、電池と内部クロック信号を発生する内部クロ
ック信号発生回路とが内蔵されていて、ＩＣカード単体
では、内部クロック信号に基づいて動作する。
で用いられている。このようなＩＣカードは、カード単
体で動作可能になっているのみならず、端末装置に装着
しても動作可能になされている。このために、ＩＣカー
ド内には、電池と内部クロック信号を発生する内部クロ
ック信号発生回路とが内蔵されていて、ＩＣカード単体
では、内部クロック信号に基づいて動作する。
一方、ＩＣカードを端末装置に装着したときには、端末
装置から外部電源がＩＣカードに供給されるとともに、
外部クロック信号も供給される。そして、ＩＣカードは
外部クロック信号に基づいて動作を行なう。このため
に、ＩＣカード単体で動作させるときには内部クロック
信号に切換え、ＩＣカードを端末装置に装着したときに
は、外部クロック信号に切換えるように、クロック信号
を切換える必要がある。すなわち、ＩＣカードが単体で
動作しているのかあるいは端末装置に接続されているの
かを検知する必要がある。このための検知方法として、
ＩＣカードに設けられている外部端子の機械的接触を検
知する方法と、ＩＣカードに内蔵されている電池の電圧
と端末装置に装着したときに供給される内部電源との電
圧差を検知する方法とがある。
装置から外部電源がＩＣカードに供給されるとともに、
外部クロック信号も供給される。そして、ＩＣカードは
外部クロック信号に基づいて動作を行なう。このため
に、ＩＣカード単体で動作させるときには内部クロック
信号に切換え、ＩＣカードを端末装置に装着したときに
は、外部クロック信号に切換えるように、クロック信号
を切換える必要がある。すなわち、ＩＣカードが単体で
動作しているのかあるいは端末装置に接続されているの
かを検知する必要がある。このための検知方法として、
ＩＣカードに設けられている外部端子の機械的接触を検
知する方法と、ＩＣカードに内蔵されている電池の電圧
と端末装置に装着したときに供給される内部電源との電
圧差を検知する方法とがある。
［発明が解決しようとする課題］ しかしながら、上述の機械的接触を検知するために、外
部端子に検知装置を取付けるのは、ＩＣカードの構造上
困難がある。また、電源電圧の差を検知する方法は、Ｉ
Ｃカードに内蔵されている電池の電圧と外部から供給さ
れる電源の電圧との差が小さい場合には、検知できない
場合があり、ＩＣカード単体で使用しているときにノイ
ズが混入すると、端末装置に装着されたものと判断され
てしまい、誤動作の原因になりやすい。
部端子に検知装置を取付けるのは、ＩＣカードの構造上
困難がある。また、電源電圧の差を検知する方法は、Ｉ
Ｃカードに内蔵されている電池の電圧と外部から供給さ
れる電源の電圧との差が小さい場合には、検知できない
場合があり、ＩＣカード単体で使用しているときにノイ
ズが混入すると、端末装置に装着されたものと判断され
てしまい、誤動作の原因になりやすい。
さらに、ＩＣカードと端末装置との間でデータの通信中
に、強制的にＩＣカードが端末装置から排出された場合
に、外部クロック信号から内部クロック信号に急激に変
化するため、ＩＣカードに内蔵されているプログラムが
暴走を起こしてしまうおそれがあった。
に、強制的にＩＣカードが端末装置から排出された場合
に、外部クロック信号から内部クロック信号に急激に変
化するため、ＩＣカードに内蔵されているプログラムが
暴走を起こしてしまうおそれがあった。
それゆえに、この発明の主たる目的は、ＩＣカード単体
で使用した状態においてもあるいはＩＣカードを端末装
置に装着した場合であっても、安定した動作が可能なＩ
Ｃカードのクロック信号切換装置を提供することであ
る。
で使用した状態においてもあるいはＩＣカードを端末装
置に装着した場合であっても、安定した動作が可能なＩ
Ｃカードのクロック信号切換装置を提供することであ
る。
［課題を解決するための手段］ この発明は電池と内部クロック信号を発生するクロック
信号発生回路とが内蔵され、内部クロック信号に基づい
て動作し、端末装置に装着したとき、該端末装置から電
源と外部クロック信号とが供給されるＩＣカードにおい
て、内部クロック信号を外部クロック信号に切換えるた
めのクロック信号切換装置であって、ＩＣカードを端末
装置に装着したときに供給される外部クロック信号を計
数するクロック信号計数手段と、クロック信号計数手段
が予め定める数の外部クロック信号を計数したことに応
じて、内部クロック信号に代えて外部クロック信号を選
択して出力するクロック信号切換手段とを備えて構成し
たものである。
信号発生回路とが内蔵され、内部クロック信号に基づい
て動作し、端末装置に装着したとき、該端末装置から電
源と外部クロック信号とが供給されるＩＣカードにおい
て、内部クロック信号を外部クロック信号に切換えるた
めのクロック信号切換装置であって、ＩＣカードを端末
装置に装着したときに供給される外部クロック信号を計
数するクロック信号計数手段と、クロック信号計数手段
が予め定める数の外部クロック信号を計数したことに応
じて、内部クロック信号に代えて外部クロック信号を選
択して出力するクロック信号切換手段とを備えて構成し
たものである。
［作用］ この発明に係るＩＣカードのクロック信号切換装置は、
ＩＣカードが端末装置に装着されたときに供給される外
部クロック信号が予め定める数だけ与えられたときに、
内部クロック信号に代えて外部クロック信号を選択する
ように切換える。
ＩＣカードが端末装置に装着されたときに供給される外
部クロック信号が予め定める数だけ与えられたときに、
内部クロック信号に代えて外部クロック信号を選択する
ように切換える。
［発明の実施例］ 第１図はこの発明の一実施例の全体の構成を示すブロッ
ク図である。
ク図である。
まず、第１図を参照して、この発明の一実施例の概略の
構成について説明する。ＩＣカード１には外部端子２が
設けられている。この外部端子２はＩＣカード１を端末
装置に装着したときに電気的に接続するためのものであ
って、この外部端子２を介して端末装置から外部電源と
外部クロック信号と外部リセット信号とが与えられる。
これらの外部電源と外部クロック信号と外部リセット信
号はクロック切換回路３に与えられる。内部発振回路４
は内部クロック信号を発生するものであって、クロック
切換回路３はこの内部発振回路４から発振された内部ク
ロック信号と、外部端子２を介して入力される外部クロ
ック信号とを切換えて、内部回路５に与える。
構成について説明する。ＩＣカード１には外部端子２が
設けられている。この外部端子２はＩＣカード１を端末
装置に装着したときに電気的に接続するためのものであ
って、この外部端子２を介して端末装置から外部電源と
外部クロック信号と外部リセット信号とが与えられる。
これらの外部電源と外部クロック信号と外部リセット信
号はクロック切換回路３に与えられる。内部発振回路４
は内部クロック信号を発生するものであって、クロック
切換回路３はこの内部発振回路４から発振された内部ク
ロック信号と、外部端子２を介して入力される外部クロ
ック信号とを切換えて、内部回路５に与える。
第２Ａ図および第２Ｂ図はこの発明の一実施例の具体的
な電気回路図である。
な電気回路図である。
まず、第２Ａ図において、カウンタ１７は外部クロック
信号ｆｏｕｔを予め定める数だけ計数したとき、ＮＡＮ
Ｄゲート１８から“Ｌ”レベルの 信号およびインバータ１９から“Ｈ”レベルの“φｐ”
信号を出力するためのＱφ４，Ｑφ５信号を出力するも
のである。切換回路２０はφｐ信号に応じて、内部クロ
ック信号ｆｉｎと外部クロック信号ｆｏｕｔを切換える
ものであって、いずれかのクロック信号をシステムクロ
ックφとして第１図に示した内部回路５とカウンタ２１
に出力するものである。カウンタ２１はタイミング信号
ＡＣＬＲ， をゲート２２，２３およびラッチ回路２４によって作り
出すための信号Ｆ１〜Ｆ４を出力するためのものであ
る。
信号ｆｏｕｔを予め定める数だけ計数したとき、ＮＡＮ
Ｄゲート１８から“Ｌ”レベルの 信号およびインバータ１９から“Ｈ”レベルの“φｐ”
信号を出力するためのＱφ４，Ｑφ５信号を出力するも
のである。切換回路２０はφｐ信号に応じて、内部クロ
ック信号ｆｉｎと外部クロック信号ｆｏｕｔを切換える
ものであって、いずれかのクロック信号をシステムクロ
ックφとして第１図に示した内部回路５とカウンタ２１
に出力するものである。カウンタ２１はタイミング信号
ＡＣＬＲ， をゲート２２，２３およびラッチ回路２４によって作り
出すための信号Ｆ１〜Ｆ４を出力するためのものであ
る。
第２Ｂ図において、カウンタ７は外部クロック信号 によってリセットされ、内部クロック信号ｆｉｎを計数
し、ＡＲ信号を作り出すためのタイミング信号ＡＲＱ０
〜ＡＲＱ２を発生するものである。ラッチ回路１２は外
部リセット信号によってラッチされ、内部クロック信号
ｆｉｎから外部クロック信号ｆｏｕｔに切換えられてか
ら、数サイクル後に“Ｈ”レベルになるＡＣＬＲ信号に
よってリセットされる。同期回路１３はシステムクロッ
クφから作り出されたクロック信号φ３，φ４に、ラッ
チ回路１２の出力を同期させた信号ＡＣＬ１を作り出す
ためのものである。
し、ＡＲ信号を作り出すためのタイミング信号ＡＲＱ０
〜ＡＲＱ２を発生するものである。ラッチ回路１２は外
部リセット信号によってラッチされ、内部クロック信号
ｆｉｎから外部クロック信号ｆｏｕｔに切換えられてか
ら、数サイクル後に“Ｈ”レベルになるＡＣＬＲ信号に
よってリセットされる。同期回路１３はシステムクロッ
クφから作り出されたクロック信号φ３，φ４に、ラッ
チ回路１２の出力を同期させた信号ＡＣＬ１を作り出す
ためのものである。
第３図，第４図および第５図はこの発明の一実施例の具
体的な動作を説明するためのタイミング図である。
体的な動作を説明するためのタイミング図である。
次に、第２Ａ図ないし第５図を参照して、この発明の一
実施例の具体的な動作について説明する。まず、ＩＣカ
ード１を端末装置に装着することなく、単体で動作させ
るときには、ＩＣカード１に設けられている電源投入ス
イッチ（図示せず）を操作すると、パワーオンリセット
信号ＰＯＲが第２Ａ図に示すＯＲゲート１６を介してカ
ウンタ１７のリセット入力端に与えられ、このカウンタ
１７がリセットされるとともにＯＲゲート２５を介して
カウンタ２１に与えられ、このカウンタ２１もリセット
される。。このために、カウンタ１７のＱφ４，Ｑφ５
の出力がそれぞれ“Ｌ”レベルとなり、それぞれの出力
がＮＡＮＤゲート１８の与えられる。このＮＡＮＤゲー
ト１８の出力である 信号は“Ｈ”レベルとなり、ＮＡＮＤゲート１５の一方
入力端に与えられる。したがって、このＮＡＮＤゲート
１５が開かれる。さらに、 信号がインバータ１９によって反転されて、“Ｌ”レベ
ルのφｐ信号となり、切換回路２０に与えられる。切換
回路２０はこのφｐ信号に基づいて、内部クロック信号
ｆｉｎを選択し、システムクロックパルスφとして第１
図に示した内部回路５に出力する。そして、内部回路５
はこのシステムクロックパルスφに基づいて所定の動作
を行なう。
実施例の具体的な動作について説明する。まず、ＩＣカ
ード１を端末装置に装着することなく、単体で動作させ
るときには、ＩＣカード１に設けられている電源投入ス
イッチ（図示せず）を操作すると、パワーオンリセット
信号ＰＯＲが第２Ａ図に示すＯＲゲート１６を介してカ
ウンタ１７のリセット入力端に与えられ、このカウンタ
１７がリセットされるとともにＯＲゲート２５を介して
カウンタ２１に与えられ、このカウンタ２１もリセット
される。。このために、カウンタ１７のＱφ４，Ｑφ５
の出力がそれぞれ“Ｌ”レベルとなり、それぞれの出力
がＮＡＮＤゲート１８の与えられる。このＮＡＮＤゲー
ト１８の出力である 信号は“Ｈ”レベルとなり、ＮＡＮＤゲート１５の一方
入力端に与えられる。したがって、このＮＡＮＤゲート
１５が開かれる。さらに、 信号がインバータ１９によって反転されて、“Ｌ”レベ
ルのφｐ信号となり、切換回路２０に与えられる。切換
回路２０はこのφｐ信号に基づいて、内部クロック信号
ｆｉｎを選択し、システムクロックパルスφとして第１
図に示した内部回路５に出力する。そして、内部回路５
はこのシステムクロックパルスφに基づいて所定の動作
を行なう。
次に、ＩＣカード１を端末装置に装着した場合の動作に
ついて説明する。ＩＣカード１を端末装置に装着する
と、外部端子２に端末装置から外部電源と外部クロック
信号ｆｏｕｔと外部リセット信号とが与えられる。
“Ｌ”レベルの外部リセット信号は第２Ｂ図に示すイン
バータ１０によって反転され、第３図（ｃ）に示すよう
に“Ｈ”レベルのＡＣＬ信号としてＯＲ回路１１に与え
られる。ＯＲ回路１１の出力からは“Ｈ”レベルのＡＣ
Ｌｘ信号が出力され、ラッチ回路１２をラッチさせる。
このラッチ回路１２の出力は同期回路１３に与えられ、
同期回路１３はクロックパルスφ３，φ４とラッチ回路
１２の出力との同期をとって、第３図（ｊ）に示すよう
なＡＣＬ１信号を出力する。このＡＬＣ１信号は第２Ａ
図に示すＮＡＮＤゲート１４の一方入力端に与えられ
る。それによって、ＮＡＮＤゲート１４が開かれる。Ｎ
ＡＮＤゲート１４の他方入力端には第３図（ｂ）に示す
ような外部クロック信号ｆｏｕｔが与えられている。こ
の外部クロック信号ｆｏｕｔはＮＡＮＤゲート１４を介
してＮＡＮＤゲート１５に与えられる。
ついて説明する。ＩＣカード１を端末装置に装着する
と、外部端子２に端末装置から外部電源と外部クロック
信号ｆｏｕｔと外部リセット信号とが与えられる。
“Ｌ”レベルの外部リセット信号は第２Ｂ図に示すイン
バータ１０によって反転され、第３図（ｃ）に示すよう
に“Ｈ”レベルのＡＣＬ信号としてＯＲ回路１１に与え
られる。ＯＲ回路１１の出力からは“Ｈ”レベルのＡＣ
Ｌｘ信号が出力され、ラッチ回路１２をラッチさせる。
このラッチ回路１２の出力は同期回路１３に与えられ、
同期回路１３はクロックパルスφ３，φ４とラッチ回路
１２の出力との同期をとって、第３図（ｊ）に示すよう
なＡＣＬ１信号を出力する。このＡＬＣ１信号は第２Ａ
図に示すＮＡＮＤゲート１４の一方入力端に与えられ
る。それによって、ＮＡＮＤゲート１４が開かれる。Ｎ
ＡＮＤゲート１４の他方入力端には第３図（ｂ）に示す
ような外部クロック信号ｆｏｕｔが与えられている。こ
の外部クロック信号ｆｏｕｔはＮＡＮＤゲート１４を介
してＮＡＮＤゲート１５に与えられる。
このとき、カウンタ１７は第２Ｂ図に示すＯＲ回路１１
の出力であるＡＣＬｘ信号がＯＲ回路１６を介して与え
られていることによりリセットされており、第３図
（ｆ）（ｇ）に示すように、Ｑφ４，Ｑφ５の出力はそ
れぞれ“Ｌ”レベルになっている。このために、ＮＡＮ
Ｄゲート１８の出力である 信号は第３図（ｈ）に示すように“Ｈ”レベルになっ
て、ＮＡＮＤゲート１５が開かれる。それによって、外
部クロック信号ｆｏｕｔはＮＡＮＤゲート１５を介して
カウンタ１７に与えられる。カウンタ１７は外部クロッ
ク信号ｆｏｕｔの計数を開始し、予め定める数の外部ク
ロック信号ｆｏｕｔを計数したとき、すなわちカウンタ
１７のＱφ４，Ｑφ５出力がそれぞれ“Ｈ”レベルにな
ったとき、ＮＡＮＤゲート１８の出力である 信号は“Ｌ”レベルになって、ＮＡＮＤゲート１５が閉
じられる。それによって、外部クロック信号ｆｏｕｔが
カウンタ１７に与えられなくなる。すなわち、カウンタ
１７は外部クロック信号ｆｏｕｔの計数を停止する。
の出力であるＡＣＬｘ信号がＯＲ回路１６を介して与え
られていることによりリセットされており、第３図
（ｆ）（ｇ）に示すように、Ｑφ４，Ｑφ５の出力はそ
れぞれ“Ｌ”レベルになっている。このために、ＮＡＮ
Ｄゲート１８の出力である 信号は第３図（ｈ）に示すように“Ｈ”レベルになっ
て、ＮＡＮＤゲート１５が開かれる。それによって、外
部クロック信号ｆｏｕｔはＮＡＮＤゲート１５を介して
カウンタ１７に与えられる。カウンタ１７は外部クロッ
ク信号ｆｏｕｔの計数を開始し、予め定める数の外部ク
ロック信号ｆｏｕｔを計数したとき、すなわちカウンタ
１７のＱφ４，Ｑφ５出力がそれぞれ“Ｈ”レベルにな
ったとき、ＮＡＮＤゲート１８の出力である 信号は“Ｌ”レベルになって、ＮＡＮＤゲート１５が閉
じられる。それによって、外部クロック信号ｆｏｕｔが
カウンタ１７に与えられなくなる。すなわち、カウンタ
１７は外部クロック信号ｆｏｕｔの計数を停止する。
一方、“Ｌ”レベルの 信号はインバータ１９によって反転され、“Ｈ”レベル
になって切換回路２０に与えられる。応じて、切換回路
２０は外部クロック信号ｆｏｕｔをシステムクロックφ
として内部回路５に出力する。同時に、このシステムク
ロックφはカウンタ２１に与えられ、カウンタ２１から
第５図（ｃ），（ｄ），（ｅ）に示すタイミング信号Ｆ
１〜Ｆ３が出力される。そして、タイミング信号Ｆ１〜
Ｆ３がいずれも“Ｈ”レベルになったとき、ＡＮＤゲー
ト２２から第３図（ｋ），第５図（ｆ）示すような
“Ｈ”レベルのＡＣＬＲ信号が出力され、このＡＣＬＲ
信号によって第２Ｂ図に示すラッチ回路１２がリセット
される。ラッチ回路１２がリセットされると、同期回路
１３から第３図（ｉ）に示すように、“Ｌ”レベルに立
下がるＡＣＬ１信号が出力される。このＡＣＬ１信号に
よってＮＡＮＤゲート１４が閉じられ。外部クロック信
号ｆｏｕｔがＮＡＮＤゲート１５に与えられなくなる。
になって切換回路２０に与えられる。応じて、切換回路
２０は外部クロック信号ｆｏｕｔをシステムクロックφ
として内部回路５に出力する。同時に、このシステムク
ロックφはカウンタ２１に与えられ、カウンタ２１から
第５図（ｃ），（ｄ），（ｅ）に示すタイミング信号Ｆ
１〜Ｆ３が出力される。そして、タイミング信号Ｆ１〜
Ｆ３がいずれも“Ｈ”レベルになったとき、ＡＮＤゲー
ト２２から第３図（ｋ），第５図（ｆ）示すような
“Ｈ”レベルのＡＣＬＲ信号が出力され、このＡＣＬＲ
信号によって第２Ｂ図に示すラッチ回路１２がリセット
される。ラッチ回路１２がリセットされると、同期回路
１３から第３図（ｉ）に示すように、“Ｌ”レベルに立
下がるＡＣＬ１信号が出力される。このＡＣＬ１信号に
よってＮＡＮＤゲート１４が閉じられ。外部クロック信
号ｆｏｕｔがＮＡＮＤゲート１５に与えられなくなる。
ＡＣＬ１信号は内部回路５の状態を特定するために用い
られている。すなわち、ＡＣＬ１信号が“Ｈ”の期間は
内部回路５が初期化され、ＡＣＬ１信号が“Ｌ”レベル
になった後に、内部回路５が動作する。すなわち、第３
図（ｊ）に示すように、ＡＣＬ１信号が“Ｌ”レベルな
るのは、内部クロック信号ｆｉｎから外部クロック信号
ｆｏｕｔに切換わった後数サイクル後であるため、内部
回路５は安定した動作を行ない、誤動作を防止できる。
られている。すなわち、ＡＣＬ１信号が“Ｈ”の期間は
内部回路５が初期化され、ＡＣＬ１信号が“Ｌ”レベル
になった後に、内部回路５が動作する。すなわち、第３
図（ｊ）に示すように、ＡＣＬ１信号が“Ｌ”レベルな
るのは、内部クロック信号ｆｉｎから外部クロック信号
ｆｏｕｔに切換わった後数サイクル後であるため、内部
回路５は安定した動作を行ない、誤動作を防止できる。
次に、ＩＣカード１が端末装置から強制的に排出された
場合の動作を、第４図に示すタイミングを参照して説明
する。ＩＣカード１が端末装置から排出されると、外部
クロック信号ｆｏｕｔが与えられなくなる。このとき、
第２Ｂ図に示すように、外部クロック信号ｆｏｕｔの入
力端子は、抵抗２６によってプルアツプされているた
め、“Ｈ”レベルになる。この“Ｈ”レベル信号はイン
バータ２７によって反転されてカウンタ７のリセット入
力端に与えられ、カウンタ７は第４図（ａ）に示す内部
クロック信号ｆｉｎの計数を開始する。そして、第４図
（ｂ），（ｄ）に示すように、カウンタ７のＡＲＱ０，
ＡＲＱ２信号が共に“Ｈ”レベルになりかつφｐ信号が
“Ｈ”レベルになると、ラッチ回路９がラッチされ、第
４図（ｅ）に示すように、ラッチ回路９の出力であるＡ
Ｒ信号が“Ｈ”レベルとなる。このＡＲ信号はＯＲ回路
１１に入力され、ＯＲ回路１１の出力であるＡＣＬｘ信
号が第４図（ｇ）示すように“Ｈ”になる。それによっ
て、ラッチ回路１２がラッチされる。
場合の動作を、第４図に示すタイミングを参照して説明
する。ＩＣカード１が端末装置から排出されると、外部
クロック信号ｆｏｕｔが与えられなくなる。このとき、
第２Ｂ図に示すように、外部クロック信号ｆｏｕｔの入
力端子は、抵抗２６によってプルアツプされているた
め、“Ｈ”レベルになる。この“Ｈ”レベル信号はイン
バータ２７によって反転されてカウンタ７のリセット入
力端に与えられ、カウンタ７は第４図（ａ）に示す内部
クロック信号ｆｉｎの計数を開始する。そして、第４図
（ｂ），（ｄ）に示すように、カウンタ７のＡＲＱ０，
ＡＲＱ２信号が共に“Ｈ”レベルになりかつφｐ信号が
“Ｈ”レベルになると、ラッチ回路９がラッチされ、第
４図（ｅ）に示すように、ラッチ回路９の出力であるＡ
Ｒ信号が“Ｈ”レベルとなる。このＡＲ信号はＯＲ回路
１１に入力され、ＯＲ回路１１の出力であるＡＣＬｘ信
号が第４図（ｇ）示すように“Ｈ”になる。それによっ
て、ラッチ回路１２がラッチされる。
また、ＡＣＬｘ信号が“Ｈ”レベルになったことによっ
て、第２Ａ図に示すカウンタ１７および２１がリセット
され、ＮＡＮＤゲート１８は“Ｈ”レベルの 信号を出力し、インバータ１９は第４図（ｈ）に示すよ
うに、“Ｌ”レベルのφｐ信号を出力する。それによっ
て、切換回路２０は内部クロック信号ｆｉｎを選択し
て、内部回路５に出力する。このようにして、ＩＣカー
ド１が端末装置から強制的に排出されたときには、外部
クロック信号ｆｏｕｔから内部クロック信号ｆｉｎに切
換えられ、その後ＡＣＬ１信号が“Ｌ”レベルになっ
て、内部回路５が動作し始める。
て、第２Ａ図に示すカウンタ１７および２１がリセット
され、ＮＡＮＤゲート１８は“Ｈ”レベルの 信号を出力し、インバータ１９は第４図（ｈ）に示すよ
うに、“Ｌ”レベルのφｐ信号を出力する。それによっ
て、切換回路２０は内部クロック信号ｆｉｎを選択し
て、内部回路５に出力する。このようにして、ＩＣカー
ド１が端末装置から強制的に排出されたときには、外部
クロック信号ｆｏｕｔから内部クロック信号ｆｉｎに切
換えられ、その後ＡＣＬ１信号が“Ｌ”レベルになっ
て、内部回路５が動作し始める。
［発明の効果］ 以上のように、この発明によれば、ＩＣカードを端末装
置に装着したとき、端末装置から供給される外部クロッ
ク信号を計数し、予め定める数の外部クロック信号を計
数したことに応じて、内部クロック信号に代えて外部ク
ロック信号を選択して出力するようにしたので、ＩＣカ
ードが単体で動作しているかあるいは端末装置に装着さ
れているかを正確に検出することができる。
置に装着したとき、端末装置から供給される外部クロッ
ク信号を計数し、予め定める数の外部クロック信号を計
数したことに応じて、内部クロック信号に代えて外部ク
ロック信号を選択して出力するようにしたので、ＩＣカ
ードが単体で動作しているかあるいは端末装置に装着さ
れているかを正確に検出することができる。
第１図はこの発明の一実施例の全体の構成を示すブロッ
ク図である。第２Ａ図および第２Ｂ図はこの発明の一実
施例の具体的な電気回路図である。第３図，第４図およ
び第５図はこの発明の一実施例の動作を説明するための
タイミング図である。 図において、１はＩＣカード、２は外部端子、３はクロ
ック切換回路、４は内部発振回路、５は内部回路、６，
１０，１９，２５，２７は繰出し部、７，１７，２１は
カウンタ、８，１４，１５，１８はＮＡＮＤゲート、
９，１２，２４はラッチ回路、１１，１６はＯＲ回路、
１３は同期回路、２０はクロック切換回路、２２，２３
はＡＮＤゲートを示す。
ク図である。第２Ａ図および第２Ｂ図はこの発明の一実
施例の具体的な電気回路図である。第３図，第４図およ
び第５図はこの発明の一実施例の動作を説明するための
タイミング図である。 図において、１はＩＣカード、２は外部端子、３はクロ
ック切換回路、４は内部発振回路、５は内部回路、６，
１０，１９，２５，２７は繰出し部、７，１７，２１は
カウンタ、８，１４，１５，１８はＮＡＮＤゲート、
９，１２，２４はラッチ回路、１１，１６はＯＲ回路、
１３は同期回路、２０はクロック切換回路、２２，２３
はＡＮＤゲートを示す。
Claims (1)
- 【請求項１】電池と内部クロック信号を発生するクロッ
ク信号発生回路とが内蔵され、前記内部クロック信号に
基づいて動作し、端末装置に装着したとき、該端末装置
から電源と外部クロック信号が供給されるＩＣカードに
おいて、前記内部クロック信号を外部クロック信号に切
換えるためのＩＣカードのクロック信号切換装置であっ
て、 前記ＩＣカードを前記端末装置に装着したときに供給さ
れる前記外部クロック信号を計数するクロック信号計数
手段と、 前記クロック信号計数手段が予め定める数の外部クロッ
ク信号を計数したことに応じて、前記内部クロック信号
に代えて前記外部クロック信号を選択して出力するクロ
ック信号切換手段とを備えた、ＩＣカードのクロック信
号切換装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63087996A JPH0610830B2 (ja) | 1988-04-09 | 1988-04-09 | Ｉｃカードのクロック信号切換装置 |
| DE68923475T DE68923475T2 (de) | 1988-04-09 | 1989-04-07 | Taktschaltgerät einer IC-Karte. |
| EP89303478A EP0337684B1 (en) | 1988-04-09 | 1989-04-07 | Clock signal switching device of an IC card |
| US07/334,566 US4968899A (en) | 1988-04-09 | 1989-04-07 | Clock signal switching device of an IC Card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63087996A JPH0610830B2 (ja) | 1988-04-09 | 1988-04-09 | Ｉｃカードのクロック信号切換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01259480A JPH01259480A (ja) | 1989-10-17 |
| JPH0610830B2 true JPH0610830B2 (ja) | 1994-02-09 |
Family
ID=13930410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63087996A Expired - Fee Related JPH0610830B2 (ja) | 1988-04-09 | 1988-04-09 | Ｉｃカードのクロック信号切換装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4968899A (ja) |
| EP (1) | EP0337684B1 (ja) |
| JP (1) | JPH0610830B2 (ja) |
| DE (1) | DE68923475T2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2723296B2 (ja) * | 1989-06-06 | 1998-03-09 | 株式会社東芝 | 携帯可能媒体 |
| US5313619A (en) * | 1991-05-16 | 1994-05-17 | Gerard J. Severance | External clock unit for a computer |
| US5155443A (en) * | 1990-12-19 | 1992-10-13 | Emhart Industries, Inc. | Machine for inspecting the wall thickness of glass containers |
| JPH04336308A (ja) * | 1991-05-13 | 1992-11-24 | Nec Corp | マイクロコンピュータ |
| US5483185A (en) * | 1994-06-09 | 1996-01-09 | Intel Corporation | Method and apparatus for dynamically switching between asynchronous signals without generating glitches |
| US5801561A (en) * | 1995-05-01 | 1998-09-01 | Intel Corporation | Power-on initializing circuit |
| JP3493096B2 (ja) * | 1996-06-07 | 2004-02-03 | 株式会社東芝 | 半導体集積回路、ｉｃカード、及びｉｃカードシステム |
| GB2321744B (en) * | 1997-01-30 | 2000-05-17 | Motorola Inc | Portable data carrier and method for selecting operating mode thereof |
| DE10007285A1 (de) * | 2000-02-17 | 2001-08-23 | Orga Kartensysteme Gmbh | Chipkarte zum Erfassen von Messdaten sowie ein Chipkartensystem mit einer solchen Chipkarte |
| DE10007284A1 (de) * | 2000-02-17 | 2001-08-23 | Orga Kartensysteme Gmbh | Chipkarte |
| DE10057477B4 (de) * | 2000-11-20 | 2007-05-24 | Sagem Orga Gmbh | Chipkarte |
| DE102004021346A1 (de) * | 2004-04-30 | 2005-12-01 | Micronas Gmbh | Chip mit Versorgungseinrichtung |
| US7081780B2 (en) * | 2004-06-01 | 2006-07-25 | Randall Don Briggs | Reset circuitry for an integrated circuit |
| JP5166927B2 (ja) * | 2007-06-12 | 2013-03-21 | ルネサスエレクトロニクス株式会社 | 処理装置 |
| DE102007039226A1 (de) | 2007-08-20 | 2009-02-26 | Giesecke & Devrient Gmbh | Echtzeitmessung auf einem portablen Datenträger |
| JP5742910B2 (ja) * | 2013-10-23 | 2015-07-01 | 大日本印刷株式会社 | Ｉｃチップ、ｉｃカード、及びｉｃチップの動作方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2080585B (en) * | 1980-07-22 | 1984-07-04 | Tokyo Shibaura Electric Co | Semiconductor integrated circuit with reduced power consumption |
| JPS59193366A (ja) * | 1983-04-19 | 1984-11-01 | Ricoh Co Ltd | 交流電源の瞬断検知装置 |
| US4651277A (en) * | 1983-09-16 | 1987-03-17 | Sanyo Electric Co., Ltd. | Control system for a magnetic disk drive unit |
| JPS60173949A (ja) * | 1984-02-20 | 1985-09-07 | Fujitsu Ltd | クロツク供給方式 |
| EP0160163B1 (en) * | 1984-04-02 | 1988-06-08 | Mitsubishi Denki Kabushiki Kaisha | Variable frequency power source operating system |
| JPS61236240A (ja) * | 1985-04-12 | 1986-10-21 | Nec Corp | 分散型デ−タ処理装置のクロツク選択方式 |
| US4675539A (en) * | 1985-09-17 | 1987-06-23 | Codex Corporation | Backup power system |
| JPS62237592A (ja) * | 1986-04-08 | 1987-10-17 | Casio Comput Co Ltd | Ｉｃカ−ドにおけるクロツク切換方式 |
| DE3780381T2 (de) * | 1986-08-29 | 1993-02-25 | Toshiba Kawasaki Kk | Tragbarer datentraeger. |
| US4850000A (en) * | 1987-11-05 | 1989-07-18 | Dallas Semiconductor Corporation | Gated shift register |
-
1988
- 1988-04-09 JP JP63087996A patent/JPH0610830B2/ja not_active Expired - Fee Related
-
1989
- 1989-04-07 EP EP89303478A patent/EP0337684B1/en not_active Expired - Lifetime
- 1989-04-07 US US07/334,566 patent/US4968899A/en not_active Expired - Lifetime
- 1989-04-07 DE DE68923475T patent/DE68923475T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0337684A3 (en) | 1990-12-27 |
| US4968899A (en) | 1990-11-06 |
| JPH01259480A (ja) | 1989-10-17 |
| EP0337684A2 (en) | 1989-10-18 |
| DE68923475T2 (de) | 1996-02-15 |
| EP0337684B1 (en) | 1995-07-19 |
| DE68923475D1 (de) | 1995-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0610830B2 (ja) | Ｉｃカードのクロック信号切換装置 | |
| TW200812201A (en) | Start-up circuit and start-up method | |
| JPH1195859A (ja) | 集積回路内蔵発振回路 | |
| US6754836B2 (en) | Microcomputer capable of switching between low current consumption mode and normal operation mode | |
| JPH10154021A (ja) | クロック切換装置およびクロック切換方法 | |
| US5872512A (en) | Apparatus and method for reducing errors in a battery operated sensing circuit | |
| JP4240657B2 (ja) | 計数装置及びその駆動方法 | |
| CN103413568B (zh) | 参考电压提供电路 | |
| US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
| WO1996038911A1 (fr) | Circuit d'equilibrage thermique | |
| JP2964704B2 (ja) | クロック停止回路 | |
| US6944477B1 (en) | Method of selecting signals compatible | |
| US5231509A (en) | Burst gate pulse generating device for use in image signal reproducing system | |
| JP2722348B2 (ja) | 発振回路 | |
| JPS58204386A (ja) | 電子時計用集積回路 | |
| JPS5870336A (ja) | 情報処理装置 | |
| JP2002064370A (ja) | エッジ検出回路 | |
| JP3073194U (ja) | 電子装置 | |
| JP3098482B2 (ja) | クロックジェネレータ | |
| JP3016852B2 (ja) | データ処理装置 | |
| JPH10322182A (ja) | クロック断検出回路 | |
| JPH0782066B2 (ja) | 半導体集積回路装置 | |
| JPH05218834A (ja) | リセット回路 | |
| JPS6324665Y2 (ja) | ||
| JPS60241116A (ja) | 携帯型端末装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |