JP3098482B2 - クロックジェネレータ - Google Patents

クロックジェネレータ

Info

Publication number
JP3098482B2
JP3098482B2 JP09358341A JP35834197A JP3098482B2 JP 3098482 B2 JP3098482 B2 JP 3098482B2 JP 09358341 A JP09358341 A JP 09358341A JP 35834197 A JP35834197 A JP 35834197A JP 3098482 B2 JP3098482 B2 JP 3098482B2
Authority
JP
Japan
Prior art keywords
circuit
output
clock
terminal
pll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09358341A
Other languages
English (en)
Other versions
JPH11191018A (ja
Inventor
英夫 飯塚
Original Assignee
新潟日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新潟日本電気株式会社 filed Critical 新潟日本電気株式会社
Priority to JP09358341A priority Critical patent/JP3098482B2/ja
Publication of JPH11191018A publication Critical patent/JPH11191018A/ja
Application granted granted Critical
Publication of JP3098482B2 publication Critical patent/JP3098482B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、クロックジェネレ
ータに係り、特にパーソナルコンピュータ装置等に用い
られるクロック信号を周辺装置供給するためのクロック
ジェネレータに関する。
【０００２】
【従来の技術】従来クロックジェネレータは、種々のも
のが案出されているが、発振停止要求信号を入力可能と
し、この発振停止要求信号が入力されると発振回路動作
及び出力動作を停止させることが可能なクロックジェネ
レータが案出されている。この技術の詳細については、
例えば特開平５−１０８１９０号公報を参照されたい。
【０００３】
【発明が解決しようとする課題】ところで、発振停止用
信号により発振回路動作及び出力動作を停止させること
が可能なクロックジェネレータは、上述のように発振停
止要求信号により、発振回路及び出力動作を停止させ
る。一般に、パーソナルコンピュータ装置においては、
１つのクロックジェネレータを用いて各部の動作に必要
なクロックを供給している。これは、データ転送の同期
をとるために必要であるからである。
【０００４】発振回路に上記発振停止要求信号を入力す
る端子を複数設け、装置各部からの発振停止要求信号が
入力された構成とした場合には、ある部位から発振停止
要求信号が入力されても発振回路及び出力動作を停止で
きないため、不必要な出力端子駆動をしてしまい、不必
要な部位を動作させているため無駄な電力を消費してい
るという問題があった。
【０００５】本発明は、上記事情に鑑みてなされたもの
であり、動作が不必要となる回路のみへのクロックの供
給を停止することができるクロックジェネレータを提供
することを目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、クロックを発生するクロック発生手段
と、出力端子に外部機器が接続されているか否かを判別
する判別手段と、前記クロックが入力されるＰＬＬ回路
と、前記ＰＬＬ回路の出力端と前記出力端子との間に設
けられたバッファと、前記判別結果に応じて前記ＰＬＬ
回路の動作を制御するＰＬＬ制御回路と、前記判別結果
に応じて前記バッファの動作を制御するバッファ制御回
路とを有し、前記判別手段の判別結果に応じて、前記外
部機器が接続されている出力端子のみに前記クロックを
供給するクロック供給制御手段とを具備することを特徴
とする。また、本発明は、前記判別手段が、前記クロッ
ク供給制御手段が所定の前記出力端子のみに前記クロッ
クを供給するか否かを制御する判別制御信号を入力する
判別制御信号端子を有することを特徴とする。
【０００７】
【発明の実施の形態】以下、図面を参照して本発明の一
実施形態によるクロックジェネレータについて詳細に説
明する。図１は、本発明の一実施形態によるクロックジ
ェネレータの構成を示すブロック図である。
【０００８】本実施形態によるクロックジェネレータ１
は、図１に示されたように、発振回路２、端子判別回路
３，４、ＰＬＬ（Phase Locked Loop）回路５，６、Ｐ
ＬＬ制御回路７、バッファ制御回路８、出力回路部９か
らなる。出力回路部９には、出力端子１２〜１５が接続
され、これら出力端子１２〜１５の全て又は一部にレシ
ーバ１７が接続される。図１の例では、出力端子１２に
のみレシーバ１７が接続されている。
【０００９】上記発振回路２は、端子１１，１１に接続
された水晶振動子１６の振動周波数に基づいて発振し、
所定の周波数の発振信号を出力する。発振回路２の出力
端はＰＬＬ回路５，６に接続され、発振信号がこれらＰ
ＬＬ回路５，６に入力される。
【００１０】端子判別回路３，４は各々のＰＬＬ回路
５，６の出力側にレシーバが接続されているか否かを判
別するためのものである。これら端子判別回路３，４
は、判別制御信号端子１０に接続されている。この判別
制御信号端子１０には、例えば図示しないＣＰＵから各
部位に供給するクロック信号の停止を有効にするか否か
を示す判別制御信号が入力される。また、この判別制御
信号端子１０はＰＬＬ回路５，６と接続されている。
尚、端子判別回路３はＰＬＬ回路５に対応して設けら
れ、端子判別回路４はＰＬＬ回路６に対応して設けられ
ている。
【００１１】また、端子判別回路３，４は、ＰＬＬ制御
回路７及びバッファ制御回路８と接続されており、ＰＬ
Ｌ回路５，６の出力側の出力端子１２〜１５にレシーバ
１７が接続されているか否かを判別する。この判別結果
に応じて、端子判別回路３，４は、ＰＬＬ回路５，６の
動作の停止を指示するＰＬＬ停止信号及び出力回路部９
内に設けられたバッファの動作を停止させるバッファ停
止信号を出力する。
【００１２】ＰＬＬ制御回路７は、端子判別回路３，４
から出力される判別結果に基づいて、ＰＬＬ回路５，６
の動作を制御する。また、バッファ制御回路８は、端子
判別回路３，４から出力される判別結果に基づいて、出
力回路部９内に設けられたバッファを制御する
【００１３】出力回路部９は、出力端子１２〜１５毎
に、出力用のバッファ及び入力用のバッファ、及びプル
ダウン抵抗が設けられた構成となっている。上記バッフ
ァ制御回路８は出力端子１２〜１５毎に設けられた出力
用のバッファを制御する。上記出力用のバッファの内、
出力端子１２，１３に設けられた出力用のバッファはＰ
ＬＬ回路５に接続され、出力端子１４，１５に設けられ
た出力用のバッファはＰＬＬ回路６に接続される。
【００１４】また、上記入力用のバッファの内、出力端
子１２，１３に設けられた入力用のバッファは端子判別
回路３に接続され、出力端子１４，１５に設けられた入
力用のバッファは端子判別回路４に接続される。尚、レ
シーバ１７が出力端子１２〜１５に接続される場合に
は、出力端子１２〜１５とレシーバ１７との間にプルア
ップ抵抗１８が設けられる。
【００１５】次に、上記構成における本実施形態による
クロックジェネレータの動作について図１を参照して詳
細に説明する。いま、クロックジェネレータ１の外部出
力端子１２にのみレシーバ１７が接続されているとす
る。出力端子１２に対して、出力回路部９に内蔵されて
いるプルダウン抵抗の抵抗値より大きなプルアップ抵抗
１８を設けているので、出力回路部９は入力用のバッフ
ァを介して端子判別回路３へレシーバ１７が接続されて
いることを示す端子有効信号が出力される。
【００１６】また、レシーバ１７が接続されていない出
力端子１３，１４，１５に対しては、出力回路部９内に
設けられている微少なプルダウン抵抗により入力用のバ
ッファを介して端子判別回路３，４にそれぞれレシーバ
１７が接続されていないことを示す端子無効信号が出力
される。端子判別回路３，４は、判別制御信号端子１０
から入力されている判別制御信号が有効である場合に、
出力回路部９から入力される端子判別信号が端子判別回
路３，４で保持される。
【００１７】次に判別制御信号が有効となった時に内容
は更新される。また、判別制御信号が有効であるときに
は、ＰＬＬ回路から出力端子への出力は判別制御信号に
より制御される為、出力されない。判別制御信号が有効
である場合に、ＰＬＬ回路５に対応して設けられた端子
判別回路３は、出力端子１２の出力回路部９から端子有
効信号を、出力端子１３の出力回路部９からは端子無効
信号の状態を保持する。
【００１８】この保持された信号の状態により、端子判
別回路３は、端子無効信号が出力されているバッファに
対して出力端子１３に対応して設けられたバッファを停
止させるようにバッファ制御回路８に対しバッファ停止
信号を発生する。このバッファ停止信号を受けてバッフ
ァ制御回路８は出力端子１３に対応して設けられたバッ
ファを停止させる。
【００１９】この際、端子判別回路３は、ＰＬＬ回路５
に接続されている出力端子１２，１３の内の１つ以上に
レシーバ１７が接続されているので、ＰＬＬ制御回路７
に対してＰＬＬ停止信号を出力しない。よって、ＰＬＬ
回路５は通常動作する。また、判別制御信号が有効のと
きに、ＰＬＬ回路６に対応して設けられた端子判別回路
４は、出力端子１４の出力回路部９、外部出力端子１５
の出力回路部９からは端子無効信号の状態を保持する。
【００２０】この保持された信号の状態により、端子判
別回路４は、端子無効信号が出力されているバッファに
対して外部出力端子１４，１５のバッファを停止させる
様にバッファ制御回路８に対しバッファ停止信号を発生
する。このバッファ停止信号を受けてバッファ制御回路
８は外部出力端子１４，１５のバッファを停止させる。
【００２１】この際、端子判別回路４は、ＰＬＬ回路６
に接続されている外部出力端子すべてが動作停止可能と
なっているので、ＰＬＬ制御回路７に対してＰＬＬ停止
信号を出力する。これによって、ＰＬＬ制御回路７は、
ＰＬＬ回路６の動作を停止する。以上説明したように、
本実施形態においては、出力端子１２〜１５にレシーバ
１７が接続されているか否かに応じてクロックを供給す
るか否かを選択することができる。尚、本発明は上記実
施形態に制限されることはなく、本発明の範囲内で自由
に変更が可能である。例えば、上記実施形態において
は、２つの出力端子に１つの端子判別回路及びＰＬＬ回
路を設けた構成としていたが、１つの端子判別回路及び
ＰＬＬ回路に対応して設ける出力端子の数は任意であ
る。
【００２２】
【発明の効果】以上、説明したように、本発明によれ
ば、クロックを発生するクロック発生手段と、出力端子
に外部機器が接続されているか否かを判別する判別手段
と、前記判別手段の判別結果に応じて、前記外部機器が
接続されている出力端子のみに前記クロックを供給する
クロック供給制御手段とを備えたので、出力端子の状態
により不必要な出力及び機能を停止する事が可能であ
る。従って、細部に渡る電力の低減が可能となる。
【図面の簡単な説明】
【図１】 本発明の一実施形態によるクロックジェネレ
ータの構成を示すブロック図である。
【符号の説明】
２ 発振回路（クロック発生手段） ３，４ 端子判別回路（判別手段） ５，６ ＰＬＬ回路（クロック供給制御手段） ７ ＰＬＬ制御回路（クロック供給制御手
段） ８ バッファ制御回路（クロック供給制御手
段） ９ 出力回路部（クロック供給制御手段） １２〜１５ 出力端子 １０ 判別制御信号端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/04 - 1/10 G06F 3/00 H03L 7/06 H04L 7/00 H04Q 3/54

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 クロックを発生するクロック発生手段
    と、 出力端子に外部機器が接続されているか否かを判別する
    判別手段と、前記クロックが入力されるＰＬＬ回路と、前記ＰＬＬ回
    路の出力端と前記出力端子との間に設けられたバッファ
    と、前記判別結果に応じて前記ＰＬＬ回路の動作を制御
    するＰＬＬ制御回路と、前記判別結果に応じて前記バッ
    ファの動作を制御するバッファ制御回路とを有し、 前記
    判別手段の判別結果に応じて、前記外部機器が接続され
    ている出力端子のみに前記クロックを供給するクロック
    供給制御手段とを具備することを特徴とするクロックジ
    ェネレータ。
  2. 【請求項２】 前記判別手段は、前記クロック供給制御
    手段が所定の前記出力端子のみに前記クロックを供給す
    るか否かを制御する判別制御信号を入力する判別制御信
    号端子を有することを特徴とする請求項１記載のクロッ
    クジェネレータ。
JP09358341A 1997-12-25 1997-12-25 クロックジェネレータ Expired - Fee Related JP3098482B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09358341A JP3098482B2 (ja) 1997-12-25 1997-12-25 クロックジェネレータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09358341A JP3098482B2 (ja) 1997-12-25 1997-12-25 クロックジェネレータ

Publications (2)

Publication Number Publication Date
JPH11191018A JPH11191018A (ja) 1999-07-13
JP3098482B2 true JP3098482B2 (ja) 2000-10-16

Family

ID=18458803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09358341A Expired - Fee Related JP3098482B2 (ja) 1997-12-25 1997-12-25 クロックジェネレータ

Country Status (1)

Country Link
JP (1) JP3098482B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557607B1 (ko) 2004-08-04 2006-03-10 매그나칩 반도체 유한회사 클럭 발생 장치

Also Published As

Publication number Publication date
JPH11191018A (ja) 1999-07-13

Similar Documents

Publication Publication Date Title
JP4008583B2 (ja) 電子機器
JP2533246B2 (ja) 多重速度同期バスを有するコンピュ―タシステム
US6255882B1 (en) Method and system of switching clock signal
US6542726B2 (en) Personal data assistant terminal with radio
JPH10154021A (ja) クロック切換装置およびクロック切換方法
JP3098482B2 (ja) クロックジェネレータ
EP0766404A2 (en) Clock generator utilizing phase locked loop circuit
US6978391B2 (en) Asynchronous bus interface circuit, method of controlling the circuit, microcomputer, and device controlling method
JP2002287858A (ja) 電源装置
JP2738229B2 (ja) シリアル・データ通信制御装置
JP2776772B2 (ja) 発振制御回路
JPH04287458A (ja) シリアルインターフェースの伝送速度制御方式およびデータ伝送を行う装置
US5994931A (en) Method and circuit configuration for controlling operating states of a second device by means of a first device
JP3892693B2 (ja) クロックノイズ除去回路
JPS63292312A (ja) クロック信号発生回路
JP2003248525A (ja) 電子機器における省電力制御装置及び省電力制御方法
CN108345350B (zh) 片上系统、半导体系统以及时钟信号输出电路
JP2954199B1 (ja) 発振制御回路
JP2944480B2 (ja) 送信出力制御方式
JP2000347640A (ja) 電子機器、表示システム及び方法
JP4018477B2 (ja) ワイヤレス装置の周波数切替方法
JP2001186005A (ja) 半導体装置
JPS60251418A (ja) 演算装置の動作周波数切り換え制御回路
JPH0580871A (ja) 電子計算機システム
JPH06290281A (ja) マイクロプロセッサ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070811

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080811

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080811

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130811

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees