JPH03242719A - Ram内容保護回路 - Google Patents

Ram内容保護回路

Info

Publication number
JPH03242719A
JPH03242719A JP2041534A JP4153490A JPH03242719A JP H03242719 A JPH03242719 A JP H03242719A JP 2041534 A JP2041534 A JP 2041534A JP 4153490 A JP4153490 A JP 4153490A JP H03242719 A JPH03242719 A JP H03242719A
Authority
JP
Japan
Prior art keywords
voltage
ram
microcomputer
circuit
drop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2041534A
Other languages
English (en)
Inventor
Hironobu Kajiwara
宏信 梶原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP2041534A priority Critical patent/JPH03242719A/ja
Publication of JPH03242719A publication Critical patent/JPH03242719A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野) 本発明は、マイクロコンピュータのRAM内容保護回路
に関し、詳しくは瞬断または電源電圧降下時のRAM内
容保護回路に関するものである。
〔従来の技術〕
従来、マイクロコンピュータにより制御される電子機器
においては、動作中に電源に瞬断が発生したり、電源電
圧が極度に低下したりすると、マイクロコンピュータの
誤動作を防ぐために、電源の瞬断または低下を検出し、
マイクロコンピュータを停止する回路を具えている。
コノ状態で電源が回復すると、マイクロコンピュータは
リセットされて動作を開始するが、リセット直後のマイ
クロコンピュータに内蔵されるRAM等の記憶素子は不
定状態にあり再起動の時に誤動作する場合があり、一般
に再起動の時にソフトウェアによりRAM等を初期化し
て再起動する方法が採用されている。
しかしながら、RAM等が初期化されることにより電子
制御装置全体が初期化され、電源の瞬断または低下以前
に設定したり記憶された内容は消去され、再度新たに設
定する必要があった。
消去された内容の内には、ユーザーの設定にょるものや
積算データも含まれ、再度設定出来ない場合や、設定す
る作業に手間がかかる等の問題が生していた。
〔発明が解決しようとする課題〕
本発明は、上記従来の技術の問題点に鑑みなされたもの
で、電源の瞬断または低下によりマイクロコンピュータ
が停止した時にその電圧を検出する回路と、低下した電
圧の最小値を記憶する回路とを設けることにより、記憶
された停止時の最小電圧値とRAM内容保持電圧と比較
し、RAMをそのまま再起動するか、または初期化して
再度RAMの内容を入力するかを判断するマイクロコン
ピュータのRAM内容保護回路を提供することを目的と
している。
〔課題を解決するための手段〕
上記目的を達成するために、電源の瞬断または電圧降下
時に電源電圧の低下を検出し、上記マイクロコンピュー
タを停止する回路と、瞬断または電圧降下時の最低電圧
を記憶する回路とを設け、電源電圧の復帰後、同マイク
ロコンピュータに内蔵する比較器により、上記最低電圧
とRAM保持電圧とを比較し、同最低電圧がRAM保持
電圧を上回る場合にはそのまま再起動し、RAM保持電
圧を下回る場合はRAMを初期化するようにした。
〔作用〕
上記の構成によれば、マイクロコンピュータに電源電圧
の低下を検出し停止する回路と、電源低下の最低電圧を
記憶する回路を設け、電源の瞬断または電圧降下時に上
記最低電圧とRAM保持電圧とを比較し、電源電圧が復
帰し再起動する際に、最低電圧がRAM保持電圧を上回
る場合はそのまま再起動して動作を継続し、下回る場合
はRAMの内容を初期化して再起動するようにして誤動
作を防止することができる。
〔実施例〕
本発明の実施例を添付図面を参照して詳細に説明する。
第1図は、本発明の詳細を示す要部回路図で、マイクロ
コンピュータlの入力ポートに電源の瞬断または電圧降
下を検出する第1の回路2と、最低電圧を記憶する第2
の回路3を接続している。
第1の回路2は、電源電圧v9ゎに連なる所定のツェナ
ー電圧のツェナーダイオード4とスイッチングトランジ
スタ5と反転バッファ回路6から構成さ札マイクロコン
ピュータ1の入力ポート■に接続さ札入力ボートののレ
ベルを切り換え、マイクロコンピュータlの動作を制御
する回路で、第2の回路3には、電源電圧V、に阻止方
向に接続されたダイオードD、と並列に高抵抗R8を、
さらに直列にコンデンサC3をアース間に接続して、コ
ンデンサ0皿に電位を保持する回路とを構成している。
電源電圧V DDが正常の場合には、ツェナーダイオー
ド4のツェナー電圧を上回るため、ツェナーダイオード
4を通して電流が流れ、スイッチングトランジスタ5を
オンして、反転バッファ回路6を通じて入力ポート■の
電位をHighレベルとしている。
第2の回路3は、通電時に高抵抗R1を通じてコンデン
サC1に電荷が蓄えられ、入力ポート■の電位をHig
hレベルに保っている。
この状態で、第2図に電源の瞬断または電圧降下時の各
部電位のタイムチャートを示すように、電源の瞬断また
は電圧降下が生じると、電源電圧V DDはツェナーダ
イオード4のツェナー電圧を下回り、ツェナーダイオー
ド4が遮断して、スイッチングトランジスタ5をオフし
て、入力ポート■の電位をLowレベルとし、マイクロ
コンピュータ1を停止モードにセットして、動作を停止
する。
同時に第2の回路3では、コンデンサCIの電荷がダイ
オードD、を通じて瞬間的に電源側に放出され、電源電
圧V□の低下に比例して入力ポート■の電位を下げ、L
owレベルに保持する。
電源が回復すると、第1の回路2のツェナーダイオード
4は導通し、反転バッファ回路6を通じて入力ホート■
ヲHighレベルとし、マイクロコンピュータ1の停止
状態を解除して、マイクロコンピュータlは通常の動゛
作状態に戻る。
この時、第2の回路3では、高抵抗R1とダイオードD
1により阻止されて、入力ポート■の電位は早急に回復
せず、入力ポート■は瞬断または電圧降下時の電圧V□
に比例したLowレベルの電位に保持される。
通常、瞬断または電圧降下時の電源電圧VDDがマイク
ロコンピュータ1のRAM内容保持電圧を下回っている
と、停止中のRAM内容保持が不定状態となり、マイク
ロコンピュータ1が再起動した場合に正常の動作に戻ら
ないことが生しる。
このため、マイクロコンピュータ1の再起動の際に、瞬
断または電圧降下時の電源電圧■、とRAM内容保持電
圧を比較し、RAM内容保持電圧を上回っているときは
そのまま再起動し、RAM内容保持電圧を下回っている
ときはRAMを初期化して再起動する方法が取られてい
る。
第2の回路3の人力ポート■には、瞬断または電圧降下
時の電源電圧V DDに比例したLowレヘルの電位が
記憶されており、マイクロコンピュータ1内でRAM内
容保持電圧と比較することにより、RAM内容保持電圧
を上回る時は、第2図のようにそのままマイクロコンピ
ュータ1の動作を継続し、RAM内容保持電圧以下の場
合には、第3図に示すように、RAM内容を初期化しマ
イクロコンピュータ1が始めから動作開始するようにし
ている。
RAM内容保持電圧は、マイクロコンピュータ1内で図
示するように、抵抗R,,R,により分割された電位と
して示され比較器7の人力の一方に接続されている。
さらにこの状態で、第4図にフローチャートを示すよう
に、比較器7の出口端子■が、Highレベルの場合は
初期化を行わず、Lowレベルの場合にRAM内容を初
期化するように判断している。
〔発明の効果〕
以上のように本発明においては、電源の瞬断または電圧
降下によりマイクロコンピュータが停止しても、瞬断ま
たは電圧降下がRAM内容保持電圧以上であれば、電源
回復後そのまま再起動し、RAM内容保持電圧以下であ
れば、RAM内容を初期化して再度RAM内容を入力す
るようにすることにより、瞬断または電圧降下回復後の
マイクロコンピュータの誤動作を防止するRAM内容保
護回路を形成することができる。
また、従来マイクロコンピュータが停止した場合、必ず
初期化して再起動していたために、瞬断または電圧降下
の発生前のデータ特に積算的なデータ(積算運転時間等
)を消失し、再度入力して継続する作業を行っていたの
を、誤動作しない範囲の瞬断または電圧降下については
、そのまま再起動するようにして、再度入力の手間を最
小限に止めることができる。
【図面の簡単な説明】
第1図は本発明の詳細を示す要部回路図、第2図および
第3図は瞬断または電圧降下の各部電圧のタイムチャー
ト、第4図はフローチャートである。 図中、1はマイクロコンピュータ、2は第1の回路、3
は第2の回路、4はツェナーダイオード、5はスイッチ
ングトランジスタ、6は反転バッファ回路、7は比較器
、■、は電源電圧、R,、R1,R8は抵抗、D、はダ
イオード、CIはコンデンサである。

Claims (1)

    【特許請求の範囲】
  1. 予じめ制御プログラムが書き込まれたRAMにより、マ
    イクロコンピュータを動作し電子機器を運転制御してな
    るものにおいて、電源の瞬断または電圧降下時に電源電
    圧の低下を検出し、上記マイクロコンピュータを停止す
    る回路と、瞬断または電圧降下時の最低電圧を記憶する
    回路とを設け、電源電圧の復帰後、同マイクロコンピュ
    ータに内蔵する比較器により、上記最低電圧とRAM保
    持電圧とを比較し、同最低電圧がRAM保持電圧を上回
    る場合にはそのまま再起動し、RAM保持電圧を下回る
    場合はRAMを初期化するようにしてなることを特徴と
    するRAM内容保護回路。
JP2041534A 1990-02-21 1990-02-21 Ram内容保護回路 Pending JPH03242719A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2041534A JPH03242719A (ja) 1990-02-21 1990-02-21 Ram内容保護回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2041534A JPH03242719A (ja) 1990-02-21 1990-02-21 Ram内容保護回路

Publications (1)

Publication Number Publication Date
JPH03242719A true JPH03242719A (ja) 1991-10-29

Family

ID=12611081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2041534A Pending JPH03242719A (ja) 1990-02-21 1990-02-21 Ram内容保護回路

Country Status (1)

Country Link
JP (1) JPH03242719A (ja)

Similar Documents

Publication Publication Date Title
US4422163A (en) Power down circuit for data protection in a microprocessor-based system
US6336174B1 (en) Hardware assisted memory backup system and method
US4827149A (en) Operation halting circuit
GB2315618A (en) Power supply switching with logic integrity protection
JPH08249244A (ja) データ保持回路
JPH0748170B2 (ja) ロックアウト阻止回路
US5831347A (en) Apparatus for determining if the duration of a power failure exceeded predetermined limits
JPH03242719A (ja) Ram内容保護回路
EP0697791A2 (en) Apparatus for determining if the duration of a power failure exceeded predetermined limits
JPH0822422A (ja) メモリ装置
JPH0519911A (ja) 電源回路
JPH0624900Y2 (ja) メモリバックアップ電源装置
JPH0720759Y2 (ja) 停電補償誤動作防止機能を有する電源回路
JPH05276560A (ja) 給湯器のリモコンにおける瞬停時のデータ記憶方法
JP2641996B2 (ja) データ保持方法
JP2002099357A (ja) 半導体装置
JPH06261593A (ja) 電動機制御装置
JP2587705Y2 (ja) Cpuリセット回路及びこれを用いた熱線式検知器
JP2892208B2 (ja) メモリバックアップ回路
JPS62259121A (ja) 1チツプcpuの電源装置
JPS62138943A (ja) メモリ装置
JPH0315767B2 (ja)
JPS5943778A (ja) エレベ−タの制御装置
JPS59146349A (ja) マイクロコンピユ−タの自動復帰方式
JPH0120775B2 (ja)