JP2002099357A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002099357A JP2002099357A JP2000289525A JP2000289525A JP2002099357A JP 2002099357 A JP2002099357 A JP 2002099357A JP 2000289525 A JP2000289525 A JP 2000289525A JP 2000289525 A JP2000289525 A JP 2000289525A JP 2002099357 A JP2002099357 A JP 2002099357A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- microcomputer
- circuit
- signal
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】マイコンの暴走によるリセットのときには内部
記憶装置のリセットを行わず、電源投入、電源電圧低下
などのときのみ内部記憶装置のリセットを行うように構
成し、重要なデータが不用意に消去されないようにした
半導体装置の提供を目的とする。 【解決手段】マイコン部１４の暴走を検知したウオッチ
ドッグタイマの出力からリセット回路１２によりリセッ
ト信号WDTRESETを形成し、フラグレジスタ１５をセット
状態とし、このセット出力WDT ONによりマイコン部１４
の内部記憶回路のＲＡＭ或いはレジスタなどの初期化を
禁止するように構成される。
記憶装置のリセットを行わず、電源投入、電源電圧低下
などのときのみ内部記憶装置のリセットを行うように構
成し、重要なデータが不用意に消去されないようにした
半導体装置の提供を目的とする。 【解決手段】マイコン部１４の暴走を検知したウオッチ
ドッグタイマの出力からリセット回路１２によりリセッ
ト信号WDTRESETを形成し、フラグレジスタ１５をセット
状態とし、このセット出力WDT ONによりマイコン部１４
の内部記憶回路のＲＡＭ或いはレジスタなどの初期化を
禁止するように構成される。
Description
【０００１】
【発明の属する技術分野】この発明は、ウオッチドック
タイマなどのソフト異常検知回路内蔵のマイコンを有す
る半導体装置に関する。
タイマなどのソフト異常検知回路内蔵のマイコンを有す
る半導体装置に関する。
【０００２】
【従来の技術】マイコンに対する電源投入時の初期化の
ためのリセット回路や、電源投入後の電源電圧低下時に
リセットを行うためのリセット回路、あるいは、マイコ
ンに内蔵されたウオッチドッグタイマからのウオッチド
ッグ検出信号によりリセット回路など、種々のリセット
回路がマイコンに関連して設けられている。
ためのリセット回路や、電源投入後の電源電圧低下時に
リセットを行うためのリセット回路、あるいは、マイコ
ンに内蔵されたウオッチドッグタイマからのウオッチド
ッグ検出信号によりリセット回路など、種々のリセット
回路がマイコンに関連して設けられている。
【０００３】図３はマイコンの初期化の為のリセット回
路の一例を示し、２つのリセット回路３１、３２の出力
がＯＲ回路３３を介してマイコン３４のリセット端子に
初期化信号として供給される構成となっている。
路の一例を示し、２つのリセット回路３１、３２の出力
がＯＲ回路３３を介してマイコン３４のリセット端子に
初期化信号として供給される構成となっている。
【０００４】一方のリセット回路３１は、電源投入（パ
ワーオン）時、或いは電源投入後の電源電圧低下検出時
にリセット信号を発生するための回路であり、他方のリ
セット回路３２は、マイコン３４に内蔵されたウオッチ
ドッグタイマから発生されるウオッチドッグ検出信号に
応答してウオッチドッグタイマリセット信号を出力する
ための回路である。
ワーオン）時、或いは電源投入後の電源電圧低下検出時
にリセット信号を発生するための回路であり、他方のリ
セット回路３２は、マイコン３４に内蔵されたウオッチ
ドッグタイマから発生されるウオッチドッグ検出信号に
応答してウオッチドッグタイマリセット信号を出力する
ための回路である。
【０００５】このウオッチドッグタイマはマイコン３４
がソフト異常により暴走した時に、この暴走を検出して
停止させ、その後、ソフトシーケンスが正常に復帰でき
るように設けられているものである。マイコン３４が暴
走し、ウオッチドッグタイマがマイコン３４の暴走を検
知したとき、ウオッチドッグタイマからウオッチドッグ
検出信号が出力され、ウオッチドックタイマリセット回
路３２からは、マイコン３４を初期化するための信号が
出力され、ＯＲ回路３３を介してその初期化信号がマイ
コン３４に供給され、初期化される。
がソフト異常により暴走した時に、この暴走を検出して
停止させ、その後、ソフトシーケンスが正常に復帰でき
るように設けられているものである。マイコン３４が暴
走し、ウオッチドッグタイマがマイコン３４の暴走を検
知したとき、ウオッチドッグタイマからウオッチドッグ
検出信号が出力され、ウオッチドックタイマリセット回
路３２からは、マイコン３４を初期化するための信号が
出力され、ＯＲ回路３３を介してその初期化信号がマイ
コン３４に供給され、初期化される。
【０００６】
【発明が解決しようとする課題】暴走したマイコン３４
が初期化されると、それ以前にＲＡＭやレジスタなどの
揮発性のメモリに記憶されていた蓄積データがすべて消
去され、初期値が設定される。このとき、もしＲＡＭが
時間に対して蓄積されるデータを保存するような使い方
をされている場合、初期化されると、時間に対して蓄積
されたデータに連続性がなくなり、アプリケーションの
故障として誤解される可能性があった。
が初期化されると、それ以前にＲＡＭやレジスタなどの
揮発性のメモリに記憶されていた蓄積データがすべて消
去され、初期値が設定される。このとき、もしＲＡＭが
時間に対して蓄積されるデータを保存するような使い方
をされている場合、初期化されると、時間に対して蓄積
されたデータに連続性がなくなり、アプリケーションの
故障として誤解される可能性があった。
【０００７】例えば、自動車のトリップメータの積算走
行距離を記憶するためにＲＡＭが用いられているとする
と、マイコンの暴走からの復帰時にこの積算走行距離が
初期化によりゼロとなる。この結果、トリップメータと
しての機能が損なわれ、これに気付かずに燃費の計算な
どを行うと、全く不正確な結果しか得られないことにな
る。
行距離を記憶するためにＲＡＭが用いられているとする
と、マイコンの暴走からの復帰時にこの積算走行距離が
初期化によりゼロとなる。この結果、トリップメータと
しての機能が損なわれ、これに気付かずに燃費の計算な
どを行うと、全く不正確な結果しか得られないことにな
る。
【０００８】そこで、この発明は、マイコンの暴走によ
るリセットのときには内部記憶装置の初期化を行わず、
電源投入、電源電圧低下などのときのみ内部記憶装置の
初期化を行うように構成し、重要なデータが不用意に消
去されないようにした半導体装置を提供することを目的
とする。
るリセットのときには内部記憶装置の初期化を行わず、
電源投入、電源電圧低下などのときのみ内部記憶装置の
初期化を行うように構成し、重要なデータが不用意に消
去されないようにした半導体装置を提供することを目的
とする。
【０００９】
【課題を解決するための手段】この発明の半導体装置
は、電源投入又は電源投入後の電源電圧低下を検出して
第１のリセット信号を発生する電源応答リセット回路
と、この電源応答リセット回路からの前記第１のリセッ
ト信号に応答してリセットされるとともに、そのソフト
シーケンスの異常を検知するソフト異常検知回路を内蔵
するマイコンと、前記ソフト異常検知回路からの検知信
号に応答して第２のリセット信号を出力するソフト異常
リセット回路と、前記第１のリセット信号が出力された
ときは、前記マイコンのリセットを行うとともに前記第
２のリセット信号の発生を示すフラグをセットし、第２
のリセット信号が出力されたときは、前記マイコンのリ
セットを禁止するリセット制御回路とから構成されてい
る。
は、電源投入又は電源投入後の電源電圧低下を検出して
第１のリセット信号を発生する電源応答リセット回路
と、この電源応答リセット回路からの前記第１のリセッ
ト信号に応答してリセットされるとともに、そのソフト
シーケンスの異常を検知するソフト異常検知回路を内蔵
するマイコンと、前記ソフト異常検知回路からの検知信
号に応答して第２のリセット信号を出力するソフト異常
リセット回路と、前記第１のリセット信号が出力された
ときは、前記マイコンのリセットを行うとともに前記第
２のリセット信号の発生を示すフラグをセットし、第２
のリセット信号が出力されたときは、前記マイコンのリ
セットを禁止するリセット制御回路とから構成されてい
る。
【００１０】また、この発明の半導体装置は、電源投入
又は電源投入後の電源電圧低下を検出して第１のリセッ
ト信号を発生する電源応答リセット回路と、この電源応
答リセット回路からの前記第１のリセット信号に応答し
てリセットされるとともに、ウオッチドッグタイマ回路
を内蔵するマイコンと、前記ウオッチドッグタイマ回路
からのウオッチドッグ検出信号に応答して第２のリセッ
ト信号を出力するウオッチドッグタイマリセット回路
と、前記第１のリセット信号が出力されたときは、前記
マイコンのリセットを行うとともに前記第２のリセット
信号の発生を示すフラグをセットするリセット制御回路
とを具備し、このリセット制御回路は、前記第１のリセ
ット信号が一方の入力端に供給され、前記第２のリセッ
ト信号が他方の入力端に供給されるＯＲ回路と、前記第
１のリセット信号が出力されたときにリセットされると
ともに、前記第２のリセット信号が出力されたときにセ
ットされるレジスタと、前記ＯＲ回路の出力信号および
前記レジスタの出力信号を前記マイコンに供給する手段
とから構成される。
又は電源投入後の電源電圧低下を検出して第１のリセッ
ト信号を発生する電源応答リセット回路と、この電源応
答リセット回路からの前記第１のリセット信号に応答し
てリセットされるとともに、ウオッチドッグタイマ回路
を内蔵するマイコンと、前記ウオッチドッグタイマ回路
からのウオッチドッグ検出信号に応答して第２のリセッ
ト信号を出力するウオッチドッグタイマリセット回路
と、前記第１のリセット信号が出力されたときは、前記
マイコンのリセットを行うとともに前記第２のリセット
信号の発生を示すフラグをセットするリセット制御回路
とを具備し、このリセット制御回路は、前記第１のリセ
ット信号が一方の入力端に供給され、前記第２のリセッ
ト信号が他方の入力端に供給されるＯＲ回路と、前記第
１のリセット信号が出力されたときにリセットされると
ともに、前記第２のリセット信号が出力されたときにセ
ットされるレジスタと、前記ＯＲ回路の出力信号および
前記レジスタの出力信号を前記マイコンに供給する手段
とから構成される。
【００１１】この構成によりマイコンの暴走によるリセ
ットのときには内部記憶装置の初期化を行わず、電源投
入、電源電圧低下などのときのみ内部記憶装置の初期化
を行うように構成し、重要なデータが不用意に消去され
ないようにした半導体装置を提供出来る。
ットのときには内部記憶装置の初期化を行わず、電源投
入、電源電圧低下などのときのみ内部記憶装置の初期化
を行うように構成し、重要なデータが不用意に消去され
ないようにした半導体装置を提供出来る。
【００１２】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００１３】図１はこの発明の一実施の形態の回路構成
を示すブロック図であり、この発明を、ソフト異常検知
回路としてウオッチドッグタイマを内蔵したマイコン１
４に適用した場合の実施形態を示している。ソフト異常
検知を受けてマイコンのリセットを行う回路としては、
他にもアドレストラップリセット回路やシステムクロッ
クリセット回路などがあるが、これらの回路にもこの発
明は適用可能である。
を示すブロック図であり、この発明を、ソフト異常検知
回路としてウオッチドッグタイマを内蔵したマイコン１
４に適用した場合の実施形態を示している。ソフト異常
検知を受けてマイコンのリセットを行う回路としては、
他にもアドレストラップリセット回路やシステムクロッ
クリセット回路などがあるが、これらの回路にもこの発
明は適用可能である。
【００１４】マイコン１４の初期化のためのリセット端
子には、電源投入（パワーオン）リセット回路／電源低
電圧検出リセット回路１１、およびウオッチドッグタイ
マリセット回路１２のリセット信号出力端子がＯＲ回路
１３を介して接続される。
子には、電源投入（パワーオン）リセット回路／電源低
電圧検出リセット回路１１、およびウオッチドッグタイ
マリセット回路１２のリセット信号出力端子がＯＲ回路
１３を介して接続される。
【００１５】電源投入（パワーオン）リセット回路／電
源低電圧リセット回路１１は、電源投入を検知してリセ
ット信号を出力する電源投入リセット回路部と、電源電
圧が所定の電圧まで低下したことを検知してリセット信
号を出力する電源低電圧リセット回路部とよりなり、い
ずれかの回路部からリセット信号PRESETが出力される
と、これをＯＲ回路１３の一方の入力端子を介してマイ
コン部１４に供給するとともに、ＯＲ回路１６を介して
フラグレジスタ１５のリセット端子にも供給される。
源低電圧リセット回路１１は、電源投入を検知してリセ
ット信号を出力する電源投入リセット回路部と、電源電
圧が所定の電圧まで低下したことを検知してリセット信
号を出力する電源低電圧リセット回路部とよりなり、い
ずれかの回路部からリセット信号PRESETが出力される
と、これをＯＲ回路１３の一方の入力端子を介してマイ
コン部１４に供給するとともに、ＯＲ回路１６を介して
フラグレジスタ１５のリセット端子にも供給される。
【００１６】ウオッチドッグタイマリセット回路１２
は、マイコン部１４内に設けられているウオッチドッグ
タイマから、マイコン部の暴走を検知したときに出力さ
れる、ウオッチドッグ検出用信号WDT INが供給されたと
きに、これに応じてリセット信号WDTRESETを出力し、Ｏ
Ｒ回路１３の他方の入力端子を介してマイコン部１４に
供給するとともに、フラグレジスタ１５のセット端子に
供給される。
は、マイコン部１４内に設けられているウオッチドッグ
タイマから、マイコン部の暴走を検知したときに出力さ
れる、ウオッチドッグ検出用信号WDT INが供給されたと
きに、これに応じてリセット信号WDTRESETを出力し、Ｏ
Ｒ回路１３の他方の入力端子を介してマイコン部１４に
供給するとともに、フラグレジスタ１５のセット端子に
供給される。
【００１７】マイコン部１４の暴走によりウオッチドッ
グ検出信号WDT INがマイコン部１４から出力されると、
ウオッチドッグタイマリセット回路１２からの出力WDTR
ESETがフラグレジスタ１５のセット端子に供給され、ウ
オッチドッグタイマのリセット信号WDT ONが発生され
る。このリセット信号WDT ONがマイコン部１４に供給さ
れて図示しないウオッチドッグタイマがリセットされ
る。
グ検出信号WDT INがマイコン部１４から出力されると、
ウオッチドッグタイマリセット回路１２からの出力WDTR
ESETがフラグレジスタ１５のセット端子に供給され、ウ
オッチドッグタイマのリセット信号WDT ONが発生され
る。このリセット信号WDT ONがマイコン部１４に供給さ
れて図示しないウオッチドッグタイマがリセットされ
る。
【００１８】リセット信号WDT ONが供給されてウオッチ
ドッグタイマがリセットされると、マイコン部１４から
はリセット信号RESETが出力されて、ＯＲ回路１６を介
してフラグレジスタ１５のリセット端子に供給され、こ
のフラグレジスタ１５が再びリセットされる。
ドッグタイマがリセットされると、マイコン部１４から
はリセット信号RESETが出力されて、ＯＲ回路１６を介
してフラグレジスタ１５のリセット端子に供給され、こ
のフラグレジスタ１５が再びリセットされる。
【００１９】以下、図２を参照して、図１の実施の形態
の動作の説明を行う。
の動作の説明を行う。
【００２０】まず、電源が投入されると、これが電源投
入（パワーオン）リセット回路／電源低電圧リセット回
路１１により検知されて、リセット信号がＯＲ回路１３
を介して初期化信号INITとしてマイコン部１４に供給さ
れるとともに、ＯＲ回路１６を介してフラグレジスタ１
５のリセット端子に供給される。この初期化信号INITに
より図２のフローにおける初期化が開始される。
入（パワーオン）リセット回路／電源低電圧リセット回
路１１により検知されて、リセット信号がＯＲ回路１３
を介して初期化信号INITとしてマイコン部１４に供給さ
れるとともに、ＯＲ回路１６を介してフラグレジスタ１
５のリセット端子に供給される。この初期化信号INITに
より図２のフローにおける初期化が開始される。
【００２１】初期化信号INITによりフラグレジスタ１５
がリセットされると、ウオッチドッグタイマリセット信
号WDT ONがLOWとなる。マイコン部１４は、最初のステ
ップＳ１において、このウオッチドッグタイマリセット
信号WDT ONがLOWかHIGH化をチェックする。
がリセットされると、ウオッチドッグタイマリセット信
号WDT ONがLOWとなる。マイコン部１４は、最初のステ
ップＳ１において、このウオッチドッグタイマリセット
信号WDT ONがLOWかHIGH化をチェックする。
【００２２】この場合、ウオッチドッグタイマリセット
信号WDT ONがLOWとなっており、処理は次にステップＳ
２に進んで、マイコン部１４は初期化信号INITを受け入
れ、これに応じて内部記憶回路のＲＡＭ又はレジスタの
データをクリヤするとともに、次のステップＳ３におい
てレジスタデータの設定を行う。なお、この内部記憶回
路のクリヤ、即ち初期化はソフト的に行っても、或いは
ハード的に初期化回路を用いて行ってもどちらでも良い
ことは勿論である。
信号WDT ONがLOWとなっており、処理は次にステップＳ
２に進んで、マイコン部１４は初期化信号INITを受け入
れ、これに応じて内部記憶回路のＲＡＭ又はレジスタの
データをクリヤするとともに、次のステップＳ３におい
てレジスタデータの設定を行う。なお、この内部記憶回
路のクリヤ、即ち初期化はソフト的に行っても、或いは
ハード的に初期化回路を用いて行ってもどちらでも良い
ことは勿論である。
【００２３】その後、ステップＳ４に移行して、所定の
アプリケーションの処理ルーチンに移り、同時にソフト
異常検知回路であるウオッチドッグタイマをスタートさ
せ、ウオッチドッグ検出用信号WDT INが生成されて、こ
れがウオッチドッグタイマリセット回路１２に供給され
る。
アプリケーションの処理ルーチンに移り、同時にソフト
異常検知回路であるウオッチドッグタイマをスタートさ
せ、ウオッチドッグ検出用信号WDT INが生成されて、こ
れがウオッチドッグタイマリセット回路１２に供給され
る。
【００２４】電源投入後、何らかの原因で電源電圧が所
定値を下回ると、電源投入リセット／電源低電圧リセッ
ト回路１１の電源低電圧検知部がこれを検知し、電源投
入時と同様にマイコン部１４に対して初期化信号INITが
供給される。この場合の動作は電源投入時と全く同じで
ある。
定値を下回ると、電源投入リセット／電源低電圧リセッ
ト回路１１の電源低電圧検知部がこれを検知し、電源投
入時と同様にマイコン部１４に対して初期化信号INITが
供給される。この場合の動作は電源投入時と全く同じで
ある。
【００２５】また、電源投入後のマイコン部１４の動作
中に何らかの原因でマイコン部１４のソフトシーケンス
が暴走した場合には、内蔵されているウオッチドッグタ
イマがこの暴走を検出し、ウオッチドッグタイマからマ
イコン部１４を初期化するための信号がウオッチドッグ
検出用信号WDT INに乗せてウオッチドッグタイマリセッ
ト回路１２に送られる。
中に何らかの原因でマイコン部１４のソフトシーケンス
が暴走した場合には、内蔵されているウオッチドッグタ
イマがこの暴走を検出し、ウオッチドッグタイマからマ
イコン部１４を初期化するための信号がウオッチドッグ
検出用信号WDT INに乗せてウオッチドッグタイマリセッ
ト回路１２に送られる。
【００２６】この結果、ウオッチドッグタイマリセット
回路１２からはウオッチドッグタイマリセット信号WDTR
ESETが出力され、このリセット信号WDTRESETにより図２
のフローがスタートする。
回路１２からはウオッチドッグタイマリセット信号WDTR
ESETが出力され、このリセット信号WDTRESETにより図２
のフローがスタートする。
【００２７】最初に、リセット信号WDTRESETによりフラ
グレジスタ１５がセットされ、ウオッチドッグタイマリ
セットのためのフラグWDT ONがHIGH状態となる。
グレジスタ１５がセットされ、ウオッチドッグタイマリ
セットのためのフラグWDT ONがHIGH状態となる。
【００２８】この状態で、ステップＳ１において、マイ
コン部１４はこのフラグWDT ONをリードし、そのレベル
がHIGHかLOWかをチェックする。
コン部１４はこのフラグWDT ONをリードし、そのレベル
がHIGHかLOWかをチェックする。
【００２９】この状態では、マイコン部１４にはそのリ
セット端子に初期化信号INITが供給されているが、フラ
グWDT ONがHIGH状態であるため、マイコン部１４の内部
記憶回路のＲＡＭ或いはレジスタなどの初期化は行われ
ない。
セット端子に初期化信号INITが供給されているが、フラ
グWDT ONがHIGH状態であるため、マイコン部１４の内部
記憶回路のＲＡＭ或いはレジスタなどの初期化は行われ
ない。
【００３０】この場合、フラグWDT ONがHIGH状態となっ
ているから、処理はステップＳ５に移行し、フラグレジ
スタ１５をクリアする為の信号RESETがマイコン部１４
から出力される。
ているから、処理はステップＳ５に移行し、フラグレジ
スタ１５をクリアする為の信号RESETがマイコン部１４
から出力される。
【００３１】このクリア信号RESETはＯＲ回路１６を介
してフラグレジスタ１５のリセット端子に供給され、フ
ラグWDT ONがLOW状態に戻る。
してフラグレジスタ１５のリセット端子に供給され、フ
ラグWDT ONがLOW状態に戻る。
【００３２】その後、ステップＳ４に移行して、所定の
アプリケーションの処理ルーチンに移り、同時にソフト
異常検知回路であるウオッチドッグタイマをスタートさ
せ、ウオッチドッグ検出用信号WDT INが生成されて、こ
れがウオッチドッグタイマリセット回路１２に供給され
る。
アプリケーションの処理ルーチンに移り、同時にソフト
異常検知回路であるウオッチドッグタイマをスタートさ
せ、ウオッチドッグ検出用信号WDT INが生成されて、こ
れがウオッチドッグタイマリセット回路１２に供給され
る。
【００３３】このように、この実施の形態によれば、ウ
オッチドッグタイマリセット回路１２からリセット信号
WDTRESETが出力されたときは、マイコン部１４の内部記
憶回路のＲＡＭ或いはレジスタなどが初期化されないの
で、マイコン部１４の暴走が起こったとしても必要なデ
ータが失われることが無くなる。
オッチドッグタイマリセット回路１２からリセット信号
WDTRESETが出力されたときは、マイコン部１４の内部記
憶回路のＲＡＭ或いはレジスタなどが初期化されないの
で、マイコン部１４の暴走が起こったとしても必要なデ
ータが失われることが無くなる。
【００３４】
【発明の効果】以上詳述したようにこの発明によれば、
マイコンの暴走によるリセットのときには内部記憶装置
の初期化を行わず、電源投入、電源電圧低下などのとき
のみ内部記憶装置の初期化を行うように構成したので、
重要なデータが不用意に消去されないようにした半導体
装置を提供することが出来る。
マイコンの暴走によるリセットのときには内部記憶装置
の初期化を行わず、電源投入、電源電圧低下などのとき
のみ内部記憶装置の初期化を行うように構成したので、
重要なデータが不用意に消去されないようにした半導体
装置を提供することが出来る。
【図１】この発明の一実施の形態の回路構成を示すブロ
ック図。
ック図。
【図２】図１の実施の形態の動作を説明する為のフロー
チャート。
チャート。
【図３】従来のマイコンリセット回路の構成を示すブロ
ック図。
ック図。
１１…電源投入リセット／電源低電圧リセット回路。 １２…ウオッチドッグタイマリセット回路。 １３、１６…ＯＲ回路。 １４…マイコン部。 １５…フラグレジスタ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/822 Ｆターム(参考） 5B042 GA13 GA33 GB08 JJ13 JJ21 KK02 LA20 5B054 BB05 CC02 CC07 5B062 AA08 HH08 HH09 5F038 BH19 CD02 DF04 DF05 DF07 DT08 DT18 EZ20
Claims (10)
- 【請求項１】 電源投入又は電源投入後の電源電圧低下
を検出して第１のリセット信号を発生する電源応答リセ
ット回路と、 この電源応答リセット回路からの前記第１のリセット信
号に応答してリセットされるとともに、そのソフトシー
ケンスの異常を検知するソフト異常検知回路を内蔵する
マイコンと、 前記ソフト異常検知回路からの検知信号に応答して第２
のリセット信号を発生するソフト異常リセット回路と、 前記第１のリセット信号が出力されたときは、前記マイ
コンのリセットを行うとともに前記第２のリセット信号
の発生を示すフラグをセットし、第２のリセット信号が
出力されたときは、前記マイコンのリセットを禁止する
リセット制御回路と、 を具備することを特徴とする半導体装置。 - 【請求項２】 前記リセット制御回路は、前記フラグを
記憶するレジスタを含むことを特徴とする請求項１に記
載の半導体装置。 - 【請求項３】 前記マイコンは、前記フラグがセットさ
れた状態で前記第２のリセット信号が供給されたとき
は、その内部記憶装置の初期化を禁止する機能を有する
ことを特徴とする請求項１又は２に記載の半導体装置。 - 【請求項４】 前記ソフト異常検知回路はウオッチドッ
グタイマを含むことを特徴とする請求項３に記載の半導
体装置。 - 【請求項５】 前記マイコンは自動車に搭載され、前記
内部記憶装置は前記自動車のトリップメータの積算走行
距離を記憶するためのＲＡＭ又はレジスタを含むことを
特徴とする請求項３に記載の半導体装置。 - 【請求項６】 前記マイコンは自動車に搭載され、前記
内部記憶装置は前記自動車のアナログ表示式メータの表
示内容をデジタル量として記憶するためのＲＡＭ又はレ
ジスタを含むことを特徴とする請求項３に記載の半導体
装置。 - 【請求項７】 電源投入又は電源投入後の電源電圧低下
を検出して第１のリセット信号を発生する電源応答リセ
ット回路と、 この電源応答リセット回路からの前記第１のリセット信
号に応答してリセットされるとともに、ウオッチドッグ
タイマ回路を内蔵するマイコンと、 前記ウオッチドッグタイマ回路からのウオッチドッグ検
出信号に応答して第２のリセット信号を出力するウオッ
チドッグタイマリセット回路と、 前記第１のリセット信号が出力されたときは、前記マイ
コンのリセットを行うとともに前記第２のリセット信号
の発生を示すフラグをセットするリセット制御回路とを
具備し、 このリセット制御回路は、 前記第１のリセット信号が一方の入力端に供給され、前
記第２のリセット信号が他方の入力端に供給されるＯＲ
回路と、 前記第１のリセット信号が出力されたときにリセットさ
れるとともに、前記第２のリセット信号が出力されたと
きにセットされるレジスタと、 前記ＯＲ回路の出力信号および前記レジスタの出力信号
を前記マイコンに供給する手段と、 を具備することを特徴とする半導体装置。 - 【請求項８】 前記マイコンは、前記レジスタがリセッ
トされた状態で前記第２のリセット信号が供給されたと
きは、その内部記憶装置の初期化を行わずに前記ウオッ
チドックタイマのリセットを行う機能を有することを特
徴とする請求項７に記載の半導体装置。 - 【請求項９】 前記マイコンは自動車に搭載され、前記
内部記憶装置は前記自動車のトリップメータの積算走行
距離を記憶するためのＲＡＭ又はレジスタを含むことを
特徴とする請求項８に記載の半導体装置。 - 【請求項１０】 前記マイコンは自動車に搭載され、前
記内部記憶装置は前記自動車のアナログ表示式メータの
表示内容をデジタル量として記憶するためのＲＡＭ又は
レジスタを含むことを特徴とする請求項８に記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000289525A JP2002099357A (ja) | 2000-09-22 | 2000-09-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000289525A JP2002099357A (ja) | 2000-09-22 | 2000-09-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002099357A true JP2002099357A (ja) | 2002-04-05 |
Family
ID=18772906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000289525A Abandoned JP2002099357A (ja) | 2000-09-22 | 2000-09-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002099357A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7065434B2 (en) | 2002-11-28 | 2006-06-20 | Shimano, Inc. | Bicycle electronic control device with a reset function |
| JP2009104495A (ja) * | 2007-10-25 | 2009-05-14 | Meidensha Corp | リセット信号監視回路 |
| WO2011016115A1 (ja) * | 2009-08-04 | 2011-02-10 | 富士通株式会社 | リセット方法及び監視装置 |
| JP2014109869A (ja) * | 2012-11-30 | 2014-06-12 | Toyota Motor Corp | 情報処理装置 |
| EP3051381A3 (en) * | 2015-01-11 | 2016-11-02 | Storeone Ltd. | Method of controlling volatile memory and system thereof |
-
2000
- 2000-09-22 JP JP2000289525A patent/JP2002099357A/ja not_active Abandoned
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7065434B2 (en) | 2002-11-28 | 2006-06-20 | Shimano, Inc. | Bicycle electronic control device with a reset function |
| JP2009104495A (ja) * | 2007-10-25 | 2009-05-14 | Meidensha Corp | リセット信号監視回路 |
| WO2011016115A1 (ja) * | 2009-08-04 | 2011-02-10 | 富士通株式会社 | リセット方法及び監視装置 |
| CN102483713A (zh) * | 2009-08-04 | 2012-05-30 | 富士通株式会社 | 复位方法以及监视装置 |
| US8595552B2 (en) | 2009-08-04 | 2013-11-26 | Fujitsu Limited | Reset method and monitoring apparatus |
| JP5418597B2 (ja) * | 2009-08-04 | 2014-02-19 | 富士通株式会社 | リセット方法及び監視装置 |
| JP2014109869A (ja) * | 2012-11-30 | 2014-06-12 | Toyota Motor Corp | 情報処理装置 |
| EP3051381A3 (en) * | 2015-01-11 | 2016-11-02 | Storeone Ltd. | Method of controlling volatile memory and system thereof |
| US9563381B2 (en) | 2015-01-11 | 2017-02-07 | Storone Ltd. | Method of controlling volatile memory and system thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6622254B1 (en) | Method of automatically overclocking central processing units | |
| US6883075B2 (en) | Microcontroller having embedded non-volatile memory with read protection | |
| US5587866A (en) | Power-on reset circuit | |
| JP2002099357A (ja) | 半導体装置 | |
| JPH0561724A (ja) | 初期化情報再設定方式 | |
| KR870011521A (ko) | 컴퓨터를 사용한 엔진제어시스템의 데이터 보호장치 | |
| US6631467B1 (en) | Microcomputer timing control circuit provided with internal reset signal generator triggered by external reset signal | |
| JP2967219B2 (ja) | ディジタル・コンピュータの外部電源瞬断対処装置 | |
| JPH0527875A (ja) | 電子機器 | |
| JPH10111739A (ja) | デジタル回路制御装置 | |
| JP3389792B2 (ja) | 電気機器 | |
| JPH05276560A (ja) | 給湯器のリモコンにおける瞬停時のデータ記憶方法 | |
| JPH09213088A (ja) | エンジン制御装置 | |
| JP2000056984A (ja) | メモリ内蔵マイクロコンピュータ及びマイクロコンピュータのリセット方法 | |
| JP3224177B2 (ja) | 電源オンオフ制御回路 | |
| JPS5850409Y2 (ja) | 情報処理装置 | |
| JP2892208B2 (ja) | メモリバックアップ回路 | |
| JP3178129B2 (ja) | メモリバックアップ保護装置 | |
| JP3281113B2 (ja) | マイコンシステムの異常検出回路 | |
| JPH066627Y2 (ja) | センサの瞬時停電時の誤動作防止回路 | |
| JP3571132B2 (ja) | 制御回路 | |
| JP4194247B2 (ja) | マイクロコンピュータ | |
| KR100407569B1 (ko) | 발진제어기능을구비한발진회로 | |
| JPH01217511A (ja) | 割込み回路 | |
| JP2000181510A (ja) | プログラマブルコントローラのバックアップデータ保護方法及びプログラマブルコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20050104 |