JPS58139225A - 停電記憶回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は停電記憶回路に関し、その目、的とするとζろ
唸復電時にメモリ装置の特定部分の内容をチェックせず
とも前記メモリ装置の内容が有効か否かを判定できるも
のを提供することにある。

商用電源よシミ源を供給される機器において、停電の発
生時に対してもそれ以前に記憶したデータを失いたくな
い場合がしばしば発生する０例えば電子レンジコントロ
ーラにおいては、ユーザが設定した調理手順などがこれ
に該轟する。このような要求に対して、何らかの方法を
用いて停電中り二 もそのデータが消失しないようｉると共に、復電後にそ
れが停電からの復帰かあるいは始めてｔ源が投入された
のか〔この場合のメモリ装置の内容は無意味〕を判断で
きねばならない。

従来で社、低消費電力の半導体メ毫りと電池とを組合わ
せ、このメ毫すの特定の部分に書かれているデータを電
源投入時〔らるい嬬停電からの復電時〕に検査してメモ
リの他の部分に書かれているデータが有効か無効かの判
定が行われている。

しかし、このような場合には電池の電圧が低下してメ４
９の内容が無効となった後に電源が投入された場合に社
、メモリの前記特定の部分のデータが有効な状縣のまま
残っていたり、あるいは偶然に有効な状態となってしま
う可能性があり、完全なものと拡云いにくいものであっ
て、メモリの内容を基に動作する制御回路が誤動作する
可能性がある。

そこで本発明線、メ毛す装置に商用電源よりそれぞれ電
源電圧を印加するよう構成すると共に。

通常動作時に前記商用電源から電荷が供給され停電時に
前記メモリ装置に電源電圧を印加する素ｉを設け、この
素子と並列に抵抗とコンデン↑の、！ＩＩ列回路を接続
し、前記抵抗とコンデンサとの接続点の電位を停電記憶
情報として、この停電記憶情報からメモリ装置の内容が
有効が無効かを判定し。

復電前にメモリ装置のバックアップが内容保障電圧を下
回ったことを復電時に判別できるようにし九ものであっ
て、以下本発明の一実施例を図面に基づいて説明する。

（１）は商用電源、（２）は電□源装置で、商用電源０
）の電圧を低圧直流電圧に変換すると共に電源投入時と
復電時にリセット、信号を出力する。　０１）は前記低
圧直流電圧が印加された低圧電源ライン、１４１ａ前記
リセット信号が印加されるリセット−フィンであるｍａ
ｉｌメモリ装置で％電源回路線ダイオード＋８１を介し
て前記低圧電源フィン（３）に接続されている。（１１
はメモリ装ｆｌ　ｆｉ＋の内容を基に動作する制御回路
で、電源回路は前記低圧電源ラインＯ）に直結されてい
る。（８）はダイオード（６）のメモリ装！ｉ＋Ｉｌ側
の一端と基準電位ＩＩＩとの間に介装されたコンデンサ
、（至）紘このコンデン＋（８）と並列接続され九抵抗
、−〇とコンデンｔ６ｓとの直列回路、錦は前記抵抗（
ＩＩ）とコンデンサＨ１との接続点■の電位〔停電記憶
情報〕をチェックする電圧検出回路である。

商用電源θ）が電源装置（２）に印加されている状態で
は、低圧電源ツインφ）に動作に必要な電圧が印加され
ておシ、メモリ装置（ｉ）の電源ツインｌ１４にもダイ
オード（−１を介して動作に必要な電圧が印加されてい
る。また前記コンデン＋（８）も電−ラインＩの電圧ま
で充電されている。そして、商用電源（１）の停電が発
生すると、低圧電源ライン（３）の電圧は速やかに低下
して制御回路（７１唸動作を停止するが、メモリ装置（
６）はコンデン＋１８１によってバックアップされて書
込まれたデータが保持される。この時、コンデンサ轢は
抵抗帆）を介して電源フィンＩの電圧まで充電されてい
る。　　　　　　　　　　　　　　　１その後、商用電
源０）が復電すると、低圧Ｗ源フィン０）は直ちに通常
の動作電圧となり、またリセット・ライン（４）にはリ
セット信号が出力され、制御回路、（１）はこのリセッ
ト信号を受けて初期値化を実行する。この時、゛低圧電
源ライン（支）が直ちに通常の動作電圧となっても、前
記接続点■の□電位はコン乞ン号躾が抵抗（１１１を介
して電゛源う°インｌ１４に接続されているため、゛コ
ンデンサα２と抵抗Ｈで決まる時定数で変化する。′リ
セッ）信号による制御回路（マ１の前記初・期値化の際
に、前記電圧検出回路ＩＩに°よってこの接続点■の電
位をチェックし、接続点■の電位゛がメモ゛り装＊　１
５＋の内容保障電圧を上回っていればメモリ装装置（１
）゛のデータ社有効と判定され、制御回路＝（）１はメ
゛モリ装置（６）に゛書き込まれている“内容に基づい
て継゛続動作し、データが無効と判定された場合に紘メ
モリ装ｆｉ！　（５１の内容゛を使用せずにゾログツ□
ムの最初からの動作を実行する。なお。

この判定に要する時間はコンデンサ＄５〜と抵抗（１１
）で決まる時定数よりも十分短かくなるよう構成されヤ
ｉ）、接続点■の電位は商用電源（υが復電する直前の
電源ツイン−のレベルにほぼ等しいため、これを用いて
前述のよ１うにメモリ装置の内容が正しく保存されてい
るか否かの判定を行うことができる。

第２図社停電時間と電源フィンも４の関係を示す。

第１図ωのように低圧電源ツイン（３）の電位が時刻Ｔ
１に停電すると、電源ツイン−４はコンデンサ（３）の
電荷が放電して第２図−のように低下を始めるが、電源
フィン拳４の電位がメモリ装置（６）の内容保障電圧Ｖ
を下回るよりも前の時刻Ｔ、に低圧電源ライ・ンΦ）が
復電すると、制御回路（１）は電圧検出回路（Ｌｌを介
してメ屹す装置（６）の内容が有効である旨の指示を受
ける。ｔた、低圧電源フィン（枠の復電が第２図り的の
ように電源ラインｅ４の電位が前記内容保障電圧Ｖを下
回った後の時刻Ｔ、の場合には、無効である旨の指示を
受けるｍ　（ｔｔ）（ｔｓ）はリセット信号が出て電圧
検出回路・５ｆＩＣよって接続点ａ）の電位が判定され
るタイミングである。・ 以上説明のように本発明の停電記憶回路によると、メモ
リ装置の特定部分の内容をチ、ニックしてメモリ装置の
内容が有効である−２＞−否かを判定をするものでなく
、停電時にメそり装置をパツクアツデする電源回路に並
列接続された抵抗とユンデン号との直列回路の接続点の
電位からこれを判定するため、メモリ装置の内容が破壊
されたにもかかわらず前記特定部分の内容が有効を指示
するように偶然に一ツトされた場合でも、従来のような
制御装置Ｏ誤動作を防止できる。また、前述のように判
定Ｋａメモリ装置の特定部分を使用しないため、メモリ
装置の容量を無駄なく使用できる％Ｏである。

【図面の簡単な説明】

第１図は本発明の停電記憶回路の一実施例の構成図、第
２図ω■とωのは第１図の要部波形図である。 α）−商用電源、＠・−電源装置、＠−低圧電源ツイン
、１４）・−リセット拳ライン、（６）・・・メ＠！装
置。 （１）・−制御回路、（８）・・・コンデン号〔素子〕
、■・−直列回路、（１１）−抵抗、（ｓ−マンーンサ
、輌・−電圧検出回路、ψ−接続点 代理人　　森　本　義　弘

Claims (1)

【特許請求の範囲】
1. ｔ　メモリ装置に商用電源より電源電圧を印加するよう
   構成すると共に、通常動作時に前記商用電源から電荷が
   供給され停電時に前記メモリ装置に電源電圧を印加する
   素子を設け、この素子と並列に抵抗とコンデンサの直列
   回路を接続し、前記抵抗とコンデンサとの接続点の電位
   を停電記憶情報とした停電わ憶回路。