JP2592084B2 - 料金収受システムにおけるデータ処理機 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、有料道路等の料金収受システムに適用され
るデータ処理機に関し、特に停電等の電圧異常に対する
対処手段の改良に関する。

［従来の技術］ 一般に有料道路等の料金収受システムにおいては、領
収書の発行，料金の計算，取扱い情報の累計記憶、更に
は車両検知装置からの通行車両情報を受信し、それを累
計記憶するためのデータ処理機が用いられる。

このデータ処理機は、料金収受システムの中にあっ
て、料金徴収員の徴収明細状況を記録する上で最も重要
な機械であり、最近では大容量半導体メモリ，半導体集
積回路素子，マイクロプロセッサ等により構成されたも
のが多い。かかるデータ処理機は通常の場合、直流電源
回路を内蔵しており、停電時におけるメモリ保持及び車
両検知装置からの通行車両情報の受信を行なうための無
停電電源を合せ持っている。また商用電源に瞬時停電を
含む停電が発生した場合のメモリ内容の消失及びマイク
ロプロセッサの誤動作防止のための停電検知，メモリプ
ロテクト機能を有している。

このような停電発生によるマイクロプロッセサを含む
回路部の誤動作防止手段として、従来は第３図，第４図
に示すような構成の回路が用いられていた。

即ち、データ処理機（不図示）は、供給される商用電
源ｅを受電し、それを変圧器１にて必要な電圧に変圧
し、これを停電圧回路11,無停電電源回路12および整流
回路２に供給する。

定電圧回路11は変圧器１から供給される交流電源を、
後述する割込み制御回路5,マイクロプロセッサ8,周辺回
路10にとって必要な直流の安定化電源Vccに変換し、上
記の各回路に供給する。無停電電源回路12は、変圧器１
からの交流電源を受電し、通常時はその電源にて内蔵の
電池充電回路（不図示）を通じ電池（不図示）を充電す
るとともに、後述する電圧検知回路3,再トリガ単安定マ
ルチバイブレータ4,タイマ回路6,メモリプロテクト回路
７に安定化電源VBTを供給する。

整流回路２は、データ処理機（不図示）が停電検知を
行なうために必要な、商用電源状態の監視用電源を生成
するものであり、変圧器１からの交流電源S1を全波整流
し、後続の電圧検知回路３に全波整流電源S2を送ってい
る。なお停電時においては、電池放電回路（不図示）を
通じて安定化された電池電源をこれらの回路に無停電で
供給する。

さて、電圧検知回路３は常に整流回路２からの全波整
流された出力電圧S2の電圧レベルを監視しており、第４
図に示すようにその電圧S2が基準電圧Ｅ（AC100V換算で
例えばAC85V）以上にある間は、再トリガ単安定マルチ
バイブレータ４に「Ｈレベル信号S3」を送り、基準電圧
Ｅ以下のときには「Ｌレベル信号S3」を送る。

再トリガ単安定マルチバイブレータ４は、電圧検知回
路３からの矩形波パルス状のＨレベル/Lレベル信号S3の
立上がりエッジ１回あたり、一定時間Ｔ（例えば20ms）
だけ出力信号S4を「Ｈレベル」に保持し、後続の割込み
制御回路５およびタめマ回路６に送出する。ここで一定
時間Ｔの設定値は、商用電源ｅの周波数および定電圧回
路11の保持時間と密接な関係がある。すなわち一定時間
Ｔは瞬時停電検知時間であり、少なくともその間は定電
圧回路11の電圧保持時間以内であり、かつ電源周波数の
0.54サイクル以上でなければならない。また一定時間Ｔ
以内に電圧検知回路３からの出力信号S3の立上がりエッ
ジが無ければ、上記信号S4は「Ｌレベル」になる。

さて、再トリガ単安定マルチバイブレータ４からの出
力信号S4を受信する割込み制御回路５は、受信信号S4が
「Ｈレベル」である間、マイクロプロセッサ８に供給す
る電割込み信号S5を「Ｌレベル（割込み無効）」にし、
受信信号S4が「Ｌレベル」にある間、上記停電割込み信
号S5を「Ｈレベル（割込み有効）」にする。マイクロプ
ロセッサ８は、停電割込み信号S5が「Ｈレベル」になる
と、プログラム内容の半導体メモリ９への書込等、停電
割込み処理を行ない、停電割込み信号S5が次に「Ｌレベ
ル」になるまで、動作を停止する。

一方タイマ回路６は、再トリガ単安定マルチバイブレ
ータ４からの出力信号S4の立下りエッジによりタイマ
（不図示）を起動する。そして一定時刻t1経過後におい
て再トリガ単安定マルチバイブレータ４の出力信号S4が
「Ｌレベル」であれば「Ｈレベル」となり、再トリガ単
安定マルチバイブレータ４の出力信号S4が「Ｈレベル」
になってから一定時間t2だけ経過した時点において「Ｌ
レベル」となるメモリプロテクト信号S6をメモリプロテ
クト回路７に出力する。

ここでメモリプロテクト回路７は、メモリプロテクト
信号S6が「Ｈレベル」にある間、後続の半導体メモリ9,
マイクロプロセッサ８および周辺回路10にリセット信号
S7を「Ｈレベル」にして出力する。

リセット信号S7が「Ｈレベル」になっている間、半導
体メモリ９はマイクロプロセッサ８および周辺回路10に
よりメモリ内容が書き換えられないようにチップセレク
ト端子（不図示）を無効にする。

またマイクロプロセッサ８および周辺回路10は、リセ
ット端子（不図示）が有効になり、内部のレジスタ（不
図示）等がクリアされ、動作停止する。

ここでタイマ回路６の一定時間t1は、マイクロプロセ
ッサ８の停電割込み処理時間より長い時間であり、一定
時間t2は停電割込み信号S5が無効になってから、マイク
ロプロセッサ８等が再起動するまでのセットアップ時間
を満足させるものである。

Vcc異常検知回路13は定電圧回路11の出力電圧Vccの波
形S11を常時監視しており、電圧波形S11の電圧レベルが
マイクロプロセッサ8,周辺回路10の動作可能電圧範囲
（Ａレベル〜Ｂレベルの範囲）の下限値（Ｂレベル）よ
り低下すると、マイクロプロセッサ8,周辺回路10,半導
体メモリ９にリセット信号S13を「Ｈレベル」にし出力
するものである。このリセット信号S13が「Ｈレベル」
になっている時間Txだけ、マイクロプロセッサ8,周辺回
路10,半導体メモリ９は、前述のメモリプロテクト回路
７からのリセット信号S7が「Ｈレベル」であるときと同
様の状態になる。

［発明が解決しようとする課題］ 商用電源ｅの電圧が例えばAC60V付近となり、一定時
間にわたりデータ処理機に供給された場合、定電圧回路
11はマイクロプロセッサ8,周辺回路10,割込み制御回路
５への安定な電源供給が維持できなくなる。つまり上記
回路部の動作可能電圧以下の不安定な電圧を供給してし
まう。このためマイクロプロセッサ8,周辺回路10,割込
み制御回路５は、Vcc異常検知回路13およびメモリプロ
テククト回路７からのリセット信号S13およびS7に対す
る正常な対応（前述）が不可能になる。したがってその
間のマイクロプロセッサ8,周辺回路10の動作は不定とな
り、データ処理機の動きも保証できなくなる。商用電源
ｅに瞬時停電が発生した場合においても同様の事態が生
じる。すなわち瞬時停電に対する定電圧回路11の応答が
遅いため、出力電圧Vccが0Vに下がりきらず、そのまま
正常電圧に回復するためである。

そこで本発明は、瞬時停電あるいは異常電圧低下が起
こった場合、制御回路系の定電圧回路の出力電圧が必ず
一旦0Vに下がり、電源電圧のふらつきに起因する制御回
路系の誤動作を防止でき、安定な動作が期待できる料金
収受システムにおけるデータ処理機を提供することを目
的とする。

［課題を解決するための手段］ 上記課題を解決し目的を達成するために、本発明の料
金収受システムにおけるデータ処理機は、以下のように
構成されている。

商用電源の電圧を監視し、上記電圧が正常であるか異
常であるかを検知する電圧検知手段と、この電圧検知手
段により、前記商用電源電圧の異常が設定時間以上に亘
って継続的に検知されたとき低レベル信号を送出し、前
記商用電源の電圧が正常状態に回復したとき高レベル信
号を送出する如く設けられた再トリガ単安定マルチバイ
ブレータと、この再トリガ単安定マルチバイブレータの
出力信号の立下りで始動し、設定された一定時間に亘っ
て低レベル信号を送出するタイマ回路と、このタイマ回
路から出力される低レベル信号と前記再トリガ単安定マ
ルチバイブレータから出力される低レベル信号の少くと
も一方が与えられている期間だけオフとなり、当該オフ
期間中は制御回路系におけ低電圧回路への電源供給を遮
断するスイッチ手段と、を備えている。

［作用］ 上記手段を講じたことにより次のような作用を呈す
る。すなわち商用電源の電圧異常低下中にはマイクロプ
ロセッサ，周辺回路，割込み制御回路等が完全に動作停
止するので、上記電圧低下中において誤動作を生じるこ
とがなく、安定な動作が期待できることになる。

［実施例］ 第１図は本発明の一実施例のブロック図、第２図はそ
の動作タイミングを示す波形図である。

第１図において、符号１〜13は第３図に示した従来の
ものと同じである。したがってここでは説明を省略す
る。

14,15,16が本発明の特徴的な回路部分である。すなわ
ち商用電源ｅに瞬時停電が発生した場合においても、定
電圧回路11の出力電圧Vccが確実に0Vに低下する様に、
タイマ回路14で設定された一定時間だけNAND回路15を通
じてスイッチ16をオフにするものである。NAND回路15
は、再トリガ単安定マルチバイブレータ４の出力信号S4
と上記タイマ回路14の出力信号S14の二つの信号を入力
し、いずれか一方の信号または双方の信号が「Ｌレベ
ル」である間、「Ｈレベル」の信号を送出するものであ
る。また、スイッチ16はNAND回路15からの出力信号S15
が「Ｈレベル」である間、オフするスイッチであり、変
圧器１からの交流電源を定電圧回路11に供給しないよう
に遮断するものである。

ここで商用電源ｅの停電／復電に対する本実施例の停
電／復電検知動作について、第２図を適時参照しながら
説明する。

第１図において、商用電源ｅが電圧検知回路３の基準
電圧Ｅ以下（例えばAC85V以下）に低下し、その状態が
再トリガ単安定マルチバイブレータ４の設定時間Ｔ（例
えば20ms）以上継続すると、再トリガ単安定マルチバイ
ブレータ４の出力信号S4が「ＨレベルからＬレベル」に
変化する。この変化による５〜10の回路の動きは従来例
と同じであるので説明は省略する。

ここでタイマ回路14は、再トリガ単安定マルチバイブ
レータ４の出力信号S4の立下がりで一定時間（定電圧回
路11の出力波形S11が0vに低下するのに必要な時間以
上、例えば５秒間）だけ出力信号S14を「Ｌレベル」に
し、NAND回路15の一方の入力端子に出力する。また再ト
リガ単安定マルチバイブレータ４の出力信号S4は、NAND
回路15の他方の入力端子に入力しているので、NAND回路
15の出力信号S15は、二つの入力信号S4,S14のいずれか
の中、一つでも「Ｌレベル」になると、その間「Ｈレベ
ル」となる。

さてスイッチ16は、NAND回路15からの信号S15が「Ｈ
レベル」にある間オフとなり、変圧器１から出力される
交流電源が定電圧回路11に供給されるのを遮断する。こ
のため商用電源ｅに瞬時停電（例えば20ms以上の異常電
圧低下を含む比較的短い停電）および長い停電（異常電
圧低下を含む長い停電）が発生した場合、タイマ回路1
4,NAND回路15,スイッチ16からなる停電検知回路により
電源が回復するまでの間、一定時間（例えば５秒）以上
にわたり定電圧回路11への電源供給を遮断する。したが
って同回路11の出力電圧波形S11は必ず0Vになり、不安
定な出力電圧波形S11が長い時間にわたってマイクロプ
ロセッサ8,周辺回路10,割込み制御回路６に供給される
おそれが無い。

ただし定電圧回路11はスイッチ16がオフすることによ
り入力電源は遮断されるが、内蔵のコンデンサ（不図
示）容量と負荷（マイクロプロセッサ８等の回路）イン
ピーダンスとの関係による電源保持時間は従来例と同様
に有している。

次に商用電源ｅが復電（電圧検知回路３に設定されて
いる基準電圧以上の電圧に回復）した場合、再トリガ単
安定マルチバイブレータ４の出力信号S4が「Ｌレベルか
らＨレベル」になる。またタイマ回路14は、停電から一
定時間（例えば５秒）以上経過していれば出力信号S14
を「ＬレベルからＨレベル」にする。NAND回路15の二つ
の入力信号S4,S14が共に「Ｈレベル」になると、同回路
15の出力信号S15は「Ｌレベル」になり、スイッチ16は
オンする。スイッチ16がオンすると、変圧器１から定電
圧回路11に電源が供給され、同回路11の出力電圧波形S1
1は０レベルから、Ａレベルに復帰する。

このように本実施例によれば、商用電源ｅが瞬時停電
や異常電圧低下等を起こすと、制御回路系の定電圧回路
11への電源（DC電源）が遮断されるので、電源が制御回
路系の許容電圧以下で0V以上という様な、制御回路系の
機能が保証できない電圧値でふらつくことが殆どなく、
必ず0Vになる。つまり、不安定な期間としてはtxaとtxb
だけになり、従来のように長い不安定期間Txが解消され
る。したがって制御回路系の誤動作が防止され、安定し
た動作を行なうデータ処理機を得ることができる。

なお本発明は上述した実施例に限定されるものではな
く、本発明の要旨を逸脱しない範囲で種々変形実施可能
であるのは勿論である。

［発明の効果］ 本発明によれば、下記の作用効果を奏する料金収受シ
ステムにおけるデータ処理機を提供できる。

a.瞬時停電あるいは異常電圧低下が起こった場合、その
異常が予め設定された時間以上に亘って継続的に検知さ
れたときに限り、再トリガ単安定マルチバイブレータが
作動し、異常警報信号としての低レベル信号が送出され
る。この為、商用電源電圧の瞬時低下に対して、機器が
不必要で過敏な応答をしないようにすることができる。

b.上記低レベル信号によって作動するタイマ回路によっ
て、少くとも、定電圧回路の出力電圧が一旦0Vに下がる
までの間、上記停電圧回路への電源供給が遮断される。
このため、電源回復が極めて早い場合（瞬時停電が繰り
返されるような場合）でも、定電圧回路の出力電圧は必
ず一旦は0Vまで下げられる。したがって、電源電圧のふ
らつきに起因する制御回路系の誤動作を確実に防止する
ことが可能となる。

【図面の簡単な説明】

第１図および第２図は本発明の一実施例を示す図で、第
１図は停電等の電源異常に対する対処手段（回路）の構
成を示すブロック図、第２図は上記回路の動作タイミン
グを示す波形図である。第３図は従来例の構成を示すブ
ロック図、第４図はその動作タイミングを示す波形図で
ある。 14……タイマ回路、15……NAND回路、16……スイッチ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】商用電源の電圧を監視し、上記電圧が正常
   であるか異常であるかを検知する電圧検知手段と、 この電圧検知手段により、前記商用電源電圧の異常が設
   定時間以上に亘って継続的に検知されたとき低レベル信
   号を送出し、前記商用電源の電圧が正常状態に回復した
   とき高レベル信号を送出する如く設けられた再トリガ単
   安定マルチバイブレータと、 この再トリガ単安定マルチバイブレータの出力信号の立
   下りで始動し、設定された一定時間に亘って低レベル信
   号を送出するタイマ回路と、 このタイマ回路から出力される低レベル信号と前記再ト
   リガ単安定マルチバイブレータから出力される低レベル
   信号の少くとも一方が与えられている期間だけオフとな
   り、当該オフ期間中は制御回路系における定電圧回路へ
   の電源供給を遮断するスイッチ手段と、 を具備したことを特徴とする料金収受システムにおける
   データ処理機。