JPH07141066A

JPH07141066A - 電源制御方式

Info

Publication number: JPH07141066A
Application number: JP5147472A
Authority: JP
Inventors: Tsuneo Sato; 恒夫佐藤; Kazuyasu Kitazawa; 和保北沢; Kiichi Watabe; 紀一渡部; Takeshi Morita; 剛森田; Takaaki Morimura; 高明森村
Original assignee: PFU Ltd
Current assignee: PFU Ltd
Priority date: 1993-06-18
Filing date: 1993-06-18
Publication date: 1995-06-02
Anticipated expiration: 2013-12-16
Also published as: JP2837609B2

Abstract

(57)【要約】【目的】本発明はバッテリ充・放電機能を備えた携帯可
能な電子装置の電源制御方式に関し，電子装置における
電源制御の周辺回路を小型化すると共に精度を向上する
こと及びバッテリの過放電や過充電の動作を防止するこ
とを目的とする。【構成】電子装置への電源を供給する外部電源またはバ
ッテリにより駆動されるＤＣ−ＤＣコンバータとバッテ
リの放電及びＤＣ−ＤＣコンバータの出力によるバッテ
リの充電の各制御を行う電源制御コントローラと，電源
制御コントローラと制御データ線により接続された電源
制御用の周辺回路とを備える。周辺回路は１チップで構
成し，バッテリの充・放電を行うスイッチを制御する充
・放電のスイッチ制御部，バッテリの電圧を検出するバ
ッテリ電圧検出部，電源制御コントローラから送られて
くる制御データを受け取って各部の動作状態を設定する
レジスタを備えるよう構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はバッテリ充・放電機能を
備えた携帯可能な電子装置の電源制御方式に関する。

【０００２】近年，バッテリ充・放電の制御を１チップ
マイクロコンピュータにより制御するノートパソコン
（パーソナルコンピュータ），ワードプロセッサ等のよ
うな携帯可能な電子装置が広く利用されるようになっ
た。このような電子装置は充電可能な二次電池をバッテ
リとして備え，バッテリを電源として電子装置が動作し
てバッテリが放電されるとＡＣ電源が接続された時に充
電制御を行うことができる。このような電子装置のバッ
テリは過充電により劣化したり，発熱により周辺の回路
に影響を与えるので，バッテリの充・放電制御を正確に
行うことが望まれている。

【０００３】

【従来の技術】図２０は電子装置のバッテリ充・放電制
御の構成例を示す図である。ノートパソコン等の電子装
置の電源は，ＡＣ電源により接続して使用する場合は，
ＡＣアダプタ９０において入力ＡＣ電圧（例えばＡＣ１
００Ｖ）をＤＣ（直流）電圧に変換し，ＤＣ−ＤＣコン
バータ９１へ入力され，ここで電子装置のシステム回路
（図示せず）で必要とする電圧に変換されて出力され
る。電子装置を携帯して使用する場合，ニッケル・カド
ミウム電池やニッケル水素電池等のバッテリ９２を放電
してＤＣ−ＤＣコンバータ９１から電源電圧を発生す
る。

【０００４】バッテリ９２を放電する場合は，１チップ
マイコン（マイクロコンピュータ）等で構成する制御回
路９５からの制御により駆動回路９３を介して放電用の
スイッチＳＷ２をオンに駆動する。ここで駆動回路９３
を介してスイッチを駆動するのは，スイッチＳＷ２によ
りオン，オフ制御されるバッテリ電圧が制御回路９５で
扱う電圧より高い高耐圧素子であるため，制御回路９５
から直接制御することができないからである。

【０００５】ＡＣアダプタ９０の出力を電源として電子
装置が動作している時，バッテリ９２を充電することが
できる。この充電動作は，電圧検出回路９４によりＤＣ
−ＤＣコンバータ９１の出力変化を検出した上でバッテ
リ満充電を判断し，充電用のスイッチＳＷ１をオフとす
るよう駆動回路９３を制御する。

【０００６】また，１チップマイコンの制御回路９５
は，システム回路が動作する前にＤＣ−ＤＣコンバータ
９１からの電源供給を検出して動作しなければならない
ので，電源供給時に電子装置のシステムが動作しないよ
うにシステム回路をリセットするリセット回路９６が設
けられている。

【０００７】

【発明が解決しようとする課題】上記したように，従来
は１チップマイコンによりノートパソコン等の電子装置
の電源制御を行う場合，外部に各種のアナログ回路部品
を多く必要としているが，それらの部品点数が多くなる
とそれらを搭載する基板の実装面積が大きくなり，重量
も増大するため，電子装置の小型化及び軽量化が困難に
なると共にコストが上昇するという問題がある。

【０００８】また，アナログ部品が点在すると，アナロ
グ部品間の信号にクロックノイズが載ったりして誤動作
を起こすことがある。さらに，複数のアナログ部品（例
えばオペアンプ）を個別の部品として使用すると，アナ
ログ部品毎に精度がばらばらであるため装置の動作精度
が悪化するという問題がある。

【０００９】また，バッテリを制御回路の制御により放
電を行って電子装置のシステム回路を動作させている
時，バッテリ電圧がドロップし過ぎると過放電が生じて
バッテリの劣化を招くという問題がある。さらにバッテ
リへの充電動作時に制御回路のマイコンが暴走するとバ
ッテリが過充電を起こし，過熱によりバッテリの発火を
起こす可能性がある。

【００１０】本発明はノートパソコンのようなバッテリ
充・放電制御機能を備えた電子装置における電源制御の
周辺回路を小型化すると共に精度を向上することができ
る電源制御方式を提供することを第１の目的とし，第２
に制御回路によるバッテリの過放電や過充電の動作を防
止することがてきる電源制御方式を提供することを第２
の目的とする。

【００１１】

【課題を解決するための手段】図１は本発明の第１の原
理構成図，図２は本発明の第２の原理構成図である。図
１及び図２において，１は電源制御コントローラ，２は
１チップの電源制御用の周辺回路，３はバッテリ，４は
ＤＣ−ＤＣコンバータ，５ａはバッテリへの充電動作の
オン・オフを切替える充電スイッチ（充電ＳＷで表
す），５ｂはバッテリ３からの放電動作のオン・オフを
切替える放電スイッチ（放電ＳＷで表す），６は制御デ
ータ線，７はウオッチドッグタイマをクリアする信号
線，８はリセット線，９は図示されない電子装置のシス
テム電圧を検出するシステム電圧検出部である。

【００１２】電源制御コントローラ１内の１０はプログ
ラムによる処理を行う処理部，１１は周辺回路２内の各
部への制御データを設定したり，周辺回路２で検出した
信号を受け取るための転送制御部，１２は外部から入力
する信号により処理部１０等の各部をリセットするリセ
ット部である。

【００１３】周辺回路２は主として制御対象となる外部
との間でアナログ信号により動作するアナログ回路によ
り構成され，電源制御コントローラ１との間で制御信号
や検出データの送受信を転送制御部２０を介して行われ
る。周辺回路２の外部との間でアナログ信号を用いる回
路として図１の第１の原理構成では２ａ〜２ｅが設けら
れ，２ａはＤＣ−ＤＣコンバータの電圧を検出するＤＣ
電圧検出部，２ｂはＤＣ−ＤＣコンバータの制御出力を
発生するＤＣ制御部，２ｃは充電ＳＷ５ａを制御する充
電スイッチ（ＳＷ）制御部，２ｄは放電ＳＷ５ｂを制御
する放電スイッチ（ＳＷ）制御部，２ｅはバッテリ電圧
検出部である。また，図２の第２の原理構成ではＤＣ−
ＤＣコンバータ４の制御に関係するＤＣ電圧検出部２ａ
及びＤＣ制御部２ｂが設けられていない。

【００１４】また，図１の周辺回路２内の２０〜２２
は，電源制御コントローラ１との間で信号を送受するた
めの構成であり，２０は電源制御コントローラ１との間
でデータをやりとりする転送制御部，２１はウオッチド
ッグタイマ（ＷＤＴ），２２は電源制御コントローラ１
及び内部にリセット信号を発生するリセット出力部であ
る。図２の周辺回路２は電源制御コントローラ１から制
御データ線６を介して充・放電の制御データが入力され
る転送制御部２００が設けられ，ウオッチドッグタイマ
（ＷＤＴ）２１０は図１と同様に設けられ，リセット出
力部２２０はシステム電圧検出部９からのドロップ電圧
の検出または一定レベル以上の電圧の検出によっても駆
動される。

【００１５】本発明はノートパソコン等の電子装置の電
源制御の周辺回路を１チップ化して，これを電源制御コ
ントローラにより制御することにより電源制御の周辺回
路の省スペース化と低コスト化及び精度を向上するもの
である。また，電源の立ち上げ時や電圧レベルの異常を
検出した場合に電源制御コントローラをリセットするよ
うにすると共に外部にウオッチドッグタイマを設け電源
制御コントローラに異常が発生するとウオッチドッグタ
イマによりリセットをかけることによる暴走を防ぐもの
である。

【００１６】

【作用】図１の第１の原理構成では，ＤＣ−ＤＣコンバ
ータ４はＡＣアダプタからの直流電源が供給されるか，
または放電スイッチ５ｂがオンに駆動された時にバッテ
リ３の電圧が入力することによりＤＣ−ＤＣ変換をし
て，直流出力を電子装置のシステム回路（図示せず）へ
供給する。放電スイッチ５ｂは電源制御コントローラ１
の制御信号が転送制御部１１から制御データ線６を介し
て周辺回路２の転送制御部２０に送られ，ここから放電
スイッチ制御部２ｄに供給されてオンになる。ＤＣ−Ｄ
Ｃコンバータ４の出力電圧はＤＣ電圧検出部２ａで検出
され，検出値は周辺回路２から電源制御コントローラ１
へ制御データ線６を介して送られて判別され，ＤＣ−Ｄ
Ｃコンバータへの制御信号は逆の経路を通って電源制御
コントローラ１から周辺回路２へ送られてＤＣ制御部２
ｂからＤＣ−ＤＣコンバータ４へ送られて制御動作が行
われる。

【００１７】バッテリ３の充電は充電スイッチ５ａをオ
ンにする制御信号が電源制御コントローラ１から送られ
ると，周辺回路２の充電スイッチ制御部２ｃが動作して
充電スイッチ５ａをオンに駆動する。充電が実行される
と，バッテリ３の充電電圧は周辺回路２のバッテリ電圧
検出部２ｅで検出され，転送制御部２０から電源制御コ
ントローラ１の転送制御部１１に送られる。処理部１０
で充電電圧の変化を識別して満充電を検出すると，制御
信号が周辺回路２へ送られ，これを受けた周辺回路２の
充電スイッチ制御部２ｃが充電ＳＷ５ａをオフにするよ
う駆動される。

【００１８】ウオッチドッグタイマ２１は，電源制御コ
ントローラ１から信号線７へ送られるバルス信号により
起動し，以後一定周期で電源制御コントローラ１から信
号線７へパルス信号が入力するとタイマがリセットする
が，電源制御コントローラ１の処理部１０が暴走等によ
る異常動作により一定周期で入力しない時はタイムオー
バとなりリセット出力部２２を駆動する。リセット出力
部２２は，この他にバッテリ電圧検出部２ｅから一定レ
ベル以上または一定レベルよりドロップした電圧が検出
されると駆動される。リセット出力部２２は，駆動され
ると電源制御コントローラ１及び電子装置のシステム回
路に対しリセット線８からリセット信号を発生する。こ
の時，リセット出力部２２は転送制御部２０内の入力機
能をマスクする。

【００１９】リセット線８からリセット信号が電源制御
コントローラ１のリセット部１２へ入力すると，リセッ
ト部１２から処理部１０を含む電源制御コントローラ１
内の各部をリセットして暴走を止めると共にシステム回
路の誤動作を防止する。また，リセット部１２は駆動さ
れると転送制御部１１の出力線を省電力化する。

【００２０】次に図２の第２の原理構成は，前記図１の
構成と異なる主要な点は，ＤＣ−ＤＣコンバータ４の制
御を行うための構成を備えてなく，周辺回路２内には図
１に示す２ａ，２ｂが設けられてない。電源制御コント
ローラ１の制御は，ＤＣ−ＤＣコンバータ４の制御を行
わないために負荷が少なくなる。周辺回路２のその他の
構成及び電源制御コントローラ１の基本構成は上記図１
と同様であるため説明を省略する。

【００２１】

【実施例】図３は本発明の実施例の構成図であり，上記
図１に示す第１の原理構成に対応するが，図２に示す第
２の原理構成と共通する機能については同様の構成によ
り実施することができる。

【００２２】図３において，３０はＡＣ電源が入力して
直流電圧を変換するＡＣアダプタ，３１〜３４は図１の
１〜４に対応し，３５ａ，３５ｂは図１の５ａ，５ｂに
対応し，３６〜３８は図１の６〜８にそれぞれ対応す
る。すなわち，３１はマイコン（マイクロコンピュー
タ）及び外部とのインタフェースを備えた各制御部によ
り構成された電源制御コントローラ，３２は電源制御用
の周辺回路，３３はバッテリ，３４はＤＣ−ＤＣコンバ
ータ，３５ａは充電スイッチ（ＳＷ），３５ｂは放電ス
イッチ（ＳＷ），３６はシリアルな制御データが伝送さ
れる制御データ線，３７はウオッチドッグタイマ（ＷＤ
Ｔ）パルスを伝送する信号線，３８は電源制御コントロ
ーラ３１のコンピュータをリセットする信号を伝送する
リセット線である。また，３９はノートパソコン等の電
子装置内の論理処理を行うシステム回路，４０は電源制
御コントローラ３１から電源が供給される液晶等の表示
部であり，９は図１，図２と同様のシステム電圧検出部
である。

【００２３】電源制御コントローラ３１において，３１
０は周辺回路３２で検出したバッテリ３３の充電電圧
や，ＤＣ−ＤＣコンバータ３４の出力電圧の検出値を識
別し，対応する制御データを発生して送出する周辺回路
制御部（図１の転送制御部１１を含む）である。３１１
はシステム電源制御部であり，電子装置のシステム回路
３９への電源供給をパワースイッチ（ＳＷ）４１のオン
・オフの入力に応じて制御すると共にクロック電源４２
を制御してクロック発振器４３の駆動・停止を制御し，
更にシステム回路３９へのシステムリセットの出力を制
御する。データチェック部３１２は，周辺回路３２の折
り返しデータ部３２ｆからの折り返しデータと周辺回路
制御部３１０から周辺回路３２へ伝送したデータとを照
合して正常に伝送が行われたかのチェックを行う回路で
ある。

【００２４】周辺回路３２内の３２ａ〜３２ｄはそれぞ
れ図１の２ａ〜２ｄに対応し，３２ｅはバッテリ電圧を
デジタル信号に変換するＡ−Ｄ変換部であり，３２ｆは
折り返しデータ部である。折り返しデータ部３２ｆは電
源制御コントローラ３１から送られて来たデータが転送
制御部３２０で受け取られると，その内容を折り返しデ
ータ部に転送して，ここから折り返し線を介して電源制
御コントローラ３１のデータチェック部３１２に伝送す
る。転送制御部３２０，ウオッチドッグタイマ（ＷＤ
Ｔ）監視部３２１，リセット回路３２２は図１の２０〜
２２の各部に対応する。

【００２５】ＤＣ−ＤＣコンバータ３４はＡＣアダプタ
３０からの直流電源またはバッテリ３３から放電ＳＷ３
５ｂを介する電源により動作し，発生したＤＣ電源は電
源制御コントローラ３１，周辺回路３２及びシステム回
路３９へ供給され，そのＤＣ電圧は周辺回路３２の電圧
検出部３２ａで検出され，転送制御部３２０（図１の２
０），制御データ線を介して電源制御コントローラ３１
へ送られ，周辺回路制御部３１０へ入力して，予定され
たＤＣ電圧になるよう制御データが作成され，制御デー
タ線３６を介して周辺回路３２の転送制御部３２０へシ
リアルに伝送され，ここからＤＣ制御部３２ｂへ送られ
てＤＣ−ＤＣコンバータ３４の出力電圧を制御する信号
が発生する。

【００２６】バッテリ３３の充電及び放電動作は，電源
制御コントローラ３１の周辺回路制御部３１０から転送
制御部３２０へ制御データが送られることにより，充電
制御部３２ｃまたは充電制御部３２ｃが駆動され，対応
する充電ＳＷ３５ａまたは放電ＳＷ３５ｂがオンに切替
えられる。充電時のバッテリ３３の電圧はＡ−Ｄ変換部
３２ｅでデジタル信号に変換され転送制御部３２０に送
られて，ここから電源制御コントローラ３１へ送られ
て，充電制御が行われる。

【００２７】バッテリ３３の充電動作においてバッテリ
充電時の電圧降下（−ΔＶ）を検出すると満充電と判断
して充電ＳＷ３５ａをオフする。リセット回路３２２
は，ＷＤＴ監視部３２１からの出力によりリセット信号
を発生すると共に，システム電圧検出部９によりシステ
ム電圧が一定レベル以下にドロップしたことを検出した
時にその検出出力によってリセット信号を発生する。リ
セット信号は電源制御コントローラ３１へ送出されると
共にシステム回路３９へも供給され，それぞれをリセッ
トする。また，この時リセットの種類を表す信号が発生
する。

【００２８】電源制御コントローラ３１は周辺回路３２
からリセット信号を受け取ると，内部の各制御部（マイ
コン）をリセットし，暴走状態を停止させたり，充電動
作中の過充電や，放電動作中の過放電動作を停止され，
同時に周辺回路３２内の充電ＳＷ３５ａまたは放電ＳＷ
３５ｂを制御するレジスタをクリアして各ＳＷ３５ａ，
３５ｂをオフにする。また，リセット信号の受信により
周辺回路制御部３１０の制御データ線３６の出力ポート
をハイインピーダンス状態にする。

【００２９】図４は電源制御コントローラと周辺回路間
の制御データ線の構成を示す。この制御データ線３６は
上記図３の電源制御コントローラ３１内の周辺回路制御
部３１０と周辺回路３２の転送制御部３２０との間に設
けられ，転送制御部３２０内にはシリアルデータをライ
ト（周辺回路制御部３１０から転送制御部３２０へ書き
込む）するためのレジスタ３２０ａ及びリード（転送制
御部３２０のデータを周辺回路制御部３１０へ読み込
む）するためのレジスタ３２０ｂが設けられている。

【００３０】制御データ線３６は，３６ａ〜３６ｄの４
本の線で構成され，線３６ａはシリアル同期クロック
線，３６ｂはシリアルライトデータ線，３６ｃはライト
データを転送制御部３２０内のレジスタ３２０ａに設定
するタイミング信号を伝送するシリアルデータラッチ
線，３６ｄは周辺回路からのデータを電源制御コントロ
ーラに転送するためのシリアルリードデータ線である。

【００３１】図５は図４に示す各線の信号の波形例であ
り，(2) に示すシリアル同期クロックがシリアル同期ク
ロック線３６ａを介して周辺回路制御部３１０から送ら
れると，転送制御部３２０のレジスタ３２０ｂの８ビッ
トのデータが図５の(1) に示すようにシリアルリードデ
ータ線３６ｄを介して送信される。また，データのライ
ト動作は，(2) に示すシリアル同期クロックに同期して
シリアルライトデータ線３６ｂを介して図５の(3) に示
す８ビットのデータが送信されると, 転送制御部３２０
ではシリアル同期クロックの立ち上がりで取り込まれて
レジスタ３２０ａへ順次入力され，図５の(4) に示すシ
リアルデータラッチ信号の立ち上がりによりレジスタ３
２０ａに８ビットデータがセットされる。セットされる
データとして，周辺回路の各部動作状態を設定するデー
タや，周辺回路における動作を指示するコマンド等があ
る。

【００３２】電源制御コントローラ（周辺回路制御部３
１０）から周辺回路（転送制御部３２０）の状態を設定
するデータ（コマンドを含む）について説明する。この
実施例では，設定されるデータは８ビットであり，上記
図５の(3) に示すシリアルライトデータとして送られ,
周辺回路３２内の図４に示す回路の一つに供給される。
例えば，充電ＳＷ３２ｃや放電ＳＷ３２ｄをオンまたは
オフにしたり，Ａ−Ｄ変換回路が複数個設けられている
時，その中の一つの回路を指定して動作させるデータ等
である。

【００３３】図６に電源制御コントローラから周辺回路
へ送られる８ビットデータの構成例を示す。この例で
は，ビット０〜３の下位４ビットはデータアドレスであ
り，これにより設定されるデータのアドレス（設定先ま
たは意味）を表し，ビット４〜７の上位４ビットはデー
タ内容であり，設定される内容（機能）を表す。

【００３４】図７はデータの転送順序が示され，図７の
Ａ．に示すように最下位ビット（ＬＳＢで示すｂｉｔ
０）を先頭にデータアドレスがｂｉｔ３まで送られ，そ
の後にデータのｂｉｔ４〜７が順次転送される。周辺回
路の転送制御部３２０のレジスタ３２０ａに設定された
データはデコードされて対応する処理が行われる。

【００３５】図６に示すＡ−Ｄ変換機能（コマンド）の
データを電源制御コントローラから周辺回路に設定する
場合，下位４ビット（ｂｉｔ０〜ｂｉｔ３）を全て
“０”（０ｈ：ｈは１６進表示）にしてＡ−Ｄ変換機能
を表し，上位４ビット（ｂｉｔ４〜ｂｉｔ７）の中のｂ
ｉｔ４を“１”にしてＡ−Ｄ変換のスタートを指示し，
ｂｉｔ５〜ｂｉｔ７の各ビットでＡ−Ｄ変換回路のセレ
クトを行う。この場合に転送される８ビットの順序を図
７のＢ．に示す。

【００３６】また，図６に示す「充電制御」を設定する
場合，下位４ビットを２ｈとして充電制御であることを
表し，上位４ビットで複数の充電スイッチ「充電１〜充
電４」の制御を指定することができ，その中の何れのス
イッチをオンまたはオフにするかを各ビットの“１”ま
たは“０”により表す。また，ダミーコードは，後述
（図８で説明）するが，データアドレス（ｂｉｔ０〜ｂ
ｉｔ３）を１ｈ（ｈは１６進の表示）としてダミコード
であることを表し，上位４ビットを全て“１”にする。
同様に「クロック制御」等の他の各種の機能を設定する
ことができる。

【００３７】図８は電源制御コントローラから周辺回路
のデータを読み取る時の信号構成を示す図である。読み
取りの場合，図４，図５に示すデータ制御線３６ａ〜３
６ｄが用いられ，図８にはその中の２つの線の信号を示
し，ａ．はシリアルライトデータ（線３６ｂ），ｂ．は
シリアルリードデータ（線３６ｄ）である。

【００３８】周辺回路３２内の状態（例えば，Ａ−Ｄ変
換部の変換値）を電源制御コントローラが読み取る場
合，最初にシリアルライトデータ線上に電源制御コント
ローラ側から，リードコマンドを周辺回路へ転送す
る。このリードコマンドには，コマンドの機能（この
場合，リード）とリードの対象となる回路（例えば，ど
のＡ−Ｄ変換回路）が指定される。これを受け取った周
辺回路（転送制御部３２０）は，対応するＡ−Ｄ変換回
路の変換値をレジスタ３２０ｂに設定する。

【００３９】この後，図８のａ．に示すようにシリアル
ライトデータとしてダミーコマンド（この内容はコマ
ンドとして意味を持たない）が，電源制御コントローラ
から送出されると，周辺回路ではこのダミーコマンドの
受信に同期して，レジスタ３２０ｂのＡ−Ｄ変換値がリ
ードデータとしてシリアルリードデータ線に出力さ
れ，電源制御コントローラへ転送される。この時，ダミ
ーコマンドとリードデータは，上記に説明した図４
に示すようにシリアル同期クロックに同期して送・受信
される。

【００４０】次にウオッチドッグタイマ（ＷＤＴ）と電
源制御コントローラのリセットの関係について図９を用
いて説明する。図９のａ．はウオッチドッグタイマ（Ｗ
ＤＴ）用のパルスであり，このパルスは，図３の電源制
御コントローラ３１からウオッチドッグタイマ（ＷＤ
Ｔ）監視部３２１に対し，一定パルス幅ｔ１（例えば，
５０μｓ）を持ち一定間隔ｔ２（例えば，２００ｍｓ）
で出力される。周辺回路３２のＷＤＴ監視部３２１は，
正常にパルスが出力されているかどうかを監視し，正常
に出力が発生しないと図９のｂ．に示すようにリセット
信号を発生する。このリセット信号は図４のＷＤＴ監視
部３２１でパルス間隔が時間ｔ２を越えたことを検出し
た時発生する出力によりリセット回路３２２を駆動して
発生する。図９のｂ．はリセット回路３２２から発生す
るリセット信号である。このリセット信号により電源制
御コントローラ３１はリセットされる。この時，図４の
リセット回路３２２から出力するリセットの種類を表す
信号（ステータス信号）は図９のｃ．に示すようにハイ
（High) レベルとなる。

【００４１】なお，電源立ち上げ時に出力するリセット
の場合，リセットの種類を示すステータス信号は，ロー
(Low) レベルである。これによって，電源制御コントロ
ーラ３１がリセットされた時の要因を分析することがで
きる。

【００４２】図３の周辺回路３２のリセット回路から発
生するリセット信号は，電子装置のシステム回路３９に
も出力され，システム回路を初期化する。電源制御コン
トローラ３１内ではこのリセット信号を受けると，周辺
回路制御部３１０内の出力ポート（周辺回路への制御デ
ータ線への出力ポート）を図１０に示す構成によりハイ
インピーダンスにする。

【００４３】すなわち，図１０は電源制御コントローラ
の出力ポートの構成であり，周辺回路と接続する複数の
線路（図４の制御データ線の３６ａ〜３６ｄ）に対応し
て同じ回路が設けられている。図中，ＤＶは信号ａを線
路へ出力するドライバ，Ｇはドライバを制御するゲート
である。ＦＦはフリップフロップ回路であり，リセット
信号の入力によりセットされ，そのセット出力がドライ
バＤＶのゲートへ入力すると，ドライバＤＶはハイイン
ピーダンス状態に設定される。これにより，線路に対し
抵抗Ｒを介して供給される電源（５Ｖ）からの電流が低
下して電力消費が抑制される。

【００４４】また，リセット信号により電源制御コント
ローラ３１内のシステム電源制御部（図３の３１１）の
リセット制御によりクロック発振を停止して消費電力を
抑制し，電源制御コントローラが暴走した時にもシステ
ムの被害を最小限にする。

【００４５】図１１はパワースイッチ押下によるシステ
ム立ち上げ時の電源制御コントローラにおける各部の信
号波形図である。図１１のｄ．のようにパワー（Power)
スイッチを押下すると, ａ．に示すようなタイミングで
図のような波形のシステムリセット信号が電源制御コン
トローラ３１（図３参照）のシステム電源制御部３１１
から発生する。このシステムリセット信号により，シス
テム回路３９は一定時間リセット状態になるが，システ
ムリセット信号の立ち上げによりクロック電源４２が図
１１のｃ．に示すようにオンに設定され，これによりク
ロック発振部４３が発振動作を開始する。このクロック
発振部４３の発振が安定するとａ．に示すシステムリセ
ット信号が解除されてシステム回路３９を正常に立ち上
げることができる。

【００４６】図１２はシリアルライトデータの折り返し
チェックのタイミング関係を示す図である。電源制御コ
ントローラ３１から図１２のａ．のシリアル同期クロッ
クに同期して，ｂ．に示すシリアルライトデータが周辺
回路３２へ転送されると，周辺回路３２内の転送制御部
３２０で受け取った信号がそのまま折り返しデータ部３
２ｆへ図１２のｃ．に示すような信号となって供給さ
れ，ｄ．に示すシリアルデータラッチ信号により転送制
御部３２０内及び折り返しデータ部３２ｆにセットされ
る。この折り返しデータ部３２ｆのデータは電源制御コ
ントローラ３１のデータチェック部３１２に供給される
と，データチェック部３１２はライトデータと折り返し
データとを照合することにより正常に転送されたか否か
をチェックできる。

【００４７】図１３は周辺回路の他の構成例である。こ
の構成には上記図２に示す本発明の第２の基本構成にお
ける周辺回路に対応しその主要部が示されている。図１
３において，２００，２１０，２２０，９は上記図２の
同じ符号の回路に対応し，２００は転送制御部，２１０
はウオッチドッグタイマ（ＷＤＴ），２２０はリセット
出力部であり，９は電圧検出部（図２のシステム電圧検
出部に対応）である。転送制御部２００内の２０１はデ
ータ変換回路，２０２はレジスタである。

【００４８】転送制御部２００は電源制御コントローラ
から，充・放電の状態を設定する制御データを図４の３
６ａ〜３６ｄと同様の制御データ線を介して，シリアル
同期クロック，シリアルライトデータ，及びシリアルデ
ータラッチの各信号を受け取り，各ビットは変換回路２
０１で検出されて直並列変換され，最後にレジスタ２０
２に設定される。

【００４９】図１４は充・放電制御部の構成例であり，
上記図１３の構成により設定されたデータにより充・放
電される構成を示す。図１４に示すレジスタ２０２に電
源制御コントローラからのデータが設定されると，その
各ビットの内容に応じて，クロック（ＣＫ）信号に同期
してフリップフロップ回路ＦＦ１，ＦＦ２がセットまた
はリセットされる。フリップフロップ回路ＦＦ１，ＦＦ
２の何れか一方がセットされると，出力端子Ｑから対応
する放電ＳＷ（図２の５ｂ）または充電ＳＷ（図２の５
ａ）がオンに駆動されて放電動作または充電動作が開始
される。充電または放電を停止する場合には，電源制御
コントローラから，停止させるための制御データがレジ
スタ２０２に設定される。また，各フリップフロップ回
路ＦＦ１，ＦＦ２は，リセット出力部（図１３の２２
０）から発生するリセット信号（ＲＳＴ）によりレジス
タの状態に関係なくリセットされ，充電ＳＷや放電ＳＷ
はオフ状態となる。

【００５０】図１５は周辺回路のデータ入力部の構成例
であり，図１３の変換回路２０１の入力側に設けられ，
電源制御コントローラからのデータ入力のための各線
（制御データ線）に対応して設けられている複数の回路
の一つである。

【００５１】ＲＶ１〜ＲＶｎはそれぞれ電源制御コント
ローラからの信号を受信するレシーバ，ＤＴは立ち上が
り検出回路である。レシーバＲＶ１は電源制御コントロ
ーラから一定周期で入力するパルス（ウオッチドッグタ
イマ用）をリセット解除後，最初に入力するパルスを受
信し，レシーバＲＶ２〜ＲＶｎは制御データ線（シリア
ル同期クロック線，シリアルデータライト線，シリアル
データラッチ線等）を有効とする。レシーバＲＶ１の入
力フローティング端子に上記リセット回路（図１３の２
２０）からリセット信号が供給されると，レシーバＲＶ
１をマスクする。

【００５２】つまり，各レシーバＲＶ２〜ＲＶｎはリセ
ットにより各入力フローティング端子に信号が供給され
てマスクがかけられる。このマスクされた状態では受信
ができなくなるが，リセット信号が解除された後，電源
制御コントローラからの最初のパルスがレシーバＲＶ１
に入力すると，立ち上がり検出回路ＤＴでパルスの立ち
上がりが検出され，その検出出力によりレシーバＲＶ２
〜ＲＶｎのマスクを解除してデータの受信が可能とな
る。

【００５３】図１６はＤＣ電源と電圧検出部の出力の波
形図である。図１６のａ．はＤＣ電源（図２のＤＣ−Ｄ
Ｃコンバータから出力されるＤＣ電圧）の波形であり，
縦軸がＤＣ電圧，横軸が時間である。ｂ．はシステム電
圧検出部の検出波形であり，縦軸がリセット駆動信号
（＊ＲＳＴで表す極性が反転した信号），横軸が時間で
ある。ＤＣ電圧が時間ｔ０で立ち上がって，電圧Ｖ１に
なった時間ｔ１に電圧検出部からの，リセット駆動信号
が立ち上がり，予め決められた電圧Ｖ２（＞Ｖ１）まで
上昇するとリセット信号が無くなる。この後，ＤＣ電圧
がドロップして電圧Ｖ２より低くなると，その期間（時
間ｔ３〜ｔ４）はリセット駆動信号が発生する。

【００５４】図１７はリセット回路の構成図である。こ
のリセット回路（図１３の２２０）は，システム電圧検
出部（ＤＣ検出部）からの上記図１６に示すリセット駆
動信号ａと，ウオッチドッグタイマ（図１３のＷＤＴ）
からのリセット駆動信号ｂをオア回路２２１で受けて，
何れからのリセット駆動信号が発生すると，ＲＳＴ１で
示す第１のリセット信号をシステム回路（電子装置）へ
出力してシステム回路にリセットをかける。また，オア
回路２２１の出力（ＲＳＴ１）はカウンタ２２３へ入力
され，ここで一定時間遅延される。従って，オア回路２
２２には信号ＲＳＴ１とカウンタ２２３の出力が入力さ
れるため，信号ＲＳＴ１より幅の広い第２のリセット信
号ＲＳＴ２が発生する。このリセット信号ＲＳＴ２は，
電源制御コントローラへ送られて，内部のマイコンをリ
セットする等に働きをする。

【００５５】次に図１８は周辺回路の上記に説明したウ
オッチドッグタイマ（ＷＤＴ），ＤＣ電源監視によるリ
セット発行の動作フローである。最初に電源がオンされ
ると（図１８のＳ１），一旦周辺回路のリセットが解除
される（同Ｓ２）。この後，電源制御コントローラのマ
イコンをリセットするリセット信号（図１７のＲＳＴ
２）が単発の信号として発行される（図１８のＳ
３））。

【００５６】一方，リセット信号の発行と並行してＤＣ
電源監視（システム電圧検出部９による）が行われ，Ｄ
Ｃ電源のドロップが有るか否かを判別する（図１８のＳ
２５）。ドロップが検出された場合は電源制御回路へリ
セット発行を行い（同Ｓ１６），その後も監視を行う。

【００５７】また，上記Ｓ３において電源制御コントロ
ーラを一旦リセットして一定時間後にリセットが解除さ
れて，電源制御コントローラからのパルス（ＷＤＴ用）
が入力されたか否かを判別し（同Ｓ４），入力された場
合には，入力ポートを開放し（同Ｓ５），データ入力を
開始する（同Ｓ６）。この後データ入力があるか否かの
判別を行い（同Ｓ７），ある場合はそのデータ入力によ
るデータ命令（充電ＳＷ，放電ＳＷのオンまたはオフ）
を実行し（同Ｓ８），Ｓ７に戻り他のデータ入力を待
つ。

【００５８】上記Ｓ４において，パルス入力が有る場合
には，同時にウオッチドッグタイマ（ＷＤＴ）も起動さ
れ，周辺回路内に設けられた一定時間毎に出力を発生す
るタイマからタイマ割込みが発生したか判別する（図１
８のＳ９）。この割込が発生した場合はウオッチドッグ
のカウンタを＋１する（同Ｓ１０）。タイマ割込みが無
い場合及びウオッチドッグタイマのカウンタを＋１した
後，電源制御回路からのパルス（ＷＤＴ用）入力が有る
か判別する（同Ｓ１１）。パルス入力があると，ウオッ
チドッグのカウンタをクリアし，続いて（パルス入力が
無い場合も）ウオッチドッグのカウンタが予め設定され
た一定値以上になったか判別する（同Ｓ１３）。一定値
以上になってない場合は，Ｓ９へ戻るが，一定値以上に
なった場合は，タイムオーバとなったことによりリセッ
トが発行される（同Ｓ１４）。この後，Ｓ４の処理に移
行して引続きウオッチドッグタイマによる監視が行われ
る。

【００５９】図１９は電源投入時，ＷＤＴの動作及び電
圧ダウンの各状態によるリセット発行のタイミングチャ
ートである。ａ．に示すようにＤＣ電源がオンして電圧
の上昇が開始すると，ｂ．の(1) により表す波形のリセ
ット駆動信号（図１６のｂ．と同じ＊ＲＳＴ信号）が発
生し，ｃ．に示すように電源の立ち上がり時にで示す
リセット信号（図１７のＲＳＴ１，ＲＳＴ２）が発生す
る。このリセット信号が解除された後，ｄ．に示すよう
に電源制御コントローラからのパルス入力（ＷＤＴ用）
に，Ｐ１，Ｐ２が入力する。このパルス入力がある間
は，ｇ．に示すウオッチドッグタイマ（ＷＤＴ）は何ら
出力を発生せず，ｅ．に示すデータ入力（電源制御コン
トローラから）があるとこれを受信する。図の例では，
最初にＤ１で示すデータが入力すると，ｆ．に示すよう
にデータにより指示された充・放電のＳＷを制御する動
作が行われる。

【００６０】図１９の例では，電源制御コントローラか
らのパルスが，Ｐ２が入力された後一定時間入力されな
いと，ｇ．に示すようにウオッチドッグタイマ（ＷＤ
Ｔ）から出力が発生する。この出力により，ｂ．の(2)
に示すリセット駆動信号（＊ＲＳＴ信号）が発生し，
ｃ．ので示すリセット信号が発生する。このリセット
信号の発生により，この時のｆ．に示す充・放電のＳＷ
の制御動作はリセット（開放）され，充電または放電の
動作を中止する（データ入力も同様に停止する）。

【００６１】こののリセット信号が解除された後，Ｄ
Ｃ電源の電圧がａ．の後部に示すように一定レベル以下
に短時間でもダウンすると，ｂ．の(3) で示すリセット
駆動信号が発生する。これに対応してｃ．のに示すリ
セット信号が発生する。このため，ｅ．のＤ２で示すデ
ータ入力の動作は停止し及びｆ．に示す充・放電のＳＷ
の制御動作はリセットされる。

【００６２】なお，上記図１３〜図１９の構成は，上記
図１の第１の原理構成を実施する場合に適用することが
でき，同様に図３乃至図１２に示す構成は図２に示す第
２の原理構成を実施する場合に適用することができるこ
とは明らかである。

【００６３】

【発明の効果】本発明によればノートパソコン等のよう
にバッテリの充・放電機能を備えた電子装置において，
電源周辺の回路を１チップの回路として構成し，これを
マイコンで構成する電源制御コントローラにより制御す
ることにより，装置全体の小型化，省スペース化及び低
コスト化を実現することができる。また，充・放電の制
御においてノイズに対して誤った制御をせず，アナログ
回路の精度のバラツキを少なくすることができる。

【００６４】更に，バッテリの充・放電制御をプログラ
ムにより行う電源制御装置において，ＤＣ電圧がドロッ
プまたは電源制御装置の暴走時にリセットをかけること
により，システムの暴走を防止すると共にバッテリの過
充電，過放電を防いでバッテリの劣化や発火を防止する
ことができる。

【００６５】また，制御装置のリセット直後に制御装置
からの出力ポートが不安定になっても，周辺回路の入力
をマスクするため制御装置からのデータを誤認識するこ
とがない。

【図面の簡単な説明】

【図１】本発明の第１の原理構成図である。

【図２】本発明の第２の原理構成図である。

【図３】本発明の実施例の構成図であり，

【図４】電源制御コントローラと周辺回路間の制御デー
タ線の構成を示す図である。

【図５】図４に示す各線の信号の波形例を示す図であ
る。

【図６】電源制御コントローラから周辺回路へ送られる
８ビットデータの構成例を示す図である。

【図７】データの転送順序を示す図である。

【図８】電源制御コントローラから周辺回路のデータを
読み取る時の信号構成を示す図である。

【図９】ＷＤＴと電源制御コントローラのリセットの関
係を示す図である。

【図１０】電源制御コントローラの出力ポートの構成図
である。

【図１１】パワースイッチ押下によるシステム立ち上げ
時の電源制御コントローラにおける各部の信号波形図で
ある。

【図１２】シリアルライトデータの折り返しチェックの
タイミング関係を示す図である。

【図１３】周辺回路の他の構成例を示す図である。

【図１４】充・放電制御部の構成例を示す図である。

【図１５】周辺回路のデータ入力部の構成例を示す図で
ある。

【図１６】ＤＣ電源と電圧検出部の出力の波形図であ
る。

【図１７】リセット回路の構成図である。

【図１８】周辺回路のＷＤＴ，ＤＣ電源監視によるリセ
ット発行の動作フローである。

【図１９】電源投入時，ＷＤＴの動作及び電圧ダウンの
各状態によるリセット発行のタイミングチャートであ
る。

【図２０】従来例の説明図である。

【符号の説明】

１電源制御コントローラ，１０処理部１１転送制御部１２リセット部２電源制御用の周辺回路２０転送制御部２ａＤＣ電圧検出部２ｂＤＣ制御部２ｃ充電スイッチ（ＳＷ）制御部２ｄ放電スイッチ（ＳＷ）制御部２ｅバッテリ電圧検出部３バッテリ４ＤＣ−ＤＣコンバータ５ａ充電スイッチ（ＳＷ）５ｂ放電スイッチ（ＳＷ）６制御データ線７バルス（ウオッチドッグタイマ用）８リセット線９システム電圧検出部

フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０６Ｆ 1/00 ３３３Ｃ (72)発明者渡部紀一神奈川県大和市深見西四丁目２番49号株式会社ピーエフユー大和工場内 (72)発明者森田剛神奈川県大和市深見西四丁目２番49号株式会社ピーエフユー大和工場内 (72)発明者森村高明神奈川県大和市深見西四丁目２番49号株式会社ピーエフユー大和工場内

Claims

【特許請求の範囲】

【請求項１】バッテリ充・放電機能を備えた携帯可能
な電子装置の電源制御方式において，前記電子装置への
電源を供給する外部電源またはバッテリにより駆動され
るＤＣ−ＤＣコンバータと，バッテリの放電及びＤＣ−
ＤＣコンバータの出力によるバッテリの充電の各制御を
行う電源制御コントローラと，前記電源制御コントロー
ラと制御データ線により接続され，バッテリの充・放電
を行うスイッチを制御する充・放電のスイッチ制御部，
バッテリの電圧を検出するバッテリ電圧検出部と，前記
電源制御コントローラから送られてくる制御データを受
け取って前記各部の動作状態を設定するレジスタを備え
る１チップの電源制御用の周辺回路とを備え，前記電源
制御コントローラから前記周辺回路に対し制御データを
設定してバッテリの充・放電制御を行うことを特徴とす
る電源制御方式。
【請求項２】バッテリ充・放電機能を備えた携帯可能
な電子装置の電源制御方式において，前記電子装置のシ
ステム回路へ電源を供給する外部電源またはバッテリに
より駆動されるＤＣ−ＤＣコンバータと，前記ＤＣ−Ｄ
Ｃコンバータの電圧制御を行うと共にバッテリの放電及
びＤＣ−ＤＣコンバータの出力によるバッテリの充電の
各制御を行う電源制御コントローラと，前記電源制御コ
ントローラと制御データ線により接続され，ＤＣ−ＤＣ
コンバータのＤＣ電圧検出部，ＤＣ−ＤＣコンバータを
制御する信号を出力するＤＣ制御部，バッテリ充・放電
スイッチを制御する充・放電のスイッチ制御部，バッテ
リの電圧を検出するバッテリ電圧検出部と，前記電源制
御コントローラから送られてくる制御データを受信して
前記各部の動作状態を設定すると共に前記ＤＣ電圧検出
部による検出値を前記電源制御コントローラへ送る転送
制御部を備えた１チップの周辺回路とを備え，前記電源
制御コントローラは周辺回路から前記周辺回路の各部の
状態を設定して，ＤＣ−ＤＣコンバータの変換制御と電
池の充・放電の制御を行うことを特徴とする電源制御方
式。
【請求項３】請求項１または２において，前記周辺回
路は，前記電源制御コントローラから一定周期で発生す
るパルス信号を入力し，該パルスが一定周期で入力しな
いと出力を発生するウオッチドッグタイマと，前記ウオ
ッチドッグタイマからの出力またはバッテリの電圧ドロ
ップの検出信号の何れかによりリセット信号を発生する
と共にリセットの種別を表す信号を発生するリセット出
力部を備え，前記電源制御コントローラ及び電子装置の
システム回路は前記リセット信号によりリセットされる
ことを特徴とする電源制御方式。
【請求項４】請求項３において，前記電源制御コント
ローラの外部に電源スイッチを備え，該電源スイッチに
よる電源投入時に前記電源制御コントローラから前記電
子装置のシステム回路に対しリセット信号を供給し，シ
ステム回路へのクロック発振動作が安定状態となる一定
時間後にリセットを解除することを特徴とする電源制御
方式。
【請求項５】請求項３または４において，前記周辺回
路は，前記リセット出力部から発生するリセット信号を
前記転送制御部に供給して前記制御データ線を介する入
力電源制御コントローラからの信号をマスクし，電源制
御コントローラは前記周辺回路からのリセット信号によ
り前記制御データ線から周辺回路へ出力する信号をマス
クすることを特徴とする電源制御方式。
【請求項６】請求項１または２において，前記電源制
御コントローラにデータチェック部を設け，前記周辺回
路に転送制御部と接続されたデータ折り返し部と，デー
タ折り返し部と前記電源制御コントローラとの接続手段
を設け，前記電源制御コントローラは，周辺回路に対し
設定データを送信すると前記接続手段を介して周辺回路
からの折り返しデータを前記データチェック部において
チェックすることを特徴とする電源制御方式。