JPH0325804B2 - - Google Patents
Info
- Publication number
- JPH0325804B2 JPH0325804B2 JP58214734A JP21473483A JPH0325804B2 JP H0325804 B2 JPH0325804 B2 JP H0325804B2 JP 58214734 A JP58214734 A JP 58214734A JP 21473483 A JP21473483 A JP 21473483A JP H0325804 B2 JPH0325804 B2 JP H0325804B2
- Authority
- JP
- Japan
- Prior art keywords
- hold
- terminal
- voltage
- microprocessor
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 6
- 230000002265 prevention Effects 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 description 12
- 239000013078 crystal Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- MEGPURSNXMUDAE-RLMOJYMMSA-N scopoline Chemical group C([C@H](O1)C2)[C@@H]3N(C)[C@H]2[C@H]1[C@H]3O MEGPURSNXMUDAE-RLMOJYMMSA-N 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、ホールド機能を有するマイクロプロ
セツサに於ける電源バツクアツプ状態からの復帰
方法に関する。
セツサに於ける電源バツクアツプ状態からの復帰
方法に関する。
(ロ) 従来技術
一般に、マイクロプロセツサに設けられたホー
ルド機能は、ホールド端子に所定レベルの信号、
例えば、“Ｌ”レベルのホールド信号を印加する
ことにより、発振回路をはじめとした内部回路の
動作を停止させる機能である。即ち、ホールド信
号が印加されると、現在実行中の命令が終了して
からホールド状態になり、ホールド状態では、発
振回路を停止させ、割込み要求フラグ、タイマを
リセツトし、すべてのレジスタ、メモリなどはホ
ールド状態直前の状態に保持される。ホールド状
態を解除する方法には２通りあり、１つは、発振
回路に抵抗及びコンデンサを用いたRC発振回路
を使用した場合に、ホールド端子を“Ｈ”レベル
とする方法であり、この場合には、ホールド状態
の直前の状態から動作が開始し、ホールド状態が
解除される。第２は、発振回路に水晶振動子ある
いはセラミツク振動子を用いた場合、発振回路が
正常に起動しないことがあるため、ホールド端子
を“Ｈ”レベルにもどすだけではホールド状態は
解除できない様になつており、この場合には、リ
セツト端子に“Ｌ”レベルのリセツト信号を印加
することによつてリセツト状態とし、初期状態か
ら動作を開始させる。
ルド機能は、ホールド端子に所定レベルの信号、
例えば、“Ｌ”レベルのホールド信号を印加する
ことにより、発振回路をはじめとした内部回路の
動作を停止させる機能である。即ち、ホールド信
号が印加されると、現在実行中の命令が終了して
からホールド状態になり、ホールド状態では、発
振回路を停止させ、割込み要求フラグ、タイマを
リセツトし、すべてのレジスタ、メモリなどはホ
ールド状態直前の状態に保持される。ホールド状
態を解除する方法には２通りあり、１つは、発振
回路に抵抗及びコンデンサを用いたRC発振回路
を使用した場合に、ホールド端子を“Ｈ”レベル
とする方法であり、この場合には、ホールド状態
の直前の状態から動作が開始し、ホールド状態が
解除される。第２は、発振回路に水晶振動子ある
いはセラミツク振動子を用いた場合、発振回路が
正常に起動しないことがあるため、ホールド端子
を“Ｈ”レベルにもどすだけではホールド状態は
解除できない様になつており、この場合には、リ
セツト端子に“Ｌ”レベルのリセツト信号を印加
することによつてリセツト状態とし、初期状態か
ら動作を開始させる。
斯かるマイクロプロセツサを電源遮断時に於い
て、バツクアツプする場合、マイクロプロセツサ
を完全な動作状態とすると、バツクアツプ用のコ
ンデンサがバツクアツプできる時間が短縮されて
しまうため、バツクアツプ状態に於いては、マイ
クロプロセツサをホールド状態として、消費電流
を減少する方法が採用される。しかし、この場
合、ホールド状態を解除する時、リセツト端子に
リセツト信号を印加して初期状態とする方法で
は、初期状態から実行される初期設定プログラム
によつて、保持していたデータがクリアされてし
まうため、リセツトによる解除方法でなく、ホー
ルド端子を“Ｈ”レベルにもどすだけでホールド
が解除される方法が採用されるのであるが、この
場合には、発振回路は、水晶振動子あるいはセラ
ミツク振動子より発振精度の劣る抵抗及びコンデ
ンサによる発振回路を用いなければならない。
て、バツクアツプする場合、マイクロプロセツサ
を完全な動作状態とすると、バツクアツプ用のコ
ンデンサがバツクアツプできる時間が短縮されて
しまうため、バツクアツプ状態に於いては、マイ
クロプロセツサをホールド状態として、消費電流
を減少する方法が採用される。しかし、この場
合、ホールド状態を解除する時、リセツト端子に
リセツト信号を印加して初期状態とする方法で
は、初期状態から実行される初期設定プログラム
によつて、保持していたデータがクリアされてし
まうため、リセツトによる解除方法でなく、ホー
ルド端子を“Ｈ”レベルにもどすだけでホールド
が解除される方法が採用されるのであるが、この
場合には、発振回路は、水晶振動子あるいはセラ
ミツク振動子より発振精度の劣る抵抗及びコンデ
ンサによる発振回路を用いなければならない。
(ハ) 発明の目的
本発明は、上述した点に鑑みて為されたもので
あり、バツクアツプ状態から復帰する際、リセツ
トを実行し、このリセツトが、バツクアツプされ
てない電源投入時に於けるリセツトであるのか、
あるいは、バツクアツプされたホールド状態に於
けるリセツトであるのかを、より少ない外部部品
とより簡単なプログラムとで判定することによ
り、高精度の水晶振動子あるいはセラミツク振動
子を用いた発振回路を採用できるバツクアツプ状
態からの復帰方法を提供するものである。
あり、バツクアツプ状態から復帰する際、リセツ
トを実行し、このリセツトが、バツクアツプされ
てない電源投入時に於けるリセツトであるのか、
あるいは、バツクアツプされたホールド状態に於
けるリセツトであるのかを、より少ない外部部品
とより簡単なプログラムとで判定することによ
り、高精度の水晶振動子あるいはセラミツク振動
子を用いた発振回路を採用できるバツクアツプ状
態からの復帰方法を提供するものである。
(ニ) 発明の構成
本発明は、ホールド機能を有するマイクロプロ
セツサをホールド状態として電源バツクアツプす
るシステムに於いて、前記マイクロプロセツサの
電源端子に各々逆流防止用ダイオードを介して電
源及びバツクアツプ用コンデンサを接続し、ホー
ルド端子に電源を印加すると共に、所定の入力端
子に前記バツクアツプ用コンデンサの端子電圧を
示す信号を印加し、前記電源が遮断してホールド
状態となり、前記電源が復帰してホールド状態が
解除されたとき、前記入力端子に印加された信号
を判定し、前記バツクアツプ用コンデンサの端子
電圧が前記マイクロプロセツサの最低ホールド電
圧を供給可能な場合には、初期設定プログラムの
実行を禁止する構成である。
セツサをホールド状態として電源バツクアツプす
るシステムに於いて、前記マイクロプロセツサの
電源端子に各々逆流防止用ダイオードを介して電
源及びバツクアツプ用コンデンサを接続し、ホー
ルド端子に電源を印加すると共に、所定の入力端
子に前記バツクアツプ用コンデンサの端子電圧を
示す信号を印加し、前記電源が遮断してホールド
状態となり、前記電源が復帰してホールド状態が
解除されたとき、前記入力端子に印加された信号
を判定し、前記バツクアツプ用コンデンサの端子
電圧が前記マイクロプロセツサの最低ホールド電
圧を供給可能な場合には、初期設定プログラムの
実行を禁止する構成である。
(ホ) 実施例
第１図は本発明の実施例を示す回路図である。
１はマイクロプロセツサであり、発振回路の入力
端子OSCINと出力端子OSCOUTとの間には、水
晶振動子２が接続され、マイクロプロセツサ１は
水晶振動子２によつて決定される周波数信号に基
づいて動作する。電源VDDは、ホールド端子
HOLDに印加されると共に、逆流防止用のダイ
オード３を介して、マイクロプロセツサ１の電源
端子VDDに印加され、更に、電源端子VDDには逆
流防止用のダイオード４を介してバツクアツプ用
コンデンサ５が接続される。このバツクアツプ用
コンデンサ５の電源VDD間には、抵抗６及び
NPN型のトランジスタ７によつて充電路が形成
され、トランジスタ７はマイクロプロセツサ１の
出力端子OUTから出力される信号によつて制御
される。また、バツクアツプ用コンデンサ５の端
子電圧は、必要に応じてダイオード８を介してマ
イクロプロセツサ１の所定入力端子INに印加さ
れる。このダイオード８は、マイクロプロセツサ
１がデータを保存するのに必要な最低電源電圧
（この電圧を最低ホールド電圧VLとする）と入力
端子INのスレツシヨルド電圧Vt*との関係で設け
られる。即ち、バツクアツプ用のコンデンサ５の
端子電圧VCが最低ホールド電圧VLを保証する電
圧はVC≧VL＋VD（VDはダイオード４の立ち上が
り電圧）であり、入力端子INのスレツシヨルド
電圧Vt*がVt*≧VL＋VDである場合には、バツク
アツプ用コンデンサ５の端子電圧VCが低下して、
最低ホールド電圧VLを保証する電圧VL＋VDに達
する前に、スレツシヨルド電圧Vt*以下となるた
め、入力端子INの入力データが変化し、確実に
バツクアツプ用コンデンサ５の端子電圧VCの電
圧低下を検出できるので、この場合にはダイオー
ド８は不要であり、端子電圧VCを直接、入力端
子INに印加する。一方、VL＋VD＞Vt*である場
合に、端子電圧VCが低下してVL＋VD＞VC＞Vt*
となると、バツクアツプ用コンデンサ５からマイ
クロプロセツサ１の電源端子VDDに供給される電
圧は最低ホールド電圧VL以下となつてしまい、
データの保持が保証できなくなるにも拘わらず、
端子電圧VCはスレツシヨルド電圧Vt以上である
ため入力端子INで検出することができない。こ
の場合には、ダイオード８を必要な個数だけ直列
接続して入力端子INに印加される電圧を減少す
る。
１はマイクロプロセツサであり、発振回路の入力
端子OSCINと出力端子OSCOUTとの間には、水
晶振動子２が接続され、マイクロプロセツサ１は
水晶振動子２によつて決定される周波数信号に基
づいて動作する。電源VDDは、ホールド端子
HOLDに印加されると共に、逆流防止用のダイ
オード３を介して、マイクロプロセツサ１の電源
端子VDDに印加され、更に、電源端子VDDには逆
流防止用のダイオード４を介してバツクアツプ用
コンデンサ５が接続される。このバツクアツプ用
コンデンサ５の電源VDD間には、抵抗６及び
NPN型のトランジスタ７によつて充電路が形成
され、トランジスタ７はマイクロプロセツサ１の
出力端子OUTから出力される信号によつて制御
される。また、バツクアツプ用コンデンサ５の端
子電圧は、必要に応じてダイオード８を介してマ
イクロプロセツサ１の所定入力端子INに印加さ
れる。このダイオード８は、マイクロプロセツサ
１がデータを保存するのに必要な最低電源電圧
（この電圧を最低ホールド電圧VLとする）と入力
端子INのスレツシヨルド電圧Vt*との関係で設け
られる。即ち、バツクアツプ用のコンデンサ５の
端子電圧VCが最低ホールド電圧VLを保証する電
圧はVC≧VL＋VD（VDはダイオード４の立ち上が
り電圧）であり、入力端子INのスレツシヨルド
電圧Vt*がVt*≧VL＋VDである場合には、バツク
アツプ用コンデンサ５の端子電圧VCが低下して、
最低ホールド電圧VLを保証する電圧VL＋VDに達
する前に、スレツシヨルド電圧Vt*以下となるた
め、入力端子INの入力データが変化し、確実に
バツクアツプ用コンデンサ５の端子電圧VCの電
圧低下を検出できるので、この場合にはダイオー
ド８は不要であり、端子電圧VCを直接、入力端
子INに印加する。一方、VL＋VD＞Vt*である場
合に、端子電圧VCが低下してVL＋VD＞VC＞Vt*
となると、バツクアツプ用コンデンサ５からマイ
クロプロセツサ１の電源端子VDDに供給される電
圧は最低ホールド電圧VL以下となつてしまい、
データの保持が保証できなくなるにも拘わらず、
端子電圧VCはスレツシヨルド電圧Vt以上である
ため入力端子INで検出することができない。こ
の場合には、ダイオード８を必要な個数だけ直列
接続して入力端子INに印加される電圧を減少す
る。
また、マイクロプロセツサ１のリセツト端子
RESには、電源VDDと接地間に直列接続された抵
抗９及びコンデンサ１０から成るリセツト回路の
リセツト信号が印加される。即ち、電源端子VDD
が“Ｌ”レベルから“Ｈ”レベルに立ち上がつた
場合、リセツト信号は抵抗９及びコンデンサ１０
の時定数に従つて上昇し、リセツト信号がリセツ
ト端子のスレツシヨルド電圧になるまでの
間に、内部回路のリセツトが為される。
RESには、電源VDDと接地間に直列接続された抵
抗９及びコンデンサ１０から成るリセツト回路の
リセツト信号が印加される。即ち、電源端子VDD
が“Ｌ”レベルから“Ｈ”レベルに立ち上がつた
場合、リセツト信号は抵抗９及びコンデンサ１０
の時定数に従つて上昇し、リセツト信号がリセツ
ト端子のスレツシヨルド電圧になるまでの
間に、内部回路のリセツトが為される。
第２図は、マイクロプロセツサ１がリセツトさ
れた初期状態に於いて、最初に実行されるプログ
ラムのフロー図である。そこで、第１図に於い
て、初めての電源投入の場合、電源VDDが“Ｈ”
レベルになると、リセツト端子にリセツト
信号が印加され、マイクロプロセツサ１は初期状
態にリセツトされる。このとき、内部のプログラ
ムカウンタはリセツトされるため、プログラムメ
モリの“０番地”から記憶されているプログラ
ム、即ち、第２図に示されたプログラムが実行さ
れる。このプログラムに於いて、先ず、入力端子
INが“Ｈ”であるか否か判定される。初めての
電源投入の場合、バツクアツプ用コンデンサ５に
は電荷が無く、端子電圧VCは“Ｌ”である。従
つて、次に初期設定プログラムが実行され、マイ
クロプロセツサ１内部のRAMあるいは出力端子
のラツチ等が初期設定される。そして、出力端子
OUTに“Ｈ”を出力してトランジスタ７をオン
させ、バツクアツプ用コンデンサ５に充電を行
い、通常のプログラムの実行に進む。
れた初期状態に於いて、最初に実行されるプログ
ラムのフロー図である。そこで、第１図に於い
て、初めての電源投入の場合、電源VDDが“Ｈ”
レベルになると、リセツト端子にリセツト
信号が印加され、マイクロプロセツサ１は初期状
態にリセツトされる。このとき、内部のプログラ
ムカウンタはリセツトされるため、プログラムメ
モリの“０番地”から記憶されているプログラ
ム、即ち、第２図に示されたプログラムが実行さ
れる。このプログラムに於いて、先ず、入力端子
INが“Ｈ”であるか否か判定される。初めての
電源投入の場合、バツクアツプ用コンデンサ５に
は電荷が無く、端子電圧VCは“Ｌ”である。従
つて、次に初期設定プログラムが実行され、マイ
クロプロセツサ１内部のRAMあるいは出力端子
のラツチ等が初期設定される。そして、出力端子
OUTに“Ｈ”を出力してトランジスタ７をオン
させ、バツクアツプ用コンデンサ５に充電を行
い、通常のプログラムの実行に進む。
一方、通電状態から電源VDDが遮断するとバツ
クアツプ用コンデンサ５からダイオード４を介し
て電源端子VDDに電圧が供給されるためマイクロ
プロセツサ１の動作は保持されるが、ホールド端
子に“Ｌ”レベルが印加されるので、マ
イクロプロセツサ１はホールド状態になる。ホー
ルド状態に於いては、出力端子OUTは“Ｌ”と
なりトランジスタ７はオフされる。そして、電源
VDDが復帰し“Ｈ”レベルとなると、リセツト信
号が再びリセツト端子に印加され、マイク
ロプロセツサ１は初期状態となり、ホールド状態
及びバツクアツプ状態が解除される。そこで、第
２図のプログラムの実行により、入力端子INが
“Ｈ”か否か判定される。このとき、電源VDDの
遮断時間が比較的短かく、バツクアツプ用コンデ
ンサ５の端子電圧VCが最低ホールド電圧VLを十
分保証できる電圧、即ち、Vt*≦VC−VDである
場合には、入力端子INの信号は“Ｈ”と判定さ
れ、この場合には、ホールド状態からの復帰であ
るから、初期設定プログラムを実行せず、出力端
子OUTを“Ｈ”としてトランジスタ７をオンさ
せ、通常のプログラムに進む。従つて、ホールド
状態で保持されているデータはクリアされない。
一方、電源VDDの遮断時間が長時間となり、バツ
クアツプ用コンデンサ５の端子電圧VCが低下し、
最低ホールド電圧VLを保証できない場合には、
Vt*＞VC−VDであるため、入力端子INの信号は
“Ｌ”レベルと判定され、この場合には、たとえ
ホールド状態に於いてデータが保持されていて
も、そのデータの信頼性に欠けるため、初めての
電源投入時の様に、初期設定プログラムを実行す
る。
クアツプ用コンデンサ５からダイオード４を介し
て電源端子VDDに電圧が供給されるためマイクロ
プロセツサ１の動作は保持されるが、ホールド端
子に“Ｌ”レベルが印加されるので、マ
イクロプロセツサ１はホールド状態になる。ホー
ルド状態に於いては、出力端子OUTは“Ｌ”と
なりトランジスタ７はオフされる。そして、電源
VDDが復帰し“Ｈ”レベルとなると、リセツト信
号が再びリセツト端子に印加され、マイク
ロプロセツサ１は初期状態となり、ホールド状態
及びバツクアツプ状態が解除される。そこで、第
２図のプログラムの実行により、入力端子INが
“Ｈ”か否か判定される。このとき、電源VDDの
遮断時間が比較的短かく、バツクアツプ用コンデ
ンサ５の端子電圧VCが最低ホールド電圧VLを十
分保証できる電圧、即ち、Vt*≦VC−VDである
場合には、入力端子INの信号は“Ｈ”と判定さ
れ、この場合には、ホールド状態からの復帰であ
るから、初期設定プログラムを実行せず、出力端
子OUTを“Ｈ”としてトランジスタ７をオンさ
せ、通常のプログラムに進む。従つて、ホールド
状態で保持されているデータはクリアされない。
一方、電源VDDの遮断時間が長時間となり、バツ
クアツプ用コンデンサ５の端子電圧VCが低下し、
最低ホールド電圧VLを保証できない場合には、
Vt*＞VC−VDであるため、入力端子INの信号は
“Ｌ”レベルと判定され、この場合には、たとえ
ホールド状態に於いてデータが保持されていて
も、そのデータの信頼性に欠けるため、初めての
電源投入時の様に、初期設定プログラムを実行す
る。
この様に、バツクアツプ用コンデンサ５の端子
電圧VCの検出を初期状態に於いて行い、その電
圧の情報によつてバツクアツプ状態からの復帰が
為されるのである。
電圧VCの検出を初期状態に於いて行い、その電
圧の情報によつてバツクアツプ状態からの復帰が
為されるのである。
(ヘ) 発明の効果
上述の如く本発明によれば、発振回路に発振精
度の高い水晶振動子あるいはセラミツク振動子を
用いたマイクロプロセツサを、ホールド状態にし
て電源バツクアツプする場合に、バツクアツプ状
態からの再スタートと、電源投入時のスタートと
が簡単な外付回路と、簡単なプログラムによつて
実現でき、同時に、バツクアツプ用のコンデンサ
の電圧低下をも検出できる利点を有しており、異
なるアプリケーシヨンを有するマイクロプロセツ
サのほとんどに応用することができる。
度の高い水晶振動子あるいはセラミツク振動子を
用いたマイクロプロセツサを、ホールド状態にし
て電源バツクアツプする場合に、バツクアツプ状
態からの再スタートと、電源投入時のスタートと
が簡単な外付回路と、簡単なプログラムによつて
実現でき、同時に、バツクアツプ用のコンデンサ
の電圧低下をも検出できる利点を有しており、異
なるアプリケーシヨンを有するマイクロプロセツ
サのほとんどに応用することができる。
第１図は本発明の実施例を示す回路図、第２図
は第１図に示された回路の動作を示すプログラム
のフロー図である。 １……マイクロプロセツサ、２……水晶振動
子、３，４……逆流防止用のダイオード、５……
バツクアツプ用コンデンサ、６，９……抵抗、７
……トランジスタ、８……ダイオード、１０……
コンデンサ。
は第１図に示された回路の動作を示すプログラム
のフロー図である。 １……マイクロプロセツサ、２……水晶振動
子、３，４……逆流防止用のダイオード、５……
バツクアツプ用コンデンサ、６，９……抵抗、７
……トランジスタ、８……ダイオード、１０……
コンデンサ。
Claims (1)
- １ ホールド機能を有するマイクロプロツセサを
ホールド状態として電源バツクアツプするシステ
ムにおいて、前記マイクロプロツセサの電源端子
に各々逆流防止用ダイオードを介して電源及びバ
ツクアツプコンデンサを接続し、ホールド端子に
電源を印加すると共に、所定の入力端子に該入力
端子のスレツシヨルド電圧と最低ホールド電圧の
差に応じた個数のダイオードを介して前記バツク
アツプ用コンデンサの端子電圧を印加し、前記電
源が遮断しホールド状態となり、前記電源が復帰
してホールド状態が解除されたとき、前記入力端
子に印加された信号を判定し、前記バツクアツプ
用コンデンサの端子電圧が前記マイクロプロセツ
サの最低ホールド電圧を供給可能な場合には、初
期設定プログラムの実行を禁止することを特徴と
するバツクアツプ状態からの復帰方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58214734A JPS60107123A (ja) | 1983-11-14 | 1983-11-14 | バックアップ状態からの復帰方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58214734A JPS60107123A (ja) | 1983-11-14 | 1983-11-14 | バックアップ状態からの復帰方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60107123A JPS60107123A (ja) | 1985-06-12 |
| JPH0325804B2 true JPH0325804B2 (ja) | 1991-04-09 |
Family
ID=16660719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58214734A Granted JPS60107123A (ja) | 1983-11-14 | 1983-11-14 | バックアップ状態からの復帰方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60107123A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58139225A (ja) * | 1982-02-12 | 1983-08-18 | Matsushita Electric Ind Co Ltd | 停電記憶回路 |
| JPS58175198A (ja) * | 1982-04-07 | 1983-10-14 | Toshiba Corp | デ−タ処理装置 |
-
1983
- 1983-11-14 JP JP58214734A patent/JPS60107123A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58139225A (ja) * | 1982-02-12 | 1983-08-18 | Matsushita Electric Ind Co Ltd | 停電記憶回路 |
| JPS58175198A (ja) * | 1982-04-07 | 1983-10-14 | Toshiba Corp | デ−タ処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60107123A (ja) | 1985-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0450629B2 (ja) | ||
| US5587866A (en) | Power-on reset circuit | |
| JPH0325804B2 (ja) | ||
| JPH02239719A (ja) | タイマ回路 | |
| JPS61121117A (ja) | メモリ−バツクアツプ制御装置 | |
| JP2722348B2 (ja) | 発振回路 | |
| JPH08147064A (ja) | 間欠動作回路 | |
| JP2002099357A (ja) | 半導体装置 | |
| JPH0342496Y2 (ja) | ||
| JPH0530192Y2 (ja) | ||
| JPH063454Y2 (ja) | メモリ用バックアップ回路 | |
| JPH054022Y2 (ja) | ||
| JPH0226066Y2 (ja) | ||
| JPH0418031Y2 (ja) | ||
| JPH0726748Y2 (ja) | リセット回路 | |
| JP3285975B2 (ja) | カメラ制御用バイポーラｉｃ | |
| JP3178129B2 (ja) | メモリバックアップ保護装置 | |
| KR890003751B1 (ko) | 마이크로프로세서를 이용한 시스템에 있어서의 리세트, 데이타보호 및 자동 지스타트회로 | |
| JPS6165522A (ja) | 電源電圧検出回路 | |
| JP2523730Y2 (ja) | ノンロックスイッチのバックアップ回路 | |
| JPH0720759Y2 (ja) | 停電補償誤動作防止機能を有する電源回路 | |
| JP2551135B2 (ja) | オフデレータイマ | |
| JPH07295663A (ja) | 電源オンオフ制御回路 | |
| JPH0311572B2 (ja) | ||
| EP0458303A2 (en) | Microcomputer with power failure detection |