JPH02211019A - 停電検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、停電検出回路に関する０例えば、電源オフ時
に、ＲＡＭなどの揮発性記憶装置のバックアップをバッ
テリーに切換える場合などに利用［従来の技術］ ＲＡＭなどの揮発性記憶装置を備えた電子機器では、電
源オフ時に揮発性記憶装置をバッテリーに切換えるため
に、電源がオフされたことを検出する停電検出回路を設
けている。

そこで、従来の停電検出回路を第３図について説明する
。同図において、１１は電圧比較手段を構成するＩＣで
、コンパレータ１２、トランジスタ１３および基準電源
１４を内蔵している。また、■ピンはコンパレータ１２
の電源端子、■ピンはコンパレータ１２の入力端子、■
ピンはトランジスタ１３のエミッタおよび基準電源１４
の負極に接続されたＧＮＤ接続端子、■ピンはトランジ
スタ１３のコレクタに接続された出力端子である。

電源端子■には、コンパレータ１２に動作電圧を供給す
る第１の電源としての停電検出用電源ＶＭが接続されて
いる。ここで、コンパレータ１２の正常動作電圧の下限
電圧レベルは２■である。

従って、電源端子■にかかる電圧が２Ｖより低下すると
、コンパレータ１２は動作不能な状態となる。この状態
では、トランジスタ１３はオフである。

入力端子■には、前記停電検出用電源ＶＭの電圧を抵抗
Ｒ１，Ｒ２で分圧した電圧が入力されているとともに、
抵抗Ｒ４，Ｒ３を介して第２の電源である＋５ｖの制御
用電源ＶＣが接続されている。コンパレータ１２は、入
力端子■に入力される停電監視用電圧を基準電源１４の
基準電圧、ここでは１．２５Ｖと比較し、停電監視用電
圧が基準電圧より低下したとき、ｒ　Ｈ、レベルの信号
をトランジスタ１３のベースに与えトランジスタ１３を
オンさせる。

出力端子■には、前記抵抗Ｒ３，Ｒ４の中点か接続され
ているとともに、ＣＰＵ２１の停電検出信号ボート２２
が接続されている。従って、電源オン時には、入力端子
■にかかる停電監視用電圧が基準電圧より高いので、ト
ランジスタ１３はオフの状態にある。よって、出力端子
■は、抵抗Ｒ３を介して＋５■の制御用電源ＶＣにより
プルアップされｒＨＪレベルである。つまり、ＣＰＵ２
１に通常動作モードである旨の信号が出力されている。

一方、電源オフ時には、停電検出用電源ＶＭの電圧が下
がり、入力端子■にかかる停電監視用電圧が基準電圧（
１，２５Ｖ）より低下すると、トランジスタエ３がオン
する。よって、出力端子■は、「Ｌ」レベルになる。つ
まり、ＣＰＵ２１にメモリのバックアップをバッテリー
に切換指令する旨の停電検出信号が出力される。

ここに、制御用電源ＶＣおよび抵抗Ｒ３を含んで、ＩＣ
Ｉ　１により停電監視用電圧か基準電圧より低下したこ
とが検知されているとき停電検出信号を出力する停電検
出信号出力回路１５が構成されている。

［発明が解決しようとする課題］ ところが、第３図に示す停電検出回路では、停電などに
より、停電検出用電源ＶＭの電圧が制御用電源ＶＣより
先に下がり、ＩＣ１１の正常動作電圧範囲の下限電圧レ
ベル（２ｖ）に低下すると、ＣＰＵ２１が誤動作すると
いう問題がある。

これを、第４図を参照しながら説明する。いま、電源オ
フにより停電検出用電源ＶＭの電圧が下がり、入力端子
■にかかる停電監視用電圧が基準電圧、つまり１．２５
Ｖより低下すると、トランジスタ１３がオンし、出力端
子■は「Ｌ」レベルとなる。つまり、停電検出信号がＣ
ＰＵ２１へ出力される。

さらに、停電監視用電源ＶＭの電圧が下がり、電源端子
■にかかる電圧が２■、つまりコンパレータ１２の正常
動作電圧の下限電圧レベルより低下すると、コンパレー
タ１２が動作不能な状態となる。この状態では、トラン
ジスタ１３はオフの状態である。

ここで、制御用電源ＶＣが残っていると、出力端子■は
、抵抗Ｒ３を介して制御用電源ＶＣによりプルアップさ
れ再びｒＨ」レベルになり、その後制御用電源ＶＣの電
圧が下がるに従って「Ｌ」レベルになる。

従って、出力端子■は、停電などによって「ＬＪレベル
になり、続いて、コンパレータ１２が動作不能になった
状態において、制御用電源ＶＣが残っていると、再びｒ
Ｈ，レベルになるので、ＣＰＵ２１は停電検出信号を認
識した後、通常動作モードである旨の信号を認識するこ
とになるので、誤動作するという問題があった。

ここに、本発明の目的は、このような従来の問題を解消
し、電圧比較手段の動作不能による誤動作を防止しなた
停電検出回路を提供することにある。

［課題を解決するための手段］ そのため、本発明では、第１の電源と、この第１の電源
によって動作電圧を供給されかつ停電監視用電圧を基準
電圧と比較する電圧比較手段と、この電圧比較手段によ
って前記停電監視用電圧が基準電圧より低下したことが
検知されているとき停電検出信号を出力する第２の電源
を含む停電検出信号出力回路とを備えた停電検出回路に
おいて、前記第２の電源を前記電圧比較手段の電源端子
に供給する電源供給系路を設けた、ことを特徴とする。

［作　用］ 停電などにより第１の電源電圧が第２の電源電圧より先
に低下すると、第２の電源電圧が電圧比較手段に供給さ
れるので、第２の電源電圧が低下するまで電圧比較手段
を正常動作状態に維持させることができる。その後、第
２の電源電圧が低下し電圧比較手段が動作不能な状態と
なっても、第２の電源電圧も低下しているので、誤動作
を防止することができる。

［実施例］ 以下、本発明の一実施例を第１図および第２図に基づい
て説明する。なお、これらの図の説明に当って、第３図
と同一構成要件については、同一符号を付し、その説明
を省略する。

本実施例では、第１図に示す如く、前記制御用電源ＶＣ
を電圧比較手段を構成するＩＣ１１の電源端子■に供給
する電源供給系路３１が設けられている。電源供給系路
３１は、アノードを前記制御用電源ＶＣに、カソードを
前記ＩＣ１１の電源端子■にそれぞれ接続したダイオー
ド３２によって構成されている。

従って、第２図に示すように、電源オフにより、停電検
出用電源ＶＭの電圧が制御用電源ＶＣより先に低下する
と、ダイオード３２を介して＋５Ｖの制御用電源ＶＣが
電源端子■に供給されるので、制御用電源ＶＣの電圧が
低下するまで、コンパレータ１２を正常動作させること
ができる。

やがて、制御用電源ＶＣの電圧がさらに低下し、入力端
子■にかかる停電監視電圧が基準電圧より低下したとき
、トランジスタ１３がオフするので、停電検出信号がＣ
ＰＵ２１へ出力される。その後、制御用電源ＶＣの電圧
がさらに低下し、コンパレータ１２が動作不能な状態と
なっても、制御用電源ＶＣの電圧も低下しているので、
ＣＰＵ２１は出力端子■の信号レベルを通常動作モード
である旨の信号と認識することがない、よって、誤動作
を防止することができる。

従って、本実施例によれば、制御用電源ＶＣを電圧比較
手段を構成するＩＣＩ　１の電源端子■に供給するダイ
オード３２を設けたので、停電検出用電源ＶＭの電圧が
制御用電源ＶＣより先に低下した場合でも、ダイオード
３２を介して制御用電源ＶＣが電源端子■に供給される
ので、制御用電源ＶＣの電圧が下がるまで、コンパレー
タ１２を正常動作させることができる。よって、ＣＰＵ
２１の誤動作を防止することができる。

［発明の効果］ 以上の通り、本発明によれば、第２の電源を電圧比較手
段の電源端子に供給する電源供給系路を設けたので、第
１の電源電圧が第２の電源より先に低下した場合でも、
第２の電源電圧が低下するまで電圧比較手段を正常動作
状態に維持させることができる。よって、誤動作を防止
することができる。

【図面の簡単な説明】 第１図および第２図は本発明の一実施例を示すもので、
第１図は回路図、第２図はタイミングチャートである。 第３図および第４図は従来の停電検出回路を示すもので
、第３図は回路図、第４図や はタイミングチートである。 １１・・・電圧比較手段、 １４・・・基準電源（基準電圧）、 １５・・・停電検出信号出力回路、 ３１・・・電圧供給系路、 ＶＭ・・・停電検出用電源（第１の電源）、ＶＣ・・・
制御用電源（第２の電源）。

Claims (1)

【特許請求の範囲】
1. （１）第１の電源と、この第１の電源によって動作電圧
   を供給されかつ停電監視用電圧を基準電圧と比較する電
   圧比較手段と、この電圧比較手段によって前記停電監視
   用電圧が基準電圧より低下したことが検知されていると
   き停電検出信号を出力する第２の電源を含む停電検出信
   号出力回路とを備えた停電検出回路において、 前記第２の電源を前記電圧比較手段の電源端子に供給す
   る電源供給系路を設けた、 ことを特徴とする停電検出回路。