JPS6117477Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は揮発性メモリの保護回路に関し、特
に、電源の遮断時に電池から揮発性メモリに電源
電圧を印加してその記憶内容を保護する保護回路
に関する。

第１図は従来の揮発性メモリの保護回路を含む
電子機器の概略ブロツク図であり、第２図は同じ
く具体的なブロツク図である。

まず、第１図および第２図を参照して従来の揮
発性メモリの保護回路について説明する。電源１
は交流電圧を直流電圧に整流して、の直流電圧を
停電検出回路２とメモリセ−ブ回路３とCPU４
とメモリ回路５と電池回路６とに与える。停電検
出回路２は電源１が遮断されたとき、それを検出
するものであつて、検出信号をメモリセ−ブ回路
３に含まれるトランジスタ３１のベ−スに与え
る。トランジスタ３１のエミツタには電源１から
直流電圧が印加され、コレクタは揮発性メモリ５
１ないし５ｎのチツプセレクト端子（CE）に接
続されるとともに、抵抗３２とコンデンサ３３と
の並列回路を介して接地される。CPU４はＲ／
Ｗ信号を出力し、このＲ／Ｗ信号はインバ−タ４
１を介して揮発性メモリ５１ないし５ｎのＲ／Ｗ
端子に与えられる。揮発性メモリ５１ないし５ｎ
とCPU４とはシステムバス７を介して接続され
る。さらに、電池回路６はダイオ−ド６１と抵抗
６２と電池６３とを含み、電源１からダイオ−ド
６１と抵抗６２とを介して電池６３に電圧が印加
され、常時電池６３を充電する。また、電源１か
らダイオ−ド６１を介して揮発性メモリ５１ない
し５ｎに直流電圧が印加される。

動作において、電源１が正常に動作していると
きは、ダイオ−ド６１を介して揮発性メモリ５１
ないし５ｎに直流電圧が印加される。停電検出回
路２は電源１が正常に動作していることにより、
Ｌレベルの検出信号をトランジスタ３１のベ−ス
に与える。それによつて、トランジスタ３１が導
通し、揮発性メモリ５１ないし５ｎのチツプセレ
クト端子にＨレベルの信号が与えられる。それに
よつて、揮発性メモリ５１ないし５ｎが能動化さ
れる。そして、CPU４からインバ−タ４１を介
してＲ／Ｗ信号が揮発性メモリ５１ないし５ｎに
与えられる。このＲ／Ｗ信号により、揮発性メモ
リ５１ないし５ｎの読出しおよび書き込み制御が
なされる。そして、CPU４はシステムバス７を
介して揮発性メモリ５１ないし５ｎとの間でデ−
タの転送を行なう。

電源１が遮断されると、電池６３から抵抗６２
を介して揮発性メモリ５１ないし５ｎに直流電圧
が印加される。一方、停電検出回路２は電源１が
遮断されたことにより、Ｈレベルの検出信号をト
ランジスタ３１のベ−スに与える。それによつ
て、トランジスタ３１が非導通になり、そのコレ
クタが抵抗３２を介して接地されていることによ
り、揮発性メモリ５１ないし５ｎのチツプセレク
ト端子がＬレベルとなる。揮発性メモリ５１ない
し５ｎは、チツプセレクト端子がＬレベルになつ
たことによつて不能化され、その記憶内容が保護
される。

上述のごとく揮発性メモリ５１ないし５ｎは電
源１が遮断されても電池６３から直流電圧が印加
されることにより、その記憶内容が保護される。
しかしながら、たとえば人が電子機器に触れるこ
とにより発生する静電気の放電により雑音が発生
すると、布線を介してあるいは空間を介して揮発
性メモリ５１ないし５ｎにノイズ電圧が誘起され
る。このとき、布線長あるいはインピ−ダンスの
不平衡により、揮発性メモリ５１ないし５ｎのチ
ツプセレクト端子と接地間にノ−マルモ−ドノイ
ズが発生すると、Ｒ／Ｗ端子がインバ−タ４１を
介してフロ−テイングもしくはほぼ0V電位にあ
るので、揮発性メモリ５１ないし５ｎの記憶内容
が破壊されることになる。そこで、ノ−マルモ−
ドノイズを仰圧するために、チツプセレクト端子
と接地間にコンデンサ３３が接続されている。し
かしながら、静電性ノイズのような連続的に発生
する高周波ノイズは、コンデンサ３３の放電が充
分に行なわれる前に、次のサイクルのノイズが重
畳されると、コンデンサ３３によつてノイズを完
全に除去することができない。すなわち、チツプ
セレクト端子にノ−マルモ−ドノイズが現われて
揮発性メモリ５１ないし５ｎの記憶内容が破壊さ
れることになつてしまう。

そこで、この考案は、上述のような連続的に発
生する高周波ノイズによつて揮発性メモリの記憶
内容が破壊されるのを防止し得る揮発性メモリの
保護回路を提供することである。

この考案を要約すれば、電源の遮断時に、電池
から揮発性メモリに電源電圧を印加して、その記
憶内容を保護する保護回路において、電源の出力
端と揮発性メモリのチツプセレクト端子との間に
ダイオ−ドのような整流器を接続し、電源が遮断
されたときに、揮発性メモリのチツプセレクト端
子を基準電位に強制して除去するようにしたもの
である。

以下に、図面に示す実施例とともにこの考案を
より具体的に説明する。

第３図はこの考案の一実施例の具体的なブロツ
ク図である。この第３図は以下の点を除いて前述
の第２図と同じである。すなわち、第３図から明
らかなように、整流器の一例としてのダイオ−ド
８の陰極を基準電位（この第３図では電源１の出
力端子）に接続し、陽極をチツプセレクト端子に
接続される。

このように、ダイオ−ド８によつてチツプセレ
クト端子を基準電位に接続することにより、たと
えチツプセレクト端子にノ−マルモ−ドノイズが
入力しても、ダイオ−ド８を介して電源ラインに
そのノイズを放電させることができる。このと
き、電源１が遮断されているため、電源ラインは
ほぼ0V電位になつている。したがつて、チツプ
セレクト端子の電位がダイオ−ド８の順方向電圧
降下電位以上になると、ダイオ−ド８を介してノ
イズが放電開始されることとなり、チツプセレク
ト端子は低レベル電位に保たれ、揮発性メモリ５
１ないし５ｎの記憶内容を保護する機能が有効に
作用する。

以上のように、この考案によれば、電源が遮断
されたときに、整流器を介してチツプセレクト端
子を電源の出力端である基準電位に強制するよう
にしたので、電源遮断時にノイズが発生しても、
整流器を介して基準電位のラインに電流が流れ込
み、揮発性メモリのチツプセレクト端子がハイレ
ベルになることがなく、連続的に発生する高周波
ノイズによつて揮発性メモリに記憶されている内
容が破壊されるのを防止することができる。

【図面の簡単な説明】

第１図は従来の揮発性メモリの保護回路を含む
電子機器の概略ブロツク図である。第２図は同じ
く具体的なブロツク図である。第３図はこの考案
の一実施例の具体的なブロツク図である。 図において、１は電源、２は停電検出回路、３
はメモリセ−ブ回路、４はCPU、５１ないし５
ｎは揮発性メモリ、６は電池回路、８はダイオ−
ドを示す。

Claims (1)

1. 【実用新案登録請求の範囲】 電源の遮断時に、電池から揮発性メモリに電源
   電圧を印加して、前記揮発性メモリに記憶してい
   る記憶内容を保護する保護回路において、 前記揮発性メモリはチツプセレクト端子を含
   み、さらに 前記電源が遮断されたことを検知する電源断検
   知手段と、 その陰極が前記電源の出力端に接続され、その
   陽極が前記揮発性メモリのチツプセレクト端子に
   接続され、前記電源断検知手段出力の検知信号に
   基づいて、前記揮発性メモリのチツプセレクト端
   子を基準電位に強制する整流器とを備えた、揮発
   性メモリの保護回路。