JPH038044Y2 - - Google Patents
Info
- Publication number
- JPH038044Y2 JPH038044Y2 JP752584U JP752584U JPH038044Y2 JP H038044 Y2 JPH038044 Y2 JP H038044Y2 JP 752584 U JP752584 U JP 752584U JP 752584 U JP752584 U JP 752584U JP H038044 Y2 JPH038044 Y2 JP H038044Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- backup
- power supply
- transistor
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Landscapes
- Stand-By Power Supply Arrangements (AREA)
- Power Sources (AREA)
Description
【考案の詳細な説明】
この考案は、機器の電源オフ時にメモリー等の
データを保持するためのバツクアツプ回路を備え
た電源装置に関するものである。
データを保持するためのバツクアツプ回路を備え
た電源装置に関するものである。
従来、この種の電源装置として第1図に示すも
のが知られている。即ち、入力電圧Viをレギユ
レータRgにて定電圧に調整して定電圧出力V0を
得ると共に、バツクアツプ電圧Vsを定電圧出力
V0と等しくするために電流制限用の抵抗R1およ
びダイオードD1による電圧シフト部を設けた構
成である。なお、D2は、バツクアツプ用の電圧
源となるコンデンサC1の放電が入力側に向けて
行なわれるのを阻止する逆流防止ダイオードであ
る。この構成によれば、入力電圧Viの供給があ
ると、レギユレータRgの作用によつてその出力
端子には定電圧出力V0が現われる。この時に抵
抗R1、ダイオードD1を通して電流が流れ、そし
てダイオードD1にはそれ自身の順方向降下電圧
VF1を生じる。したがつて、ダイオードD2には、
V0+VF1の電圧が印加され、このダイオードD2
においても順方向降下電圧VF2を生じるため、コ
ンデンサC1の定電電圧は、 Vs=V0+VF1−VF2となる。
のが知られている。即ち、入力電圧Viをレギユ
レータRgにて定電圧に調整して定電圧出力V0を
得ると共に、バツクアツプ電圧Vsを定電圧出力
V0と等しくするために電流制限用の抵抗R1およ
びダイオードD1による電圧シフト部を設けた構
成である。なお、D2は、バツクアツプ用の電圧
源となるコンデンサC1の放電が入力側に向けて
行なわれるのを阻止する逆流防止ダイオードであ
る。この構成によれば、入力電圧Viの供給があ
ると、レギユレータRgの作用によつてその出力
端子には定電圧出力V0が現われる。この時に抵
抗R1、ダイオードD1を通して電流が流れ、そし
てダイオードD1にはそれ自身の順方向降下電圧
VF1を生じる。したがつて、ダイオードD2には、
V0+VF1の電圧が印加され、このダイオードD2
においても順方向降下電圧VF2を生じるため、コ
ンデンサC1の定電電圧は、 Vs=V0+VF1−VF2となる。
電圧値についてみると、VF1≒VF2とすれば、
V0≒Vsとなるので、抵抗R1、ダイオードD1によ
る電圧シフト部によつて定電圧出力V0とバツク
アツプ電圧Vsとがほぼ同一となる。
V0≒Vsとなるので、抵抗R1、ダイオードD1によ
る電圧シフト部によつて定電圧出力V0とバツク
アツプ電圧Vsとがほぼ同一となる。
そして、バツクアツプ電圧Vsの作用として、
入力電圧ViがOVになつた時、定電圧出力V0は0
となるが、コンデンサC1に保持された上記電圧
Vsは、逆流防止ダイオードD2によつてその放電
を阻止されるので、これによつてデータのメモリ
ー等の必要最小限の電力を供給できることにな
る。
入力電圧ViがOVになつた時、定電圧出力V0は0
となるが、コンデンサC1に保持された上記電圧
Vsは、逆流防止ダイオードD2によつてその放電
を阻止されるので、これによつてデータのメモリ
ー等の必要最小限の電力を供給できることにな
る。
然し乍ら、従来の回路では定電圧出力V0とバ
ツクアツプ電圧Vsを一致させるために、抵抗R1、
ダイオードD1による電圧シフト部を用いている
が、ダイオードD1の電流制限を行なう抵抗R1は、
同時にコンデンサC1への充電電流も制限してし
まつていること、また、コンデンサC1はバツク
アツプ時間を十分に得るために、通常大容量とし
てあるため抵抗R1とによる時定数が大きくなつ
てしまう。
ツクアツプ電圧Vsを一致させるために、抵抗R1、
ダイオードD1による電圧シフト部を用いている
が、ダイオードD1の電流制限を行なう抵抗R1は、
同時にコンデンサC1への充電電流も制限してし
まつていること、また、コンデンサC1はバツク
アツプ時間を十分に得るために、通常大容量とし
てあるため抵抗R1とによる時定数が大きくなつ
てしまう。
したがつて、コンデンサC1が未充電の状態で
入力電圧Viを印加すると、定電圧出力V0は直ち
に得られるのに対し、バツクアツプ電圧Vsは長
時間経過後でないと正常電圧に達せず、これに接
続される各種の負荷が正常動作に至るまでに長時
間を要する欠点が有つた。
入力電圧Viを印加すると、定電圧出力V0は直ち
に得られるのに対し、バツクアツプ電圧Vsは長
時間経過後でないと正常電圧に達せず、これに接
続される各種の負荷が正常動作に至るまでに長時
間を要する欠点が有つた。
この考案は上述に鑑みてなされたもので、その
目的とするところは、バツクアツプ電圧源となる
コンデンサの充電時間を短縮し、これを電源とす
る負荷が入力電圧印加後早期に正常動作となるよ
うにしたバツクアツプ回路を備えた電源装置を提
供することにある。
目的とするところは、バツクアツプ電圧源となる
コンデンサの充電時間を短縮し、これを電源とす
る負荷が入力電圧印加後早期に正常動作となるよ
うにしたバツクアツプ回路を備えた電源装置を提
供することにある。
以下、図示した実施例に従い詳細に説明する。
なお、第2図中第1図と同一または均等部材は同
一符号にて示した。
なお、第2図中第1図と同一または均等部材は同
一符号にて示した。
即ち、抵抗R1、ダイオードD1による電圧シフ
ト部よりベース電圧を得て動作するトランジスタ
Trを、電流制限用の抵抗R3を介してバツクアツ
プ電源となるコンデンサC1の充電回路として付
加した構成としてある。
ト部よりベース電圧を得て動作するトランジスタ
Trを、電流制限用の抵抗R3を介してバツクアツ
プ電源となるコンデンサC1の充電回路として付
加した構成としてある。
この構成とすることによつて次の作用が得られ
る。入力電圧Viが印加されると、レギユレータ
Rgは定電圧出力V0をその出力端子に送出し、一
方電圧シフト部の抵抗R1、ダイオードD1に流れ
る電流によつてトランジスタTrのベース端子に
は定電圧出力V0と、ダイオードD1の順方向降下
電圧VF1との和、V0+VF1が加わる。これによつ
て、ベース電流が流れトランジスタTrはオンと
なり、この際のベース−エミツタ電圧をVBEとす
ると、バツクアツプ電圧Vsが、V0+VF1−VBEに
達していないと、このオン動作が維持される。そ
して、抵抗R3を介して供給されるコレクタ電流
にてコンデンサC1の充電がなされる。この際の
充電時定数は、抵抗R3の値またはトランジスタ
Trの最大コレクタ電流値で決定され、しかも抵
抗R3の値は小さく設定することができるので、
充電時定数を小さくすることができる。
る。入力電圧Viが印加されると、レギユレータ
Rgは定電圧出力V0をその出力端子に送出し、一
方電圧シフト部の抵抗R1、ダイオードD1に流れ
る電流によつてトランジスタTrのベース端子に
は定電圧出力V0と、ダイオードD1の順方向降下
電圧VF1との和、V0+VF1が加わる。これによつ
て、ベース電流が流れトランジスタTrはオンと
なり、この際のベース−エミツタ電圧をVBEとす
ると、バツクアツプ電圧Vsが、V0+VF1−VBEに
達していないと、このオン動作が維持される。そ
して、抵抗R3を介して供給されるコレクタ電流
にてコンデンサC1の充電がなされる。この際の
充電時定数は、抵抗R3の値またはトランジスタ
Trの最大コレクタ電流値で決定され、しかも抵
抗R3の値は小さく設定することができるので、
充電時定数を小さくすることができる。
入力電圧Viが0Vになると、トランジスタTrの
ベース電圧は0Vとなり、またベース−エミツタ
間には、−Vsなる電圧が加わるのでトランジスタ
Trはオフとなり、コンデンサC1の放電は阻止さ
れる。
ベース電圧は0Vとなり、またベース−エミツタ
間には、−Vsなる電圧が加わるのでトランジスタ
Trはオフとなり、コンデンサC1の放電は阻止さ
れる。
なお、実施例の説明では、バツクアツプ電源と
してコンデンサを用いた例について説明したが、
充電可能な電池を用いることもできる。さらに、
実施例では、正の電源について説明したが、ダイ
オードD1を逆向きとし、またトランジスタを
PNPタイプにすることで負の電源でも同様な作
用を得ることができる。
してコンデンサを用いた例について説明したが、
充電可能な電池を用いることもできる。さらに、
実施例では、正の電源について説明したが、ダイ
オードD1を逆向きとし、またトランジスタを
PNPタイプにすることで負の電源でも同様な作
用を得ることができる。
上述のように、この考案は電圧シフト部の電圧
をベース電圧に供給するようにしたトランジスタ
と、これに直列に接続した抵抗とでバツクアツプ
電源の充電回路を構成したバツクアツプ回路を備
えた電源装置である。
をベース電圧に供給するようにしたトランジスタ
と、これに直列に接続した抵抗とでバツクアツプ
電源の充電回路を構成したバツクアツプ回路を備
えた電源装置である。
したがつて、バツクアツプ電源の充電時定数は
トランジスタの直列抵抗の値、またはトランジス
タの最大コレクタ電流値で決定されることにな
り、従来の電流制限用の抵抗の値に比べ該抵抗の
値は抵くすることができる。この結果、充電時定
数は小さくなり、バツクアツプ電源に接続される
負荷は電源投入後早期に正常電圧が加わり、正常
な動作にし得る効果が有る。
トランジスタの直列抵抗の値、またはトランジス
タの最大コレクタ電流値で決定されることにな
り、従来の電流制限用の抵抗の値に比べ該抵抗の
値は抵くすることができる。この結果、充電時定
数は小さくなり、バツクアツプ電源に接続される
負荷は電源投入後早期に正常電圧が加わり、正常
な動作にし得る効果が有る。
第1図は従来装置の電気回路図、第2図はこの
考案の一実施例の電気回路図である。 Vi……入力電圧、V0……定電圧出力、Vs……
バツクアツプ電圧、Rg……レギユレータ。
考案の一実施例の電気回路図である。 Vi……入力電圧、V0……定電圧出力、Vs……
バツクアツプ電圧、Rg……レギユレータ。
Claims (1)
- 【実用新案登録請求の範囲】 入力電源電圧をレギユレータによつて調整され
た定電圧を出力する定電圧部と、前記電源電圧に
接続した電圧シフト部を介して前記定電圧と等し
いバツクアツプ用電圧を得るバツクアツプ回路と
を備えた電源装置において、 前記入力電源側にトランジスタのコレクタを、
前記バツクアツプ用電圧出力端側に前記トランジ
スタのエミツタを接続すると共に、前記バツクア
ツプ用電圧を得るバツクアツプ電源を前記バツク
アツプ用電圧出力端とアースとの間に接続し、ま
た、前記入力電源と前記トランジスタのコレクタ
との間に前記バツクアツプ電源の時定数を決定す
る抵抗を接続し、さらに、前記電圧シフト部のシ
フトされた電圧を前記トランジスタのベースに供
給するようにしたことを特徴とするバツクアツプ
回路を備えた電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP752584U JPS60124238U (ja) | 1984-01-25 | 1984-01-25 | バツクアツプ回路を備えた電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP752584U JPS60124238U (ja) | 1984-01-25 | 1984-01-25 | バツクアツプ回路を備えた電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60124238U JPS60124238U (ja) | 1985-08-21 |
JPH038044Y2 true JPH038044Y2 (ja) | 1991-02-27 |
Family
ID=30485954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP752584U Granted JPS60124238U (ja) | 1984-01-25 | 1984-01-25 | バツクアツプ回路を備えた電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60124238U (ja) |
-
1984
- 1984-01-25 JP JP752584U patent/JPS60124238U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS60124238U (ja) | 1985-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04156233A (ja) | 充電装置 | |
US4477747A (en) | Lamp circuit for automobile | |
JPH038044Y2 (ja) | ||
RU96120766A (ru) | Цепь источника напряжения для электропитания | |
US4144704A (en) | Safety device for battery-operated watches | |
US3566242A (en) | Battery charging systems | |
JPH0230932Y2 (ja) | ||
JPH053634A (ja) | バツテリ充放電回路 | |
JPS6142174Y2 (ja) | ||
US4754389A (en) | Voltage regulating circuitry for a DC to DC converter | |
KR890004480Y1 (ko) | 저전압 보호회로 | |
JPH05276688A (ja) | 2次電池の負荷回路 | |
JPH043556Y2 (ja) | ||
KR920002337Y1 (ko) | 축전지를 사용한 타이머 리셋트회로 | |
JPH0614384Y2 (ja) | ラッチングリレーの駆動回路 | |
KR950002023B1 (ko) | 마이크로 프로세서 응용회로에서의 cmos 메모리 백업회로 | |
JPH0526539Y2 (ja) | ||
JPS6142173Y2 (ja) | ||
JPH019243Y2 (ja) | ||
JPS607554Y2 (ja) | ミユ−テイング駆動回路 | |
JPS6236143Y2 (ja) | ||
KR200157748Y1 (ko) | 정전 보상회로 | |
JPH057893B2 (ja) | ||
JPH063451Y2 (ja) | 電流供給回路 | |
JPS61139230A (ja) | 充放電装置 |