JPS5831214Y2 - 記憶装置用電源回路 - Google Patents

Description

【考案の詳細な説明】 この考案は停電に際しても確実に電力を供給し記憶装置
のセット状態を保持し得る記憶装置用電源回路に関する
。

たとえばＦＭ放送局の多局化に伴い、受信機における選
局操作も煩雑化してくる。

このため選局動作のプリセット化が行われるが、従来よ
り行われている同調素子の固定化によるプリセット化は
その数に制限されてしまい、限度がある。

そこで局部発振周波数を分局器により作り、この分周器
の分周数を電子的に変化させることによって選局動作を
行わせることが考えられている。

そしてこの分局器の分周数を決定するのに記憶装置の出
力を用い、この記憶装置に予め選局内容をプリセットす
るようにする。

このような構成によれば純電子的にプリセットし且つ選
局動作が行われるので、プリセットする局数も殆んど無
限に設定し得、その操作も簡単に行うことができる。

ところでこの記憶装置を用いた場合、純電子的なプリセ
ットであるため、電源がオフになると全てがリセットさ
れてしまう。

このため、非選局操作時でも記憶装置に電力を供給し続
けなければならないが、停電の場合にはリセットされて
しはう事故が生じる。

そこで、従来では第１図に示すような回路を用いて記憶
装置の記憶内容を保持するようにしていた。

すなわち、交流入力端となるプラグ１の一端は電源スィ
ッチ２及び接続端子３を介して図示しない受信機の整流
回路の入力端に接続されるとともに、電撃防止用の抵抗
Ｒ１，Ｒ２を介して接地されている。

また、上記プラグ１の他端は抵抗Ｒ３及び図示極性のダ
イオードＤ１を直列に介して例えばＣＭＯ８記憶装置４
の電源端（ＶＤＤ）に接続されている。

さらに抵抗Ｒ□３とダイオードＤ１との接続点は、図示
極性のダイオードＤ２を介して接地され、ダイオードＤ
１とＣＭＯ８記憶装置４の電源端（ＶＤＤ）との接続点
は、並列接続されたコンデンサＣ１及び図示極性のツエ
ナーダイオードＤ２を介して接地されるとともに、抵抗
Ｒ４を介してＣＭＯ３記憶装置４のインヒビット端（Ｉ
ＮＨ）に接続されている。

そして、電源スイツチ２０オン、オフにかかわらずプラ
グ１からの交流電流が常時、抵抗Ｒ３を介してダイオー
ドＤＩ、Ｄ２で整流されコンデンサＣＩに充電されると
ともにツェナーダイオードＤ３で規定電圧に安定化され
て、ＣＭＯ８記憶装置４の電源端（ＶＤＤ）に供給され
ることにより、記憶内容が保持されるものである。

寸た、停電時にはコンデンサＣ１の放電電圧により長時
間にわたってＣＭＯ８記憶装置４に所要電力を供給する
ことができるものである。

しかしながら、上記のような従来の電源回路では、漏洩
電流を安全規格に適合させるため、抵抗Ｒ３の値を例え
ば１［ＭΩ〕等のように極めて大きな値に設定する必要
がある。

このため、ＣＭＯＳ記憶装置４への供給電流が極めて小
さくなり、ツェナーダイオードＤ３へのツェナー電流を
所望の値だけ流すことができなくなるという問題があっ
た。

したがって、ＣＭＯ８記憶装置４の電源端（ＶＤＤ）に
印加される電圧が不安定になり勝ちで、記憶内容を安定
に保持することができないものであった。

また、この外にも記憶装置のために乾電池や充電式の電
池を使用することが考えられているが、電力供給時間や
取り換えなどの保守作業の点で難点があり実用上さらに
改良が望まれていた。

この考案は上記事情を考慮してなされたもので、電池類
を使用することなく停電にあっても長時間にわたって必
要な電力を供給し続は記憶装置を常にセット状態に保持
し得る極めて良好な記憶装置用電源回路を提供すること
を目的とする。

以下、この考案の一実施例について図面を参照して詳細
に説明する。

１第２図において、交流入力端となるプラグ１１の一端
は電源スィッチ１２を介して電源トランス１３の一次側
巻線１３ａの一端に接続されるとともに、電撃防止用の
抵抗Ｒ１□。

Ｒ］２を直列に介して接地されている。

また、上記プラグ１１の他端は上記電源トランス１３の
一次側巻線１３ａの他端に接続されるとともに、抵抗Ｒ
１３，Ｒ１４及び図示極性のグイオート′Ｄ１１Ｄ１２
を直列に介して、ＣＭＯ８記憶装置１４の電源端（ＶＤ
Ｄ）に接続されている。

さらに、上記ダイオードＤ１１とＤ１２との接続点は、
図示極性のツェナーダイオードＤ１．３を介して接地さ
れ、ダイオードＤ１２とＣＭＯ８記憶装置１４の電源端
（ＶＤＤ）との接続点は例えば４７０〔μＦ′″Ｊまた
は１０００（μＦ〕の容量を有するコンデンサＣ１ｌを
介して接地されるとともに、抵抗Ｒ１５を介してＣＭＯ
８記憶装置１４のインヒビツト端（ＩＮＨ）に接続され
ている。

一方、前記電源トランス１３の二次側巻線１３ｂの両端
は整流回路１５及び接続端子１６．１７を介して、図示
しない受信機の各回路部の電源端に接続されている。

また、上記二次側巻線１３ｂの中間タップ点は接地され
ている。

さらに、上記二次側巻線１３ｂの一端は、抵抗Ｒ１６及
び図示極性のツェナーダイオードＤ１４を（査列に介し
て接地されている。

この抵抗Ｒ１６とツェナーダイオードＤ１４との接続点
は、図示極性のダイオードＤ１５を介してＣＭＯ８記憶
装置１４の電源端（ＶＤＤ）とダイオードＤ１２との接
続点に接続されている。

ここで、上記０ＭＯ８記憶装置１４はいわゆるＣＭＯ８
（相補対称形ＭＯ８）ＩＣで構成されるもので、消費電
力が非常に少ないものである。

すなわち、このＣＭＯ８ＩＣは論理レベルの変化の際の
み電力を消費し、論理レベルが固定している場合は消費
電力が殆んどない（Ｉゲート当り数１０ｍＷ）と言う特
徴を有するものである。

このため待機時の消費電力は非常に少く、したがって抵
抗Ｒ１３，Ｒ１４の値を非常に大きくすることができ、
電灯線電圧の漏洩による電撃は無視できる程度になる。

上記のような構成となされた記憶装置用電源回路におい
て、その動作を説明する。

寸ず、プラグ１１がコンセント（図示せず）に差込まれ
ると、電源スィッチ１２がオフのとき抵抗Ｒ１３，Ｒ１
４を介してダイオードＤｌｌに交流電力が取り出され、
ここで整流されるとともにツェナーダイオードＤ１３で
安定化され、その整流出力がダイオードＤ１２を介して
コンデンサＣ１１に加えられ、ここに充電されるととも
にＣＭＯ８記憶装置１４の電源端（ＶＤＤ）に導ひかれ
る。

曾た、電源スィッチ１２をオンにすると、電源トランス
１３により変圧された電圧が抵抗Ｒ１６を介してツェナ
ーダイオードＤ１４で安定化されるとともにダイオ−ド
Ｄ１．で整流され、０ＭＯ８記憶装置１４の電源端（Ｖ
ＤＤ）に導ひかれる。

このとき、電源トランス１３で変圧された上記電圧は、
整流回路１５で整流され接続端子１６，１７を介して前
記受信機の各回路部に印加される。

同時に、このときはダイオードＤ１１側には抵抗Ｒ１３
、Ｒ１４によって電流が実質的に阻止される。

すなわち通常の動作時は０ＭＯ８記憶装置１４にはダイ
オードＤ１５の出力が加わり、電源スィッチ１２がオフ
状態の時はダイオードＤ１２の出力のみが０ＭＯ８記憶
装置１４に加わるようになる。

このように電源スイツチ１２０オン、オフに関係なく０
ＭＯ８記憶装置１４に電源が供給される。

めで、予めセットされている０ＭＯ８記憶装置１４はそ
のセット状態が常時保持され、必要な時に電源スィッチ
１２をオンにするだけで、所期の選局動作を行わせるこ
とができる。

また停電があっても、大容歇コンデンサＣ１ｌに充電さ
れているため、充分長い時間たとえば２４時間以上にわ
たって０ＭＯ８記憶装置１４に電圧を印加し続けること
ができる。

現今において停電が２４時間に及ぶことはほとんどない
のでプラグ１１をコンセントに差し込んでおくかぎり、
殆んど常時、０ＭＯ８記憶装置１４は動作し続け、セッ
ト状態を保持し続けることが可能になる。

これは前述した如くＣＭＯ８ＩＣを用いた場合、待機峙
の消費電力が非常に少いことによるものである。

そして書き込み動作などによって０ＭＯ８記憶装置１４
の論理レベルが変化するときは消費電力が増大するので
、ダイオードＤ１２側からも０ＭＯ８記憶１装置１４に
電力を与えるようにす礼ｍ言すればダイオードＤ１２の
出力は０ＭＯ８記憶装置１４のセット状態を保持し得る
だけの容量で良く、したがって常時使用するものであっ
てもその消費電力は非常に少く経済的でもある。

また、安全規格に対しては抵抗Ｒ１３ｔＲ１４の値をリ
ーク電流値に影響しないように選定することにより、ダ
イオードＤ１□以降の回路は電源トランス１３の一次側
とはみなされないので、安全である。

ここで、停電時に釦ける０ＭＯ８記憶装置１４の保護時
間Ｔを求めてみると、コンデンサＣ１ｌの放電によるダ
イオードＤＩ ２ 、ＤＩ ５への逆電流を無祝し、０
ＭＯ８記憶装置１４へのインヒピット電流ＩＩＮＨを５
０（μＡ〕とした場合、上記Ｔは と表わすことができる。

但し、Ｅ；ツェナーダイオードＤ１３．Ｄ１４め電位（
約７．６ （Ｖ） ） Ｖｃ（ｔ）；０ＭＯ８記憶装置１４の最低インヒビット
電圧（約３〔■〕） Ｃ１１； １００ＯＸＩＯ−６ＣＦ） 、°、Ｔ＝４ｏｏ（ｈ） となり、約１６日間は保持することができるものである
。

なお、この考案は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種種変形して実施
することができる。

したがって、以上詳述したようにこの考案によれば、電
池類を使用することなく停電にあっても長時間にわたっ
て必要な電力を供給し続は記憶装置を常にセット状態に
保持し得る極めて良好な記憶装置用電源回路を提供する
ことができる。

【図面の簡単な説明】

第１図は従来の記憶装置用電源回路を示す回路構成図、
第２図はこの考案に係る記憶装置用電源回路の一実施例
を示す回路構成図である。 １１・・・プラグ、１２・・・電源スィッチ、１３・・
・電源トランス、１４・・・ＣＭＯ８記憶装置、１５・
・・整流回路、１６，１γ・・・接続端子。

Claims (1)

【実用新案登録請求の範囲】
1. 電源スィッチの前の交流入力端の一方の極性側と接地間
   に介挿接続された電撃防止用の第１の抵抗と、前記交流
   入力端の他方の極性側に前記電源スィッチがオフの時に
   交流電流を取り出す第２゛の抵抗を介して直列接続され
   た整流用の第１及び第２′のダイオードと、この第１及
   び第２のダイオード間と接地間に介挿接続された電圧安
   定化用の第１のツェナーダイオードと、前記電源スィッ
   チがオンの時に前記交流入力端からの交流電流が一次側
   巻線に供給される電源トランスと、この電源トランスの
   二次側巻線の一端に直列接続された第３の抵抗及び前記
   第１のツェナーダイオードと同電位を供給する電圧安定
   化用の第２のツェナーダイオードと、この第３の抵抗と
   第２のツェナーダイオード間に接続された整流用の第３
   のダイオードと、前記第２のダイオードと第３のダイオ
   ードとの出力端に共通に接続されたコンデンサとを具備
   し、前記電源スィッチがオンの状態では前記第３のダイ
   オードを介して記憶装置に電力を供給し、前記電源スィ
   ッチがオフの状態では前記第２のダイオードを介して前
   記記憶装置に電力を供給するようにしたことを特徴とす
   る記憶装置用電源回路。