JPH09167120A

JPH09167120A - 記憶装置の誤り訂正装置

Info

Publication number: JPH09167120A
Application number: JP7327424A
Authority: JP
Inventors: Takahiro Toyama; 孝広外山; Hiroyuki Sato; 宏幸佐藤
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1995-12-15
Filing date: 1995-12-15
Publication date: 1997-06-24

Abstract

(57)【要約】【課題】記憶装置に格納されたデータの１ビットに誤
りが発生した場合に、その誤りビットを効率よく検出
し、訂正し得る誤り訂正装置を提供する。【解決手段】電源オフ時に、バックアップＲＡＭ２０
のデータ格納領域２２を構成するクラスタａ〜ｘの垂直
・水平パリティ３２，３４を計算し、パリティ格納領域
２６に記憶する。一方、電源オン時には、各クラスタ毎
に、メモリ管理領域２４に格納されたチェックサムを用
いて、データの異常判定を行い、データに異常があるク
ラスタについては、垂直・水平パリティを再計算し、そ
の計算結果とパリティ格納領域２６内の垂直・水平パリ
ティとから誤りビットを特定して、誤り訂正を行なう。
この結果、ＣＰＵ１０における誤り訂正のための動作を
必要最小限に留め、ＣＰＵ１０の負担を軽減できる。従
って、専用のパリティ演算回路を別途設ける必要はな
く、既存の装置に容易に適用できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子装置への電源
供給が遮断されてもデータを保持可能に内部電源により
バックアップされた記憶装置の誤り訂正装置に関し、特
に、携帯型のバーコードリーダ等，使用する度に電源が
オン・オフされて一日の内の稼動時間が比較的短い電子
装置に搭載されたバックアップＲＡＭのデータの誤り訂
正を行うのに好適な誤り訂正装置に関する。

【０００２】

【従来の技術】従来より、記憶装置に格納されたデータ
の誤り検出には、記憶装置内のデータを加算したチェッ
クサムや、所定の単位データ（１バイト，１ワード等）
毎に付加したパリティが用いられるが、こうしたチェッ
クサムやパリティでは、データの誤り訂正を行うことが
できない。また、データの誤り訂正には、ハミング符
号，ファイヤ符号，リード・ソロモン符号等が用いられ
るが、こうした従来の誤り訂正の手法では、データに付
加するビット数が多く、また装置が高価になるという問
題がある。

【０００３】一方、こうした問題を解決するために、例
えば特開昭５９−１１００９８号公報に開示された装置
では、記憶装置に格納するデータに対して、１ワード単
位でパリティ（横パリティ）を付加すると共に、各ワー
ドを縦に並べた際の各列毎（つまり各ワードのビット
毎）にパリティ（縦パリティ）を付加し、データの読み
出し時には、１ワード毎に横パリティをチェックして、
そのワードが正常かどうかを判定し、ワードが異常であ
れば、縦パリティをチェックして、そのワードの誤りビ
ットを検出し、そのビットを訂正するようにしている。

【０００４】つまり、この提案の装置では、記憶装置内
のデータを１ワード単位で縦方向に並べた状態で各行・
各列毎にパリティを付加することにより、データ異常時
に、異常が発生したビットを特定して、誤り訂正を行う
のである。従って、この装置によれば、パリティ計算の
みで記憶装置に格納されたデータの誤り訂正を行うこと
ができ、比較的簡単な装置にて実現できる。

【０００５】

【発明が解決しようとする課題】しかし、上記従来装置
では、記憶装置からデータを読み出す時に、データの誤
りチェックを行うようにしているため、記憶装置にデー
タを書込む度に、縦パリティを計算して更新しなければ
ならず、データを更新しながら所定の処理を行う際の所
要時間が長くなるといった問題があった。また、上記公
報の実施例に開示されているように、パリティ計算を行
う演算手段を、高速演算可能な専用の演算回路を用いて
ハード構成とすれば、その演算時間を短縮できるので、
上記問題を抑制できるが、こうした演算回路を備えてい
ない既存の装置に適用するには、別途演算回路を設けな
ければならず、コストアップになるといった問題があっ
た。

【０００６】一方、上記提案の装置は、縦・横パリティ
を用いて記憶装置内の誤りビットを特定するものであ
り、誤り訂正可能なビット数は、縦・横パリティを付加
した一つのデータ格納領域に対して１ビットである。従
って、上記提案の装置は、静電気等の外乱ノイズによる
複数ビットに対するデータ誤りに対しては、誤りビット
を特定してデータを訂正することができないが、シング
ルイベントアップセットによる１ビットのデータ誤りに
は有効である。このシングルイベントアップセットは、
主に放射線が記憶装置に侵入することにより発生する
が、記憶装置に充分な電源電圧が供給されている場合に
は、データは記憶装置にしっかりと保持されているの
で、データ誤りが発生する可能性は少なく、１ビットの
データ誤りは、記憶装置が内部電源にてバックアップさ
れ、その供給電圧が電子装置の通常動作時よりも低くな
っているときに発生し易いのである。

【０００７】従って、上記提案の装置によれば、記憶装
置に格納されたデータの１ビットの誤り訂正を行うこと
はできるものの、縦・横パリティの計算，誤りチェッ
ク，及び誤り訂正を、記憶装置に対してデータの読み書
きを行う際に実行するので、こうした誤り訂正のための
動作を無駄に行っていることになる。

【０００８】本発明は、こうした問題に鑑みなされたも
ので、記憶装置に格納されたデータの１ビットに誤りが
発生した場合に、その誤りビットを効率よく検出し、訂
正し得る誤り訂正装置を提供することにより、その誤り
訂正を、特別な演算回路を用いることなく、所謂ソフト
処理にて実現できるようにすることを目的とする。

【０００９】

【課題を解決するための手段】かかる目的を達成するた
めになされた請求項１に記載の発明は、所定の電子装置
内に設けられ、該電子装置への電源供給が遮断されても
データを保持可能に内部電源によりバックアップされた
記憶装置の誤り訂正装置であって、前記電子装置への電
源供給遮断時に、前記記憶装置のデータ格納領域をマト
リクス状に展開した各行・各列毎にパリティを計算する
第１のパリティ演算手段と、該第１のパリティ演算手段
により算出された前記各行・各列のパリティを、垂直・
水平パリティとして、前記記憶装置のパリティ格納領域
に格納するパリティ格納手段と、前記電子装置への電源
投入直後に、前記データ格納領域に格納されたデータが
正常であるか否かを判定する第１の判定手段と、該第１
の判定手段にて前記データが異常であると判定される
と、前記垂直・水平パリティを再計算する第２のパリテ
ィ演算手段と、該第２のパリティ演算手段により算出さ
れた垂直・水平パリティと、前記パリティ格納領域に格
納された垂直・水平パリティとを比較し、該パリティが
一致しない行・列を検索する検索手段と、該検索手段に
よる検索結果に基づき、前記データ格納領域内の異常ビ
ットを特定して、該ビットのデータを正常値に訂正する
誤り訂正手段と、を備えたことを特徴とする。

【００１０】このように、請求項１に記載の誤り訂正装
置においては、記憶装置が設けられた電子装置への電源
供給遮断時に、第１のパリティ演算手段が、記憶装置の
データ格納領域をマトリクス状に展開した各行・各列毎
にパリティを計算し、パリティ格納手段が、その算出さ
れた各行・各列のパリティを、垂直・水平パリティとし
て、記憶装置のパリティ格納領域に格納する。

【００１１】一方、電子装置に電源が投入されると、第
１の判定手段が、データ格納領域に格納されたデータが
正常であるか否かを判定する。そして、第１の判定手段
にてデータが異常であると判定されると、第２のパリテ
ィ演算手段が、垂直・水平パリティを再計算し、検索手
段が、その算出された垂直・水平パリティと、パリティ
格納領域に格納された垂直・水平パリティとを比較し
て、垂直・水平パリティが一致しない行・列を検索し、
誤り訂正手段が、その検索結果に基づき、データ格納領
域内の異常ビットを特定して、そのビットのデータを正
常値に訂正する。

【００１２】即ち、記憶装置のデータ格納領域をマトリ
クス状に展開して、各行・各列毎にパリティ計算を行っ
た場合、その計算結果（つまり垂直・水平パリティ）か
ら誤り訂正を行うことができるのは、データ格納領域に
格納された全データ中、１ビットのデータであり、こう
した１ビットのデータ誤りは、前述のように、電子装置
への電源供給が遮断され、記憶装置が内部電源にてバッ
クアップされているときに発生し易い。

【００１３】そこで本発明では、パリティ計算及びその
記憶を電子装置への電源供給遮断時に行い、データの異
常判定及びその誤り訂正は電子装置への電源投入時に行
うことにより、垂直・水平パリティを用いた誤り訂正た
めの動作を、必要最小限に留め、その動作を効率よく行
うことができるようにしているのである。

【００１４】そしてこのように、本発明の誤り訂正装置
によれば、第１及び第２のパリティ演算手段による垂直
・水平パリティの計算は、電子装置への電源供給遮断時
と電源投入時とに行えばよく、従来装置のように、記憶
装置に対するデータの読み書きが行われるＣＰＵの処理
動作中に実行する必要がないため、上記各構成要素を、
ＣＰＵによるソフト処理にて実現できる。このため、従
来装置のように、垂直・水平パリティの高速演算のため
に専用の演算回路を設ける必要がなく、既存の電子装置
にも容易に適用できる。

【００１５】そして、特に、本発明の誤り訂正装置は、
電子装置への電源供給が遮断されているときに発生した
１ビットのデータ誤りを訂正するものであるため、使用
の度に電源がオン・オフされて一日の内の稼動時間が比
較的短く、しかも所謂バックアップＲＡＭにてデータを
保持する必要がある電子装置、例えば、携帯型バーコー
ド読取装置等の携帯型電子装置に適用すれば、その効果
を充分発揮できるようになる。

【００１６】なお、垂直・水平パリティは、記憶装置の
データ格納領域をマトリクス状に展開した各行・各列毎
にパリティ計算を行うことにより、求められるが、デー
タ格納領域をマトリクス状に展開するに当たっては、従
来装置のように、１行を１ワードとして展開するように
してもよく、１行を数ワード或は数バイトとして展開す
るようにしてもよい。そして、この場合、マトリクス状
に展開した際の行数及び列数が略同じ数になるように、
１行当たりのワード数或はバイト数を設定すれば、各行
・各列毎のパリティ計算を略同じ時間で行うことがで
き、パリティ計算に要する時間を短くできるので、より
好ましい。

【００１７】また、パリティ計算を行うデータ格納領域
の記憶容量が大きい場合には、パリティ計算に要する時
間も長くなり、しかも、データの更新がなされていない
領域に対しても全てパリティ計算を行う必要があるの
で、データ格納領域の記憶容量が大きい場合には、これ
を複数に分割し、その分割したデータ格納領域毎にパリ
ティ計算を行うようにしてもよい。つまり、このように
すれば、電源供給遮断時に第１のパリティ演算手段にて
パリティ計算を行うデータ格納領域を、電源投入後にデ
ータが更新されたデータ格納領域のみに制限することが
でき、また電源投入時に第２のパリティ演算手段にてパ
リティ計算を行うデータ格納領域についても、データに
誤りのあるデータ格納領域のみに制限することができる
ので、第１及び第２のパリティ演算手段にてパリティ計
算に要する時間を短縮することができるようになるので
ある。また、このようにすれば、各データ格納領域毎に
誤り訂正を行うことができるので、誤り訂正可能なデー
タ数を増加することもできる。

【００１８】次に、請求項２に記載の発明は、請求項１
に記載の誤り訂正装置において、前記記憶装置は、前記
データ格納領域のデータ更新時に算出された該データ格
納領域のチェックサムを記憶するチェックサム格納領域
を備え、前記第１の判定手段は、該チェックサム格納領
域に格納されたチェックサムに基づき、前記データ格納
領域に格納されたデータが正常であるか否かを判定する
ことを特徴とする。

【００１９】即ち、第１の判定手段によりデータ格納領
域のデータの異常を検出するには、垂直パリティ（又は
水平パリティ）を計算して、それとパリティ格納領域に
格納された垂直パリティ（又は水平パリティ）とを比較
する、所謂パリティチェックを行うようにしてもよい
が、これには、データ格納領域のデータが正常であって
も、マトリクス状に展開した各行（又は各列）毎にパリ
ティを計算しなければならず、時間がかかる。

【００２０】そこで、請求項２に記載の誤り訂正装置で
は、従来より記憶装置内のデータの誤り検出のために一
般に用いられているチェックサムの計算結果を利用する
ことにより、データ格納領域の異常判定を行うようにし
ているのである。このため、本発明によれば、チェック
サムの計算機能を有する既存の電子装置に対して、より
簡単に適用することができ、しかも、誤り訂正のための
動作時間をより短くして、ＣＰＵの負担を低減すること
ができる。

【００２１】また次に、請求項３に記載の発明は、請求
項２に記載の誤り訂正装置において、前記誤り訂正手段
が前記データ格納領域内のデータを正常値に訂正する
と、前記チェックサム格納領域に格納されたチェックサ
ムに基づき、該データ格納領域内のデータが正常である
か否かを判定し、該データが異常であれば、所定の報知
手段を動作させて、前記記憶装置のデータ異常を外部に
報知する第２の判定手段、を設けたことを特徴とする。

【００２２】つまり、本発明は、垂直・水平パリティを
用いて、データ格納領域内の異常ビットを特定して、そ
のビットデータを正常値に訂正するものであるが、異常
ビットの特定に誤りがあったり、異常ビットが複数存在
する場合には、データ格納領域内のデータを正常値に訂
正できない。

【００２３】そこで、請求項３に記載の誤り訂正装置で
は、誤り訂正手段がデータ格納領域内のデータを訂正す
ると、第２の判定手段により、チェックサム格納領域に
格納されたチェックサムを用いてデータ格納領域内のデ
ータを正常値に訂正できたかどうかを確認し、正常値に
訂正できていなければ、もはや誤り訂正は不可能である
ので、その旨を使用者に報知するようにしているのであ
る。この結果、本発明によれば、誤ったデータが正常値
として使用されるのを防止すると共に、データ格納領域
に格納されたデータの信頼性を向上することができる。

【００２４】また、請求項４に記載の発明は、請求項２
又は請求項３に記載の誤り訂正装置において、前記パリ
ティ格納手段が前記パリティ格納領域に前記垂直・水平
パリティを格納すると、該パリティ格納領域のチェック
サムを計算し、該計算結果を、前記記憶装置の所定領域
に格納するチェックサム演算手段を備え、前記第１の判
定手段は、前記記憶装置に記憶された前記データ格納領
域のチェックサムと前記パリティ格納領域のチェックサ
ムとから、各格納領域内のデータ及びパリティが夫々正
常であるか否かを判定し、該データ及びパリティが共に
異常である場合には、前記第２のパリティ演算手段によ
りパリティの再計算を実行させることなく、所定の報知
手段を動作させて、前記記憶装置のデータ異常を外部に
報知すること、を特徴とする。

【００２５】つまり、本発明において、第１のパリティ
演算手段にて算出された垂直・水平パリティは、パリテ
ィ格納手段によりパリティ格納領域に格納されるが、次
の電源投入時には、このパリティ格納領域に格納された
垂直・水平パリティ自体が異常な値になっている可能性
がある。

【００２６】そこで、請求項４に記載の誤り訂正装置で
は、パリティ格納手段がパリティ格納領域に垂直・水平
パリティを格納すると、チェックサム演算手段にて、そ
のパリティ格納領域のチェックサムを計算して、記憶装
置の所定領域に格納することによって、次の電源投入時
には、第１の判定手段にて、データ格納領域内のデータ
だけでなく、パリティ格納領域のチェックサムからパリ
ティ格納領域内のパリティについても異常判定を行うよ
うにし、データ格納領域内のデータ及びパリティ格納領
域内のパリティが共に異常である場合には、データ格納
領域内のデータを用いることができず、またこのデータ
の誤り訂正を行うこともできないので、誤り訂正のため
の第２のパリティ演算手段を動作させることなく、記憶
装置のデータ異常を使用者に報知するようにしているの
である。

【００２７】このため、本発明によれば、請求項３に記
載の装置と同様、誤ったデータが正常値として使用され
るのを防止すると共に、データ格納領域に格納されたデ
ータの信頼性を向上することができる。なお、チェック
サム演算手段にて算出されたパリティ格納領域のチェッ
クサムは、垂直・水平パリティと共にパリティ格納領域
に格納してもよく、また、データ格納領域のチェックサ
ムと共にチェックサム格納領域に格納してもよい。

【００２８】

【発明の実施の形態】以下に本発明の実施例を図面と共
に説明する。図２は、本発明が適用された携帯型のバー
コード読取装置（所謂バーコードハンディターミナル）
の構成を表わすブロック図である。

【００２９】図２に示す如く、バーコード読取装置に
は、バーコードが印刷された読取対象に光を照射してそ
の反射光を受光することにより、バーコードに対応した
画像信号を出力する読取部２、読み取ったバーコードデ
ータや装置の動作状態等を表示するための、液晶表示装
置等からなる表示部４、バーコードの読取指令，表示指
令等の各種指令を入力するための、キーボードからなる
操作部６、及び、当該装置の電源をオン・オフするため
の電源スイッチ（以下、電源ＳＷという）８が備えら
れ、これら各部は、バス１６を介してＲＯＭ１２，ＲＡ
Ｍ２０，通信ポート１４等に接続されたＣＰＵ１０の入
・出力ポートに接続されている。

【００３０】ＣＰＵ１０は、携帯型のバーコード読取装
置としての機能を実現するための各種処理を実行する。
つまり、ＣＰＵ１０は、例えば、操作部６からバーコー
ド読取指令を受けて読取部２を起動し、その後、読取部
２から出力される画像信号に基づき、バーコードの種類
を認識してバーコードを複号化し、その復号化したバー
コードデータをＲＡＭ２０に格納する読取処理、操作部
６からの表示指令に従い、ＲＡＭ２０に既に記憶されて
いるバーコードデータや装置の動作状態を表示部４に表
示する表示処理、操作部６からのデータ転送指令に従
い、通信ポート１４を介して外部のホストコンピュータ
にＲＡＭ２０内のデータを転送するデータ転送処理、等
の各種処理を実行する。

【００３１】また、本実施例のバーコード読取装置は、
携帯型であるため、バッテリを内蔵した電源回路１８を
備えている。この電源回路１８は、電源ＳＷ８がオン操
作されると、バッテリから電源供給を受けて所定の電源
電圧を生成し、上記各部へ電源供給を行うが、電源回路
１８には、この生成した電源電圧により充電される補助
電源が備えられ、上記各部への電源供給を遮断した際に
も、ＲＡＭ２０だけにはこの補助電源から電源供給を行
う。従って、ＲＡＭ２０は、当該装置の電源オフ時にも
電源供給を受けて記憶したデータを保持する、バックア
ップＲＡＭとして機能する。

【００３２】また、電源回路１８は、電源ＳＷ８がオフ
操作されても上記各部への電源供給を継続し、ＣＰＵ１
０からの指令を受けて電源供給を遮断する。つまり、Ｃ
ＰＵ１０は、電源ＳＷ８がオフ操作されると、本発明に
係わる主要な処理である後述のパリティ計算処理等を実
行した後、電源回路１８に電源オフ指令を出力し、電源
回路１８からの電源供給を遮断させる。

【００３３】図１に示す如く、ＲＡＭ２０はクラスタと
いう単位で管理されており、その内の複数のクラスタ
ａ，ｂ，…，ｘにより、読取部２を介して読み取ったバ
ーコードデータや操作部６或は通信ポート１４を介して
外部から入力されたデータ等の各種データを記憶するた
めのデータ格納領域２２が確保されている。また、ＲＡ
Ｍ２０には、データ格納領域２２を構成する各クラスタ
ａ〜ｘ毎のチェックサムや、各クラスタａ〜ｘにおいて
データの更新があったか否かを表わすフラグ等を記憶す
るためのメモリ管理領域２４、及び各クラスタａ〜ｘ毎
に計算した誤り訂正用の垂直パリティ３２，水平パリテ
ィ３４を記憶するためのパリティ格納領域２６も確保さ
れている。

【００３４】そして、ＣＰＵ１０がＲＡＭ２０にデータ
を書込む際には、データ内容や各クラスタの空き状態に
応じて書込み先となるクラスタ，例えばクラスタｘを選
択し、その選択したクラスタｘの空き領域にデータを書
込むと共に、そのデータを書込んだクラスタｘのチェッ
クサムを演算して、チェックサム格納領域としてのメモ
リ管理領域２４内のクラスタｘのチェックサムを更新
し、更に、クラスタｘに対するフラグをセットしてクラ
スタｘ内のデータが更新されたことを記憶する。

【００３５】なお、このチェックサムは、各クラスタａ
〜ｘ毎にデータが正しく格納されているかどうかをチェ
ックするためのものであり、これ自身では誤りの検出し
かできない。また、本実施例において、各クラスタａ〜
ｘの記憶容量は、４ｋ（詳しくは４０９６）バイトに設
定されている。

【００３６】また次に、パリティ格納領域２６に各クラ
スタａ〜ｘ毎に記憶される垂直・水平パリティ３２，３
４は、以下のように設定される。即ち、図１に示す如
く、各クラスタａ〜ｘ（図ではクラスタｘ）の４ｋバイ
ト分の記憶領域は、先頭アドレスから順に１６バイト分
ずつ区切って、それを１行分のデータとする、２５６行
（＝４０９６バイト／１６バイト），１２８列（＝１６
バイト×８ビット）のマトリクス状に仮想展開し、その
内の各行毎にパリティ計算を行うことにより、データ容
量３２バイト（＝２５６ビット／８ビット）の垂直パリ
ティ３２が設定され、また各列毎にパリティ計算を行う
ことにより、データ容量１６バイト（＝１２８ビット／
８ビット）の水平パリティ３４が設定される。

【００３７】また、こうしたパリティ計算は、電源ＳＷ
８がオフ操作されて、電源回路１８に電源オフ指令を出
力するまでの間に、ＣＰＵ１０の処理により実行され
る。つまり、ＣＰＵ１０は、電源ＳＷ８がオフ操作され
ると、読取部２や表示部４の動作の停止等を行なう電源
オフ処理を実行した後、図３に示すパリティ計算処理を
実行して、各クラスタａ〜ｘの垂直・水平パリティ３
２，３４を更新し、その後、電源回路１８に電源オフ指
令を出力して、当該装置への電源供給を遮断する。以
下、このパリティ計算処理を説明する。

【００３８】図３に示す如く、パリティ計算処理では、
まずＳ１１０（Ｓはステップを表わす）にて、ＲＡＭ２
０のメモリ管理領域２４に格納されたフラグを用いて、
データ格納領域２２を構成するクラスタａから順に、電
源オン後にデータの書込みがあったかどうかを判定し、
データの書込みがあれば、第１のパリティ演算手段及び
パリティ格納手段としてのＳ１２０に移行して、そのク
ラスタに対するパリティ計算を行い、その計算結果を、
ＲＡＭ２０のパリティ格納領域２６に記憶した後、Ｓ１
３０に移行する。また逆に、データの書込みがなけれ
ば、そのままＳ１３０に移行する。

【００３９】そして、Ｓ１３０では、全クラスタａ〜ｘ
全てに対してＳ１１０の判定処理を行い必要に応じてパ
リティ計算を実行したかどうか、つまり、電源オン後に
データが書込まれた全てのクラスタに対してパリティ計
算を実行したかどうか、を判定し、データが書込まれた
全クラスタに対するパリティ計算が終了していれば、続
くＳ１４０に移行し、そうでなければ、再度Ｓ１１０に
移行して、前回書込み判定を行ったクラスタの次のクラ
スタに関して、前記フラグを用いてデータの書込みがあ
ったか否かを判定する。

【００４０】即ち、Ｓ１１０〜Ｓ１３０では、データ格
納領域２２を構成する全てのクラスタａ〜ｘに対してパ
リティ計算をするのではなく、当該装置の動作中にデー
タの書込みがあったクラスタに対してのみパリティ計算
を行うことにより、パリティ計算を短時間で終了できる
ようにしているのである。

【００４１】なお、上記Ｓ１２０では、パリティ計算の
対象となるクラスタの先頭アドレスから順に１６バイト
分ずつデータを読み出し、その読み出した１６バイト分
のデータ毎に、そのデータのビットの「１」の数が偶数
になるようにパリティ（１ビット）を計算する、といっ
た手順で、合計２５６ビット（＝３２バイト）の垂直パ
リティ３２を計算すると共に、この垂直パリティが８ビ
ット（＝１バイト）計算される度に、パリティ格納領域
２６に格納する。

【００４２】また、水平パリティ３４については、ま
ず、クラスタの先頭アドレスから１６バイト分ずつステ
ップしたアドレスのデータ、すなわちアドレスの下位４
ビットが０のデータ（図１において１６進表示で示した
アドレス：ｘｘｘ０００ｈ，ｘｘｘ０１０ｈ，…ｘｘｘ
ＦＦ０ｈのデータ）の最下位ビット０から最上位ビット
７の夫々のビットの「１」の数が偶数になるように、１
バイト分のパリティを計算し、パリティ格納領域２６に
格納する。そして、アドレスの下位４ビットが１からＦ
のデータについても、順次同様の手順でパリティ計算を
行い、その計算結果をパリティ格納領域２６に格納す
る。

【００４３】次に、Ｓ１４０では、上記Ｓ１１０〜Ｓ１
３０の処理によって、いずれかのクラスタに対するパリ
ティ計算が行われ、パリティ格納領域２６内のパリティ
が更新されたか否かを判断する。そして、パリティが更
新されていなければ、そのまま当該処理を終了し、パリ
ティが更新されていれば、パリティ格納領域２６内のパ
リティそのものの整合性を保つために、パリティ格納領
域２６のチェックサムを計算し、この計算結果をＲＡＭ
２０のメモリ管理領域２４に格納した後、当該処理を終
了する。

【００４４】このようにパリティ計算処理を実行する
と、ＣＰＵ１０は、電源回路１８に電源オフ指令を出力
して、当該装置への電源供給を遮断するが、この電源オ
フ時には、ＲＡＭ２０に供給される電源電圧が低くなる
ため、外部から侵入する放射線等の影響を受け易くな
り、ＲＡＭ２０内のデータが１ビット単位で破壊される
ことがある。

【００４５】そこで、本実施例では、こうした電源オフ
時に生じるＲＡＭ２０のデータ誤りを訂正するために、
ＣＰＵ１０において、電源投入直後に図４に示すメモリ
テスト処理を実行するようにされている。このメモリテ
スト処理は、電源ＳＷ８がオン操作されて電源回路１８
からＣＰＵ１０に電源供給がなされ、ＣＰＵ１０が、所
定の初期化処理を実行した後に、開始される処理であ
り、図４に示す如く、まずＳ２１０にて、電源オフ時に
メモリ管理領域２４に格納されたパリティ格納領域２６
のチェックサムを用いて、パリティ格納領域２６のチェ
ックサムテストを行う。

【００４６】なお、このチェックサムテストは、パリテ
ィ格納領域２６のチェックサムを再計算して、その値と
メモリ管理領域２４に格納されたチェックサムとを比較
し、これら各値が一致していればパリティ格納領域２６
内のパリティは正常であり、逆に一致していなければパ
リティ格納領域２６内のパリティは異常であると判定す
る、といった手順で行われる。

【００４７】そして、続くＳ２２０では、このチェック
サムテストの結果、パリティ格納領域２６内のパリティ
は正常であったか否かを判断し、正常であれば、Ｓ２４
０に移行し、異常であれば、Ｓ２３０にて、誤り訂正禁
止フラグをセットした後、Ｓ２４０に移行する。

【００４８】次に、Ｓ２４０では、データ格納領域２２
を構成するクラスタａから順に、メモリ管理領域２４に
格納されている当該クラスタに対するチェックサムを用
いて、クラスタのチェックサムテストを行う、第１の判
定手段としての処理を実行する。なお、このチェックサ
ムテストは、パリティ格納領域２６のチェックサムテス
トと同様の手順で行われるが、データが書込まれていな
いクラスタについては、テストの必要がないので、実行
しない。

【００４９】こうして、Ｓ２４０にて、データが書込ま
れた所定のクラスタに対するチェックサムテストが行わ
れると、Ｓ２５０にて、チェックサムテストの結果、そ
のクラスタのデータは正常であったか否かを判断し、デ
ータが正常であれば、誤り訂正の必要はないので、その
ままＳ３１０に移行し、逆にデータに異常があれば、Ｓ
２６０に移行して、誤り訂正禁止フラグがセットされて
いるか否かを判断する。

【００５０】Ｓ２６０にて、誤り訂正禁止フラグがセッ
トされていると判断された場合、つまりパリティ格納領
域２６内のパリティに異常があり、しかも今回チェック
サムテストを行ったクラスタのデータにも異常がある場
合には、データの誤り訂正を行うことができず、またそ
のクラスタのデータも利用することができないので、表
示部４にメモリエラーを表わすメッセージを表示して、
使用者にその旨を報知した後、当該処理を終了する。

【００５１】一方、Ｓ２６０にて、誤り訂正禁止フラグ
がセットされていないと判断されると、Ｓ２７０に移行
し、パリティ格納領域２６に格納されたパリティを用い
て、今回データが異常であると判定したクラスタ内での
誤りビットの検出及び訂正を行う。以下、この手順を図
５を用いて説明する。

【００５２】図５に示す如く、まず、チェックサムテス
トの結果、異常と判定したクラスタの垂直パリティ４２
と水平パリティ４４を計算する、第２のパリティ演算手
段としての処理を実行する。そして、この算出した垂直
・水平パリティ４２，４４と、パリティ格納領域２６に
格納されている当該クラスタに対する垂直・水平パリテ
ィ３２，３４とを比較し、パリティが不一致となった場
合の次の４つの情報Ｖｐ，Ｖｂ，Ｈｐ，Ｈｂを求める、
検索手段としての処理を実行する。

【００５３】(1) 合計３２バイトある垂直パリティ３
２，４２の内、何バイト目の垂直パリティが不一致にな
ったかを表わす垂直パリティ異常バイト情報Ｖｐ（図５
では、第１番目：０ｈ）。 (2) 垂直パリティ異常バイト情報Ｖｐにて特定される垂
直パリティ３２，４２の１バイトデータの中で、不一致
になっているビット位置を表わす垂直パリティ異常ビッ
ト情報Ｖｂ（図５では、ビット７）。

【００５４】(3) 合計１６バイトある水平パリティ３
４，４４の内、何バイト目の水平パリティが不一致にな
ったかを表わす水平パリティ異常バイト情報Ｈｐ（図５
では、第１６番目：Ｆｈ＝１５）。 (4) 水平パリティ異常バイト情報Ｈｐにて特定される水
平パリティ３４，４４の１バイトデータの中で、不一致
になっているビット位置を表わす水平パリティ異常ビッ
ト情報Ｈｂ（図５では、ビット５）。

【００５５】そして最後に、これら４種の情報の内、情
報Ｖｐ，Ｖｂ，Ｈｐに基づき、次式を用いて、ビット誤
りのあるアドレスを求め、そのアドレスのデータ内の情
報Ｈｂに対応したビット位置を誤りビットとして特定し
て、その値を反転することにより誤りを訂正する、誤り
訂正手段としての処理を実行する。

【００５６】ビット誤りアドレス＝クラスタの先頭アド
レス＋（Ｖｐ×垂直パリティ１バイト分のデータ容量）
＋（Ｖｂ×垂直パリティ１ビット分のデータ容量）＋Ｈ
ｐ例えば、図５において、クラスタの先頭アドレスを２０
００００ｈ番地とすると、ビット誤りアドレス＝２０００００ｈ＋（０×１２８バ
イト）＋（７×１６バイト）＋１５＝２０００７Ｆｈ番
地となり、このアドレスにて特定される１バイトデータの
中の情報Ｈｂ（＝５）に対応したビットデータが誤って
いることが判ることから、その値を反転（図５では
「１」から「０」に変更）する。

【００５７】このように、Ｓ２７０にて、チェックサム
テストの結果異常となったクラスタに対する誤り訂正が
実行されると、今度はＳ２８０に移行して、Ｓ２７０に
て誤り訂正を正常に行えたかどうかを判定する。つま
り、垂直・水平パリティを用いた誤り訂正は、１ビット
の誤り訂正はできるが、クラスタ内で２ビット分以上誤
りが発生していると、誤り訂正は実行できないことか
ら、ここでは、Ｓ２７０の処理にて誤り訂正に成功した
かどうかを判定するのである。そして、誤り訂正に失敗
した場合には、表示部４にメモリエラーを表わすメッセ
ージを表示して、使用者にその旨を報知した後、当該処
理を終了する。

【００５８】また、Ｓ２８０にて、Ｓ２７０の処理によ
り誤り訂正に成功したと判断されると、Ｓ２９０に移行
して、その誤り訂正を行ったクラスタに対するチェック
サムテストを再度行い、Ｓ３００にて、このチェックサ
ムテストの結果、クラスタ内のデータは正常であったか
否か、つまりＳ２７０の誤り訂正により、クラスタ内の
データが正常値に復帰したか否か、を判定する。そし
て、Ｓ３００にて、クラスタ内のデータは異常であると
判断された場合には、もはや誤り訂正は不可能であるの
で、表示部４にメモリエラーを表わすメッセージを表示
して、使用者にその旨を報知した後、当該処理を終了
し、逆に、Ｓ３００にて、クラスタ内のデータが正常値
に復帰していると判断された場合には、Ｓ３１０に移行
する。

【００５９】Ｓ３１０では、Ｓ２４０のチェックサムテ
ストを、データが書込まれた全クラスタに対して行い、
チェックサムテストの結果誤りのあったクラスタについ
ては、Ｓ２６０〜Ｓ３００の処理により誤り訂正を行っ
たか否か、つまり、データが書込まれた全クラスタに対
するメモリテストを終了したか否かを判定する。そし
て、データが書込まれた全クラスタに対するメモリテス
トを終了していなければ、再度Ｓ２４０に移行して、メ
モリテストの終了していない次のクラスタに対するメモ
リテストを行い、逆に全クラスタに対するメモリテスト
が終了していれば、当該処理を正常に終了し、操作部６
からの指令に対応した各種処理を実行する通常処理に移
行する。

【００６０】以上説明したように、本実施例のバーコー
ド読取装置においては、電源オフ時に、ＲＡＭ２０内に
てデータ格納領域２２を構成する全クラスタａ〜ｘの
内、データの書込みのあったクラスタ毎に垂直・水平パ
リティを計算して、その結果を、ＲＡＭ２０のパリティ
格納領域２６に記憶しておき、次の電源オン時には、デ
ータが書込まれているクラスタ毎に、ＲＡＭ２０のメモ
リ管理領域２４に格納されたチェックサムを用いて、デ
ータの異常判定を行い、データに異常があるクラスタに
ついては、垂直・水平パリティを再計算して、その計算
結果とパリティ格納領域２６内の垂直・水平パリティと
から、誤りビットを特定して、そのビットデータを訂正
するようにされている。

【００６１】従って、本実施例によれば、当該装置が動
作を停止しているときにデータのビット誤りが発生した
場合、１クラスタにつき１ビットの誤り検出及びその訂
正を行うことができる。また、動作中にビット誤りが発
生しても、そのクラスタがデータの書き換えが行われな
かったクラスタであれば、誤り検出及びその訂正を行う
ことができる。

【００６２】そして、本実施例では、こうした誤り訂正
のためのパリティ計算処理及びメモリチェック処理を、
電源オフ時及び電源オン時に夫々行い、通常の動作中に
は、データを書込む際にそのクラスタのチェックサムを
更新するだけでよいので、ＣＰＵ１０における誤り訂正
のための動作を必要最小限に留めることができ、ＣＰＵ
１０の負担を軽減できる。このため、従来のように、垂
直・水平パリティを用いて誤り訂正を行うために、専用
の演算回路を別途設けるとか、或は、ＣＰＵ１０に高速
演算可能な高価なものを用いる、といった必要がなく、
こうした誤り訂正機能を持たない既存の装置に容易に適
用できる。

【００６３】また、本実施例のバーコード読取装置は、
使用の度に電源ＳＷ８がオン・オフされて、一日の内の
稼動時間が比較的短い携帯型であるため、電源オフ時の
１ビットのデータ誤りが発生し易くなるが、こうした１
ビットのデータ誤りについては訂正可能であるため、装
置の信頼性を向上することもできる。

【００６４】また更に、本実施例では、各クラスタ毎に
垂直・水平パリティを設定して、各クラスタに発生した
ビット誤りを訂正できるようにするだけでなく、垂直・
水平パリティを記憶したパリティ格納領域２６に対する
チェックサムを計算しておき、メモリチェック時には、
このチェックサムを用いてパリティ格納領域２６のパリ
ティについても異常判定を行い、また、垂直・水平パリ
ティを用いて誤り訂正を行ったクラスタに対しては、チ
ェックサムチェックを行って誤り訂正の結果を確認し、
パリティの異常によってクラスタ内のデータの誤り訂正
を行うことができなかったり、或は誤り訂正を行ったに
もかかわらずデータに異常がある場合には、その旨を使
用者に報知するようにされているので、誤ったデータが
正常値として使用されるのを防止することができると共
に、各クラスタに格納されたデータの信頼性を向上する
ことができる。

【００６５】以上、本発明の一実施例について説明した
が、本発明は上記実施例に限定されるものではなく、種
々の態様をとることができる。例えば、上記実施例で
は、ＲＡＭ２０のデータ格納領域２２に対するパリティ
計算及びメモリチェックを、クラスタ単位で行うように
構成したが、データ格納領域２２全体でパリティ計算及
びメモリチェックを行うようにしてもよい。この場合、
動作中にデータの書込みがあった場合には、データ格納
領域２２全体のパリティ計算を行う必要があるため、そ
の計算時間が長くなるが、ＲＡＭ２０のパリティ格納領
域２６を少なくすることができる。

【００６６】また、上記実施例では、データ１６バイト
に対して、垂直パリティ１ビットを付加するものとして
説明したが、垂直パリティ１ビットに対応したデータ容
量は、１バイトであっても、また１６バイト以上であっ
てもよく、任意の値に設定すればよい。但し、パリティ
計算に要する処理時間は、データ格納領域（上記実施例
ではクラスタ）をマトリクス状に展開した際の行・列の
ビット数が近くなる程（換言すればマトリクスが正方形
に近くなる程）、短くなるので、これを考慮して設定す
ることが好ましい。また更に、上記実施例では、垂直・
水平パリティとして、偶数パリティを計算するものとし
て説明したが、奇数パリティを計算するようにしても同
様の効果が得られる。

【００６７】また、上記実施例では、携帯型のバーコー
ド読取装置について説明したが、本発明は、装置への電
源供給が遮断されても記憶したデータを保持可能に内部
電源によりバックアップされた記憶装置、つまりバック
アップＲＡＭを備えた電子装置であれば、上記実施例と
同様に適用して、同様の効果を得ることができる。

【図面の簡単な説明】

【図１】実施例のＲＡＭの構成及びクラスタ毎に設定
される垂直・水平パリティを説明する説明図である。

【図２】実施例のバーコード読取装置の概略構成を表
わすブロック図である。

【図３】実施例のＣＰＵにおいて実行されるパリティ
計算処理を表わすフローチャートである。

【図４】実施例のＣＰＵにおいて実行されるメモリチ
ェック処理を表わすフローチャートである。

【図５】メモリチェック処理にて実行される誤りビッ
トの検出及びその訂正手順を説明する説明図である。

【符号の説明】

２…読取部４…表示部６…操作部８…電源
ＳＷ（スイッチ）１０…ＣＰＵ１２…ＲＯＭ１４…通信ポート
１６…バス１８…電源回路２０…ＲＡＭ２２…データ格納
領域２４…メモリ管理領域（クラスタａ〜クラスタｘ）２６…パリティ格納領域３２，４２…垂直パリティ３４，４４…水平パリティ

Claims

【特許請求の範囲】

【請求項１】所定の電子装置内に設けられ、該電子装
置への電源供給が遮断されてもデータを保持可能に内部
電源によりバックアップされた記憶装置の誤り訂正装置
であって、前記電子装置への電源供給遮断時に、前記記憶装置のデ
ータ格納領域をマトリクス状に展開した各行・各列毎に
パリティを計算する第１のパリティ演算手段と、該第１のパリティ演算手段により算出された前記各行・
各列のパリティを、垂直・水平パリティとして、前記記
憶装置のパリティ格納領域に格納するパリティ格納手段
と、前記電子装置への電源投入直後に、前記データ格納領域
に格納されたデータが正常であるか否かを判定する第１
の判定手段と、該第１の判定手段にて前記データが異常であると判定さ
れると、前記垂直・水平パリティを再計算する第２のパ
リティ演算手段と、該第２のパリティ演算手段により算出された垂直・水平
パリティと、前記パリティ格納領域に格納された垂直・
水平パリティとを比較し、該パリティが一致しない行・
列を検索する検索手段と、該検索手段による検索結果に基づき、前記データ格納領
域内の異常ビットを特定して、該ビットのデータを正常
値に訂正する誤り訂正手段と、を備えたことを特徴とする記憶装置の誤り訂正装置。
【請求項２】前記記憶装置は、前記データ格納領域の
データ更新時に算出された該データ格納領域のチェック
サムを記憶するチェックサム格納領域を備え、前記第１の判定手段は、該チェックサム格納領域に格納
されたチェックサムに基づき、前記データ格納領域に格
納されたデータが正常であるか否かを判定することを特
徴とする請求項１に記載の記憶装置の誤り訂正装置。
【請求項３】前記誤り訂正手段が前記データ格納領域
内のデータを正常値に訂正すると、前記チェックサム格
納領域に格納されたチェックサムに基づき、該データ格
納領域内のデータが正常であるか否かを判定し、該デー
タが異常であれば、所定の報知手段を動作させて、前記
記憶装置のデータ異常を外部に報知する第２の判定手
段、を設けたことを特徴とする請求項２に記載の記憶装
置の誤り訂正装置。
【請求項４】前記パリティ格納手段が前記パリティ格
納領域に前記垂直・水平パリティを格納すると、該パリ
ティ格納領域のチェックサムを計算し、該計算結果を、
前記記憶装置の所定領域に格納するチェックサム演算手
段を備え、前記第１の判定手段は、前記記憶装置に記憶された前記
データ格納領域のチェックサムと前記パリティ格納領域
のチェックサムとから、各格納領域内のデータ及びパリ
ティが夫々正常であるか否かを判定し、該データ及びパ
リティが共に異常である場合には、前記第２のパリティ
演算手段によりパリティの再計算を実行させることな
く、所定の報知手段を動作させて、前記記憶装置のデー
タ異常を外部に報知すること、を特徴とする請求項２又
は請求項３に記載の記憶装置の誤り訂正装置。