JPH03250347A - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JPH03250347A JPH03250347A JP2047533A JP4753390A JPH03250347A JP H03250347 A JPH03250347 A JP H03250347A JP 2047533 A JP2047533 A JP 2047533A JP 4753390 A JP4753390 A JP 4753390A JP H03250347 A JPH03250347 A JP H03250347A
- Authority
- JP
- Japan
- Prior art keywords
- information data
- stored
- error detection
- elements
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 230000000295 complement effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ産業上の利用分野
本発明はメモリ装置に関し、特に不揮発性ＲＡＭ（ｒａ
ｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）を用いたもの
に通用して好適なものである。
ｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）を用いたもの
に通用して好適なものである。
Ｂ発明の概要
本発明は、メモリ装置において、２つの不揮発性ＲＡＭ
に誤り検出符号を付加した同一の情報データを記憶し、
情報データの読み出し又は書き込みの際に、誤り検出符
号を用いて２つの不揮発性ＲＡＭに記憶された情報デー
タの内容を相補的に保証するようにしたことにより、不
揮発性ＲＡＭに記憶された情報データを確実に保持し得
る。
に誤り検出符号を付加した同一の情報データを記憶し、
情報データの読み出し又は書き込みの際に、誤り検出符
号を用いて２つの不揮発性ＲＡＭに記憶された情報デー
タの内容を相補的に保証するようにしたことにより、不
揮発性ＲＡＭに記憶された情報データを確実に保持し得
る。
Ｃ従来の技術
従来マイクロプロセッサを用いる電子機器においては、
調整用の可変抵抗や特殊な環境設定用のスイッチに代え
、不揮発性（ｎｏｎ−ｖｏｌａｔｉｌｅ） ＲＡ Ｍ（
以下、Ｎ ＯＶ ＲＡ Ｍと呼ぶ）構成のメモリ装置を
用いるものがある。
調整用の可変抵抗や特殊な環境設定用のスイッチに代え
、不揮発性（ｎｏｎ−ｖｏｌａｔｉｌｅ） ＲＡ Ｍ（
以下、Ｎ ＯＶ ＲＡ Ｍと呼ぶ）構成のメモリ装置を
用いるものがある。
このような場合メモリ装置には、各電子機器毎の特性に
応じた初期設定情報や特殊環境設定情報でなる初期設定
データが記憶されており、実際上各電子機器毎の特性等
を自動的に測定し、当該測定結果に応じた初期設定情報
や、各電子機器毎の用途に応じた特殊環境設定情報でな
る初期設定データをＮＯＶＲＡＭの不揮発性領域に書き
込むのみの簡易な工程で調整作業を実行し得るようにな
されている。
応じた初期設定情報や特殊環境設定情報でなる初期設定
データが記憶されており、実際上各電子機器毎の特性等
を自動的に測定し、当該測定結果に応じた初期設定情報
や、各電子機器毎の用途に応じた特殊環境設定情報でな
る初期設定データをＮＯＶＲＡＭの不揮発性領域に書き
込むのみの簡易な工程で調整作業を実行し得るようにな
されている。
Ｄ発明が解決しようとする課題
ところがかかる構成のメモリ装置を、電子機器に組み込
まれた状態で消去したり、上書きし得るような構成で用
いる場合には、書き込みエラーや誤操作によってメモリ
装置に記憶されている初期設定データが破壊されてしま
うおそれを回避し得なかった。
まれた状態で消去したり、上書きし得るような構成で用
いる場合には、書き込みエラーや誤操作によってメモリ
装置に記憶されている初期設定データが破壊されてしま
うおそれを回避し得なかった。
またメモリ装置に用いられるＮＯＶＲＡＭの信幀性自体
が比較的低いため、初期設定データが変化したり破壊さ
れてしまう問題もあった。
が比較的低いため、初期設定データが変化したり破壊さ
れてしまう問題もあった。
実際上メモリ装置のＮｏＶＲＡＭに記憶されている初期
設定データは、電子機器の１台毎に固有の情報であり、
これが破壊されると交換することができないことにより
、電子ｇＩ器の調整作業を最初からやり直さなければな
らず、実用上使い勝手の点で未だ不十分であった。
設定データは、電子機器の１台毎に固有の情報であり、
これが破壊されると交換することができないことにより
、電子ｇＩ器の調整作業を最初からやり直さなければな
らず、実用上使い勝手の点で未だ不十分であった。
本発明は以上の点を考慮してなされたもので、簡易な構
成で信頼性を格段的に向上し得る不揮発性メモリ素子構
成のメモリ装置を提案しようとするものである。
成で信頼性を格段的に向上し得る不揮発性メモリ素子構
成のメモリ装置を提案しようとするものである。
８課題を解決するための手段
かかる課題を解決するため本発明においては、第１及び
第２の不揮発性メモリ素子２．３に誤り検出符号を付加
した同一の情報データＤＴｓｏｖ＋、ＤＴ、１ｏｖｚを
記憶し、第１及び第２の不揮発性メモリ素子２．３から
情報データＤ ＴＮｏｖ＋ｓ Ｄ ＴＮＯＶＺを読み出
すとき、又は新たな情報データＤＴｓｏｖ＋、ＤＴ、４
ｏｖ□を書き込むとき、誤り検出符号を用いて第１及び
第２の不揮発性メモリ素子２．３に記憶された情報デー
タＤＴＮＯｖＩ、ＤＴＮｏｖ□の内容を相補的に保証す
るようにした。
第２の不揮発性メモリ素子２．３に誤り検出符号を付加
した同一の情報データＤＴｓｏｖ＋、ＤＴ、１ｏｖｚを
記憶し、第１及び第２の不揮発性メモリ素子２．３から
情報データＤ ＴＮｏｖ＋ｓ Ｄ ＴＮＯＶＺを読み出
すとき、又は新たな情報データＤＴｓｏｖ＋、ＤＴ、４
ｏｖ□を書き込むとき、誤り検出符号を用いて第１及び
第２の不揮発性メモリ素子２．３に記憶された情報デー
タＤＴＮＯｖＩ、ＤＴＮｏｖ□の内容を相補的に保証す
るようにした。
Ｆ作用
２つの不揮発性メモリ素子２．３に誤り検出符号を付加
した同一の情報データＤＴＮＯＶ＋、Ｄ Ｔｍｏｖｚを
記憶し、情報データＤＴ、ｏｖ、、ＤＴ、。Ｖ□の読み
出し又は書き込みの際に、誤り検出符号を用いて２つの
不揮発性メモリ素子２．３に記憶された情報データＤ
Ｔ Ｈｏｖ＋ ｓ Ｄ Ｔ ｗｏｖｚの内容を相補的に
保証するようにしたことにより、不揮発性メモリ素子２
．３に記憶された情報データＤＴＮｏｖ１、ＤＴｘｏｖ
ｚを確実に保持し得る。
した同一の情報データＤＴＮＯＶ＋、Ｄ Ｔｍｏｖｚを
記憶し、情報データＤＴ、ｏｖ、、ＤＴ、。Ｖ□の読み
出し又は書き込みの際に、誤り検出符号を用いて２つの
不揮発性メモリ素子２．３に記憶された情報データＤ
Ｔ Ｈｏｖ＋ ｓ Ｄ Ｔ ｗｏｖｚの内容を相補的に
保証するようにしたことにより、不揮発性メモリ素子２
．３に記憶された情報データＤＴＮｏｖ１、ＤＴｘｏｖ
ｚを確実に保持し得る。
Ｇ実施例
以下図面について、本発明の一実施例を詳述する。
図において１は全体として電子機器に組み込まれたメモ
リ装置を示し、第１及び第２のＮＯＶＲＡＭ２及び３が
データバス、アドレスバス及びコントロールバスを含む
バス４に接続され、これにより電子機器のＣＰ Ｕ （
ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）５
からＩ１０ボート６を通じて入力される制御信号に応し
て所望のデータを書き込み又は読み出し得るようになさ
れている。
リ装置を示し、第１及び第２のＮＯＶＲＡＭ２及び３が
データバス、アドレスバス及びコントロールバスを含む
バス４に接続され、これにより電子機器のＣＰ Ｕ （
ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）５
からＩ１０ボート６を通じて入力される制御信号に応し
て所望のデータを書き込み又は読み出し得るようになさ
れている。
ここで第１及び第２のＮＯＶＲＡＭ２及び３の不揮発性
領域には、それぞれ同一内容の第１及び第２の情報デー
タＤ ＴＮＯＶ＋及びＤＴＨｏｖ□が記憶されている。
領域には、それぞれ同一内容の第１及び第２の情報デー
タＤ ＴＮＯＶ＋及びＤＴＨｏｖ□が記憶されている。
なおこの情報データＤ ＴＮＯＶ＋及びＤＴ、４ｏｖｚ
は、電子機器毎の特性に応じた初期設定情報や特殊環境
設定情報を示す初期設定データに、例えばチエツクサム
等の誤り検出符号が付加されて形成されている。
は、電子機器毎の特性に応じた初期設定情報や特殊環境
設定情報を示す初期設定データに、例えばチエツクサム
等の誤り検出符号が付加されて形成されている。
以上の構成において、例えば電子機器に電源が投入され
るとＣＰＵ５は、まず第１のＮＯＶＲＡＭ２に記憶され
ている第１の情報データＤＴＮＯＶ＋を読み出し、この
第１の情報データＤＴＮＯＶ＋についてチエツクサムを
用いて誤りの有無を検出する。
るとＣＰＵ５は、まず第１のＮＯＶＲＡＭ２に記憶され
ている第１の情報データＤＴＮＯＶ＋を読み出し、この
第１の情報データＤＴＮＯＶ＋についてチエツクサムを
用いて誤りの有無を検出する。
また続いてＣＰＵ５は、第２のＮＯＶＲＡＭ３に記憶さ
れている第２の情報データＤＴＮｏｖ２を読み出し、こ
の第２の情報データＤＴＮｏｖ□についてチエツクサム
を用いて誤りの有無を検出する。
れている第２の情報データＤＴＮｏｖ２を読み出し、こ
の第２の情報データＤＴＮｏｖ□についてチエツクサム
を用いて誤りの有無を検出する。
ここで例えば第１の情報データＤＴＮＯＶ＋に誤りが存
在し、かつ第２の情報データＤＴ、、ｖ□が正しい場合
、ＣＰＵ５は第２の情報データＤＴＮｏｖ□を第１のＮ
ＯＶＲＡＭ２に書き込み、逆に第２の情報データＤＴ、
。Ｖ□に誤りが存在し、かつ第１の情報データＤＴＮｏ
ｖ＋が正しい場合、ＣＰＵ５は第１の情報データＤ Ｔ
、、％Ｉ＋を第２のＮＯＶＲＡＭ３に書き込む。
在し、かつ第２の情報データＤＴ、、ｖ□が正しい場合
、ＣＰＵ５は第２の情報データＤＴＮｏｖ□を第１のＮ
ＯＶＲＡＭ２に書き込み、逆に第２の情報データＤＴ、
。Ｖ□に誤りが存在し、かつ第１の情報データＤＴＮｏ
ｖ＋が正しい場合、ＣＰＵ５は第１の情報データＤ Ｔ
、、％Ｉ＋を第２のＮＯＶＲＡＭ３に書き込む。
この後ＣＰＵ５は上述の誤り検出処理で正しいと判断さ
れた第１及び又は第２の情報データＤＴＮＯＶＩ及び又
はＤＴＮＯＶ２の初期設定データを、バス４を通じて電
子機器内部に転送し、このようにして初期設定処理を実
行する。
れた第１及び又は第２の情報データＤＴＮＯＶＩ及び又
はＤＴＮＯＶ２の初期設定データを、バス４を通じて電
子機器内部に転送し、このようにして初期設定処理を実
行する。
これに対して、電子機器の処理終了時にＣＰＵ５はバス
４を通じて電子機器各部から転送されてくる更新後の初
期設定データにチエツクサム等の誤り検出符号を付加し
、この結果得られる第１の情報データＤＴＮｏｖ＋を第
１のＮＯＶＲＡＭ２に書き込む。
４を通じて電子機器各部から転送されてくる更新後の初
期設定データにチエツクサム等の誤り検出符号を付加し
、この結果得られる第１の情報データＤＴＮｏｖ＋を第
１のＮＯＶＲＡＭ２に書き込む。
またこの後ＣＰＵ５は、第１のＮＯＶＲＡＭ２に書き込
んだ第１の情報データＤＴＮＯｖｌを読み出し、この第
１の情報データＤＴＮｏｖＩについてチエツクサムを用
いて誤りの有無を検出する。
んだ第１の情報データＤＴＮＯｖｌを読み出し、この第
１の情報データＤＴＮｏｖＩについてチエツクサムを用
いて誤りの有無を検出する。
ここでＣＰＵ５は第１の情報データＤＴ、。９．が正し
いことを検出すると、これを第２のＮＯＶＲＡＭ３に書
き込み、その後第２のＮＯＶＲＡＭ３の第２の情報デー
タＤＴＰＩｏｖ□を読み出し、この第２の情報データＤ
ＴＮｏｖｚについてチエツクサムを用いて誤りの有無
を検出する。
いことを検出すると、これを第２のＮＯＶＲＡＭ３に書
き込み、その後第２のＮＯＶＲＡＭ３の第２の情報デー
タＤＴＰＩｏｖ□を読み出し、この第２の情報データＤ
ＴＮｏｖｚについてチエツクサムを用いて誤りの有無
を検出する。
なおＣＰＵ５は第２の情報データＤＴＮｏｖｚが正しい
ことを検出すると、初期設定データ更新処理を終了し、
逆に第２の情報データＤＴ、。９□に誤りが存在する場
合、第２のＮＯＶＲＡＭ２の交換を指示するメツセージ
を例えば電子機器の表示部に表示する。
ことを検出すると、初期設定データ更新処理を終了し、
逆に第２の情報データＤＴ、。９□に誤りが存在する場
合、第２のＮＯＶＲＡＭ２の交換を指示するメツセージ
を例えば電子機器の表示部に表示する。
これにより、ユーザの操作に応じて新たな第２のＮＯＶ
ＲＡＭ３が装着されると、ＣＰＵ５は第１の情報データ
ＤＴＮＯＶ＋を第２のＮＯＶＲＡＭ３に書き込み初期設
定データの更新を終了する。
ＲＡＭ３が装着されると、ＣＰＵ５は第１の情報データ
ＤＴＮＯＶ＋を第２のＮＯＶＲＡＭ３に書き込み初期設
定データの更新を終了する。
またＣＰＵ５は第１（７）ＮＯＶＲＡＭ２に書き込んだ
直後に読み出した第１の情報データＤＴＮＯＶＩに誤り
が存在することを検出すると、第１のＮ。
直後に読み出した第１の情報データＤＴＮＯＶＩに誤り
が存在することを検出すると、第１のＮ。
Ｖ ＲＡ、 Ｍ ２の交換を指示するメツセージを例え
ば電子機器の表示部に表示する。
ば電子機器の表示部に表示する。
これにより、ユーザの操作に応じて新たな第１のＮＯＶ
ＲＡＭ２が装着されると、ＣＰＵ５は第２のＮＯＶＲＡ
Ｍ３に記憶されていた第２の情報データＤＴ、。９．を
読み出して第１のＮＯＶＲＡＭ２に書き込み初期設定デ
ータの更新を終了する。
ＲＡＭ２が装着されると、ＣＰＵ５は第２のＮＯＶＲＡ
Ｍ３に記憶されていた第２の情報データＤＴ、。９．を
読み出して第１のＮＯＶＲＡＭ２に書き込み初期設定デ
ータの更新を終了する。
このようにしてこの実施例によるメモリ装置１の場合、
第１及び第２のＮＯＶＲＡＭ２及び３を相補的に保証す
るようにしたことにより、例えば第１及び第２のＮＯＶ
ＲＡＭ２及び３の何れかの情報データＤＴＮＯＶＩ、Ｄ
ＴＮＯＶ□が破壊されても、確実に正常な状態に復帰す
ることができる。
第１及び第２のＮＯＶＲＡＭ２及び３を相補的に保証す
るようにしたことにより、例えば第１及び第２のＮＯＶ
ＲＡＭ２及び３の何れかの情報データＤＴＮＯＶＩ、Ｄ
ＴＮＯＶ□が破壊されても、確実に正常な状態に復帰す
ることができる。
また更新後、初期設定データを書き込む際に書き込みエ
ラーが発生しても、他方の第１又は第２のＮＯＶＲＡＭ
２又は３には、正常な情報データＤＴＨｏｖ＋又はＤ
Ｔｗ＝ｖｚが残されていることにより、少なくとも更新
前の初期設定データの状態には確実に復帰できる。
ラーが発生しても、他方の第１又は第２のＮＯＶＲＡＭ
２又は３には、正常な情報データＤＴＨｏｖ＋又はＤ
Ｔｗ＝ｖｚが残されていることにより、少なくとも更新
前の初期設定データの状態には確実に復帰できる。
以上の構成によれば、２個のＮ ＯＶ ＲＡ Ｍ ２．
３にチエツクサムを付加した同一の情報データＤＴＮＯ
ＶＩ、ＤＴＮｏｖｚを記憶し、情報データＤ Ｔ、。、
、、ＤＴＮＯＶ２の読み出し又は書き込みの際に、チエ
ツクサムを用いて２個のＮＯＶＲＡＭ２．３に記憶され
た情報データＤ Ｔ 、４ｏｖ＋ ％ Ｄ Ｔ 、４ｏ
ｖｚの内容を相補的に保証するようにしたことにより、
ＮＯＶＲＡＭ２．３に記憶された情報データＤＴ、。９
１、ＤＴ’ｓ。９□を確実に保持し得るメモリ族Ｗ１を
実現できる。
３にチエツクサムを付加した同一の情報データＤＴＮＯ
ＶＩ、ＤＴＮｏｖｚを記憶し、情報データＤ Ｔ、。、
、、ＤＴＮＯＶ２の読み出し又は書き込みの際に、チエ
ツクサムを用いて２個のＮＯＶＲＡＭ２．３に記憶され
た情報データＤ Ｔ 、４ｏｖ＋ ％ Ｄ Ｔ 、４ｏ
ｖｚの内容を相補的に保証するようにしたことにより、
ＮＯＶＲＡＭ２．３に記憶された情報データＤＴ、。９
１、ＤＴ’ｓ。９□を確実に保持し得るメモリ族Ｗ１を
実現できる。
かくするにつき、一方のＮＯＶＲＡＭ２又は３が不良に
なり、記憶された情報データが信用できなくなっても、
最初から調整作業をやり直すことな（、直ちに正常な状
態に復帰できることにより、電子機器の有用性を一段と
向上し得るメモリ装置を実現できる。
なり、記憶された情報データが信用できなくなっても、
最初から調整作業をやり直すことな（、直ちに正常な状
態に復帰できることにより、電子機器の有用性を一段と
向上し得るメモリ装置を実現できる。
なお上述の実施例においては、２個のＮＯＶＲＡＭに電
子機器の特性に応じた初期設定データを格納する場合に
ついて述べたが、格納するデータはこれに限らず、他の
データでも良い。
子機器の特性に応じた初期設定データを格納する場合に
ついて述べたが、格納するデータはこれに限らず、他の
データでも良い。
Ｈ発明の効果
上述のように本発明によれば、２つの不揮発性メモリ素
子に誤り検出符号を付加した同一の情報データを記憶し
、情報データの読み出し又は書き込みの際に、誤り検出
符号を用いて２つの不揮発性メモリ素子に記憶された情
報データの内容を相補的に保証するようにしたことによ
り、簡易な構成で不揮発性メモリ素子に記憶された情報
データを確実に保持し得るメモリ装置を実現できる。
子に誤り検出符号を付加した同一の情報データを記憶し
、情報データの読み出し又は書き込みの際に、誤り検出
符号を用いて２つの不揮発性メモリ素子に記憶された情
報データの内容を相補的に保証するようにしたことによ
り、簡易な構成で不揮発性メモリ素子に記憶された情報
データを確実に保持し得るメモリ装置を実現できる。
図は本発明によるメモリ装置の一実施例を示すブロック
図である。 １・・・・・・メモリ装置、２．３・・・・・・ＮＯＶ
ＲＡＭ、４・・・・・・バス、５・・・・・・ＣＰＵ、
ＤＴ、。□、Ｄ’ｌ’Ｎｏｖ□・・・・・・情報データ
。 ｆメモリ装置 実施伊１によりメモ９藁置の構成
図である。 １・・・・・・メモリ装置、２．３・・・・・・ＮＯＶ
ＲＡＭ、４・・・・・・バス、５・・・・・・ＣＰＵ、
ＤＴ、。□、Ｄ’ｌ’Ｎｏｖ□・・・・・・情報データ
。 ｆメモリ装置 実施伊１によりメモ９藁置の構成
Claims (1)
- 【特許請求の範囲】 第１及び第２の不揮発性メモリ素子に誤り検出符号を付
加した同一の情報データを記憶し、上記第１及び第２の
不揮発性メモリ素子から上記情報データを読み出すとき
、又は新たな上記情報データを書き込むとき、上記誤り
検出符号を用いて上記第１及び第２の不揮発性メモリ素
子に記憶された上記情報データの内容を相補的に保証す
るようにした ことを特徴とするメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2047533A JPH03250347A (ja) | 1990-02-28 | 1990-02-28 | メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2047533A JPH03250347A (ja) | 1990-02-28 | 1990-02-28 | メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03250347A true JPH03250347A (ja) | 1991-11-08 |
Family
ID=12777765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2047533A Pending JPH03250347A (ja) | 1990-02-28 | 1990-02-28 | メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03250347A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004066157A1 (ja) * | 2003-01-22 | 2004-08-05 | Fujitsu Limited | メモリコントローラ |
| JP2014075078A (ja) * | 2012-10-05 | 2014-04-24 | Denso Corp | 電子制御装置 |
| JP2014232420A (ja) * | 2013-05-29 | 2014-12-11 | スパンション エルエルシー | マイクロコントローラ及び誤り検出方法 |
-
1990
- 1990-02-28 JP JP2047533A patent/JPH03250347A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004066157A1 (ja) * | 2003-01-22 | 2004-08-05 | Fujitsu Limited | メモリコントローラ |
| US7925843B2 (en) | 2003-01-22 | 2011-04-12 | Fujitsu Limited | Memory controller having a plurality of memory regions for protection against power failure |
| JP2014075078A (ja) * | 2012-10-05 | 2014-04-24 | Denso Corp | 電子制御装置 |
| JP2014232420A (ja) * | 2013-05-29 | 2014-12-11 | スパンション エルエルシー | マイクロコントローラ及び誤り検出方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2790034B2 (ja) | 非運用系メモリ更新方式 | |
| US7849382B2 (en) | Memory control circuit, nonvolatile storage apparatus, and memory control method | |
| KR950702061A (ko) | 비-휘발성 메모리에의 데이타 기입 | |
| US10613872B2 (en) | Memory system with simulated memory process | |
| JPH03250347A (ja) | メモリ装置 | |
| JPH04162300A (ja) | 半導体メモリ | |
| JP2751822B2 (ja) | Ｆｉｆｏメモリ装置のメモリ制御方法 | |
| JP2853593B2 (ja) | ダウンロード装置 | |
| JPH0756640B2 (ja) | 記憶装置 | |
| JPH0728707A (ja) | 不揮発性メモリのデ−タ保護方法 | |
| JPH0317760A (ja) | データ書込み確認方式 | |
| JPS63271555A (ja) | 記憶制御方式 | |
| JPH1165884A (ja) | マイクロコンピュータ及びそのデバッグ方法 | |
| JPH05189584A (ja) | マイクロコンピュータ | |
| JPH10247157A (ja) | トランザクション処理システムおよびそのリカバリ方法 | |
| JPH0341538A (ja) | 主記憶装置 | |
| JPH01271844A (ja) | 電子卓上計算機 | |
| JPH1027153A (ja) | バス転送装置 | |
| JPH01112341A (ja) | パリティチェック回路 | |
| JPH01158549A (ja) | 電子装置 | |
| JPS63263697A (ja) | 電気的に消去可能なｐｒｏｍ | |
| JPH06110792A (ja) | 書き換え可能なｐｒｏｍにおける冗長ビット制御回路 | |
| JPS63170756A (ja) | 主記憶イニシヤライズ方式 | |
| JPH0412855B2 (ja) | ||
| JPH02187843A (ja) | データ保持型メモリ装置 |