CN108711569A - 带有容纳滤波器芯片腔室的多芯片封装结构及其制作方法 - Google Patents

带有容纳滤波器芯片腔室的多芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN108711569A
CN108711569A CN201810909265.1A CN201810909265A CN108711569A CN 108711569 A CN108711569 A CN 108711569A CN 201810909265 A CN201810909265 A CN 201810909265A CN 108711569 A CN108711569 A CN 108711569A
Authority
CN
China
Prior art keywords
layer
cofferdam
package substrate
insulating layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810909265.1A
Other languages
English (en)
Inventor
付伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Rongcheng Semiconductor Co., Ltd
Original Assignee
付伟
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 付伟 filed Critical 付伟
Priority to CN201810909265.1A priority Critical patent/CN108711569A/zh
Publication of CN108711569A publication Critical patent/CN108711569A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Abstract

本发明揭示了一种带有容纳滤波器芯片腔室的多芯片封装结构及其制作方法，封装结构包括：封装基板，其具有腔室；滤波器芯片，设置于腔室内，第一上表面与基板上表面位于同侧，且第一上表面具有若干第一电极；功能芯片，设置于封装基板的上方，第二下表面与基板上表面面对面设置，且第二下表面具有若干第二电极；若干互连结构，用于导通若干第一电极及若干第二电极。本发明利用封装技术将两个不同的芯片封装于同一封装基板，可以实现多芯片的高度集成；滤波器芯片及功能芯片呈上下分布，位于封装基板上方的功能芯片并不占用封装基板的空间，可以进一步提高封装基板的利用率，简化互连结构；滤波器芯片内嵌设置于腔室中，使得封装结构更加轻薄。

Description

带有容纳滤波器芯片腔室的多芯片封装结构及其制作方法
技术领域
本发明涉及半导体封装领域，尤其涉及一种带有容纳滤波器芯片腔室的多芯片封装结构及其制作方法。
背景技术
为迎合电子产品日益轻薄短小的发展趋势，滤波器与射频发射组件、接收组件需要被高度集成在有限面积的封装结构中，形成系统级封装(SystemInPackage，SIP)结构，以减小硬件系统的尺寸。
对于系统级封装结构中的滤波器与射频前端模块封装整合技术，业内仍存在相当多的技术问题亟需解决，例如，滤波器的保护结构、多个芯片之间的连接结构、多个芯片的布局等等。
发明内容
本发明的目的在于提供一种带有容纳滤波器芯片腔室的多芯片封装结构及其制作方法。
为实现上述发明目的之一，本发明一实施方式提供一种带有容纳滤波器芯片腔室的多芯片封装结构，包括：
封装基板，具有相对设置的基板上表面及基板下表面，所述封装基板具有腔室；
滤波器芯片，设置于所述腔室内，所述滤波器芯片具有相对设置的第一上表面及第一下表面，所述第一上表面与所述基板上表面位于同侧，且所述第一上表面具有若干第一电极；
功能芯片，设置于所述封装基板的上方，所述功能芯片具有相对设置的第二上表面及第二下表面，所述第二下表面与所述基板上表面面对面设置，且所述第二下表面具有若干第二电极；
若干互连结构，用于导通若干第一电极及若干第二电极。
作为本发明一实施方式的进一步改进，所述功能芯片位于所述腔室的上方，若干第一电极与若干第二电极面对面设置。
作为本发明一实施方式的进一步改进，所述基板下表面的一侧具有若干外部引脚，所述封装基板具有若干通孔，所述互连结构通过所述通孔而导通所述第一电极、所述第二电极及所述外部引脚。
作为本发明一实施方式的进一步改进，所述通孔与所述第二电极相互间隔分布。
作为本发明一实施方式的进一步改进，所述互连结构包括金属柱、焊锡及电镀层结构，所述金属柱连接于所述第二电极的下方，所述电镀层结构导通所述第一电极，且所述电镀层结构通过所述通孔延伸至所述封装基板的下方而导通所述外部引脚，所述焊锡用于导通所述金属柱及所述电镀层结构。
作为本发明一实施方式的进一步改进，所述电镀层结构包括相互电气导通的上重布线层、中间布线层及下重布线层，所述上重布线层位于所述封装基板的上方并导通所述第一电极，所述下重布线层位于所述封装基板的下方并导通所述外部引脚，所述中间布线层包括相连的位于所述基板上表面的第一电镀层、位于所述通孔内壁的第二电镀层及位于所述基板下表面的第三电镀层，所述第一电镀层连接所述上重布线层，所述第三电镀层连接所述下重布线层。
作为本发明一实施方式的进一步改进，所述多芯片封装结构包括位于所述基板上表面、第一上表面上方的第一绝缘层、经过所述第一绝缘层上的孔洞而导通所述第一电镀层及所述第一电极的上重布线层以及连接所述第一绝缘层及所述第二下表面的第二绝缘层，所述第二绝缘层具有暴露出所述上重布线层并容纳焊锡的开槽。
作为本发明一实施方式的进一步改进，所述第一绝缘层及所述第二绝缘层配合形成围堰，所述围堰与所述第二下表面、第一上表面配合而围设形成空腔。
作为本发明一实施方式的进一步改进，所述围堰包括位于若干第一电极内侧的第一围堰及位于若干第一电极外侧的第二围堰，所述第一围堰与所述第二下表面、所述第一上表面相互配合而围设形成空腔。
作为本发明一实施方式的进一步改进，所述第二围堰朝远离所述第一围堰的方向延伸直至所述第二围堰的外侧缘与所述封装基板的外侧缘齐平，且所述第二围堰暴露出所述通孔。
作为本发明一实施方式的进一步改进，所述多芯片封装结构还包括位于所述封装基板远离所述基板下表面的一侧的第一塑封层，所述第一塑封层同时包覆所述第二围堰暴露在外的上表面区域及所述功能芯片，且所述第一塑封层填充所述通孔。
作为本发明一实施方式的进一步改进，所述多芯片封装结构包括包覆所述第三电镀层及基板下表面的第三绝缘层、经过所述第三绝缘层上的孔洞而导通所述第三电镀层并往所述第三绝缘层的下表面方向延伸的下重布线层以及包覆所述第三绝缘层及所述下重布线层的第四绝缘层，所述外部引脚连接所述下重布线层，且所述第四绝缘层暴露所述外部引脚。
作为本发明一实施方式的进一步改进，所述滤波器芯片与所述腔室的间隙、所述基板下表面及所述第一下表面设置有第二塑封层，所述第一上表面与所述基板上表面齐平。
为实现上述发明目的之一，本发明一实施方式提供一种带有容纳滤波器芯片腔室的多芯片封装结构的制作方法，包括步骤：
S1：提供封装基板，其具有相对设置的基板上表面及基板下表面；
S2：于所述封装基板上形成腔室；
S3：提供滤波器芯片，所述滤波器芯片具有相对设置的第一上表面及第一下表面，所述第一上表面具有若干第一电极；
S4：将所述滤波器芯片装载至所述腔室，所述第一上表面与所述基板上表面位于同侧；
S5：于所述封装基板上形成第一互连结构，所述第一互连结构导通所述第一电极；
S6：提供功能芯片，所述功能芯片具有相对设置的第二上表面及第二下表面，且所述第二下表面具有若干第二电极；
S7：将所述功能芯片装载于所述封装基板的上方，所述第二下表面与所述基板上表面面对面设置，并形成导通所述第二电极及所述第一互连结构的第二互连结构；
S8：形成导通外部引脚及所述第一互连结构的第三互连结构。
作为本发明一实施方式的进一步改进，步骤S4具体包括：
提供一临时贴合板；
将封装基板的基板上表面贴合于临时贴合板；
将所述滤波器芯片装载至所述腔室，所述第一上表面与所述基板上表面位于同侧；
形成包覆所述滤波器芯片与所述腔室的间隙、所述基板下表面及所述第一下表面的第二塑封层；
去除所述临时贴合板；
反转所述封装基板；
于所述封装基板上形成若干通孔，所述通孔贯穿所述第二塑封层；
步骤S5具体包括：
于基板上表面形成第一电镀层，于通孔内壁形成第二电镀层，于第二塑封层下方形成第三电镀层；
于所述基板上表面布设第一绝缘层；
于所述第一绝缘层的上方形成经过所述第一绝缘层上的孔洞导通所述第一电极及所述第一电镀层的上重布线层；
于所述第一绝缘层、所述上重布线层的上方布设第二绝缘层，所述第一绝缘层及所述第二绝缘层配合形成围堰，所述围堰包括第一围堰及第二围堰，所述第一围堰位于空腔的周缘，所述第二围堰的外侧缘与所述封装基板的外侧缘齐平，所述第二围堰暴露出所述通孔，所述围堰具有暴露出所述上重布线层的开槽；
步骤S7、S8具体包括：
于第二电极的下表面形成金属柱；
于开槽内设置焊锡；
将所述功能芯片装载于所述封装基板的上方，所述第二下表面与所述基板上表面面对面设置，所述第一围堰与所述第二下表面、所述第一上表面相互配合而围设形成空腔，且所述金属柱对准所述开槽，所述焊锡与所述金属柱相互导通；
于所述封装基板远离所述基板下表面的一侧形成第一塑封层，所述第一塑封层同时包覆所述第二围堰暴露在外的上表面区域及所述功能芯片，且所述第一塑封层填充所述通孔；
于所述第三电镀层及所述第二塑封层的下方形成第三绝缘层；
于所述第三绝缘层的下方形成经过所述第三绝缘层上的孔洞导通所述第三电镀层的下重布线层；
形成包覆所述第三绝缘层及所述下重布线层的第四绝缘层，所述第四绝缘层暴露出所述下重布线层；
于暴露在外的下重布线层形成球栅阵列。
与现有技术相比，本发明的有益效果在于：本发明一实施方式利用封装技术将两个不同的芯片封装于同一封装基板，可以实现多芯片的高度集成，提高封装基板的利用率，进而实现多芯片封装结构的小型化；另外，滤波器芯片及功能芯片呈上下分布，位于封装基板上方的功能芯片并不占用封装基板的空间，可以进一步提高封装基板的利用率，且滤波器芯片及功能芯片之间的间距变小，便于实现滤波器芯片及功能芯片之间的互连，简化互连结构；而且，滤波器芯片内嵌设置于腔室中，使得多芯片封装结构更加轻薄。
附图说明
图1是本发明一示例的射频前端模块；
图2是本发明另一示例的射频前端模块；
图3是本发明一实施方式的多芯片封装结构的剖视图；
图4是本发明一实施方式的围堰配合通孔及第一电极的示意图；
图5是本发明一实施方式的多芯片封装结构的制作方法的步骤图；
图6a至图6z-13是本发明一实施方式的多芯片封装结构的制作方法的流程图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
在本申请的各个图示中，为了便于图示，结构或部分的某些尺寸会相对于其它结构或部分夸大，因此，仅用于图示本申请的主题的基本结构。
另外，本文使用的例如“上”、“上方”、“下”、“下方”等表示空间相对位置的术语是出于便于说明的目的来描述如附图中所示的一个单元或特征相对于另一个单元或特征的关系。空间相对位置的术语可以旨在包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的设备翻转，则被描述为位于其他单元或特征“下方”或“之下”的单元将位于其他单元或特征“上方”。因此，示例性术语“下方”可以囊括上方和下方这两种方位。设备可以以其他方式被定向(旋转90度或其他朝向)，并相应地解释本文使用的与空间相关的描述语。
参图1及图2，本发明一实施方式提供一种通用的射频前端模块，射频前端模块可用于手机、电脑等移动设备或者是其他电子设备中。
结合图1，在一示例中，射频前端模块包括功率放大器模块200(Power AmplifierModule，PAM)，功率放大器模块200包括依次电性连接的第一放大器单元201、第一RF开关单元202及第一RF滤波器单元203，第一放大器单元201为多模式-宽带宽的功率放大器单元。
实际操作中，第一放大器单元201用于接收其他部件输出的调制信号，经过功率放大器模块200的调制、放大及滤波操作后，由滤波器单元203输出。
结合图2，在另一示例中，射频前端模块包括接收分集模块300(ReceiveDiversityModule，RDM)，接收分集模块300包括依次电性连接的低噪音放大复用器301(LNAMultiplexer Module，LMM)、第二RF滤波器单元302及RF天线开关单元303，其中，低噪音放大复用器301包括电性连接的第二放大器单元3011及第二RF开关单元3012，第二放大器单元3011为多模式-宽带宽的低噪声放大器单元，第二RF开关单元3012的两端分别连接第二放大器单元3011及第二RF滤波器单元302。
实际操作中，信号经过天线共用器304分为高频信号及低频信号，这里，以高频信号为例，高频信号进入RF天线开关单元303，而后依次经过第二RF滤波器单元302及低噪音放大复用器301的滤波、调制、放大操作后由第二放大器单元3011输出。
可以理解的，上述RF开关单元、滤波器单元、放大器单元等各个单元之间的电性连接可以通过封装工艺实现，即将RF开关芯片、放大器芯片、滤波器芯片等封装在一起而实现各项功能。
本实施方式以RF开关芯片、放大器芯片、滤波器芯片的封装结构、工艺为例做说明。
参图3，为本发明一实施方式的带有容纳滤波器芯片腔室的多芯片封装结构100的剖视图。
多芯片封装结构100包括封装基板10、滤波器芯片20、功能芯片30及若干互连结构50。
封装基板10具有相对设置的基板上表面11及基板下表面12，封装基板10具有腔室101。
这里，封装基板10为承载芯片的承载板，封装基板10可以是有机树脂制成的印刷电路板，也可以是玻璃基板或陶瓷基板等等。
腔室101可以是贯穿封装基板10的贯穿孔，但不以此为限。
滤波器芯片20设置于腔室101内，滤波器芯片20具有相对设置的第一上表面21及第一下表面22，第一上表面21与基板上表面11位于同侧，且第一上表面21具有若干第一电极211。
第一电极211朝远离第一下表面22的方向凸伸出第一上表面21，但不以此为限。
滤波器芯片20可以是表面声波滤波器芯片(Surface Acoustic Wave，SAW)或体积声波滤波器芯片(Bulk Acoustic Wave，BAW)，但不以此为限，滤波器芯片20表面的活性区域(Active Zone)需要在无外物接触或是覆盖情况下才能正常工作，也就是说，需要在滤波器芯片20的下方形成一空腔以保护该活性区域。
功能芯片30设置于封装基板10的上方，功能芯片30具有相对设置的第二上表面31及第二下表面32，第二下表面32与基板上表面11面对面设置，且第二下表面32具有若干第二电极321。
第二电极321朝远离第二表面31的方向凸伸出第二下表面32，但不以此为限。
功能芯片30为放大器芯片或RF开关芯片，但不以此为限。
若干互连结构50用于导通若干第一电极211及若干第二电极321。
这里，“若干互连结构50用于导通若干第一电极211及若干第二电极321”是指第一电极211与第二电极321之间电性连接，即实现滤波器芯片20与功能芯片30的互连。
本实施方式利用封装技术将两个不同的芯片(滤波器芯片20及功能芯片30)封装于同一封装基板10，可以实现多芯片的高度集成，提高封装基板10的利用率，进而实现多芯片封装结构100的小型化。
另外，滤波器芯片20及功能芯片30呈上下分布，位于封装基板10上方的功能芯片30并不占用封装基板10的空间，可以进一步提高封装基板10的利用率，且滤波器芯片20及功能芯片30之间的间距变小，便于实现滤波器芯片20及功能芯片30之间的互连，简化互连结构。
而且，滤波器芯片20内嵌设置于腔室101中，使得多芯片封装结构100更加轻薄。
需要说明的是，本实施方式的多芯片封装结构100以一个滤波器芯片20及一个功能芯片30装载于封装基板10为例，可以理解的，在实际运用中，参考图1及图2，可以包含多个滤波器芯片20及多个功能芯片30，例如，滤波器芯片20的周围(包括上下前后左右三维方向)可电性连接有多个功能芯片30等。
在本实施方式中，功能芯片30位于腔室101的上方，若干第一电极211与若干第二电极321面对面设置。
也就是说，滤波器芯片20与功能芯片30是上下对应设置的，第一电极211与第二电极321也是面对面设置的，如此，在水平方向来说，滤波器芯片20的设置并不会过多占用封装基板10水平方向的空间，封装基板10的尺寸可以做小。
这里，功能芯片30的尺寸大于滤波器芯片20的尺寸，且功能芯片30覆盖腔室101的上方区域。
也就是说，功能芯片30的外轮廓于封装基板10上的垂直投影完全覆盖腔室101。
在本实施方式中，封装基板10的一侧具有若干外部引脚121，互连结构50用于导通第一电极211、第二电极321及外部引脚121。
外部引脚121可以是球栅阵列(Ball Grid Array，BGA)、焊盘等等，多芯片封装结构100通过外部引脚121可以与其他芯片或基板等实现电性连接，这里，外部引脚121以球栅阵列121为例，外部引脚121凸伸出多芯片封装结构100的下表面。
另外，这里以若干外部引脚121位于基板下表面12的一侧为例，但不以此为限，外部引脚121也可位于其他区域。
封装基板10具有若干通孔13，互连结构50通过通孔13而导通第一电极211、第二电极321及外部引脚121。
在本实施方式中，通孔13与第二电极321相互间隔分布。
这里，通孔13位于第二电极321的外侧，且通孔13位于腔室101的外侧，此时，位于基板下表面12一侧的外部引脚121可以朝功能芯片30的两侧外移，便于提前布置其它芯片埋入的空间，从而便于实现高性能和小尺寸的多芯片2.5D或3D堆叠集成封装和模组。
在本实施方式中，互连结构50包括金属柱51、焊锡52及电镀层结构53。
金属柱51连接于第二电极321的下方，电镀层结构53导通第一电极211，且电镀层结构53通过通孔13延伸至封装基板10的下方而导通外部引脚121，焊锡52用于导通金属柱51及电镀层结构53。
具体的，电镀层结构53包括相互导通的上重布线层531、中间布线层532及下重布线层533。
上重布线层531位于封装基板10的上方并导通第一电极211。
中间布线层532包括相连的位于基板上表面11的第一电镀层5321、位于通孔13内壁的第二电镀层5322及位于基板下表面12的第三电镀层5323。
第一电镀层5321连接上重布线层531。
连接上重布线层531的第一电镀层5321延伸至基板上表面11的宽度大致等于对应的第三电镀层5323延伸至基板下表面12的宽度。
这里，一方面，基板上表面11及基板下表面12均设置有电镀层，可以提高电镀层与封装基板10结合的牢靠度；另一方面，第一电镀层5321朝向第一电极211方向延伸，便于上重布线层531连接第一电镀层5321，且由于此时焊锡52不进入通孔13，通孔13可以朝两侧外移，进而使得基板下表面12的外部引脚121可以外移。
下重布线层533位于封装基板10的下方并导通外部引脚121，且下重布线层533连接第三电镀层5323。
这里，多芯片封装结构100包括位于基板上表面11、第一上表面21上方的第一绝缘层70、经过第一绝缘层70上的孔洞而导通第一电镀层5321及第一电极211的上重布线层531以及连接第一绝缘层70及第二下表面32的第二绝缘层71，第二绝缘层71具有暴露出上重布线层531并容纳焊锡52的开槽43，开槽43对应第二电极321设置。
多芯片封装结构100包括包覆第三电镀层5323及基板下表面12的第三绝缘层72、经过第三绝缘层72上的孔洞导通第三电镀层5323并往第三绝缘层72的下表面方向延伸的下重布线层533以及包覆第三绝缘层72及下重布线层533的第四绝缘层73，外部引脚121连接下重布线层533，且第四绝缘层73暴露外部引脚121。
下重布线层533的设置不仅可以扩大重布线范围，提高后续外部引脚121布设的自由度，还可以进一步辅助外部引脚121的外移。
金属柱51为铜柱，上重布线层531、中间布线层532及下重布线层533均为铜层。
本实施方式采用简洁的重布线(RDL)方案实现了第一电极211、第二电极321及外部引脚121之间的电性连接，工艺稳定且可靠性高。
重布线的金属线材料是铜(即上重布线层531、中间布线层532及下重布线层533均为铜层)，重布线铜与芯片电极(包括第一电极211及第二电极321)之间可以设置增强重布线铜和芯片电极相互附着力的金属或合金薄膜，该金属或者合金材料可以是镍，钛，镍铬，钛钨等。
封装基板10、上重布线层531及下重布线层533之间夹设有第一绝缘层70、第二绝缘层71及第三绝缘层72，从而实现各个部件之间的电气隔绝。
可以理解的，重布线方案中的上重布线层531不以上述的一层为限，下重布线层533也不以上述的一层为限，可以根据实际情况而定。
另外，本实施方式设置金属柱51及焊锡52的优势在于：(1)焊锡52在回流焊工艺时为熔融状态，便于与金属柱51结合，且结合效果较佳；(2)焊锡52与上重布线层531之间的接触面积大，可以提高电性传输性能，也可提高焊锡52与上重布线层531结合的牢靠度；(3)金属柱51已经占据了一部分空间，此时设置焊锡52时可以减少焊锡52的原料使用量，降低了焊锡52的焊接工艺难度，缩短了焊接时间，进而提高了焊接产能；(4)金属柱51外观显著，可以作为识别部以提高识别效率，进而便于自动化外观检测和可能的缺陷识别。
在本实施方式中，第一绝缘层70及第二绝缘层71配合形成围堰40，围堰40与第二下表面32、第一上表面21配合而围设形成空腔S，该空腔S对应滤波器芯片20表面的活性区域。
本实施方式通过设置围堰40形成空腔S，可以有效避免在封装结构制作过程中或是在封装结构使用过程中外界物质进入空腔S内部而影响滤波器芯片20的正常使用，从而提高多芯片封装结构100的整体性能。
在本实施方式中，空腔S位于若干第一电极211的内侧。
围堰40包括位于若干第一电极211内侧的第一围堰41及位于若干第一电极211外侧的第二围堰42，第一围堰41与第二下表面32及第一上表面21相互配合而围设形成空腔S。
这里，第一围堰41位于通孔13的内侧，第二围堰42部分位于通孔13内侧，部分位于通孔13外侧。
由于围堰40具有一定的高度，当围堰40的下表面面积过小时，可能会无法支撑该高度的围堰40，从而导致围堰40出现坍塌现象，本实施方式的围堰40包括第一围堰41及第二围堰42，围堰40具有足够大的下表面，提高了整个围堰40的稳定性；另外，围堰40下表面可以和滤波器芯片20上表面空腔S区域外的滤波器芯片20上表面全部区域结合，进一步提高空腔S的成型稳定性。
结合图4，若干通孔13呈阵列分布于基板上表面11，且相邻通孔13之间具有间隔，两列通孔13之间具有一空间，腔室101位于该空间内，且腔室101与通孔13之间具有间隔，第一围堰41对应腔室101的内部区域，且第一围堰41实质是位于第一电极211的内侧，第二围堰42由对应腔室101的内部区域朝向通孔13方向延伸，且开槽43位于围堰40的上方。
另外，第二围堰42朝远离第一围堰41的方向延伸直至第二围堰42的外侧缘与封装基板10的外侧缘齐平，且第二围堰42暴露出通孔13。
当然，由于封装基板10是四边形结构，外侧缘还包括封装基板10的前侧侧缘及后侧侧缘，第二围堰42也会一并延伸至前侧侧缘及后侧侧缘，但不以此为限，封装基板10也可以是其他形状的结构。
需要说明的是，第一围堰41与第二围堰42之间可以是相互独立的，例如第一围堰41为第一环状结构，第一环状结构位于若干第一电极211的内侧，第二围堰42为第二环状结构，第二环状结构位于若干第一电极211的外侧。
当然，第一围堰41与第二围堰42之间也可以是相互连通的，此时，第一围堰41与第二围堰42之间通过第三围堰45实现互连，第三围堰45位于相邻的通孔13、相邻的第一电极211、相邻的第二电极321之间或者是其他区域，也就是说，此时的围堰40布满基板上表面11及第一上表面21上方除去空腔S及通孔13区域的其他全部区域。
在本实施方式中，功能芯片30的第二下表面32覆盖第一围堰41的上表面，且第二下表面32与第二围堰42的上表面部分重叠，第一上表面21及基板上表面11一同覆盖第一围堰41的下表面及第二围堰42的下表面。
围堰40由光敏感的绝缘材料制成，但不以此为限。
在本实施方式中，多芯片封装结构100还包括同时包覆第二围堰42暴露在外的上表面区域及功能芯片30的第一塑封层60，且第一塑封层60填充通孔13。
第一塑封层60位于封装基板10远离基板下表面12的一侧。
也就是说，此时第一塑封层60位于第二围堰42的上方及通孔13内部，第一塑封层60包覆功能芯片30周围所有的开放区域及通孔13内部区域。
第一塑封层60可以是EMC(Epoxy Molding Compound)塑封层，由于本实施方式利用围堰40可以阻挡外界物质进入空腔S，无需考虑第一塑封层60是否会因为材料问题而影响空腔S内的保护区域，因此，第一塑封层60材料的选择范围大大扩大，进而可以规避特定塑封材料的选择、大幅扩宽塑封制程工艺窗口以及有效降低成本。
在本实施方式中，滤波器芯片20的第一上表面21与基板上表面11齐平，而且，滤波器芯片20与腔室101的间隙、基板下表面12及第一下表面22设置有第二塑封层61。
也就是说，第三电镀层5323实质是位于第二塑封层61的下方，而第三绝缘层72实质也是位于第二塑封层61的下方，第二塑封层61的其他说明可以参考第一塑封层60的说明，在此不再赘述。
这里，通过第二塑封层61的设置，一方面，可以补偿滤波器芯片20与封装基板10之间的厚度差异，从而实现第一上表面21与基板上表面11齐平，以便于后续第一绝缘层70、第三绝缘层72等结构的成型；另一方面，第二塑封层61可以起到保护滤波器芯片20以及固定滤波器芯片20与腔室101的相对位置的作用。
本发明一实施方式还提供一种多芯片封装结构100的制作方法，结合前述多芯片封装结构100的说明及图5、图6a至图6z-13，制作方法包括步骤：
S1：参图6a，提供封装基板10，其具有相对设置的基板上表面11及基板下表面12；
S2：参图6b，于封装基板10上形成腔室101；
S3：参图6c，提供滤波器芯片20，滤波器芯片20具有相对设置的第一上表面21及第一下表面22，第一上表面21具有若干第一电极211；
S4：参图6d至图6j，将滤波器芯片20装载至腔室101，第一上表面21与基板上表面11位于同侧；
步骤S4具体如下：
参图6d，提供一临时贴合板90；
参图6e，将封装基板10的基板上表面11贴合于临时贴合板90；
参图6f，将滤波器芯片20装载至腔室101，第一上表面21与基板上表面11位于同侧；
这里，第一上表面21也贴合于临时贴合板90，如此，可实现第一上表面21与基板上表面11齐平。
参图6g，形成包覆滤波器芯片20与腔室101的间隙、基板下表面12及第一下表面22的第二塑封层61；
参图6h，去除临时贴合板90；
参图6i，反转封装基板10。
参图6j，于封装基板10上形成若干通孔13，通孔13贯穿第二塑封层61。
S5：参图6k至图6v，于封装基板10上形成第一互连结构，第一互连结构导通第一电极211；
步骤S5具体如下：
参图6k至图6n，于基板上表面11形成第一电镀层5321，于通孔13内壁形成第二电镀层5322，于第二塑封层61下方形成第三电镀层5323；
具体如下：
参图6k，于基板上表面11的上方及第二塑封层61的下方分别形成第一光刻胶层81及第二光刻胶层82；
参图6l，于第一光刻胶层81曝光和显影形成第一开孔811，第一开孔811暴露出通孔13及基板上表面11，于第二光刻胶层82曝光和显影形成第二开孔821，第二开孔821暴露出通孔13及第二塑封层61；
参图6m，于暴露在外的基板上表面11形成第一电镀层5321，于暴露在外的通孔13内壁形成第二电镀层5322，于暴露在外的第二塑封层61形成第三电镀层5323；
参图6n，去除第一光刻胶层81及第二光刻胶层82。
参图6o，于基板上表面11布设第一绝缘层70；
参图6p至图6t，于第一绝缘层70的上方形成经过第一绝缘层70上的孔洞导通第一电极211及第一电镀层5321的上重布线层531；
具体如下：
参图6p，于第一绝缘层70曝光和显影形成第一孔洞701，第一孔洞701暴露出第一电极211、通孔13、第一电镀层5321及保护区域，保护区域位于第一上表面21，且保护区域位于若干第一电极211的内侧；
参图6q，于第一绝缘层70的上方形成第三光刻胶层83；
参图6r，于第三光刻胶层83曝光和显影形成第三开孔831，第三开孔831暴露出第一电极211、第一电镀层5321及第一绝缘层70；
参图6s，于第三开孔831内形成上重布线层531；
参图6t，去除第三光刻胶层83。
参图6u至图6v，于第一绝缘层70、上重布线层531的上方布设第二绝缘层71，第一绝缘层70及第二绝缘层71配合形成围堰40，围堰40包括第一围堰41及第二围堰42，第一围堰41位于空腔S的周缘，第二围堰42的外侧缘与封装基板10的外侧缘齐平，第二围堰42暴露出通孔13，围堰40具有暴露出上重布线层531的开槽43；
具体如下：
参图6u，于第一绝缘层70、上重布线层531及保护区域的上方布设第二绝缘层71；
参图6v，于第二绝缘层71曝光和显影形成第二孔洞711，第二孔洞711暴露出通孔13、上重布线层531及保护区域，第一绝缘层70及第二绝缘层71配合形成围堰40，围堰40包括第一围堰41及第二围堰42，第一围堰41位于保护区域的周缘，第二围堰的外侧缘与封装基板10的外侧缘齐平，第二围堰42暴露出通孔13，围堰40具有暴露出上重布线层531的开槽43。
需要说明的是，围堰40可以包括连接第一围堰41及第二围堰42的第三围堰45，也就是说，此时在基板上表面11除去对应空腔S及通孔13区域外的其他表面区域均形成围堰40。
另外，由于独立的封装基板10可以由晶圆级的大基板分割形成，成型围堰40时，可以在大基板上直接成型多个围堰40，而后再进行大基板的分割而得到具有单个围堰40的单个封装基板10，如此，可大大提高封装效率，当然，围堰40也可成型在功能芯片30上。
S6：参图6w，提供功能芯片30，功能芯片30具有相对设置的第二上表面31及第二下表面32，且第二下表面32具有若干第二电极321；
S7：参图6x至图6z-10，将功能芯片30装载于封装基板10的上方，第二下表面32与基板上表面11面对面设置，并形成导通第二电极321及第一互连结构的第二互连结构；
S8：参图6z-11至图6z-13，形成导通外部引脚121及第一互连结构的第三互连结构。
步骤S7、S8具体如下：
参图6x至图6z-1，于第二电极321的下表面形成金属柱51；
具体如下：
参图6x，于第二下表面32形成第四光刻胶层84；
参图6y，于第四光刻胶层84曝光和显影形成第四开孔841，第四开孔841暴露出第二电极321；
参图6z，于第四开孔841内形成金属柱51；
参图6z-1，去除第四光刻胶层84。
参图6z-2，于开槽43内设置焊锡52；
参图6z-3，将功能芯片30装载于封装基板10的上方，第二下表面32与基板上表面11面对面设置，第一围堰41与第二下表面32、第一上表面21相互配合而围设形成空腔S，且金属柱51对准开槽43，焊锡52与金属柱51相互导通。
参图6z-4，于封装基板10远离基板下表面12的一侧形成第一塑封层60，第一塑封层60同时包覆第二围堰42暴露在外的上表面区域及功能芯片30，且第一塑封层60填充通孔13；
参图6z-5，于第三电镀层5323及第二塑封层61的下方形成第三绝缘层72；
参图6z-6至图6z-10，于第三绝缘层72的下方形成经过第三绝缘层72上的孔洞导通第三电镀层5323的下重布线层533；
具体如下：
参图6z-6，于第三绝缘层72曝光和显影形成第三孔洞721，第三孔洞721暴露出第三电镀层5323；
参图6z-7，于第三绝缘层72的下方形成第五光刻胶层85；
参图6z-8，于第五光刻胶层85曝光和显影形成第五开孔851，第五开孔851暴露出第三孔洞721及第三绝缘层72；
参图6z-9，于第五开孔851内形成下重布线层533；
参图6z-10，去除第五光刻胶层85。
参图6z-11及图6z-12，形成包覆第三绝缘层72及下重布线层533的第四绝缘层73，第四绝缘层73暴露出下重布线层533；
具体如下：
参图6z-11，于下重布线层533及第三绝缘层72的下方形成第四绝缘层73；
参图6z-12，于第四绝缘层73曝光和显影形成第四孔洞731，第四孔洞731暴露出下重布线层533。
参图6z-13，于暴露在外的下重布线层533形成球栅阵列121，即于第四孔洞731内形成球栅阵列121。
本实施方式的多芯片封装结构100的制作方法的其他说明可以参考上述多芯片封装结构100的说明，在此不再赘述。
本发明的围堰40位于第一电极211的内侧及外侧，且第二围堰42的外侧缘与封装基板10的外侧缘齐平，在其他实施方式中，围堰40也可位于第一电极211的内侧，或者，第二围堰42的外侧缘与功能芯片30的外侧缘齐平，又或者，第二围堰42的外侧缘位于功能芯片30的外侧缘及封装基板10的外侧缘之间等等。
综上，本实施方式通过设置围堰40形成空腔S，可以有效避免在封装结构制作过程中或是在封装结构使用过程中外界物质进入空腔S内部而影响滤波器芯片20的正常使用，从而提高多芯片封装结构100的整体性能。
另外，本实施方式利用封装技术将两个不同的芯片(滤波器芯片20及功能芯片30)封装于同一封装基板10，可以实现多芯片的高度集成，提高封装基板10的利用率，进而实现多芯片封装结构100的小型化。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (15)

1.一种带有容纳滤波器芯片腔室的多芯片封装结构，其特征在于，包括：
封装基板，具有相对设置的基板上表面及基板下表面，所述封装基板具有腔室；
滤波器芯片，设置于所述腔室内，所述滤波器芯片具有相对设置的第一上表面及第一下表面，所述第一上表面与所述基板上表面位于同侧，且所述第一上表面具有若干第一电极；
功能芯片，设置于所述封装基板的上方，所述功能芯片具有相对设置的第二上表面及第二下表面，所述第二下表面与所述基板上表面面对面设置，且所述第二下表面具有若干第二电极；
若干互连结构，用于导通若干第一电极及若干第二电极。
2.根据权利要求1所述的多芯片封装结构，其特征在于，所述功能芯片位于所述腔室的上方，若干第一电极与若干第二电极面对面设置。
3.根据权利要求1所述的多芯片封装结构，其特征在于，所述基板下表面的一侧具有若干外部引脚，所述封装基板具有若干通孔，所述互连结构通过所述通孔而导通所述第一电极、所述第二电极及所述外部引脚。
4.根据权利要求3所述的多芯片封装结构，其特征在于，所述通孔与所述第二电极相互间隔分布。
5.根据权利要求3所述的多芯片封装结构，其特征在于，所述互连结构包括金属柱、焊锡及电镀层结构，所述金属柱连接于所述第二电极的下方，所述电镀层结构导通所述第一电极，且所述电镀层结构通过所述通孔延伸至所述封装基板的下方而导通所述外部引脚，所述焊锡用于导通所述金属柱及所述电镀层结构。
6.根据权利要求5所述的多芯片封装结构，其特征在于，所述电镀层结构包括相互电气导通的上重布线层、中间布线层及下重布线层，所述上重布线层位于所述封装基板的上方并导通所述第一电极，所述下重布线层位于所述封装基板的下方并导通所述外部引脚，所述中间布线层包括相连的位于所述基板上表面的第一电镀层、位于所述通孔内壁的第二电镀层及位于所述基板下表面的第三电镀层，所述第一电镀层连接所述上重布线层，所述第三电镀层连接所述下重布线层。
7.根据权利要求6所述的多芯片封装结构，其特征在于，所述封装结构包括位于所述基板上表面、第一上表面上方的第一绝缘层、经过所述第一绝缘层上的孔洞而导通所述第一电镀层及所述第一电极的上重布线层、以及连接所述第一绝缘层及所述第二下表面的第二绝缘层，所述第二绝缘层具有暴露出所述上重布线层并容纳焊锡的开槽。
8.根据权利要求7所述的多芯片封装结构，其特征在于，所述第一绝缘层及所述第二绝缘层配合形成围堰，所述围堰与所述第二下表面、第一上表面配合而围设形成空腔。
9.根据权利要求8所述的多芯片封装结构，其特征在于，所述围堰包括位于若干第一电极内侧的第一围堰及位于若干第一电极外侧的第二围堰，所述第一围堰与所述第二下表面、所述第一上表面相互配合而围设形成空腔。
10.根据权利要求9所述的多芯片封装结构，其特征在于，所述第二围堰朝远离所述第一围堰的方向延伸直至所述第二围堰的外侧缘与所述封装基板的外侧缘齐平，且所述第二围堰暴露出所述通孔。
11.根据权利要求9所述的多芯片封装结构，其特征在于，所述多芯片封装结构还包括位于所述封装基板远离所述基板下表面的一侧的第一塑封层，所述第一塑封层同时包覆所述第二围堰暴露在外的上表面区域及所述功能芯片，且所述第一塑封层填充所述通孔。
12.根据权利要求6所述的多芯片封装结构，其特征在于，所述多芯片封装结构包括包覆所述第三电镀层及基板下表面的第三绝缘层、经过所述第三绝缘层上的孔洞而导通所述第三电镀层并往所述第三绝缘层的下表面方向延伸的下重布线层以及包覆所述第三绝缘层及所述下重布线层的第四绝缘层，所述外部引脚连接所述下重布线层，且所述第四绝缘层暴露所述外部引脚。
13.根据权利要求1所述的多芯片封装结构，其特征在于，所述滤波器芯片与所述腔室的间隙、所述基板下表面及所述第一下表面设置有第二塑封层，所述第一上表面与所述基板上表面齐平。
14.一种带有容纳滤波器芯片腔室的多芯片封装结构的制作方法，其特征在于，包括步骤：
S1：提供封装基板，其具有相对设置的基板上表面及基板下表面；
S2：于所述封装基板上形成腔室；
S3：提供滤波器芯片，所述滤波器芯片具有相对设置的第一上表面及第一下表面，所述第一上表面具有若干第一电极；
S4：将所述滤波器芯片装载至所述腔室，所述第一上表面与所述基板上表面位于同侧；
S5：于所述封装基板上形成第一互连结构，所述第一互连结构导通所述第一电极；
S6：提供功能芯片，所述功能芯片具有相对设置的第二上表面及第二下表面，且所述第二下表面具有若干第二电极；
S7：将所述功能芯片装载于所述封装基板的上方，所述第二下表面与所述基板上表面面对面设置，并形成导通所述第二电极及所述第一互连结构的第二互连结构；
S8：形成导通外部引脚及所述第一互连结构的第三互连结构。
15.根据权利要求14所述的多芯片封装结构的制作方法，其特征在于，步骤S4具体包括：
提供一临时贴合板；
将封装基板的基板上表面贴合于临时贴合板；
将所述滤波器芯片装载至所述腔室，所述第一上表面与所述基板上表面位于同侧；
形成包覆所述滤波器芯片与所述腔室的间隙、所述基板下表面及所述第一下表面的第二塑封层；
去除所述临时贴合板；
反转所述封装基板；
于所述封装基板上形成若干通孔，所述通孔贯穿所述第二塑封层；
步骤S5具体包括：
于基板上表面形成第一电镀层，于通孔内壁形成第二电镀层，于第二塑封层下方形成第三电镀层；
于所述基板上表面布设第一绝缘层；
于所述第一绝缘层的上方形成经过所述第一绝缘层上的孔洞导通所述第一电极及所述第一电镀层的上重布线层；
于所述第一绝缘层、所述上重布线层的上方布设第二绝缘层，所述第一绝缘层及所述第二绝缘层配合形成围堰，所述围堰包括第一围堰及第二围堰，所述第一围堰位于空腔的周缘，所述第二围堰的外侧缘与所述封装基板的外侧缘齐平，所述第二围堰暴露出所述通孔，所述围堰具有暴露出所述上重布线层的开槽；
步骤S7、S8具体包括：
于第二电极的下表面形成金属柱；
于开槽内设置焊锡；
将所述功能芯片装载于所述封装基板的上方，所述第二下表面与所述基板上表面面对面设置，所述第一围堰与所述第二下表面、所述第一上表面相互配合而围设形成空腔，且所述金属柱对准所述开槽，所述焊锡与所述金属柱相互导通；
于所述封装基板远离所述基板下表面的一侧形成第一塑封层，所述第一塑封层同时包覆所述第二围堰暴露在外的上表面区域及所述功能芯片，且所述第一塑封层填充所述通孔；
于所述第三电镀层及所述第二塑封层的下方形成第三绝缘层；
于所述第三绝缘层的下方形成经过所述第三绝缘层上的孔洞导通所述第三电镀层的下重布线层；
形成包覆所述第三绝缘层及所述下重布线层的第四绝缘层，所述第四绝缘层暴露出所述下重布线层；
于暴露在外的下重布线层形成球栅阵列。
CN201810909265.1A 2018-08-10 2018-08-10 带有容纳滤波器芯片腔室的多芯片封装结构及其制作方法 Pending CN108711569A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810909265.1A CN108711569A (zh) 2018-08-10 2018-08-10 带有容纳滤波器芯片腔室的多芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810909265.1A CN108711569A (zh) 2018-08-10 2018-08-10 带有容纳滤波器芯片腔室的多芯片封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN108711569A true CN108711569A (zh) 2018-10-26

Family

ID=63874639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810909265.1A Pending CN108711569A (zh) 2018-08-10 2018-08-10 带有容纳滤波器芯片腔室的多芯片封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN108711569A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034087A (zh) * 2019-05-06 2019-07-19 上海金克半导体设备有限公司 一种多芯片封装晶体管
CN110429072A (zh) * 2019-08-15 2019-11-08 广东工业大学 一种倒装射频芯片及一种射频器件
CN110600438A (zh) * 2019-10-12 2019-12-20 广东佛智芯微电子技术研究有限公司 嵌入式多芯片及元件sip扇出型封装结构及其制作方法
CN110676178A (zh) * 2019-10-09 2020-01-10 广东佛智芯微电子技术研究有限公司 预塑封芯片嵌入式多芯片集成的扇出型封装结构及方法
CN113421876A (zh) * 2021-06-21 2021-09-21 广东省科学院半导体研究所 滤波器射频模组封装结构及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110133327A1 (en) * 2009-12-09 2011-06-09 Hung-Hsin Hsu Semiconductor package of metal post solder-chip connection
US8536458B1 (en) * 2009-03-30 2013-09-17 Amkor Technology, Inc. Fine pitch copper pillar package and method
CN106449554A (zh) * 2016-12-06 2017-02-22 苏州源戍微电子科技有限公司 带有封闭空腔的芯片嵌入式封装结构及其制作方法
US20180226366A1 (en) * 2017-02-03 2018-08-09 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and manufacturing method thereof
CN208507673U (zh) * 2018-08-10 2019-02-15 付伟 埋入式滤波器芯片的多芯片堆叠式封装模块结构
CN208655637U (zh) * 2018-08-10 2019-03-26 付伟 内置空腔的具有滤波器芯片的多芯片封装模块结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8536458B1 (en) * 2009-03-30 2013-09-17 Amkor Technology, Inc. Fine pitch copper pillar package and method
US20110133327A1 (en) * 2009-12-09 2011-06-09 Hung-Hsin Hsu Semiconductor package of metal post solder-chip connection
CN106449554A (zh) * 2016-12-06 2017-02-22 苏州源戍微电子科技有限公司 带有封闭空腔的芯片嵌入式封装结构及其制作方法
US20180226366A1 (en) * 2017-02-03 2018-08-09 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and manufacturing method thereof
CN208507673U (zh) * 2018-08-10 2019-02-15 付伟 埋入式滤波器芯片的多芯片堆叠式封装模块结构
CN208655637U (zh) * 2018-08-10 2019-03-26 付伟 内置空腔的具有滤波器芯片的多芯片封装模块结构

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034087A (zh) * 2019-05-06 2019-07-19 上海金克半导体设备有限公司 一种多芯片封装晶体管
CN110429072A (zh) * 2019-08-15 2019-11-08 广东工业大学 一种倒装射频芯片及一种射频器件
CN110676178A (zh) * 2019-10-09 2020-01-10 广东佛智芯微电子技术研究有限公司 预塑封芯片嵌入式多芯片集成的扇出型封装结构及方法
CN110600438A (zh) * 2019-10-12 2019-12-20 广东佛智芯微电子技术研究有限公司 嵌入式多芯片及元件sip扇出型封装结构及其制作方法
CN113421876A (zh) * 2021-06-21 2021-09-21 广东省科学院半导体研究所 滤波器射频模组封装结构及其制作方法
CN113421876B (zh) * 2021-06-21 2023-01-17 广东省科学院半导体研究所 滤波器射频模组封装结构及其制作方法

Similar Documents

Publication Publication Date Title
CN108711569A (zh) 带有容纳滤波器芯片腔室的多芯片封装结构及其制作方法
KR100364635B1 (ko) 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법
CN110197793A (zh) 一种芯片及封装方法
KR101166575B1 (ko) 적층형 패키지들 간 도선연결에 의한 상호연결을 이용한반도체 멀티-패키지 모듈 및 그 제작 방법
CN108711570A (zh) 集成芯片封装结构的多芯片封装结构及其制作方法
US7615858B2 (en) Stacked-type semiconductor device package
CN109300882A (zh) 堆叠嵌入式封装结构及其制作方法
CN208507673U (zh) 埋入式滤波器芯片的多芯片堆叠式封装模块结构
CN208655635U (zh) 堆叠嵌入式封装结构
CN208655637U (zh) 内置空腔的具有滤波器芯片的多芯片封装模块结构
CN208923114U (zh) 具有通孔的滤波器裸晶的多芯片封装模块结构
CN109087911A (zh) 带有容纳功能芯片腔室的多芯片封装结构及其制作方法
CN108766956A (zh) 具有多腔室的多芯片封装结构及其制作方法
CN109103173A (zh) 滤波器芯片内嵌且引脚上置的封装结构及其制作方法
CN208923125U (zh) 带有滤波器芯片的多芯片面对面堆叠封装模块结构
CN208923089U (zh) 具有埋入式芯片的堆叠式滤波器封装模块结构
CN208507672U (zh) 具有腔室及滤波器芯片的多芯片集成封装模块结构
CN208923126U (zh) 由芯片堆叠形成空腔的具有滤波器芯片的封装模块结构
CN208507671U (zh) 具有内置滤波器芯片的堆叠式多芯片集成封装模块结构
CN208507666U (zh) 具有多腔室的多芯片堆叠式集成封装模块结构
CN108831881A (zh) 带有腔室的上下堆叠式多芯片封装结构及其制作方法
CN208655636U (zh) 带有围堰的多芯片封装模块结构
CN108807350A (zh) 放大器芯片电极外设的多腔室封装结构及其制作方法
CN109087909A (zh) 具有金属柱的多腔室封装结构及其制作方法
CN208923127U (zh) 集成芯片封装结构的多芯片埋入式封装模块结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200612

Address after: 313200 No. 926 Changhong East Street, Fuxi Street, Deqing County, Huzhou City, Zhejiang Province (Mogan Mountain National High-tech Zone)

Applicant after: Zhejiang Rongcheng Semiconductor Co., Ltd

Address before: 215123 Jiangsu city Suzhou Industrial Park 99 Jinji Hu Road 99 Suzhou Nancheng NW-05 building 301

Applicant before: Fu Wei

TA01 Transfer of patent application right