CN113421876A - 滤波器射频模组封装结构及其制作方法 - Google Patents

滤波器射频模组封装结构及其制作方法 Download PDF

Info

Publication number
CN113421876A
CN113421876A CN202110687872.XA CN202110687872A CN113421876A CN 113421876 A CN113421876 A CN 113421876A CN 202110687872 A CN202110687872 A CN 202110687872A CN 113421876 A CN113421876 A CN 113421876A
Authority
CN
China
Prior art keywords
chip
substrate
filter
filter chip
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110687872.XA
Other languages
English (en)
Other versions
CN113421876B (zh
Inventor
燕英强
胡川
向迅
郑伟
陈志涛
陈志宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of Guangdong Academy of Sciences
Original Assignee
Institute of Semiconductors of Guangdong Academy of Sciences
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of Guangdong Academy of Sciences filed Critical Institute of Semiconductors of Guangdong Academy of Sciences
Priority to CN202110687872.XA priority Critical patent/CN113421876B/zh
Priority to PCT/CN2021/108557 priority patent/WO2022267163A1/zh
Priority to US18/038,371 priority patent/US20240007072A1/en
Publication of CN113421876A publication Critical patent/CN113421876A/zh
Application granted granted Critical
Publication of CN113421876B publication Critical patent/CN113421876B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/0007—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H03H9/0523—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps for flip-chip mounting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明的实施案例提供了一种滤波器射频模组封装结构及其制作方法，涉及半导体领域。滤波器射频模组封装结构的第一滤波器芯片包括芯片主体和墙体结构，墙体结构连接于芯片主体的功能面上；墙体结构、功能面以及基板共同围成封闭的腔体，或者，墙体结构和功能面共同围成封闭的腔体；包封材料包裹第一滤波器芯片。通过令墙体结构和芯片主体形成封闭的腔体，或者令墙体结构、芯片主体和基板之间共同围成封闭的腔体，可以减少胶膜的使用，避免包封材料体积过大；同时也能够避免包封材料进入到腔体内影响芯片的功能。

Description

滤波器射频模组封装结构及其制作方法
技术领域
本发明涉及半导体领域，具体而言，涉及一种滤波器射频模组封装结构及其制作方法。
背景技术
随着4G、5G通讯技术的发展，射频前端复杂程度越来越高，对终端射频前端架构、设计、制造提出更好的要求：1)简化设计；2)产品小型化；3)降低能耗；4)提高系统性能；5)降低射频解决方案成本，有助于客户快速推陈出新。将滤波器、射频开关、PA、LNA、双工器、天线等集成封装在一起形成射频前端模组是技术发展的必然趋势。射频前端射频模组传统集成封装方法是：采用倒装、引线键合、表面贴装工艺将封装好的滤波器与封装好的射频开关、PA、LNA、双工器、天线等器件贴装到基板上集成封装为射频模组器件，但尺寸和厚度较大、功耗高、系统性能差。在一起形成射频前端模组是技术发展的必然趋势。
发明内容
本发明的目的包括，例如，提供了一种滤波器射频模组封装结构及其制作方法，其能够保证滤波器射频模组封装结构具有较好的性能和较小的包封材料体积。
本发明的实施例可以这样实现：
第一方面，本发明提供一种滤波器射频模组封装结构，包括基板、包封材料和至少两种不同功能的芯片；
不同功能的芯片中包括第一滤波器芯片，基板上设置有封装线路，第一滤波器芯片包括芯片主体和设置于第一滤波器芯片主体的墙体结构；
第一滤波器芯片主体上具有用于实现滤波功能的功能区，功能区位于第一滤波器芯片主体的功能面，功能面上还设置有第一滤波器芯片管脚；
第一滤波器芯片倒装于基板并使其芯片管脚与基板上的封装线路电连接；
墙体结构设置于芯片主体的功能面上，墙体结构、功能面以及基板共同围成封闭的腔体，或者，墙体结构和功能面共同围成封闭的腔体；
不同功能的芯片还包括非滤波器芯片，非滤波器芯片通过倒装或者引线键合工艺与基板上的封装线路电连接；
包封材料和基板包裹不同功能的芯片。
在可选的实施方式中，第一滤波器芯片倒装于基板，第一滤波器芯片的芯片管脚通过凸块连接于基板表面的封装线路，墙体结构包括凸设在功能面的挡坝，挡坝围成具有开口的空腔，挡坝远离芯片主体的一侧抵接基板，以使基板封堵空腔的开口，挡坝、功能面、包封材料以及基板共同围成封闭的腔体。
在可选的实施方式中，第一滤波器芯片包括有多个滤波器器件功能。
在可选的实施方式中，包封材料是通过传递模塑、压铸模塑、注射模塑或真空覆膜工艺方法形成的。
在可选的实施方式中，基板包括相对的第一面和第二面，基板上的封装线路包括位于第一面的第一线路层和位于第二面的第二线路层，挡坝抵接在第一线路层上，凸块连接于第一线路层。
在可选的实施方式中，基板包括相对的第一面和第二面，基板上的线路包括位于第一面的第一线路层和位于第二面的第二线路层，第一滤波器芯片设置于基板的第一面，基板还包括铺设于第一线路层和第二线路层的绝缘保护层，绝缘保护层露出至少一部分第一线路层和第二线路层的线路。
在可选的实施方式中，绝缘保护层的平整度为0～10微米。
在可选的实施方式中，不同功能的芯片中还包括与基板上的封装线路电连接的第二滤波器芯片，第二滤波器芯片的功能面处形成封闭的腔体。
在可选的实施方式中，基板包括相对的第一面和第二面，基板上的封装线路包括位于第一面的第一线路层和位于第二面的第二线路层，第一面上铺设有绝缘保护层，绝缘保护层形成沟槽，以露出至少部分封装线路以及部分基板表面，第二滤波器芯片倒装于第一面，第二滤波器芯片的功能面上的管脚通过凸块与被沟槽露出的封装线路连接，第二滤波器芯片的功能面的一部分抵接在绝缘保护层上，另一部分与被沟槽露出的基板表面以及沟槽的侧壁、包封材料共同形成封闭的腔体。
在可选的实施方式中，非滤波器芯片为功率放大器、射频开关、低噪声放大器、滤波双工器或功率放大器。
第二方面，本申请实施例提供一种滤波器射频模组封装结构的制作方法，包括：
获得基板，基板上设置有封装线路；
获得非滤波器芯片，将非滤波器芯片通过倒装或者引线键合工艺与基板上的封装线路电连接；
获得第一滤波器芯片的芯片主体，芯片主体上具有用于实现滤波功能的功能区，功能区位于芯片主体的功能面，功能面上还设置有芯片管脚；
在芯片主体的功能面上制作墙体结构，以得到第一滤波器芯片，墙体结构形成空腔；
将第一滤波器芯片倒装在基板上以使其芯片管脚与基板上的封装线路电连接，第一滤波器芯片的墙体结构、功能面以及基板共同围成封闭的腔体，或者，墙体结构和功能面共同围成封闭的腔体；
用包封材料包裹各芯片。
在可选的实施方式中，墙体结构包括凸设在功能面的挡坝，挡坝围成具有开口的空腔；将第一滤波器芯片倒装在基板上以使其芯片管脚与封装线路电连接，包括：
将第一滤波器芯片倒装于基板，利用凸块连接芯片主体的芯片管脚和基板上的封装线路，挡坝远离芯片主体的一侧抵接基板，以使基板封堵空腔的开口，挡坝、功能面以及基板共同围成封闭的腔体。
在可选的实施方式中，墙体结构包括凸设在功能面的挡坝和连接于挡坝的盖体，挡坝围成具有开口的空腔，盖体封盖于空腔的开口从而使挡坝、盖体以及功能面共同围成封闭的腔体。
在可选的实施方式中，采用传递模塑、压铸模塑、注射模塑或真空覆膜工艺将包封材料包裹在各芯片外侧。
在可选的实施方式中，获得基板的步骤还包括：
制作绝缘保护层以选择性地覆盖封装线路。
本发明实施例的有益效果包括，例如：
本发明提供一种滤波器射频模组封装结构，包括基板、第一滤波器芯片以及包封材料，基板上设置有线路，第一滤波器芯片包括芯片主体和设置于芯片主体的墙体结构，芯片主体上具有用于实现滤波功能的功能区，功能区位于芯片主体的功能面，功能面上还设置有管脚，管脚与基板上的线路电连接；墙体结构连接于芯片主体的功能面上；墙体结构、功能面以及基板共同围成封闭的腔体，或者，墙体结构和功能面共同围成封闭的腔体；包封材料包裹第一滤波器芯片。通过对第一滤波器芯片的改进设计，令墙体结构和芯片主体形成封闭的腔体，或者令墙体结构、芯片主体和基板之间共同围成封闭的腔体，可以减少胶膜的使用，避免包封材料体积过大；同时也能够避免包封材料进入到腔体内影响芯片的功能。
本申请实施例提供的制作方法用于制作上述的滤波器射频模组封装结构。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请一种实施例中滤波器射频模组封装结构的示意图；
图2为本申请第一种实施例中基板的示意图；
图3为本申请第一种实施例中第一滤波器芯片设置于基板的示意图；
图4为本申请第二种实施例中第一滤波器芯片设置于基板的示意图；
图5为本申请第三种实施例中第一滤波器芯片设置于基板的示意图；
图6为本申请一种实施例中第二滤波器芯片设置于基板的示意图；
图7为本申请一种实施例中滤波器射频模组封装结构的制作方法的流程图。
图标：010-滤波器射频模组封装结构；100-基板；110-第一线路层；120-第二线路层；130-第一绝缘保护层；132-沟槽；140-第二绝缘保护层；200-第一滤波器芯片；210-芯片主体；212-芯片管脚；214-凸块；220-墙体结构；222-挡坝；224-盖体；230-腔体；300-第二滤波器芯片；400-非滤波器芯片；500-包封材料。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
图1为本申请一种实施例中滤波器射频模组封装结构010的示意图。请参考图1，本实施例提供了一种滤波器射频模组封装结构010，包括基板100、至少两种不同功能的芯片以及包封材料500。在本申请实施例中，至少两种不同功能的芯片包括第一滤波器芯片200、第二滤波器芯片300和非滤波器芯片400。基板100上设置有封装线路，第一滤波器芯片200、第二滤波器芯片300、非滤波器芯片400各自的引脚均与基板100上的封装线路电连接，并均位于基板100的同一侧。包封材料500包裹第一滤波器芯片200、第二滤波器芯片300以及非滤波器芯片400，对各个芯片起到保护、固定的作用。第一滤波器芯片200与第二滤波器芯片300均为声表面波(SAW)滤波芯片或体表面波芯片(BAW)，非滤波器芯片400可以是功率放大器、射频开关、低噪声放大器、滤波双工器或功率放大器。在可选的其他实施例中，非滤波器芯片400、第二滤波器芯片300可以根据需要增减数量。
图2为本申请第一种实施例中基板100的示意图。如图2所示，在本实施例中，基板100具有相对的第一面和第二面，基板100上的封装线路包括位于第一面的第一线路层110和位于第二面的第二线路层120，第一线路层110和第二线路层120从基板100表面露出并用于与芯片连接。在本实施例中，基板100的第一面和第二面均铺设有绝缘保护层。绝缘保护层露出第一线路层110和第二线路层120的至少一部分线路。本实施例中，为了方便描述，覆盖于第一面的绝缘保护层为第一绝缘保护层130，覆盖于第二面的绝缘保护层为第二绝缘保护层140。第一绝缘保护层130铺设在第一线路层110的线路间隙中，或者覆盖部分线路表面；第二绝缘保护层140覆盖了基板100第二面的绝大部分，在本实施例中，第二绝缘保护层140覆盖了第二线路层120的线路间隙和一部分线路，仅露出第二线路层120的局部线路。在本申请实施例中，绝缘保护层的平整度为0～10微米。
当然，在本申请可选的其他实施例中，基板100的第一面可以不设置绝缘保护层，仅在基板100的第二面设置第二绝缘保护层140。
图3为本申请第一种实施例中第一滤波器芯片200设置于基板100的示意图。图3所示的第一滤波器芯片200的设置方式即图1中第一滤波器芯片200的设置方式，如图3所示，第一滤波器芯片200包括芯片主体210和设置于芯片主体210的墙体结构220。第一滤波器芯片主体210上具有用于实现滤波功能的功能区，第一滤波器芯片主体210则为第一滤波器芯片200的芯片主体210。功能区位于第一滤波器芯片主体210的功能面，功能面上还设置有芯片管脚212，芯片管脚212与基板100上的封装线路电连接；墙体结构220设置于芯片主体210的功能面上。应当理解，滤波芯片通过叉指换能器实现其功能，叉指换能器设置在功能面所在的一侧，可以参考现有技术的相关介绍，此处不再赘述。在图3实施例中，功能区和功能面位于芯片主体210朝向基板100的一侧，墙体结构220、功能面以及基板100共同围成封闭的腔体230。在其他可选的实施例中，还可以利用墙体结构220和功能面共同围成封闭的腔体230(如图4所示)。
如图3所示，第一滤波器芯片200倒装于基板100，以使其芯片管脚212与基板100上的封装线路电连接，即芯片管脚212、功能面朝向基板100的第一面。第一滤波器芯片200的芯片管脚212通过凸块214连接于基板100表面的封装线路，墙体结构220包括凸设在功能面的挡坝222，挡坝222围成具有开口的空腔，挡坝222远离芯片主体210的一侧抵接基板100，以使基板100封堵空腔的开口，挡坝222、功能面以及基板100共同围成封闭的腔体230。
在本实施例中，挡坝222具体抵接在基板100的第一线路层110上，凸块214连接于第一线路层110。
图4为本申请第二种实施例中第一滤波器芯片200设置于基板100的示意图。与图3实施例不同的是，图4实施例的墙体结构220包括凸设在功能面的挡坝222和连接于挡坝222的盖体224，挡坝222围成具有开口的空腔，盖体224封盖于空腔的开口从而使挡坝222、盖体224以及功能面共同围成封闭的腔体230。如图4所示，盖体224抵接在基板100上，具体抵接在基板100的第一线路层110(可选地还抵接在第一绝缘层)。应当注意，墙体结构220的盖体224应当暴露出第一滤波器芯片200的芯片管脚212，以便设置凸块214，凸块214的高度应当满足在盖体224抵接第一线路层110的情况下，将芯片管脚212和第一线路层110连接起来，以实现信号传输。
图5为本申请第三种实施例中第一滤波器芯片200设置于基板100的示意图。如图5所示，本实施例中，其墙体结构220与图4中的墙体结构220相同，与图4实施例不同的是，第一滤波器芯片200是正装于基板100的第一面，并通过打线(即引线键合工艺，wirebonding)的方式与基板100上的封装线路(可以是第一线路层110)电连接。
图3至图5的实施例中，均通过墙体结构220实现了封闭的腔体230，以实现滤波功能，第一滤波器芯片200可以是正装，也可以是倒装。由于采用墙体结构220实现腔体230，能够避免包封材料500进入到墙体内影响芯片性能；同时，也避免了在封装过程中采用胶膜来阻止包封材料500进入腔体230，而导致的包封材料500积过大、封装工艺繁杂的问题。而墙体结构220可以在芯片制作过程中完成。在本实施例中，第一滤波器芯片200的墙体结构220是绝缘材料制成，具体采用绝缘的光敏材料制成。包封材料500是通过传递模塑、压铸模塑、注射模塑或真空覆膜工艺方法形成的。
在本实施例中，第一滤波器芯片200包括有多个滤波器器件功能。
如图1所示，非滤波器芯片400不是声表面波滤波芯片或体表面波滤波芯片，其无须形成封闭的空腔，因此其设置方式可以按照常规设置方法，采用正装、引线键合工艺设置于基板100，或者采用倒装方式设置于基板100。
第二滤波器芯片300与第一滤波器芯片200所要实现的功能相近，因此其可以采用和第一滤波器芯片200的结构以及设置方式(参考图3至图5各实施例中的设置方式)，当然，也可以采用其他设置方式，比如现有技术中的设置方式进行设置。
图6为本申请一种实施例中第二滤波器芯片300设置于基板100的示意图。如图6所示，在一种实施例中，第一绝缘保护层130形成沟槽132(如图2所示)，以露出至少部分线路以及部分基板100表面(此处是指基板100表面上未覆盖第一线路层110的表面)，第二滤波器芯片300倒装于第一面，第二滤波器芯片300的功能面上的芯片管脚通过凸块与被沟槽132露出的线路(第一线路层110)连接。第二滤波器芯片300的功能面的一部分抵接在第一绝缘保护层130上，另一部分与被沟槽132露出的基板100表面以及沟槽132的侧壁共同形成封闭的腔体230。在该实施例中，第二滤波器芯片300形成封闭腔体230的方式，是通过自身的功能面、第二绝缘保护层140以及基板100的表面共同围成，因此第二滤波器芯片300在制作时可以无需像第一滤波器芯片200那样制作墙体结构220。
图7为本申请一种实施例中滤波器射频模组封装结构的制作方法的流程图。如图7所示，滤波器射频模组封装结构010的制作方法包括以下步骤：
步骤S100，获得基板，基板上设置有封装线路。
以制作本申请实施例提供的滤波器射频模组封装结构010为例，基板100可以通过现有的工艺制得，封装线路可以包括如图2至图6中那样的第一线路层110和第二线路层120。获得基板的步骤中，可以利用绝缘保护层来选择性地覆盖部分封装线路。第一线路层110被暴露出来的线路可以与芯片连接，第二线路层120被暴露出来的线路可以连接金属凸块。
步骤S200，获得非滤波器芯片，将非滤波器芯片通过倒装或者引线键合工艺与基板上的封装线路电连接。
在本申请实施例中，非滤波器芯片400可以是射频芯片、开关芯片等。
步骤S300，获得第一滤波器芯片的芯片主体，芯片主体上具有用于实现滤波功能的功能区，功能区位于芯片主体的功能面，功能面上还设置有芯片管脚。具体的，可以依照现有技术获取芯片主体。
步骤S400，在芯片主体的功能面上制作墙体结构，以得到第一滤波器芯片，墙体结构形成空腔。
以制作本申请实施例提供的滤波器射频模组封装结构010为例，在芯片主体210上设置墙体结构220，利用墙体结构220形成空腔。该墙体结构220可以如图3实施例的墙体结构220，包括挡坝222，挡坝222形成具有开口的空腔；也可以如图4、图5实施例中的墙体结构220，包含挡坝222和盖体224，挡坝222和盖体224形成封闭的腔体230。具体的，形成墙体结构220的方式可以包括在芯片主体210上旋涂光敏材料(绝缘材料)，通过曝光、显影(并固化)后在功能区形成墙体结构220。墙体结构220需要露出至少一部分芯片管脚212。此外，在需要倒装第一滤波器芯片200的情况下，需要在露出的芯片管脚212处设置金属凸块214。如过后续采用正装方式设置第一滤波器芯片200，则不需要安装凸块214。
当然，在需要安装非滤波器芯片400、第二滤波器芯片300的情况下，还应当包括获取非滤波器芯片400、第二滤波器芯片300的相关步骤。
步骤S500，将第一滤波器芯片倒装在基板上以使其芯片管脚与基板上的封装线路电连接，第一滤波器芯片的墙体结构、功能面以及基板共同围成封闭的腔体，或者，墙体结构和功能面共同围成封闭的腔体。
在本申请实施例中，设置第一滤波器芯片200的为倒装，如图3、图4所示；在其他一些实施例中也可以是正装，如图5所示。第一滤波器芯片200的芯片管脚212与基板100上的封装线路电连接。在本实施例中，可以是利用墙体结构220、功能面以及基板100共同围成封闭的腔体230，如图3所示；也可以是利用墙体结构220和功能面共同围成封闭的腔体230，如图4、图5所示。在正装时，采用打线工艺与基板100的第一线路层110电连接；在倒装时，通过凸块214与基板100的第一线路层110电连接。
此外，可以根据需要安装非滤波器芯片400、第二滤波器芯片300，二者均可以采取正装或者倒装的方式。关于第二滤波器芯片300的安装方式，可以参考第一滤波器芯片200，也可以参考图6实施例所示的方式。
步骤S600，用包封材料包裹各芯片。
在各个芯片都安装在基板100上后(包括完成了电连接和机械连接)，利用包封材料500将各个芯片包裹起来。具体可以采用传递模塑、压铸模塑、注射模塑或真空覆膜工艺将包封材料500包裹在不同功能的芯片(本实施例中包括第一滤波器芯片200、第二滤波器芯片300、非滤波器芯片400)外侧。
应当理解，在本实施例中，步骤S300～S400可以与步骤S100～S200同时进行，或者在步骤S100～S200之前完成。
本申请采用微纳加工工艺、先进封装技术将滤波器裸芯片、射频开关裸芯片、PA裸芯片、LNA裸芯片、双工器裸芯片、天线等集成封装在一起形成射频前端模组，但尺寸小、厚度更薄、功耗低、系统性能好，完全满足5G技术要求。包封材料500成本也低。
综上所述，本发明提供一种滤波器射频模组封装结构010及其制作方法，滤波器射频模组封装结构010包括基板100、第一滤波器芯片200以及包封材料500，基板100上设置有封装线路，第一滤波器芯片200包括芯片主体210和设置于芯片主体210的墙体结构220，芯片主体210上具有用于实现滤波功能的功能区，功能区位于芯片主体210的功能面，功能面上还设置有芯片管脚212，芯片管脚212与基板100上的封装线路电连接；墙体结构220连接于芯片主体210的功能面上；墙体结构220、功能面以及基板100共同围成封闭的腔体230，或者，墙体结构220和功能面共同围成封闭的腔体230；包封材料500包裹第一滤波器芯片200。通过对第一滤波器芯片200的改进设计，令墙体结构220和芯片主体210形成封闭的腔体230，或者令墙体结构220、芯片主体210和基板100之间共同围成封闭的腔体230，可以减少胶膜的使用，避免包封材料500积过大；同时也能够避免包封材料进入到腔体230内影响芯片的功能。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种滤波器射频模组封装结构，其特征在于，包括基板、包封材料和至少两种不同功能的芯片；
所述不同功能的芯片中包括第一滤波器芯片，所述基板上设置有封装线路，所述第一滤波器芯片包括芯片主体和设置于所述第一滤波器芯片主体的墙体结构；
所述第一滤波器芯片主体上具有用于实现滤波功能的功能区，所述功能区位于所述第一滤波器芯片主体的功能面，所述功能面上还设置有第一滤波器芯片管脚；
所述第一滤波器芯片倒装于所述基板并使其芯片管脚与所述基板上的封装线路电连接；
所述墙体结构设置于所述芯片主体的所述功能面上，所述墙体结构、所述功能面以及所述基板共同围成封闭的腔体，或者，所述墙体结构和所述功能面共同围成封闭的腔体；
所述不同功能的芯片还包括非滤波器芯片，所述非滤波器芯片通过倒装或者引线键合工艺与所述基板上的封装线路电连接；
所述包封材料和所述基板包裹所述不同功能的芯片。
2.根据权利要求1所述的滤波器射频模组封装结构，其特征在于，所述第一滤波器芯片倒装于所述基板，所述第一滤波器芯片的芯片管脚通过凸块连接于所述基板表面的封装线路，所述墙体结构包括凸设在所述功能面的挡坝，所述挡坝围成具有开口的空腔，所述挡坝远离所述芯片主体的一侧抵接所述基板，以使所述基板封堵所述空腔的开口，所述挡坝、所述功能面、所述包封材料以及所述基板共同围成封闭的腔体。
3.根据权利要求1所述的滤波器射频模组封装结构，其特征在于，所述第一滤波器芯片包括有多个滤波器器件功能。
4.根据权利要求1所述的滤波器射频模组封装结构，其特征在于，所述包封材料是通过传递模塑、压铸模塑、注射模塑或真空覆膜工艺方法形成的。
5.根据权利要求2所述的滤波器射频模组封装结构，其特征在于，所述基板包括相对的第一面和第二面，所述基板上的封装线路包括位于所述第一面的第一线路层和位于所述第二面的第二线路层，所述挡坝抵接在所述第一线路层上，所述凸块连接于所述第一线路层。
6.根据权利要求1所述的滤波器射频模组封装结构，其特征在于，所述基板包括相对的第一面和第二面，所述基板上的线路包括位于所述第一面的第一线路层和位于所述第二面的第二线路层，所述第一滤波器芯片设置于所述基板的第一面，所述基板还包括铺设于所述第一线路层和第二线路层的绝缘保护层，所述绝缘保护层露出至少一部分所述第一线路层和所述第二线路层的线路。
7.根据权利要求6所述的滤波器射频模组封装结构，其特征在于，所述绝缘保护层的平整度为0～10微米。
8.根据权利要求2所述的滤波器射频模组封装结构，其特征在于，所述不同功能的芯片中还包括与所述基板上的封装线路电连接的第二滤波器芯片，所述第二滤波器芯片的功能面处形成封闭的腔体。
9.根据权利要求8所述的滤波器射频模组封装结构，其特征在于，所述基板包括相对的第一面和第二面，所述基板上的封装线路包括位于所述第一面的第一线路层和位于所述第二面的第二线路层，所述第一面上铺设有绝缘保护层，所述绝缘保护层形成沟槽，以露出至少部分所述封装线路以及部分所述基板表面，所述第二滤波器芯片倒装于所述第一面，所述第二滤波器芯片的功能面上的管脚通过凸块与被所述沟槽露出的所述封装线路连接，所述第二滤波器芯片的功能面的一部分抵接在所述绝缘保护层上，另一部分与被沟槽露出的所述基板表面以及所述沟槽的侧壁、所述包封材料共同形成封闭的腔体。
10.根据权利要求1所述的滤波器射频模组封装结构，其特征在于，所述非滤波器芯片为功率放大器、射频开关、低噪声放大器、滤波双工器或功率放大器。
11.一种滤波器射频模组封装结构的制作方法，其特征在于，包括：
获得基板，所述基板上设置有封装线路；
获得非滤波器芯片，将所述非滤波器芯片通过倒装或者引线键合工艺与所述基板上的封装线路电连接；
获得第一滤波器芯片的芯片主体，所述芯片主体上具有用于实现滤波功能的功能区，所述功能区位于所述芯片主体的功能面，所述功能面上还设置有芯片管脚；
在芯片主体的功能面上制作墙体结构，以得到所述第一滤波器芯片，所述墙体结构形成空腔；
将所述第一滤波器芯片倒装在所述基板上以使其芯片管脚与所述基板上的封装线路电连接，所述第一滤波器芯片的所述墙体结构、所述功能面以及所述基板共同围成封闭的腔体，或者，所述墙体结构和所述功能面共同围成封闭的腔体；
用包封材料包裹各所述芯片。
12.根据权利要求11所述的滤波器射频模组封装结构的制作方法，其特征在于，所述墙体结构包括凸设在所述功能面的挡坝，所述挡坝围成具有开口的空腔；将所述第一滤波器芯片倒装在所述基板上以使其芯片管脚与所述封装线路电连接，包括：
将所述第一滤波器芯片倒装于所述基板，利用凸块连接所述芯片主体的芯片管脚和所述基板上的封装线路，所述挡坝远离所述芯片主体的一侧抵接所述基板，以使所述基板封堵所述空腔的开口，所述挡坝、所述功能面以及所述基板共同围成封闭的腔体。
13.根据权利要求11所述的滤波器射频模组封装结构的制作方法，其特征在于，所述墙体结构包括凸设在所述功能面的挡坝和连接于所述挡坝的盖体，所述挡坝围成具有开口的空腔，所述盖体封盖于所述空腔的开口从而使所述挡坝、所述盖体以及所述功能面共同围成封闭的腔体。
14.根据权利要求11所述的滤波器射频模组封装结构的制作方法，其特征在于，采用传递模塑、压铸模塑、注射模塑或真空覆膜工艺将所述包封材料包裹在各芯片的外侧。
15.根据权利要求11所述的滤波器射频模组封装结构的制作方法，其特征在于，所述获得基板的步骤还包括：
制作绝缘保护层以选择性地覆盖所述封装线路。
CN202110687872.XA 2021-06-21 2021-06-21 滤波器射频模组封装结构及其制作方法 Active CN113421876B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110687872.XA CN113421876B (zh) 2021-06-21 2021-06-21 滤波器射频模组封装结构及其制作方法
PCT/CN2021/108557 WO2022267163A1 (zh) 2021-06-21 2021-07-27 滤波器射频模组封装结构及其制作方法
US18/038,371 US20240007072A1 (en) 2021-06-21 2021-07-27 Filter radio frequency module packaging structure and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110687872.XA CN113421876B (zh) 2021-06-21 2021-06-21 滤波器射频模组封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN113421876A true CN113421876A (zh) 2021-09-21
CN113421876B CN113421876B (zh) 2023-01-17

Family

ID=77789569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110687872.XA Active CN113421876B (zh) 2021-06-21 2021-06-21 滤波器射频模组封装结构及其制作方法

Country Status (3)

Country Link
US (1) US20240007072A1 (zh)
CN (1) CN113421876B (zh)
WO (1) WO2022267163A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115000654A (zh) * 2022-08-05 2022-09-02 深圳飞骧科技股份有限公司 一种射频模组的封装方法和射频模组
CN115225056A (zh) * 2022-07-27 2022-10-21 北京超材信息科技有限公司 具有空腔结构的电子器件及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116133509A (zh) * 2023-02-16 2023-05-16 苏州思萃车规半导体产业技术研究所有限公司 滤波器芯片封装结构及其制作方法
CN115881655A (zh) * 2023-02-16 2023-03-31 成都频岢微电子有限公司 一种射频前端模组封装工艺结构
CN116072553A (zh) * 2023-02-23 2023-05-05 深圳飞骧科技股份有限公司 射频模组封装方法、射频模组和计算机可读存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104868872A (zh) * 2015-04-21 2015-08-26 江苏长电科技股份有限公司 声表面波滤波器封装结构
CN106067457A (zh) * 2016-08-11 2016-11-02 苏州日月新半导体有限公司 集成电路封装体及其制造方法与所使用的封装基板
CN108711569A (zh) * 2018-08-10 2018-10-26 付伟 带有容纳滤波器芯片腔室的多芯片封装结构及其制作方法
CN109087911A (zh) * 2018-08-10 2018-12-25 付伟 带有容纳功能芯片腔室的多芯片封装结构及其制作方法
CN109244230A (zh) * 2018-11-09 2019-01-18 江阴长电先进封装有限公司 一种声表面滤波芯片的封装结构及其封装方法
CN208507673U (zh) * 2018-08-10 2019-02-15 付伟 埋入式滤波器芯片的多芯片堆叠式封装模块结构
US20210184649A1 (en) * 2019-12-11 2021-06-17 Guangdong Institute Of Semiconductor Industrial Technology Packaging method and package structure for filter chip

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105281706B (zh) * 2015-11-06 2018-05-25 江苏长电科技股份有限公司 一种声表面波滤波器封装结构及制造方法
DE102016107031B4 (de) * 2016-04-15 2019-06-13 Infineon Technologies Ag Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
CN207637845U (zh) * 2017-12-12 2018-07-20 杰群电子科技（东莞）有限公司 一种简易半导体封装结构、声表面波滤波器及终端设备
CN109244231B (zh) * 2018-11-09 2024-03-12 江阴长电先进封装有限公司 一种声表面滤波芯片的封装结构及其封装方法
CN110957992B (zh) * 2019-10-31 2022-08-16 厦门市三安集成电路有限公司 一种声表面波滤波器的封装结构及其制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104868872A (zh) * 2015-04-21 2015-08-26 江苏长电科技股份有限公司 声表面波滤波器封装结构
CN106067457A (zh) * 2016-08-11 2016-11-02 苏州日月新半导体有限公司 集成电路封装体及其制造方法与所使用的封装基板
CN108711569A (zh) * 2018-08-10 2018-10-26 付伟 带有容纳滤波器芯片腔室的多芯片封装结构及其制作方法
CN109087911A (zh) * 2018-08-10 2018-12-25 付伟 带有容纳功能芯片腔室的多芯片封装结构及其制作方法
CN208507673U (zh) * 2018-08-10 2019-02-15 付伟 埋入式滤波器芯片的多芯片堆叠式封装模块结构
CN109244230A (zh) * 2018-11-09 2019-01-18 江阴长电先进封装有限公司 一种声表面滤波芯片的封装结构及其封装方法
US20210184649A1 (en) * 2019-12-11 2021-06-17 Guangdong Institute Of Semiconductor Industrial Technology Packaging method and package structure for filter chip

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115225056A (zh) * 2022-07-27 2022-10-21 北京超材信息科技有限公司 具有空腔结构的电子器件及其制作方法
CN115000654A (zh) * 2022-08-05 2022-09-02 深圳飞骧科技股份有限公司 一种射频模组的封装方法和射频模组

Also Published As

Publication number Publication date
US20240007072A1 (en) 2024-01-04
WO2022267163A1 (zh) 2022-12-29
CN113421876B (zh) 2023-01-17

Similar Documents

Publication Publication Date Title
CN113421876B (zh) 滤波器射频模组封装结构及其制作方法
US6798049B1 (en) Semiconductor package and method for fabricating the same
TWI670809B (zh) 扇出型半導體封裝
US7256066B2 (en) Flip chip packaging process
EP3808698B1 (en) Chip packaging method and chip packaging structure
CN108878380A (zh) 扇出型电子器件封装件
US11923817B2 (en) Packaging surface acoustic wave devices with conductive terminals
EP3929978B1 (en) Chip packaging method and chip packaging structure
CN108711570B (zh) 集成芯片封装结构的多芯片封装结构及其制作方法
US20230216482A1 (en) Methods of manufacturing multi-band surface acoustic wave filters
TWI720839B (zh) 晶片封裝結構及其製造方法
JP4603527B2 (ja) カプセルを有するモジュール構造の部品
CN114629463A (zh) 集成电感的扇出型滤波器芯片封装结构及其制作方法
JP2003086726A (ja) 高電力モノリシックマイクロ波集積回路パッケージ
CN115954280A (zh) 晶圆级器件封装结构、制作方法及封装体结构
CN114698259B (zh) 射频前端模组板级系统封装结构及其封装方法
CN113451237A (zh) 扇出封装结构、扇出封装结构的制作方法及电子设备
CN108807657B (zh) 封装结构及其制法
CN216120296U (zh) 一种扇出型封装结构和射频模组
CN111816622A (zh) 半导体封装件
CN109103173A (zh) 滤波器芯片内嵌且引脚上置的封装结构及其制作方法
CN111934649B (zh) 集成电路装置及其制造方法
CN218632005U (zh) 芯片模组封装结构及电路板
CN114709142A (zh) 扇出堆栈封装方法、芯片封装结构和电子设备
JP3758066B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant