CN106067457A - 集成电路封装体及其制造方法与所使用的封装基板 - Google Patents
集成电路封装体及其制造方法与所使用的封装基板 Download PDFInfo
- Publication number
- CN106067457A CN106067457A CN201610653888.8A CN201610653888A CN106067457A CN 106067457 A CN106067457 A CN 106067457A CN 201610653888 A CN201610653888 A CN 201610653888A CN 106067457 A CN106067457 A CN 106067457A
- Authority
- CN
- China
- Prior art keywords
- packaging
- base plate
- wafer
- weld pads
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 176
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000009413 insulation Methods 0.000 claims abstract description 61
- 230000000903 blocking effect Effects 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims description 20
- 239000006071 cream Substances 0.000 claims description 12
- 239000011230 binding agent Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 6
- 238000001746 injection moulding Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000005538 encapsulation Methods 0.000 claims description 5
- 238000001914 filtration Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 239000004033 plastic Substances 0.000 claims description 5
- 229920003023 plastic Polymers 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 3
- 238000005304 joining Methods 0.000 claims description 2
- 238000007373 indentation Methods 0.000 claims 2
- 235000019994 cava Nutrition 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 230000002463 transducing effect Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000004026 adhesive bonding Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 241000218202 Coptis Species 0.000 description 2
- 235000002991 Coptis groenlandica Nutrition 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
本发明是关于集成电路封装体及其制造方法与所使用的封装基板。根据一实施例的射频集成电路封装体包括：上表面与下表面分别设有若干焊垫与外部引脚的封装基板；承载于封装基板上表面的集成电路晶片，其经配置以与焊垫中的相应第一者电连接；滤波器晶片，包括：设有叉指换能器的第一表面、与第一表面相对的第二表面，及设于第一表面的金属结构。金属结构与焊垫中的相应第二者连接且与滤波器晶片的第一表面、封装基板的上表面共同形成容纳叉指换能器的第一空腔；绝缘壳体，至少遮蔽封装基板的上表面、集成电路晶片及滤波器晶片；及承载于封装基板的上表面以隔离绝缘壳体与第一空腔的隔离保护结构。本发明可以低成本实现高度可靠的产品质量。
Description
技术领域
本发明涉及半导体封装领域，特别是涉及集成电路封装体、制造集成电路封装体的方法及所使用的封装基板。
背景技术
为迎合电子产品日益轻薄短小的发展趋势，滤波器与射频发射组件/接收组件需要被高度集成在有限面积的封装结构中，形成系统级封装(System In Package，SIP)结构，以减小硬件系统的尺寸。目前系统级封装结构的滤波器主要采用两种方式：芯片级封装(Chip Sized Package,CSP)滤波器和晶片级封装(Die Sized Package,DSP)滤波器。无论哪一种结构，其内部均需形成保护容纳滤波器的叉指换能器(Inter-Digital Transducer,IDT)的空腔。对CSP滤波器而言，其空腔支撑力较小。因而在以注塑材料，如黑色环氧树脂塑封模块产品时，CSP滤波器的本体结构极易因无法承受注塑过程中的模流压力而垮塌，使得IDT空腔受到外力破坏而造成滤波器功能失效。另一方面，对于DSP滤波器而言，其虽然具有更好的强度可以保护IDT空腔的完整，但其制作程序十分复杂，且成本比CSP滤波器高出数倍，无法在系统级封装结构与射频前端模块(Radio Frequency Front End Module，RFFEM)中大量普及。
因此，对于系统级封装结构中的滤波器与射频前端模块封装整合技术，业内仍存在相当多的技术问题亟需解决。
发明内容
本发明的目的之一在于提供集成电路封装体，制造集成电路封装体的方法以及所使用的封装基板，其可以简单的制程和工艺实现低成本高质量的射频集成电路封装体。
本发明的一实施例提供一射频集成电路封装体，其包括：封装基板，其上表面设置有若干焊垫，其下表面设置有若干外部引脚；集成电路晶片，其承载于该封装基板上且经配置以与若干焊垫中的相应第一者电连接；滤波器晶片，其包括：设置有叉指换能器的第一表面、与第一表面相对的第二表面，以及设置于第一表面的金属结构，其中金属结构与若干焊垫中的相应第二者连接且与滤波器晶片的第一表面、该封装基板的上表面共同形成容纳该叉指换能器的第一空腔；绝缘壳体，至少遮蔽该封装基板的上表面、集成电路晶片及滤波器晶片；以及隔离保护结构，其承载于该封装基板的上表面以隔离该绝缘壳体与第一空腔。
在本发明的另一实施例中，该隔离保护结构进一步包括承载于该封装基板的上表面的支撑部及设于支撑部顶部和该滤波器晶片上方的保护盖；该支撑部、该保护盖与该封装基板的上表面之间形成保护该滤波器晶片的第二空腔。该保护盖的材料为玻璃、硅或其它具有硬度的半导体材料。在本发明的又一实施例中，该隔离保护结构可为延伸于该滤波器晶片的第一表面与该封装基板的上表面之间的非导电膏柱。在本发明的另一实施例中，该封装基板进一步设有自封装基板的上表面凹陷的凹槽，其中与金属结构连接的若干焊垫中的相应第二者设置于凹槽中，该支撑部的材料为延伸于该保护盖的下表面与该封装基板的上表面之间的非导电膏柱。在本发明的又一实施例中，该支撑部是由与该封装基板相同的材料构成，且由粘合剂连接至封装基板的上表面。在本发明的另一实施例中，该封装基板进一步设有自封装基板的上表面凹陷的凹槽，其中与该金属结构连接的若干焊垫中的相应第二者设置于凹槽中。在本发明的又一实施例中，该射频集成电路封装体进一步包括设置于该保护盖上的另一集成电路晶片，且该另一集成电路晶片经配置以与若干焊垫中的相应第三者电连接。在本发明的一实施例中，该滤波器晶片是以倒装固晶的方式经由该金属结构固定至该封装基板的上表面的。
本发明的另一实施例提供一制造射频集成电路封装体的方法，其包括：提供封装基板,该封装基板包括：上表面，其设置有若干焊垫；及下表面，其设置有若干外部引脚。制造该射频集成电路封装体的方法进一步包括提供滤波器晶片，该滤波器晶片包括：第一表面，其设置有叉指换能器；与第一表面相对的第二表面；以及设置于第一表面的金属结构。制造该射频集成电路封装体的方法进一步包含将集成电路晶片与滤波器晶片设置于该封装基板，其中集成电路晶片经配置以与若干焊垫的相应第一者电连接，该金属结构经配置以连接至若干焊垫中的相应第二者且与滤波器晶片的第一表面、该封装基板的上表面之间形成容纳该叉指换能器的第一空腔；于该封装基板的上表面形成隔离保护结构以隔离保护第一空腔；以及注塑形成绝缘壳体，该绝缘壳体至少遮蔽该封装基板的上表面、集成电路晶片及滤波器晶片，其中在注塑过程中该隔离保护结构将注塑材料隔离于该第一空腔外。
本发明的又一实施例还提供用于本发明的射频集成电路封装体的封装基板。
本发明实施例提供的射频集成电路封装体及其制造方法不仅能够保证IDT空腔的完整，还具有成本低，防止滤波器晶片被污染的优点。而且，在本发明的一些实施例中，可在滤波器晶片上进一步堆叠另外的集成电路晶片，因而可额外凸显提升产品整合密度、减小产品尺寸的优点。
附图说明
图1是根据本发明一实施例的射频集成电路封装体的纵向截面示意图
图2a-2d是根据本发明一实施例制造射频集成电路封装体的流程示意图，其可制造图1所示的射频集成电路封装体
图3a-3c是根据本发明另一实施例制造射频集成电路封装体的流程示意图，其可制造图3c所示的射频集成电路封装体
图4a-4c是根据本发明又一实施例制造射频集成电路封装体的流程示意图，其可制造图4c所示的射频集成电路封装体
图5是根据本发明另一实施例的射频集成电路封装体的纵向截面示意图
具体实施方式
为更好的理解本发明的精神，以下结合本发明的部分优选实施例对其作进一步说明。
图1是根据本发明一实施例的射频集成电路封装体100的纵向截面示意图。如图1所示，根据本发明一实施例的射频集成电路封装体100包括：封装基板10、集成电路晶片12、滤波器晶片14、绝缘壳体16及隔离保护结构18。请注意本文所指的“集成电路晶片”是指“滤波器晶片”之外的其它普通晶片，“滤波器晶片”是指未封装的裸片，本文仅是为清楚起见而将“滤波器晶片”与“集成电路晶片”并列描述。该射频集成电路封装体100还可包括贴装元件或其他附件17，例如本实施例中，其可进一步包括通过表面贴装(Surface MountTechnology，SMT)技术设置于该封装基板10上的无源元件17。
该封装基板10的上表面102设置有若干焊垫104，该封装基板10的下表面106设置有若干外部引脚108。
本实施例中，该集成电路晶片12可以是射频发射晶片或接收晶片，可通过晶片接合(Die Bond)工艺承载于该封装基板10的上表面102，且通过打线接合(Wire Bond)工艺由引线连接至封装基板10的上表面102的若干焊垫104中的相应第一者104'以经配置而实现两者间的电连接，其中打线接合使用的引线可以是金线或铜线。
该滤波器晶片14可以是声表面波滤波器晶片，其包括设置有叉指换能器142的第一表面144、与该第一表面144相对的第二表面146，以及设置于该第一表面144上的金属结构148。该金属结构148可以是锡球或金属柱。该滤波器晶片14可通过倒装固晶(Flip-ChipDie Bond，FC Die Bond)的方式经由该金属结构148与封装基板10上若干焊垫104中的相应第二者104”连接，从而该金属结构148与该滤波器晶片14的第一表面144、该封装基板10的上表面102共同形成保护容纳该叉指换能器142的第一空腔15。
该绝缘壳体16至少遮蔽该封装基板10的上表面102、该集成电路晶片12及该滤波器晶片14。
该隔离保护结构18承载于封装基板10的上表面102以隔离绝缘壳体16与该第一空腔15。在本实施例中，该隔离保护结构18包括承载于该封装基板10的上表面102的支撑部182及设于该支撑部182顶部和该滤波器晶片14上方的保护盖184。该支撑部182、该保护盖184与该封装基板10的上表面102之间形成第二空腔25以隔离该绝缘壳体16与该第一空腔15从而防止该绝缘壳体16成型时注塑材料进入该第一空腔15。该支撑部182可由与该封装基板10相同的材料构成，且由粘合剂连接至该封装基板10的上表面102。粘合剂可采用本领域技术人员所熟知的任意类型，此处不详述。该保护盖184的材料为玻璃、硅或其它具有硬度的半导体材料，其可使用类似于传统的晶片背覆(Wafer Back Coating，WBC)工艺的方法形成。
根据本发明实施例，在将滤波器晶片14整合至系统级封装结构过程中，滤波器晶片14的叉指换能器142与封装基板10的上表面102之间形成第一空腔15，且该第一空腔15得到隔离保护结构18的隔离保护。因而在后续注塑形成绝缘壳体16时，第一空腔15得以保持完整、无污。相应的，本发明无需采购昂贵的DSP封装级滤波器，且具有制造工艺简单，制造成本低的优点。
此外，本发明实施例还提供了用于制造射频集成电路封装体100的方法。
图2a-2d是根据本发明一实施例制造射频集成电路封装体100的流程示意图，其可制造图1所示的射频集成电路封装体100。
如图2a所示，提供一封装基板10，该封装基板10的上表面102设置有若干焊垫104，该封装基板10的下表面106设置有若干外部引脚108。在本实施例中，该封装基板10可进一步包括预设的隔离保护结构18的支撑部182，该支撑部182可由与该封装基板10相同的材料构成，且由粘合剂连接至该封装基板10的上表面102。在其他实施例中，该支撑部182也可非预设，而可在后续步骤，即形成隔离保护结构18的步骤中形成。
如图2b所示，提供滤波器晶片14，其包括：设置有叉指换能器142的第一表面144；与该第一表面144相对的第二表面146，以及设置于该第一表面144上的金属结构148。该金属结构148可以是预先焊接至该第一表面144的锡球或金属柱。
接着将集成电路晶片12与滤波器晶片14设置于该封装基板10，其中该集成电路晶片12可以是射频发射晶片或接收晶片，可以传统的方式通过晶片接合工艺连接至该封装基板10的上表面102，且可通过打线接合工艺由引线连接至封装基板10的上表面102的若干焊垫104中的相应第一者104'以实现两者间的电连接。而在设置滤波器晶片14时，可通过倒装固晶的方式将该金属结构148焊接至若干焊垫104中的相应第二者104”且与该滤波器晶片14的第一表面144、该封装基板10的上表面102之间形成容纳该叉指换能器142的第一空腔15。贴装元件或其他附件17可通过表面贴装技术连接至封装基板10的上表面102。
如图2c所示，在本实施例中，于预先形成在该封装基板10上的支撑部182顶部和滤波器晶片14上方设置保护盖184以形成完整的隔离保护结构18，从而在该支撑部182、该保护盖184与该封装基板10的上表面102之间形成保护隔离第一空腔15的第二空腔25。该保护盖184的材料为玻璃、硅或其它具有硬度的半导体材料以足以抵抗注塑过程中的模流压力而不断裂，其可使用类似于传统WBC工艺的方法形成。在其他没有预先形成支撑部182的实施例中，还需先形成该隔离保护结构18的支撑部182。即在该封装基板10的上表面102设置支撑部182，其中该支撑部182具有与该封装基板10相同的材料，且使用粘合剂将支撑部182连接至该封装基板10的上表面102。此外，如本领域技术人员所理解的，在其它实施例中，可在将滤波器晶片14设置于封装基板10上之后，形成完整的隔离保护结构18；而后再设置集成电路晶片12，上述器件的安装并不拘泥于一定的顺序。
如图2d所示，接着以常规的注塑方式形成绝缘壳体16以至少遮蔽该封装基板10的上表面102、该集成电路晶片12及该滤波器晶片14，其中在注塑过程中该隔离保护结构18构建的第二空腔25可有效的将注塑材料隔离于该第一空腔15外。因而，容纳于第一空腔15内的叉指换能器142可被确保不受外力冲击且不受污染。
在其它实施例中，隔离保护结构18还具有其它的实施例方式，容后叙。
图3a-3c是根据本发明另一实施例制造射频集成电路封装体100的流程示意图。根据本实施例得到的射频集成电路封装体100同样包括：封装基板10、集成电路晶片12、滤波器晶片14、绝缘壳体16及隔离保护结构18。略不同的是，在本实施例中，该隔离保护结构18是延伸于滤波器晶片14的第一表面144与该封装基板10的上表面102之间的非导电膏柱。
具体的，如图3a所示，提供一封装基板10，该封装基板10的上表面102设置有若干焊垫104，该封装基板10的下表面106设置有若干外部引脚108。可以常规的方式将滤波器晶片14设置于封装基板10上，同样该滤波器晶片14包含设置于其第一表面144上的金属结构148。金属结构148与该滤波器晶片14的第一表面144、该封装基板10的上表面102之间形成容纳该叉指换能器142的第一空腔15。
如图3b所示，通过点胶工艺于该滤波器晶片14的第一表面144与该封装基板10的上表面102之间形成非导电膏柱，即形成隔离保护结构18。非导电膏不仅具有较低的成本，还不会污染晶片。接着可依常规的方式，如晶片接合、引线接合等将集成电路晶片12设置于封装基板10上。当然在其它实施例中，可在形成隔离保护结构18之前甚至安装滤波器晶片14之前安装集成电路晶片12。
最后，如图3c所示，注塑形成遮蔽上述器件的绝缘壳体16从而得到完整的射频集成电路封装体100。
图4a-4c是根据本发明又一实施例制造射频集成电路封装体100的流程示意图。根据本实施例得到的射频集成电路封装体100同样包括：封装基板10、集成电路晶片12、滤波器晶片14、绝缘壳体16及隔离保护结构18。与图2a-2d及图3a-3c中实施例略不同的是，在本实施例中，该封装基板10进一步设有自该封装基板10的上表面102凹陷的凹槽11，该滤波器晶片14至少部分设置于凹槽11中。该隔离保护结构18包括承载于该封装基板10的上表面102的支撑部182及设于该支撑部182顶部和该滤波器晶片14上方的保护盖184。其中，该支撑部182为延伸于保护盖184的下表面与该封装基板10的上表面102之间的非导电膏柱，其可使用点胶工艺形成。在其它实施例中，该支撑部182可由与该封装基板10相同的材料构成，且由粘合剂连接至该封装基板10的上表面102。。
具体的，如图4a所示，提供一封装基板10，该封装基板10的上表面102设置有若干焊垫104，该封装基板10的下表面106设置有若干外部引脚108，且该封装基板10进一步设有自该封装基板10的上表面102凹陷的凹槽11，其中经配置以与该金属结构148连接的若干焊垫104中的相应第二者104”设置于凹槽11中。可以常规的方式将滤波器晶片14设置于封装基板10上的凹槽11内，同样该滤波器晶片14包含设置于其第一表面144上的金属结构148。金属结构148与该滤波器晶片14的第一表面144、该封装基板10的上表面102(凹陷于凹槽11的底部的部分)之间形成容纳该叉指换能器142的第一空腔15。
如图4b所示，通过点胶工艺于该封装基板10的上表面102形成非导电膏柱，即形成支撑部182。非导电膏不仅具有较低的成本，还不会污染晶片。接着可使用类似于传统的晶片背覆工艺的方法于支撑部182顶部和滤波器晶片14上方设置保护盖184。该保护盖184的材料为玻璃、硅或其它具有硬度的半导体材料。可依常规的方式，如晶片接合、引线接合等将集成电路晶片12设置于封装基板10上。当然在其它实施例中，可在形成隔离保护结构18之前甚至安装滤波器晶片14之前安装集成电路晶片12。
最后，如图4c所示，注塑形成遮蔽上述器件的绝缘壳体16从而得到完整的射频集成电路封装体100。
在封装基板10上设置容纳滤波器晶片14的凹槽11可降低射频集成电路封装体100的封装高度，同时可在需要的情况下允许进一步在保护盖184上堆叠其它集成电路晶片20而不至于使封装体高度过高。当然在不考虑封装尺寸限制的前提下，装基板10上完全可不设置凹槽11，同样可在保护盖184上堆叠其它集成电路晶片20。
图5是根据本发明又一实施例射频集成电路封装体100的纵向截面示意图，其演示在保护盖184上堆叠其它集成电路晶片20。
如图5所示，本实施例的射频集成电路封装体100具有类似于图4a-4c所示实施例的结构。类似的，射频集成电路封装体100包括：封装基板10、集成电路晶片12、滤波器晶片14、绝缘壳体16及隔离保护结构18。射频集成电路封装体100进一步包括可通过传统的晶片结合工艺设置于该保护盖184上的另一集成电路晶片20，且该另一集成电路晶片20可通过打线接合工艺由引线连接至封装基板10的上表面102的若干焊垫104中的相应第三者104”'以实现两者间的电连接，其中打线接合使用的引线可以是金线或铜线。
本发明实施例提供的射频集成电路封装体100，通过滤波器晶片14上设置的金属结构148将滤波器晶片14固定至封装基板10上，从而在将滤波器晶片14顺利整合至系统级封装结构或射频前端模块的同时，为滤波器晶片14提供了IDT空腔。因此，本发明可无需采购昂贵的预先制作保护空腔的DSP封装级滤波器，而直接采用低价的普通的滤波器晶片14。此外，本发明实施例提供的射频集成电路封装体还具有隔离保护结构18，其不仅在后续注塑形成绝缘壳体16时保证IDT空腔的完整性，还具有成本低，防止晶片被污染的优点。另外，在本发明的一些实施例中，可在滤波器晶片14上进一步堆叠另一集成电路晶片20，可进一步提升产品整合密度，减小产品尺寸,且降低封装成本。
本发明的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求书所涵盖。
Claims (21)
1.一种射频集成电路封装体，其包括：
封装基板，所述封装基板的上表面设置有若干焊垫，所述封装基板的下表面设置有若干外部引脚；
集成电路晶片，其承载于所述封装基板上且经配置以与所述若干焊垫中的相应第一者电连接；
滤波器晶片，其包括：
第一表面，所述第一表面设置有叉指换能器；
第二表面，所述第二表面与所述第一表面相对；以及
金属结构，其设置于所述第一表面；所述金属结构与所述若干焊垫中的相应第二者连接，且与所述滤波器晶片的第一表面、所述封装基板的上表面共同形成容纳所述叉指换能器的第一空腔；
绝缘壳体，至少遮蔽所述封装基板的上表面、所述集成电路晶片及所述滤波器晶片；以及
隔离保护结构，其承载于所述封装基板的上表面以隔离所述绝缘壳体与所述第一空腔。
2.根据权利要求1所述的射频集成电路封装体，其中所述隔离保护结构进一步包括承载于所述封装基板的上表面的支撑部及设于所述支撑部顶部和所述滤波器晶片上方的保护盖；所述支撑部、所述保护盖与所述封装基板的上表面之间形成保护所述滤波器晶片的第二空腔。
3.根据权利要求2所述的射频集成电路封装体，其中所述保护盖的材料为玻璃、硅或其它具有硬度的半导体材料。
4.根据权利要求1所述的射频集成电路封装体，其中所述隔离保护结构为延伸于所述滤波器晶片的第一表面与所述封装基板的上表面之间的非导电膏柱。
5.根据权利要求2所述的射频集成电路封装体，其中所述封装基板进一步设有自所述封装基板的上表面凹陷的凹槽，其中与所述金属结构连接的所述若干焊垫中的相应第二者设置于所述凹槽中，所述支撑部的材料为延伸于所述保护盖的下表面与所述封装基板的上表面之间的非导电膏柱。
6.根据权利要求2所述的射频集成电路封装体，其中所述支撑部是由与所述封装基板相同的材料构成，且由粘合剂连接至所述封装基板的上表面。
7.根据权利要求6所述的射频集成电路封装体，其中所述封装基板进一步设有自所述封装基板的上表面凹陷的凹槽，其中与所述金属结构连接的所述若干焊垫中的相应第二者设置于所述凹槽中。
8.根据权利要求2所述的射频集成电路封装体，其进一步包括设置于所述保护盖上的另一集成电路晶片，且所述另一集成电路晶片经配置以与所述若干焊垫中的相应第三者电连接。
9.根据权利要求1所述的射频集成电路封装体，其中所述滤波器晶片是以倒装固晶的方式经由所述金属结构固定至所述封装基板的上表面的。
10.一种制造射频集成电路封装体的方法，其包括：
提供封装基板，所述封装基板包括：
上表面，所述上表面设置有若干焊垫；
下表面，所述下表面设置有若干外部引脚；
提供滤波器晶片，所述滤波器晶片包括：
第一表面，所述第一表面设置有叉指换能器；
第二表面，所述第二表面与所述第一表面相对；以及
金属结构，所述金属结构设置于所述第一表面；
将集成电路晶片与所述滤波器晶片设置于所述封装基板，其中所述集成电路晶片经配置以与所述若干焊垫的相应第一者电连接，所述金属结构经配置以连接至所述若干焊垫中的相应第二者且与所述滤波器晶片的第一表面、所述封装基板的上表面之间形成容纳所述叉指换能器的第一空腔；
于所述封装基板的上表面形成隔离保护结构以隔离保护所述第一空腔；
以及
注塑形成绝缘壳体，所述绝缘壳体至少遮蔽所述封装基板的上表面、所述集成电路晶片及所述滤波器晶片，其中在所述注塑过程中所述隔离保护结构将注塑材料隔离于所述第一空腔外。
11.根据权利要求10所述的方法，其中形成所述隔离保护结构进一步包含于所述封装基板的上表面设置支撑部，及于所述支撑部顶部和所述滤波器晶片上方设置保护盖，以便所述支撑部、所述保护盖与所述封装基板的上表面之间形成保护所述滤波器晶片的第二空腔。
12.根据权利要求11所述的方法，其中所述保护盖的材料为玻璃或硅或其它具有硬度的半导体材料。
13.根据权利要求10所述的方法，其中形成所述隔离保护结构进一步包括于所述滤波器晶片的第一表面与所述封装基板的上表面之间形成非导电膏柱。
14.根据权利要求11所述的方法，其中所述封装基板进一步设有自所述封装基板的上表面凹陷的凹槽，与所述金属结构连接的所述若干焊垫中的相应第二者设置于所述凹槽中，其中设置所述支撑部进一步包含于所述封装基板的上表面形成非导电膏柱。
15.根据权利要求11所述的方法，其中设置所述支撑部进一步包含使用粘合剂将具有与所述封装基板相同的材料的隔离保护结构连接至所述封装基板的上表面。
16.根据权利要求15所述的方法，其中所述封装基板进一步设有自所述封装基板的上表面凹陷的凹槽，其中与所述金属结构连接的所述若干焊垫中的相应第二者设置于所述凹槽中。
17.根据权利要求11所述的方法，其进一步包括将另一集成电路晶片设置于所述保护盖上，所述另一集成电路晶片经配置以与所述若干焊垫中的相应第三者电连接。
18.根据权利要求10所述的方法，其进一步包括将所述滤波器晶片以倒装固晶的方式经由所述金属结构固定至所述封装基板的上表面。
19.一种封装基板，其包括：
上表面，所述上表面设置有若干焊垫；
下表面，所述下表面设置有若干外部引脚；以及
隔离保护结构，其是由与所述封装基板相同的材料构成，且经由粘合剂连接至所述封装基板的上表面。
20.根据权利要求17所述的封装基板，其中所述封装基板进一步设有自所述封装基板的上表面凹陷的凹槽，且其中所述若干焊垫中的相应者设置于所述凹槽中。
21.一种封装基板，其包括：
上表面，所述上表面设置有若干焊垫；
下表面，所述下表面设置有若干外部引脚；以及
凹槽，所述凹槽自所述封装基板的上表面凹陷，且其中所述若干焊垫中的相应者设置于所述凹槽中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610653888.8A CN106067457B (zh) | 2016-08-11 | 2016-08-11 | 集成电路封装体及其制造方法与所使用的封装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610653888.8A CN106067457B (zh) | 2016-08-11 | 2016-08-11 | 集成电路封装体及其制造方法与所使用的封装基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106067457A true CN106067457A (zh) | 2016-11-02 |
| CN106067457B CN106067457B (zh) | 2020-08-21 |
Family
ID=57207685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610653888.8A Active CN106067457B (zh) | 2016-08-11 | 2016-08-11 | 集成电路封装体及其制造方法与所使用的封装基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106067457B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107819447A (zh) * | 2017-09-11 | 2018-03-20 | 上海亚明照明有限公司 | 集线式滤波器 |
| CN109037171A (zh) * | 2018-08-28 | 2018-12-18 | 苏州日月新半导体有限公司 | 集成电路封装体及其制造方法 |
| CN109103173A (zh) * | 2018-08-10 | 2018-12-28 | 付伟 | 滤波器芯片内嵌且引脚上置的封装结构及其制作方法 |
| CN110828407A (zh) * | 2019-11-19 | 2020-02-21 | 华进半导体封装先导技术研发中心有限公司 | 一种SiP封装结构及其制备方法 |
| CN113421876A (zh) * | 2021-06-21 | 2021-09-21 | 广东省科学院半导体研究所 | 滤波器射频模组封装结构及其制作方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1518213A (zh) * | 2003-01-28 | 2004-08-04 | 富士通媒体部品株式会社 | 表面声波器件及其制造方法 |
| CN2847533Y (zh) * | 2005-10-31 | 2006-12-13 | 胜开科技股份有限公司 | 具有连接器的影像传感器构造 |
| CN101656248A (zh) * | 2008-08-19 | 2010-02-24 | 南茂科技股份有限公司 | 具有凹槽的基板的芯片堆叠封装结构及其封装方法 |
| US20120032836A1 (en) * | 2010-08-09 | 2012-02-09 | King Abdullah University Of Science And Technology | Gain Enhanced LTCC System-on-Package for UMRR Applications |
| CN102786024A (zh) * | 2011-05-16 | 2012-11-21 | 矽品精密工业股份有限公司 | 具微机电元件的封装结构及其制法 |
| CN202633264U (zh) * | 2012-04-24 | 2012-12-26 | 苏州远创达科技有限公司 | 一种射频功放模块的功率器件无封装结构 |
| US20150208512A1 (en) * | 2014-01-20 | 2015-07-23 | Ngk Spark Plug Co., Ltd. | Manufacturing method of part-mounting package |
| CN105281706A (zh) * | 2015-11-06 | 2016-01-27 | 江苏长电科技股份有限公司 | 一种声表面波滤波器封装结构及制造方法 |
| CN206022356U (zh) * | 2016-08-11 | 2017-03-15 | 苏州日月新半导体有限公司 | 集成电路封装体与所使用的封装基板 |
-
2016
- 2016-08-11 CN CN201610653888.8A patent/CN106067457B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1518213A (zh) * | 2003-01-28 | 2004-08-04 | 富士通媒体部品株式会社 | 表面声波器件及其制造方法 |
| CN2847533Y (zh) * | 2005-10-31 | 2006-12-13 | 胜开科技股份有限公司 | 具有连接器的影像传感器构造 |
| CN101656248A (zh) * | 2008-08-19 | 2010-02-24 | 南茂科技股份有限公司 | 具有凹槽的基板的芯片堆叠封装结构及其封装方法 |
| US20120032836A1 (en) * | 2010-08-09 | 2012-02-09 | King Abdullah University Of Science And Technology | Gain Enhanced LTCC System-on-Package for UMRR Applications |
| CN102786024A (zh) * | 2011-05-16 | 2012-11-21 | 矽品精密工业股份有限公司 | 具微机电元件的封装结构及其制法 |
| CN202633264U (zh) * | 2012-04-24 | 2012-12-26 | 苏州远创达科技有限公司 | 一种射频功放模块的功率器件无封装结构 |
| US20150208512A1 (en) * | 2014-01-20 | 2015-07-23 | Ngk Spark Plug Co., Ltd. | Manufacturing method of part-mounting package |
| CN105281706A (zh) * | 2015-11-06 | 2016-01-27 | 江苏长电科技股份有限公司 | 一种声表面波滤波器封装结构及制造方法 |
| CN206022356U (zh) * | 2016-08-11 | 2017-03-15 | 苏州日月新半导体有限公司 | 集成电路封装体与所使用的封装基板 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107819447A (zh) * | 2017-09-11 | 2018-03-20 | 上海亚明照明有限公司 | 集线式滤波器 |
| CN109103173A (zh) * | 2018-08-10 | 2018-12-28 | 付伟 | 滤波器芯片内嵌且引脚上置的封装结构及其制作方法 |
| CN109103173B (zh) * | 2018-08-10 | 2024-04-16 | 浙江熔城半导体有限公司 | 滤波器芯片内嵌且引脚上置的封装结构及其制作方法 |
| CN109037171A (zh) * | 2018-08-28 | 2018-12-18 | 苏州日月新半导体有限公司 | 集成电路封装体及其制造方法 |
| CN110828407A (zh) * | 2019-11-19 | 2020-02-21 | 华进半导体封装先导技术研发中心有限公司 | 一种SiP封装结构及其制备方法 |
| CN110828407B (zh) * | 2019-11-19 | 2021-08-24 | 华进半导体封装先导技术研发中心有限公司 | 一种SiP封装结构及其制备方法 |
| CN113421876A (zh) * | 2021-06-21 | 2021-09-21 | 广东省科学院半导体研究所 | 滤波器射频模组封装结构及其制作方法 |
| CN113421876B (zh) * | 2021-06-21 | 2023-01-17 | 广东省科学院半导体研究所 | 滤波器射频模组封装结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106067457B (zh) | 2020-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106067457A (zh) | 集成电路封装体及其制造方法与所使用的封装基板 | |
| US7772685B2 (en) | Stacked semiconductor structure and fabrication method thereof | |
| US6876066B2 (en) | Packaged microelectronic devices and methods of forming same | |
| US6757181B1 (en) | Molded shield structures and method for their fabrication | |
| US8586412B1 (en) | Semiconductor device and method for manufacturing thereof | |
| US7829961B2 (en) | MEMS microphone package and method thereof | |
| US6476474B1 (en) | Dual-die package structure and method for fabricating the same | |
| CN206022356U (zh) | 集成电路封装体与所使用的封装基板 | |
| US20080083960A1 (en) | Package structure and packaging method of mems microphone | |
| CN102280433B (zh) | 晶圆级芯片尺寸封装结构及其封装方法 | |
| US20150001646A1 (en) | Pre-mold for a microphone assembly and method of producing the same | |
| CN105355641B (zh) | 高像素影像传感芯片的封装结构及封装方法 | |
| US20030110625A1 (en) | Method of manufacturing multi-chip stacking package | |
| CN108447841A (zh) | 电路组件及其制造方法 | |
| CN101471307A (zh) | 半导体封装体及其制造方法 | |
| CN108233890A (zh) | Fbar滤波器封装结构及封装方法 | |
| CN208433405U (zh) | 电路组件 | |
| CN204508799U (zh) | 表面传感芯片封装结构 | |
| CN104347612B (zh) | 集成的无源封装、半导体模块和制造方法 | |
| CN209497436U (zh) | 一种滤波器的堆叠式封装结构 | |
| CN208433406U (zh) | 封装芯片 | |
| CN102651323A (zh) | 半导体封装结构的制法 | |
| US20070164404A1 (en) | Semiconductor package | |
| CN101847588A (zh) | 半导体工艺 | |
| CN102126697B (zh) | 具有微机电元件的封装结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: No. 188, Suhong West Road, Suzhou Industrial Park, Suzhou, Jiangsu Province Patentee after: Riyuexin semiconductor (Suzhou) Co.,Ltd. Address before: 215026 No.188 Suhong West Road, Suzhou Industrial Park, Suzhou City, Jiangsu Province Patentee before: SUZHOU ASEN SEMICONDUCTORS Co.,Ltd. |