CN209497436U - 一种滤波器的堆叠式封装结构 - Google Patents
一种滤波器的堆叠式封装结构 Download PDFInfo
- Publication number
- CN209497436U CN209497436U CN201920200674.4U CN201920200674U CN209497436U CN 209497436 U CN209497436 U CN 209497436U CN 201920200674 U CN201920200674 U CN 201920200674U CN 209497436 U CN209497436 U CN 209497436U
- Authority
- CN
- China
- Prior art keywords
- filter
- layer
- pad
- encapsulation structure
- connecting piece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
本实用新型提供了一种滤波器的堆叠式封装结构，包括：上层滤波器和下层滤波器；所述下层滤波器的上表面具有IDT区域和第一焊盘；所述上层滤波器的下表面通过粘结层与下层滤波器的上表面连接，并且将第一焊盘的一部分暴露在上层滤波器外；上层滤波器的第二焊盘通过金属连接件与暴露在上层滤波器外的第一焊盘电连接。本实用新型还提供了上述滤波器的堆叠式封装结构的封装方法。
Description
技术领域
本实用新型涉及半导体领域，尤其涉及一种滤波器的封装。
背景技术
随着技术的快速发展，电子设备的射频部分的封装尺寸要求逐渐减小，而且先进的无线通信系统的多模式、多频带的发展趋势强烈要求发展需要更小的元器件，以进一步减少射频部件的尺寸。声表面波滤波器是电子设备中至关重要的元器件，其具有优越的滤波功能，声表面波滤波器的大小和高度主要由封装结构决定。
目前的标准封装技术是CSP(Chip Scale Package芯片式)封装技术，与以往的SMD封装技术相比，其体积小型化约为60％。声表面波滤波器的封装技术为CSP(Chip ScalePackage芯片式)封装技术为在陶瓷基板上制作器件，并与芯片键合而得到。现有的这类滤波器封装结构存在以下缺点：
1、表面密封盖成本较高；
2、产品的可靠性对基板及密封盖平整度要求严苛，容易引起失效。
3、器件安装的准确性、信号导线的影响、焊接的角度等这一系列的不确定性便造成了器件性能的不一致性，甚至对滤波器造成破坏。
实用新型内容
本实用新型所要解决的主要技术问题是提供一种滤波器的堆叠式封装结构，能够降低成本并且有效保护滤波器表面。
为了解决上述的技术问题，本实用新型提供了一种滤波器的堆叠式封装结构，包括：上层滤波器、下层滤波器和填充层；所述下层滤波器的上表面具有 IDT区域和第一焊盘；
所述上层滤波器的下表面通过粘结层与下层滤波器的上表面连结，上层滤波器与下层滤波器之间在IDT区域形成空腔，并且将第一焊盘的全部或一部分暴露在上层滤波器外；上层滤波器的第二焊盘通过金属连接件与暴露在上层滤波器外的第一焊盘电连接；
所述填充层包裹上层滤波器和金属连接件，并且所述填充层上设有让开孔以暴露部分金属连接件，所述开孔内设置有第三焊盘。
在一较佳实施例中：所述金属连接件完整覆盖第一焊盘暴露在上层滤波器外的区域的上表面；所述上层滤波器、金属连接件被填充层包覆，并且第二焊盘的上表面部分暴露在填充层外。
在一较佳实施例中：所述第二焊盘被金属连接件部分或全部覆盖，使得第二焊盘与所述金属连接件连接。
在一较佳实施例中：所述第三焊盘与镍钯金、镍金、钛铜焊盘或者BGA焊球连接。
在一较佳实施例中：所述粘结层的厚度大于等于1微米。
在一较佳实施例中：所述粘结层与下层滤波器的上表面之间还设有助黏剂。
在一较佳实施例中：所述粘结层的厚度大于等于第一焊盘的厚度。
在一较佳实施例中：所述金属连接件为空心或实心结构。
在一较佳实施例中：当所述金属连接件为空心结构时，所述填充层填满空心结构中的空隙。
相较于现有技术，本实用新型的技术方案具备以下有益效果：
1.堆叠封装实现两层芯片的封装，使滤波器封装产品结构紧致，减少了封装面积。
2.采用晶圆级封装，上层滤波器代替盖板，降低了成本。
附图说明
图1为本实用新型优选实施例中滤波器的堆叠式封装结构图。
具体实施方式
下文通过附图和具体实施例对本实用新型做进一步说明。
参考图1，一种滤波器的堆叠式封装结构，包括：上层滤波器1和下层滤波器2；所述下层滤波器2的上表面具有IDT区域21和第一焊盘22，并且第一焊盘22位于IDT区域21的两侧；
所述上层滤波器1的下表面通过粘结层3与下层滤波器2的上表面连结，上层滤波器1与下层滤波器2之间在IDT区域21形成空腔，并且将第一焊盘 22的一部分暴露在上层滤波器1外；上层滤波器1的第二焊盘11通过金属连接件4与暴露在上层滤波器1外的第一焊盘22电连接。金属连接件4可以将第二焊盘11完整覆盖或者部分覆盖，以实现二者的连接。
所述金属连接件4完整覆盖第一焊盘22暴露在上层滤波器1外的区域的上表面；所述上层滤波器1、金属连接件4被填充层5包覆，并且填充层5上设有开孔以暴露部分金属连接件4，开孔中设置有第三焊盘12，并且第三焊盘 12的上表面暴露在填充层5外。这样整个封装结构中，只有第三焊盘12的上表面暴露在填充层5外，其余部分都被封装在填充层5内了，并且实现了同时封装两层滤波器的目的，使滤波器封装产品结构紧致，减少了封装面积。
本实施例中，所述第三焊盘12的底面与所述金属连接件4连接。
此外，本实施例中还有以下优选设置：
所述粘结层3的厚度大于等于1微米。所述粘结层3与下层滤波器2的上表面之间还设有助黏剂。所述粘结层3的厚度大于等于第一焊盘22的厚度。
本实施例还提供了一种滤波器的堆叠式封装方法，包括如下步骤：
1)以一个下层滤波器作为基体，该滤波器的上表面具有IDT区域21和第一焊盘22，并且第一焊盘22位于IDT区域的两侧；
2)上层滤波器1的下表面通过粘结层3与下层滤波器2的上表面连结，上层滤波器1与下层滤波器2之间在IDT区域21形成空腔，上层滤波器1通过开孔13将下层滤波器2的第一焊盘22部分暴露出来；
3)使用金属连接件4将上层滤波器1的第二焊盘11与暴露在开孔13中的第一焊盘22电连接；
4)使用填充材料5包覆上层滤波器1和金属连接件4；
5)对填充材料5开孔暴露出部分金属连接件4；
6)再所述开孔中制作第三焊盘12。
主要指出的是，图1上只显示出了晶圆上的一个滤波器，在实际封装过程中，一个晶圆上有多个滤波器，其为图1的简单重复，因此不再另作说明。本实用新型可以实现晶圆级封装，利用本实用新型的技术方案可以同时实现一个晶圆上的所有滤波器同时封装。
本实施例中，所述金属连接件4为实心结构，作为简单替换，金属连接件 4还可以为空心结构，并且所述填充材料5填满空心结构中的空隙。
以上仅为本实用新型的优选实施例，但本实用新型的范围不限于此，本领域的技术人员可以容易地想到本实用新型所公开的变化或技术范围。替代方案旨在涵盖在本实用新型的范围内。因此，本实用新型的保护范围应由权利要求的范围确定。
Claims (9)
1.一种滤波器的堆叠式封装结构，其特征在于包括：上层滤波器、下层滤波器和填充层；所述下层滤波器的上表面具有IDT区域和第一焊盘；
所述上层滤波器的下表面通过粘结层与下层滤波器的上表面连结，上层滤波器与下层滤波器之间在IDT区域形成空腔，并且将第一焊盘的全部或一部分暴露在上层滤波器外；上层滤波器的第二焊盘通过金属连接件与暴露在上层滤波器外的第一焊盘电连接；
所述填充层包裹上层滤波器和金属连接件，并且所述填充层上设有开孔以暴露部分金属连接件，所述开孔内设置有第三焊盘。
2.根据权利要求1所述的一种滤波器的堆叠式封装结构，其特征在于：所述金属连接件完整覆盖第一焊盘暴露在上层滤波器外的区域的上表面；所述上层滤波器、金属连接件被填充层包覆。
3.根据权利要求2所述的一种滤波器的堆叠式封装结构，其特征在于：所述第二焊盘被金属连接件部分或全部覆盖，使得第二焊盘与所述金属连接件连接。
4.根据权利要求1所述的一种滤波器的堆叠式封装结构，其特征在于：所述第三焊盘与镍钯金、镍金、钛铜焊盘或者BGA焊球连接。
5.根据权利要求1所述的一种滤波器的堆叠式封装结构，其特征在于：所述粘结层的厚度大于等于1微米。
6.根据权利要求1所述的一种滤波器的堆叠式封装结构，其特征在于：所述粘结层与下层滤波器的上表面之间还设有助黏剂。
7.根据权利要求1所述的一种滤波器的堆叠式封装结构，其特征在于：所述粘结层的厚度大于等于第一焊盘的厚度。
8.根据权利要求1所述的一种滤波器的堆叠式封装结构，其特征在于：所述金属连接件为空心或实心结构。
9.根据权利要求8所述的一种滤波器的堆叠式封装结构，其特征在于：当所述金属连接件为空心结构时，所述填充层填满空心结构中的空隙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920200674.4U CN209497436U (zh) | 2019-02-13 | 2019-02-13 | 一种滤波器的堆叠式封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920200674.4U CN209497436U (zh) | 2019-02-13 | 2019-02-13 | 一种滤波器的堆叠式封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209497436U true CN209497436U (zh) | 2019-10-15 |
Family
ID=68156553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920200674.4U Active CN209497436U (zh) | 2019-02-13 | 2019-02-13 | 一种滤波器的堆叠式封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209497436U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111130481A (zh) * | 2019-12-31 | 2020-05-08 | 诺思(天津)微系统有限责任公司 | 具有叠置单元的半导体结构及制造方法、电子设备 |
-
2019
- 2019-02-13 CN CN201920200674.4U patent/CN209497436U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111130481A (zh) * | 2019-12-31 | 2020-05-08 | 诺思(天津)微系统有限责任公司 | 具有叠置单元的半导体结构及制造方法、电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100744151B1 (ko) | 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지 | |
| US7336017B2 (en) | Stack type surface acoustic wave package, and method for manufacturing the same | |
| US8492890B2 (en) | Semiconductor device and method for manufacturing thereof | |
| CN216120295U (zh) | 一种声表滤波器射频模组封装结构及电子设备 | |
| CN103972256B (zh) | 封装方法以及封装结构 | |
| WO2002032001A1 (fr) | Module de commutation composite haute frequence | |
| JP2008028842A (ja) | 弾性波デバイス及びその製造方法 | |
| WO2003038861A3 (en) | A method of stacking layers containing encapsulated integrated circuit chips with one or more overlying interconnect layers | |
| WO2018224051A1 (zh) | 一种防电磁干扰的射频模块及其实现方法 | |
| EP1317000A2 (en) | Semiconductor device having leadless package structure | |
| TW200531188A (en) | Land grid array packaged device and method of forming same | |
| US20060134833A1 (en) | Packaged semiconductor die and manufacturing method thereof | |
| US20210082876A1 (en) | Electric device with two or more chip components | |
| EP3769336A1 (en) | Semiconductor packages | |
| CN206022356U (zh) | 集成电路封装体与所使用的封装基板 | |
| KR101653563B1 (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
| CN104241233A (zh) | 晶圆级半导体封装及其制造方法 | |
| CN106067457A (zh) | 集成电路封装体及其制造方法与所使用的封装基板 | |
| CN209497436U (zh) | 一种滤波器的堆叠式封装结构 | |
| CN113809049A (zh) | 一种高屏蔽性和隔离度的射频芯片封装结构及封装方法 | |
| CN103531549A (zh) | 半导体芯片封装结构和封装方法 | |
| CN203895460U (zh) | 一种封装结构 | |
| JP2007504761A (ja) | 熱導出が改善された送信モジュール | |
| CN105810597B (zh) | 金属圆片级埋孔型表面声滤波芯片封装结构的制造方法 | |
| CN112017974B (zh) | 一种芯片封装结构及封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |