JP2016025294A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2016025294A
JP2016025294A JP2014150374A JP2014150374A JP2016025294A JP 2016025294 A JP2016025294 A JP 2016025294A JP 2014150374 A JP2014150374 A JP 2014150374A JP 2014150374 A JP2014150374 A JP 2014150374A JP 2016025294 A JP2016025294 A JP 2016025294A
Authority
JP
Japan
Prior art keywords
semiconductor package
circuit board
conductive material
semiconductor element
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014150374A
Other languages
English (en)
Other versions
JP6438225B2 (ja
Inventor
真司 渡邉
Shinji Watanabe
真司 渡邉
澄和 細山田
Sumikazu Hosoyamada
澄和 細山田
慎吾 中村
Shingo Nakamura
慎吾 中村
浩 出町
Hiroshi Demachi
浩 出町
武 宮腰
Takeshi Miyakoshi
武 宮腰
智哉 近井
Tomoya Chikai
智哉 近井
仁則 石堂
Kiminori Ishido
仁則 石堂
寛明 松原
Hiroaki Matsubara
寛明 松原
卓 中村
Taku Nakamura
卓 中村
本多　広一
Hirokazu Honda
広一 本多
熊谷　欣一
Kinichi Kumagai
欣一 熊谷
祥太朗 作元
Shotaro Sakumoto
祥太朗 作元
俊寛 岩崎
Toshihiro Iwasaki
俊寛 岩崎
道昭 玉川
Michiaki Tamagawa
道昭 玉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amkor Technology Japan Inc
Original Assignee
J Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J Devices Corp filed Critical J Devices Corp
Priority to JP2014150374A priority Critical patent/JP6438225B2/ja
Priority to KR1020150099569A priority patent/KR102098978B1/ko
Priority to CN201510412404.6A priority patent/CN105304592B/zh
Priority to TW104122944A priority patent/TWI681514B/zh
Priority to US14/803,889 priority patent/US9635762B2/en
Publication of JP2016025294A publication Critical patent/JP2016025294A/ja
Application granted granted Critical
Publication of JP6438225B2 publication Critical patent/JP6438225B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1311—Foil encapsulation, e.g. of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1322—Encapsulation comprising more than one layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】積層型半導体パッケージにおいて、下側のチップから上側のチップへの伝熱を軽減する半導体パッケージを提供することを目的とする。
【解決手段】本発明の一実施形態に係る積層型半導体パッケージは、第１の回路基板と第１の回路基板に実装された第１の半導体素子を含む第１の半導体パッケージと、第２の回路基板と第２の回路基板に実装された第２の半導体素子を含み第１の半導体パッケージに積層された第２の半導体パッケージと、第１の半導体素子上及び第１の半導体素子の周辺の第１の回路基板上に配置される熱伝導材料と、を有する。
【選択図】図１

Description

本発明は、半導体パッケージの実装技術に関する。特に、積層型半導体パッケージにおける、下側のパッケージから上側のパッケージへの伝熱を軽減するための構成に関する。
近年、電子機器の小型化・高密度化や、半導体素子へのアクセススピードの向上等の要請に伴い、複数の半導体パッケージを積層するパッケージオンパッケージ（Ｐｏｐ：Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）が用いられている。例えば、携帯電話やスマートホン等の携帯型端末では、画像処理を行うロジックチップを含むパッケージを下側に、メモリチップを含むパッケージを上側にした、半導体パッケージが用いられている。
このような積層型半導体パッケージでは、チップ間の距離が１ｍｍ以下程度まで接近することがあり、下側のロジックチップからの発熱が上側のメモリチップに伝わり、上側のメモリチップが動作不良を起こす場合がある。したがって、下側のパッケージから上側のパッケージへの伝熱を軽減することが求められている。
一方、配線基板に実装された半導体素子上に放熱部材を取着した半導体装置が提案されている。
特開平１０−１２７８０号公報
本発明は、積層型半導体パッケージにおいて、下側のチップから上側のチップへの伝熱を軽減する半導体パッケージを提供することを目的とする。
本発明の一実施形態に係る積層型半導体パッケージは、第１の回路基板と第１の回路基板に実装された第１の半導体素子を含む第１の半導体パッケージと、第２の回路基板と第２の回路基板に実装された第２の半導体素子を含み第１の半導体パッケージに積層された第２の半導体パッケージと、第１の半導体素子上及び第１の半導体素子の周辺の第１の回路基板上に配置される熱伝導材料と、を有する。
また、第１の半導体パッケージは、第２の半導体パッケージと接合し第１の半導体の周辺に配置される複数の接合用電極端子を有し、熱伝導材料は、複数の接合用電極端子の内側に配置されてもよい。
また、第１の回路基板はサーマルビアを有し、熱伝導材料はサーマルビアと接してもよい。
また、サーマルビアは、第１の回路基板の電源プレーン又はグランドプレーンと接してもよい。
また、熱伝導材料は、面方向の熱伝導率が厚さ方向の熱伝導率よりも大きくてもよい。
また、熱伝導材料は、炭素繊維プリプレグ、炭素繊維シート及びカーボングラファイトシートのうちの何れか一つであってもよい。
また、熱伝導材料上に、熱伝導率の低い層を配置してもよい。
また、本発明の一実施形態に係る他の積層型半導体パッケージは、第１の回路基板と第１の回路基板に実装された第１の半導体素子を含む第１の半導体パッケージと、第２の回路基板と第２の回路基板に実装された第２の半導体素子を含み第１の半導体パッケージに積層された第２の半導体パッケージと、第２の半導体パッケージの第１の半導体パッケージと対向する面に配置される熱伝導材料と、を有する。
本発明の実施形態１に係る積層型半導体パッケージの断面図である。 本発明の実施形態１に係る積層型半導体パッケージの概略平面図である。 本発明の実施形態１の変形例に係る積層型半導体パッケージの概略平面図である。 本発明の実施形態１の他の変形例に係る積層型半導体パッケージの概略平面図である。 本発明の実施形態１のさらに他の変形例に係る積層型半導体パッケージの概略平面図である。 本発明の実施形態２に係る積層型半導体パッケージの断面図である。 本発明の実施形態２に係る積層型半導体パッケージの概略平面図である。 本発明の実施形態３に係る積層型半導体パッケージの断面図である。 本発明の実施形態４に係る積層型半導体パッケージの断面図である。 本発明の実施形態５に係る積層型半導体パッケージの断面図である。 本発明の実施形態５に係る積層型半導体パッケージの概略平面図である。 本発明の実施形態５の変形例に係る積層型半導体パッケージの断面図である。 本発明の実施形態６に係る積層型半導体パッケージの断面図である。 本発明の実施形態６の変形例に係る積層型半導体パッケージの断面図である。 本発明の実施形態７に係る積層型半導体パッケージの断面図である。 本発明の実施形態７の変形例に係る積層型半導体パッケージの断面図である。
以下、図面を参照して本発明に係る積層型半導体パッケージについて説明する。ただし、本発明の積層型半導体パッケージは多くの異なる態様で実施することが可能であり、以下に示す実施形態の記載内容に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
＜実施形態１＞
本発明の実施形態１に係る積層型半導体パッケージ１００の概要について、図１乃至図３を参照しながら、詳細に説明する。
（積層型半導体パッケージの基本構成）
図１は、本発明の実施形態１に係る積層型半導体パッケージ１００のＡ−Ａ’（図２参照）断面図を示したものである。図１を参照すると、第１の半導体パッケージ１０と第２の半導体パッケージ２０が半田ボール３１を介して接合され、第１の半導体パッケージ１０の上に第２の半導体パッケージ２０が積層されていることがわかる。
第１の半導体パッケージ１０は、第１の回路基板１１を有し、第１の回路基板１１上に第１の半導体素子１２が配置されている。第１の回路基板１１は１つ又は複数の配線基板によって構成される。図１では、第１の回路基板１１が４層で構成されていることを示しているが、これに限られない。第１の半導体素子１２は、例えばアプリケーションプロセッサなどが配置されるが、これに限られない。また、図１では、第１の半導体素子１２を１つの半導体として示したが、複数の半導体素子が第１の半導体素子１２として第１の回路基板１１上に配置されても良い。
第１の回路基板１１を構成する配線基板には配線１８が配置されており、第２の半導体パッケージ２０側の面に露出した配線１８の一部は接合用電極端子１７となる。接合用電極端子１７上には半田ボール３１が配置され、第２の半導体パッケージ２０の第２の回路基板２１の下側に配置された電極と接続される。半田ボール３１を介して、第１の半導体パッケージ１０の第１の回路基板１１の配線１８と、第２の半導体パッケージ２０の第２の回路基板２１の配線が、電気的に接続される。また、半田ボール３１によって、第１の半導体パッケージ１０と第２の半導体パッケージ２０との間隔が一定の長さに保たれる。
第２の半導体パッケージ２０は、１つ又は複数の配線基板からなる第２の回路基板２１を有し、第２の回路基板２１上に第２の半導体素子２２が配置される。第２の半導体素子２２は、第２の回路基板２１の配線と、Ａｕ又はＣｕ等を材料とするボンディングワイヤ３４で電気的に接続される。第２の半導体素子２２は、例えばＦＬＡＳＨ、ＳＤＲＡＭ等のメモリが配置される。複数の同種又は異種のメモリを第２の回路基板２１上に並べて配置して、第２の半導体素子２２としてもよい。また、複数のメモリを積層して配置し、第２の半導体素子２２としてもよい。
第２の回路基板２１及び第２の半導体素子２２を覆うように、封止樹脂２３が配置される。封止樹脂２３は、外部からの水分や不純物の混入から第２の半導体素子２２と第２の回路基板２１の上部を保護し、第２の回路基板２１の反りを防止する。封止樹脂２３としては、エポキシ樹脂、シネートエステル樹脂、アクリル樹脂、ポリイミド樹脂、シリコン樹脂などを使用することができる。
第１の回路基板１１の下側には電極が配置されており、積層型半導体パッケージ１００を実装する外部の実装基板とは、該電極に配置される半田ボール３５を介して接続される。
（下側の半導体素子から上側の半導体素子への伝熱を軽減するための構成）
本発明の実施形態１に係る積層型半導体パッケージ１００では、第１の半導体素子１２上及び第１の半導体素子１２の周辺の第１の回路基板１１の一部に、熱伝導材料１４が配置される。また、第１の回路基板１１にはサーマルビア１５が配置され、熱伝導材料１４はサーマルビア１５と直接又は電極を介して接続される。
図２は、本発明の実施形態１に係る積層型半導体パッケージ１００の、第１の半導体パッケージ１０を上側から見た平面図を示したものである。矩形状の第１の半導体パッケージ１０の外周周辺に、上下左右各２列ずつ複数の接合用電極端子１７が配置される。また、熱伝導材料１４は、第１の半導体パッケージ１０の外周付近に配置された複数の接合用電極端子１７に囲まれるように、それらの内側の領域に配置されていることがわかる。
ここで、破線１２ａで囲まれた部分は、第１の半導体素子１２が配置される位置を示しており、矩形状の第１の半導体素子１２が第１の半導体パッケージ１０の中央に配置されている。したがって、熱伝導材料１４は、第１の半導体素子１２が配置される部分を全て覆うように、第１の半導体素子１２が配置される部分よりも広く配置されていることがわかる。第１の半導体素子１２は矩形状を有し、これを取り囲むように矩形状の熱伝導材料１４が配置されているので、熱伝導材料１４が配置され第１の半導体素子１２が配置されない領域５０が、中空の矩形状に形成される。
破線１５ａで示された円は、サーマルビア１５が配置される場所を示している。サーマルビア１５は、領域５０の各頂点付近と各辺の中央付近に合計８箇所配置されているが、サーマルビア１５の配置される個数や領域５０内での位置は、これに限られない。
次に、熱伝導材料１４の材料及び形成方法について、詳細に説明する。
熱伝導材料１４には、炭素繊維プリプレグ、炭素繊維シート、カーボングラファイト等が好適に使用される。ここでは、熱伝導材料１４は熱伝導方向に異方性を有しており、熱伝導材料１４が第１の半導体素子１２及びその周辺の第１の回路基板１１上に形成されたときに、厚さ方向（図１における縦方向）の熱伝導性よりも面方向（図１における横方向）の熱伝導性が高いことが望ましい。
熱伝導材料１４に炭素繊維プリプレグを用いる場合、炭素繊維プリプレグを第１の半導体素子１２及びその周辺の第１の回路基板１１上に載置し、加圧プレスして所定の厚さに成形した後に、加熱処理を行う。プレスの際には、ボイドを排除するために、真空プレス又は真空ラミネートすることが望ましい。プレス後に加熱処理を行うと、炭素繊維プリプレグは、第１の半導体素子１２と第１の回路基板１１の段差や、サーマルビア１５が配置された部分に形成された第１の回路基板１１上の凹部等に沿って変形し、接着する（図１参照）。
熱伝導材料１４に炭素繊維シート又は炭素繊維プリプレグを用いる場合は、まず、接着フィルム等からなる接着層（図示せず）を第１の半導体素子１２及びその周辺の第１の回路基板１１上に形成する。次に、硬化状態で供給される炭素繊維シート又は炭素繊維プリプレグを、接着層が形成された第１の半導体素子１２及びその周辺の第１の回路基板１１上に載置し、接着させる。第１の半導体素子１２と第１の回路基板１１で形成される段差によって、炭素繊維シート又は炭素繊維プリプレグの繊維が折れることを防止するために、繊維は織布よりも不織布であるほうが望ましい。
次に、サーマルビア１５の形成方法について説明する。
まず、第１の回路基板１１を構成する各配線基板の所定の位置にエッチング等でビアを形成する。次に、ビアに金属メッキ又はエッチング等によって形成された金属材料を埋め込む。各配線基板の所定の位置に形成された金属材料が積層されて、サーマルビア１５が形成される。
図１を参照すると、サーマルビア１５の上側に配線１８が形成され、下側には導電部材１９が形成される。配線１８及び導電部材１９には、金属の材料が用いられる。この場合、熱伝導材料１４とサーマルビア１５は配線１８を介して接続されていることになる。サーマルビア１５の上側に配線１８を形成しないで、熱伝導材料１４とサーマルビア１５を直接接続させてもよい。いずれにおいても、熱伝導材料１４に炭素繊維シート又は炭素繊維プリプレグを用いる場合には接着層が必要となるので、熱伝導材料１４とサーマルビア１５はさらに接着層を介して接続されることになる。
なお、第１の回路基板１１を構成する各配線基板に電源プレーン又はグランドプレーンを配置し、サーマルビア１５を電源プレーン又はグランドプレーンに接続するように配置してもよい。電源プレーンとグランドプレーンがサーマルビア１５及び熱伝導材料１４によって短絡されなければ、いくつかのサーマルビア１５を電源プレーンに接続させ、他のいくつかのサーマルビア１５をグランドプレーンに接続させてもよい。
（効果の説明）
本発明の実施形態１に係る積層型半導体パッケージ１００では、第１の半導体素子１２上及びその周辺の前記第１の回路基板１１上に熱伝導材料１４が配置されることによって、第１の半導体素子１２の上面の発熱を、第１の回路基板１１に積極的に伝熱することができる。これによって、第１の半導体素子１２から、第１の半導体パッケージ１０の上側に配置される第２の半導体パッケージ２０の第２の半導体素子２２への伝熱を低減することができ、第２の半導体素子２２の動作不良を抑制することが可能となる。
また、熱伝導材料１４に厚さ方向の熱伝導性が高い材料を用いた場合には、第１の半導体素子１２の上面の発熱をより積極的に面方向に伝熱させることができるので、第２の半導体素子２２への伝熱をより低減することが可能となる。
また、第１の回路基板１１にサーマルビア１５を配置し、熱伝導材料１４とサーマルビア１５を接続させることによって、第１の半導体素子１２の上面の発熱を、熱伝導材料１４とサーマルビア１５を介して、第１の回路基板１１に伝熱することが可能となる。特に、サーマルビア１５の下側に導電部材１９及び半田ボール３５を配置した構成によると、積層型半導体パッケージ１００を載置した別の支持基板に伝熱することが可能となる。このような構成をとることによって、より熱伝導材料１４を第１の回路基板１１又は積層型半導体パッケージ１００の外部に逃がすことができるので、第１の半導体素子１２から第２の半導体素子２２への伝熱をさらに低減することが可能となる。
また、第１の回路基板１１にサーマルビア１５を配置し、第１の回路基板１１を構成する配線基板に電源プレーン又はグランドプレーンを配置し、サーマルビア１５と電源プレーン又はグランドプレーンと接続する構成をとった場合には、電源プレーン又はグランドプレーンによって第１の回路基板１１の全体に第１の半導体素子１２の熱を拡散することができる。このような構成をとることによっても、第１の半導体素子１２から第２の半導体素子２２への伝熱をより低減することが可能となる。
（実施形態１の変形例１）
本発明の実施形態１に係る積層型半導体パッケージ１００の変形例１を、図３を参照しながら詳細に説明する。
熱伝導材料１４に用いられる素材によっては、第１の半導体素子１２の厚さ等のために、熱伝導材料１４にシワが発生したり、熱伝導材料１４と第１の半導体素子１２あるいは第１の回路基板１１との接着状態が不良となったりすることがありうる。そこで、図３で示すように、矩形状の熱伝導材料１４の各頂点から、第１の半導体素子１２の頂点にかけて、切れ込み１４ｓを形成してもよい。切れ込み１４ｓが段差等に伴う熱伝導材料１４のたるみ等を吸収することによって、熱伝導材料１４のシワの発生や、第１の半導体素子１２あるいは第１の回路基板１１との接着不良を防ぐことが可能となる。
なお、切れ込み１４ｓの幅や本数、形成する場所等は、上記に限られない。例えば、放射状に複数の切れ込み１４ｓを形成しても良い。また、切れ込み１４ｓを形成した部分から第１の回路基板１１又は第１の半導体素子１２が露出してもよいし、あるいは切れ込み１４ｓが形成された部分で熱伝導材料１４が部分的に折り重ねられてもよい。また、切れ込み１４ｓの形成位置に対応して、サーマルビア１５の配置位置を適宜調整してもよい。逆に、サーマルビア１５が配置可能な場所を考慮して、切れ込み５１の形成位置を適宜調整してもよい。
（実施形態１の変形例２）
本発明の実施形態１に係る積層型半導体パッケージ１００の変形例２を、図４を参照しながら詳細に説明する。
変形例２は、上述の変形例１で説明した第１の半導体素子１２の厚さ等を原因とするシワの発生や接続不良を防ぐための、より簡易的な方法である。図４を参照すると、熱伝導材料１４は第１の半導体素子１２の一辺よりやや狭い幅で十字状に形成されており、第１の半導体素子１２の各頂点は熱伝導材料１４に覆われていない。別の言い方をすれば、変形例２における熱伝導材料１４は、矩形状の熱伝導材料１４の各頂点から、第１の半導体素子１２の頂点が位置する点よりも中心寄りの点にかけて、矩形状にそれぞれ切り取ることによって形成される。
図４を参照すると、例えば熱伝導材料１４の中心から第１の半導体素子１２の上部に伸びる部分は、第１の半導体素子１２と第１の回路基板１１との段差と垂直に交わるだけなので、熱伝導材料１４が段差を吸収しやすく、シワ等が発生しにくくなる。また、変形例２では、矩形状の熱伝導材料１４の各頂点を矩形状に切り取り、第１の半導体素子１２及び第１の回路基板１１上に載置するだけでよいので、形成方法が比較的容易にできるという利点もある。
図４では、第１の半導体素子１２の上下左右に位置する、回路基板１１上の熱伝導材料１４はそれぞれ形状が矩形となっているが、変形例２はこれに限られない。例えば、熱伝導材料１４の形状を、第１の半導体パッケージ１０の外周に近づくにつれて広がるような台形にしてもよい。また、図４ではサーマルビア１５を第１の半導体素子１２の上下左右に各１個配置しているが、熱伝導材料１４の形状等に対応して適宜配置してもよい。
（実施形態１の変形例３）
本発明の実施形態１に係る積層型半導体パッケージ１００の変形例３を、図５を参照しながら詳細に説明する。
上述した実施形態１の説明において、領域５０の形状は中空の矩形状と説明したが、領域５０の形状はこれに限られない。図２では、接合用電極端子１７を第１の回路基板１１の周辺部分に、内側と外側の２列に配置した状態が示されている。これに対し、図５を参照すると、図２における内側の接合用電極端子１７の一部を、サーマルビア１５に置き換えた構成を取っている。図５では、領域５０の外側の形状は凸凹状となっているが、波線状としてもよい。
上記の構成を有することによって、熱伝導材料１４をより広く形成することが可能となり、第１の半導体素子１２の発熱を、面方向に伝熱する効果が高くなる。また、第１の半導体素子１２を配置するスペースをより広く確保することができる。
また、上記の構成を有することによって、第１の半導体素子１２とサーマルビア１５との距離を短くすることができる場合もある。この場合、第１の半導体素子１２の発熱をより効果的に熱伝導材料１４及びサーマルビア１５を介して、第１の半導体パッケージ１０の下側に伝熱することができる。
＜実施形態２＞
本発明の実施形態２に係る積層型半導体パッケージ１００の概要について、図６及び図７を参照しながら詳細に説明する。
図６は、本発明の実施形態２に係る積層型半導体パッケージ１００の、断面図を示したものである。図６は図１と類似しているが、熱伝導材料１４上に、熱伝導材料１４の厚さ方向の熱伝導率よりも熱伝導率が低い低熱伝導層１６が配置される点において、図１と相違する。
低熱伝導層１６には、シリカフィラーなどの熱伝導率の高いものをなるべく混入しないことが望ましく、例えばエポキシ系のプリプレグ材等が適用できる。より好ましくは空気が一様に混入されている材料、例えば発泡ウレタン等の断熱材料も好適に適用できる。
熱伝導材料１４と低熱伝導層１６は、先に第１の半導体素子１２及び第１の回路基板１１上に熱伝導材料１４を形成した後に、熱伝導材料１４上に低熱伝導層１６を形成しても良い。あるいは、先に熱伝導材料１４と低熱伝導層１６を貼り合わせ、貼り合された熱伝導材料１４と低熱伝導層１６を第１の半導体素子１２及び第１の回路基板１１上に配置してもよい。
図７は、本発明の実施形態２に係る積層型半導体パッケージ１００の、第１の半導体パッケージ１０を上側から見た平面図を示したものである。
図７を参照すると、低熱伝導層１６は矩形状を有し、熱伝導材料１４が配置された領域のやや内側に配置されていることがわかる。図７では、低熱伝導層１６は熱伝導材料１４の配置される領域の内側に配置されているが、低熱伝導層１６が熱伝導材料１４の配置される領域を覆うように配置してもよい。
熱伝導材料１４上に低熱伝導層１６を配置することによって、第１の半導体素子１２の発熱の面方向への伝熱を積極的に促し、第１の半導体素子１２の発熱の厚さ方向への伝熱を抑制することができる。その結果、第１の半導体素子１２から第２の半導体素子２２への伝熱をより低減することが可能となる。
また、熱伝導材料１４上に低熱伝導層１６を配置することによって、熱伝導材料１４が第２の半導体パッケージ２０の下側と直接接触することを回避できるので、第１の半導体パッケージ１０と第２の半導体パッケージ２０との間隔に関し、設計マージンを広げることができるという効果もある。
なお、低熱伝導層１６の配置される領域は、熱伝導材料１４の配置される領域とほぼ同じ面積を有しているが、必ずしもこれに限られず、低熱伝導層１６の配置される領域をより狭くすることもできる。ただし、第１の半導体素子１２の発熱の面方向への伝熱をより積極的に促すという観点からは、低熱伝導層１６の配置される領域はより広い方が望ましい。
＜実施形態３＞
本発明の実施形態３に係る積層型半導体パッケージ１００の概要について、図８を参照しながら詳細に説明する。
図８は、本発明の実施形態３に係る積層型半導体パッケージ１００の、断面図を示したものである。図８は図１と類似している。ただし、第１の回路基板１１上、すなわち熱伝導材料１４上及び熱伝導材料１４が配置されていない第１の回路基板１１を構成する回路基板上に、封止樹脂１３が配置される点において、図８は図１と相違する。
封止樹脂１３は、外部からの水分や不純物の混入から第１の半導体素子１２と第１の回路基板１１の上部を保護し、第１の回路基板１１の反りを防止する。封止樹脂１３には、エポキシ樹脂、シネートエステル樹脂、アクリル樹脂、ポリイミド樹脂、シリコン樹脂などを使用することができるが、熱伝導材料１４の厚さ方向の熱伝導率よりも熱伝導率が低い材料を用いることが望ましい。第１の回路基板１１の全面に封止樹脂１３を形成した後に、半田ボール３１を配置するためのビアが所定の位置に形成される。
第１の回路基板１１上に封止樹脂１３を配置することによって、熱伝導材料１４の厚さ方向への伝熱を抑制することが可能となり、第１の半導体素子１２から第２の半導体素子２２への伝熱をより低減することが可能となる。また、熱伝導材料１４上に封止樹脂１３が配置されるので、熱伝導材料１４が第２の半導体パッケージ２０の下側と直接接触することを回避でき、第１の半導体パッケージ１０と第２の半導体パッケージ２０との間隔に関し、設計マージンを広げることができるという効果もある。
＜実施形態４＞
本発明の実施形態４に係る積層型半導体パッケージ１００の概要について、図９を参照しながら説明する。
図９は、本発明の実施形態４に係る積層型半導体パッケージ１００の、断面図を示したものである。図９は図６と類似しているが、第１の回路基板１１上に封止樹脂１３が配置される点において、図９は図６と相違する。
実施形態４では、低熱伝導層１６上に封止樹脂１３が配置される。低熱伝導層１６の配置される領域が、熱伝導材料１４の配置される領域よりも小さいときは、熱伝導材料１４上にも封止樹脂１３が配置される。このような構成を有することによって、熱伝導材料１４の厚さ方向への伝熱を抑制する効果をより高めることができ、第１の半導体素子１２から第２の半導体素子２２への伝熱を大幅に低減することが可能となる。
＜実施形態５＞
本発明の実施形態５に係る積層型半導体パッケージ１００の概要について、図１０乃至図１２を参照しながら説明する。
図１０は、本発明の実施形態５に係る積層型半導体パッケージ１００の、Ａ−Ａ’断面図（図９参照）を示したものである。図１０は図１と類似しているが、第１の回路基板１１上面の左右の縁部や、断面図において左右二つずつ配置された接合用電極端子１７間にも、熱伝導材料１４が配置されている点において、図１０と図１は相違する。
図１１は、本発明の実施形態５に係る積層型半導体パッケージ１００の、第１の半導体パッケージ１０を上側から見た平面図を示したものである。図１１を参照すると、第１の半導体パッケージ１０の上部の全面にわたって熱伝導材料１４が配置されていることがわかる。熱伝導材料１４は、第１の半導体素子１２上および第１の回路基板１１上に全面にわたって配置した後に、レーザーアブレーションによって接合用電極端子１７を露出するための穴を開け、デスミア処理により残差を除去することによって形成される。
熱伝導材料１４が第１の半導体パッケージ１０の全面にわたって配置されることによって、第１の半導体素子１２の発熱を、より積極的に第１の回路基板１１全体に伝熱し拡散することが可能となる。第１の半導体素子１２の上部に熱が集中することを防ぐことができるので、第１の半導体素子１２から第２の半導体素子２２への伝熱をより低減することが可能となる。
（実施形態５の変形例）
本発明の実施形態５に係る積層型半導体パッケージ１００の変形例を、図１２を参照しながら説明する。
図１２を参照すると、第１の半導体パッケージ１０の上部に封止樹脂１３が充填されており、熱伝導材料１４上に封止樹脂１３が形成されていることがわかる。熱伝導材料１４を、第１の回路基板１１の全面にわたって形成した後に、さらに封止樹脂１３を形成する。その後、エッチング等によって、封止樹脂１３及び熱伝導材料１４に、接合用電極端子１７を露出するため穴が形成される。
熱伝導材料１４が第１の回路基板１１の全面にわたって形成され、さらに封止樹脂１３を熱伝導材料１４上に充填することによって、熱伝導材料１４の厚さ方向への伝熱を抑制することが可能となる。これによって、図１０及び図１１で示した実施形態と比較して、より第１の回路基板１１全体に伝熱し拡散することができ、第１の半導体素子１２から第２の半導体素子２２への伝熱をより低減することが可能となる。また、熱伝導材料１４上に封止樹脂１３が配置されるので、熱伝導材料１４が第２の半導体パッケージ２０の下側と直接接触することを回避でき、第１の半導体パッケージ１０と第２の半導体パッケージ２０との間隔に関し、設計マージンを広げることができるという効果もある。
＜実施形態６＞
本発明の実施形態６に係る積層型半導体パッケージ１００の概要について、図１３及び図１４を参照しながら説明する。
図１３は、本発明の実施形態６に係る積層型半導体パッケージ１００の断面図を示したものである。図１３は図１０と類似しているが、熱伝導材料１４の上部にさらに低熱伝導層１６が配置されている点において、図１３と図１０は相違する。熱伝導材料１４が第１の半導体素子１２上および第１の回路基板１１上に全面にわたって形成され、さらに熱伝導材料１４上に低熱伝導層１６が形成されることによって、第１の半導体素子１２の発熱の面方向への伝熱を、積極的に促すことができる。したがって図１３で示される本発明の実施形態６に係る積層型半導体パッケージ１００は、実施形態５の図１０で示した構成よりも、より第１の半導体素子１２から第２の半導体素子２２への伝熱を低減することが可能となる。また、熱伝導材料１４上に低熱伝導層１６を配置することによって、熱伝導材料１４が第２の半導体パッケージ２０の下側と直接接触することを回避できるので、第１の半導体パッケージ１０と第２の半導体パッケージ２０との間隔に関し、設計マージンを広げることができるという効果もある。
（実施形態６の変形例）
図１４は、本発明の実施形態６の変形例に係る積層型半導体パッケージ１００の断面図を示したものである。図１４を参照すると、第１の半導体パッケージ１０の上部に封止樹脂１３が充填されており、熱伝導材料１４上に積層された低熱伝導層１６上に、封止樹脂１３が形成されていることがわかる。熱伝導材料１４上に低熱伝導層１６を形成し、さらに封止樹脂１３も形成されるので、図１４で示した本発明の実施形態６の変形例に係る積層型半導体パッケージ１００は、実施形態６の図１３で示した構成よりも、より第１の半導体素子１２から第２の半導体素子２２への伝熱を低減することが可能となる。
＜実施形態７＞
本発明の実施形態７に係る積層型半導体パッケージ１００の概要について、図１５及び図１６を参照しながら説明する。
図１５は、本発明の実施形態７に係る積層型半導体パッケージ１００の断面図を示したものである。図１５を参照すると、熱伝導材料２４が第２の半導体パッケージ２０の下側の全面にわたって配置されていることがわかる。熱伝導材料２４の材質や特性に関しては、実施形態１〜７で説明した熱伝導材料１４と同様である。熱伝導材料２４は、第２の回路基板２１の、第１の半導体パッケージ１０と対向する側の面に全面に形成された後に、半田ボール３１と接続する電極を露出するための穴が形成される。
第２の半導体パッケージ２０の下側全面に熱伝導材料２４が形成されることによって、第１の半導体素子１２から、熱伝導材料２４の第１の半導体素子１２の上部にあたる部分に伝わった熱を面方向に拡散させる。すなわち、第１の半導体素子１２の発熱を、第２の半導体パッケージ２０全体に拡散し、第１の半導体素子１２の上部に熱が集中することを防ぐ。これによって、第１の半導体素子１２から、第１の半導体パッケージ１０の上側に配置される第２の半導体パッケージ２０の第２の半導体素子２２への伝熱を低減することができ、第２の半導体素子２２の動作不良を抑制することが可能となる。
なお、図１５では熱伝導材料２４が第２の半導体パッケージ２０の下側の面全体に形成されることを示したが、熱伝導材料２４が形成される面積及び形状はこれに限られない。ただし、第１の半導体素子１２の発熱を第２の半導体パッケージ２０全体に拡散させるという観点からは、熱伝導材料２４はなるべく広く形成されることが望ましい。
（実施形態７の変形例）
実施形態７は、実施形態１乃至６のいずれか一つの構成と併用することが可能である。図１６は、本発明の実施形態７の変形例に係る積層型半導体パッケージ１００の断面図を示したものであり、実施形態１と実施形態７とを組み合わせた構成となっている。すなわち、第１の半導体パッケージ１０の上側の面には、第１の半導体素子１２及びその周辺の第１の回路基板１１上に熱伝導材料１４が形成され、第２の半導体パッケージ２０の下側の面全体に熱伝導材料１４が形成される。
実施形態７を実施形態１乃至６のいずれか一つの構成と組み合わせることによって、実施形態１〜６の単独構成と比較して、第１の半導体素子１２から第２の半導体素子２２への伝熱をより低減することが可能となる。
以上、本発明の実施形態１乃至実施形態６を、図１乃至図１６を参照しつつ説明した。なお、本発明は上記の実施形態に限られたものではなく、要旨を逸脱しない範囲で適宜変更することが可能である。
１０：第１の半導体パッケージ
１１：第１の回路基板
１２：第１の半導体素子
１３、２３：封止樹脂
１４、２４：熱伝導材料
１５：サーマルビア
１６：低熱伝導層
１７：接合用電極端子
１８：配線
１９：導電部材
２０：第２の半導体パッケージ
２１：第２の回路基板
２２：第２の半導体素子
３１、３５：半田ボール
３４：ボンディングワイヤ
１００：積層型半導体パッケージ

Claims (9)

  1. 第１の回路基板と、前記第１の回路基板に実装された第１の半導体素子を含む第１の半導体パッケージと、
    第２の回路基板と、前記第２の回路基板に実装された第２の半導体素子を含み、前記第１の半導体パッケージに積層された第２の半導体パッケージと、
    前記第１の半導体素子上及び前記第１の半導体素子の周辺の前記第１の回路基板上に配置される熱伝導材料と、
    を有する積層型半導体パッケージ。
  2. 前記第１の半導体パッケージは、前記第２の半導体パッケージと接合し前記第１の半導体素子の周辺に配置される複数の接合用電極端子を有し、
    前記熱伝導材料は、前記複数の接合用電極端子の内側に配置される、
    ことを特徴とする請求項１に記載の積層型半導体パッケージ。
  3. 前記第１の回路基板はサーマルビアを有し、
    前記熱伝導材料は前記サーマルビアと接する、
    ことを特徴とする請求項１に記載の積層型半導体パッケージ。
  4. 前記サーマルビアは、前記第１の回路基板の電源プレーン又はグランドプレーンと接することを特徴とする、請求項３に記載の積層型半導体パッケージ。
  5. 前記熱伝導材料は、面方向の熱伝導率が厚さ方向の熱伝導率よりも大きいことを特徴とする、請求項１に記載の積層型半導体パッケージ。
  6. 前記熱伝導材料は、炭素繊維プリプレグ、炭素繊維シート又はカーボングラファイトシートのうちの何れか一つであることを特徴とする、請求項５に記載の積層型半導体パッケージ。
  7. 前記熱伝導材料上に、前記熱伝導材料の厚さ方向の熱伝導率よりも熱伝導率が低い層を配置したことを特徴とする、請求項１乃至６の何れか一項に記載の積層型半導体パッケージ。
  8. 前記熱伝導材料は、平面視において切れ込みを有することを特徴とする、請求項１乃至７の何れか一項に記載の積層型半導体パッケージ。
  9. 第１の回路基板と、前記第１の回路基板に実装された第１の半導体素子を含む第１の半導体パッケージと、
    第２の回路基板と、前記第２の回路基板に実装された第２の半導体素子を含み、前記第１の半導体パッケージに積層された第２の半導体パッケージと、
    前記第２の半導体パッケージの前記第１の半導体パッケージと対向する面に配置される熱伝導材料と、
    を有する積層型半導体パッケージ。
JP2014150374A 2014-07-24 2014-07-24 半導体パッケージ Active JP6438225B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014150374A JP6438225B2 (ja) 2014-07-24 2014-07-24 半導体パッケージ
KR1020150099569A KR102098978B1 (ko) 2014-07-24 2015-07-14 반도체 패키지
CN201510412404.6A CN105304592B (zh) 2014-07-24 2015-07-14 半导体封装件
TW104122944A TWI681514B (zh) 2014-07-24 2015-07-15 半導體封裝
US14/803,889 US9635762B2 (en) 2014-07-24 2015-07-20 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014150374A JP6438225B2 (ja) 2014-07-24 2014-07-24 半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2016025294A true JP2016025294A (ja) 2016-02-08
JP6438225B2 JP6438225B2 (ja) 2018-12-12

Family

ID=55167317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014150374A Active JP6438225B2 (ja) 2014-07-24 2014-07-24 半導体パッケージ

Country Status (5)

Country Link
US (1) US9635762B2 (ja)
JP (1) JP6438225B2 (ja)
KR (1) KR102098978B1 (ja)
CN (1) CN105304592B (ja)
TW (1) TWI681514B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190104620A (ko) 2017-03-21 2019-09-10 후지필름 가부시키가이샤 적층 디바이스, 적층체 및 적층 디바이스의 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6557540B2 (ja) * 2015-07-31 2019-08-07 日立オートモティブシステムズ株式会社 パワーモジュール
FR3044864B1 (fr) * 2015-12-02 2018-01-12 Valeo Systemes De Controle Moteur Dispositif electrique et procede d'assemblage d'un tel dispositif electrique
WO2017122449A1 (ja) * 2016-01-15 2017-07-20 ソニー株式会社 半導体装置および撮像装置
TWI620356B (zh) * 2016-10-07 2018-04-01 欣興電子股份有限公司 封裝結構及其製作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006564A (ja) * 2002-03-28 2004-01-08 Sharp Corp 積層型半導体装置
JP2007019130A (ja) * 2005-07-06 2007-01-25 Sumitomo Electric Ind Ltd 放熱装置
JP2010258254A (ja) * 2009-04-27 2010-11-11 Renesas Electronics Corp 半導体装置
US20110227209A1 (en) * 2010-03-18 2011-09-22 In Sang Yoon Integrated circuit package system with package stacking and method of manufacture thereof
JP2012142572A (ja) * 2010-12-31 2012-07-26 Samsung Electronics Co Ltd 半導体パッケージ及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834337A (en) * 1996-03-21 1998-11-10 Bryte Technologies, Inc. Integrated circuit heat transfer element and method
JP3285763B2 (ja) 1996-06-24 2002-05-27 京セラ株式会社 半導体装置
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
JP3858854B2 (ja) * 2003-06-24 2006-12-20 富士通株式会社 積層型半導体装置
US7701040B2 (en) * 2007-09-24 2010-04-20 Stats Chippac, Ltd. Semiconductor package and method of reducing electromagnetic interference between devices
US8569869B2 (en) * 2010-03-23 2013-10-29 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and method of manufacture thereof
KR20120053332A (ko) * 2010-11-17 2012-05-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US8841171B2 (en) * 2010-11-22 2014-09-23 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
KR20130038581A (ko) * 2011-10-10 2013-04-18 삼성전자주식회사 반도체 패키지
TW201351599A (zh) * 2012-06-04 2013-12-16 矽品精密工業股份有限公司 半導體封裝件及其製法
KR102076044B1 (ko) * 2013-05-16 2020-02-11 삼성전자주식회사 반도체 패키지 장치
KR102065008B1 (ko) * 2013-09-27 2020-01-10 삼성전자주식회사 적층형 반도체 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006564A (ja) * 2002-03-28 2004-01-08 Sharp Corp 積層型半導体装置
JP2007019130A (ja) * 2005-07-06 2007-01-25 Sumitomo Electric Ind Ltd 放熱装置
JP2010258254A (ja) * 2009-04-27 2010-11-11 Renesas Electronics Corp 半導体装置
US20110227209A1 (en) * 2010-03-18 2011-09-22 In Sang Yoon Integrated circuit package system with package stacking and method of manufacture thereof
JP2012142572A (ja) * 2010-12-31 2012-07-26 Samsung Electronics Co Ltd 半導体パッケージ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190104620A (ko) 2017-03-21 2019-09-10 후지필름 가부시키가이샤 적층 디바이스, 적층체 및 적층 디바이스의 제조 방법
US11011499B2 (en) 2017-03-21 2021-05-18 Fujifilm Corporation Stacked device, stacked structure, and method of manufacturing stacked device

Also Published As

Publication number Publication date
US9635762B2 (en) 2017-04-25
US20160027715A1 (en) 2016-01-28
TW201605002A (zh) 2016-02-01
JP6438225B2 (ja) 2018-12-12
TWI681514B (zh) 2020-01-01
CN105304592A (zh) 2016-02-03
CN105304592B (zh) 2019-01-18
KR20160012913A (ko) 2016-02-03
KR102098978B1 (ko) 2020-04-08

Similar Documents

Publication Publication Date Title
JP6438225B2 (ja) 半導体パッケージ
US10134710B2 (en) Semiconductor package
JP3655242B2 (ja) 半導体パッケージ及び半導体実装装置
KR102243287B1 (ko) 반도체 패키지 및 그 제조 방법
JP5413971B2 (ja) 電子部品実装装置及びその製造方法
US8779603B2 (en) Stacked semiconductor device with heat dissipation
JP2009016626A (ja) 半導体モジュール装置および半導体モジュール装置の製造方法ならびにフラットパネル型表示装置，プラズマディスプレイパネル
JP2010080572A (ja) 電子装置
KR101697684B1 (ko) 임베딩된 다이를 갖는 집적 회로 패키지 내의 열 비아들
JP2009289790A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP2007281201A (ja) 半導体装置
KR20150125988A (ko) 반도체 장치
JP5218230B2 (ja) 半導体装置
JP6007566B2 (ja) 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法
US9402331B2 (en) Integrated circuit chip comprising electronic device and electronic system
JP5810206B1 (ja) 基板構造およびその製造方法
JP7103030B2 (ja) 電子部品内蔵パッケージ及びその製造方法
JP2003273321A (ja) 半導体モジュール
JP2006351952A (ja) 半導体装置
JP2012243973A (ja) 半導体装置
JP2012199283A (ja) 半導体装置
JP7283909B2 (ja) 配線基板および実装構造
JP5220438B2 (ja) 半導体装置パッケージ積層体
JP3844079B2 (ja) 半導体装置の製造方法
JP2010098226A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181116

R150 Certificate of patent or registration of utility model

Ref document number: 6438225

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250