TWI620356B - 封裝結構及其製作方法 - Google Patents

封裝結構及其製作方法 Download PDF

Info

Publication number
TWI620356B
TWI620356B TW105132525A TW105132525A TWI620356B TW I620356 B TWI620356 B TW I620356B TW 105132525 A TW105132525 A TW 105132525A TW 105132525 A TW105132525 A TW 105132525A TW I620356 B TWI620356 B TW I620356B
Authority
TW
Taiwan
Prior art keywords
build
layer
line structure
opening
electronic components
Prior art date
Application number
TW105132525A
Other languages
English (en)
Other versions
TW201814926A (zh
Inventor
黃祥紘
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW105132525A priority Critical patent/TWI620356B/zh
Priority to US15/353,726 priority patent/US9883579B1/en
Application granted granted Critical
Publication of TWI620356B publication Critical patent/TWI620356B/zh
Publication of TW201814926A publication Critical patent/TW201814926A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10083—Electromechanical or electro-acoustic component, e.g. microphone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種封裝結構，包括一電路基板、一第一增層線路結構、一第二增層線路結構及多個壓電散熱單元。電路基板包括一核心層、多個電子元件及一導通單元。電子元件內埋於核心層內，且相鄰的兩電子元件的主動表面分別朝向核心層的一第一表面與一第二表面。導通單元配置於核心層上且與電子元件電性連接。第一與第二增層線路結構分別配置於第一與第二表面上且分別具有至少一第一與至少一第二開口。壓電散熱單元分別對應電子元件的主動表面且與第一開口與第二開口所暴露出的導通單元電性連接。

Description

封裝結構及其製作方法
本發明是有關於一種封裝結構及其製作方法，且特別是有關於一種具有散熱功能的封裝結構及其製作方法。
隨著科技產業日益發達，電子產品內的電子元件也朝著高效能、高速度及多功能發展前進。然而，這些電子元件在運行時會產生大量熱能，因此如何將散熱模組設計整合於電子裝置中，以達到降低電子元件所產生的工作熱能已成為亟待解決的問題之一。
目前的封裝結構是將壓電材料貼附於金屬遮蔽蓋的內側，而金屬遮蔽蓋則是架設在封裝載板上而與封裝載板定義出一容置腔體，電子元件是設置在封裝載板的最外側表面上且位於容置腔體中。藉由壓電材料本身的反覆伸展及收縮來改變容置腔體的體積，以達到降低電子元件所產生的工作熱能。然而，貼附有壓電材料的金屬遮蔽蓋是架設在封裝載板上，因此使得整體的封裝結構的體積與厚度無法減少，因而無法滿足現今對產品薄型化的需求。此外，電子元件都是以主動表面朝向壓電材料（同一方向）的方式設置於封裝載板上，如此一來，電子元件之間容易產生電磁波干擾，進而影響電子元件的運作品質。
本發明提供一種封裝結構，其相鄰的兩電子元件的主動表面分別朝向相反方向，且壓電散熱單元是配置與增層線路結構的開口內，可有效解決習知電子元件之間產生電磁波干擾的問題，且可具有較薄的封裝厚度與體積，符合現今對產品薄型化的需求。
本發明還提供一種封裝結構的製作方法，用以製作上述的封裝結構。
本發明的封裝結構，其包括一電路基板、一第一增層線路結構、一第二增層線路結構以及多個壓電散熱單元。電路基板包括一核心層、多個電子元件以及一導通單元。核心層具有彼此相對的一第一表面與一第二表面。電子元件內埋於核心層內，其中每一電子元件具有彼此相對的一主動表面與一背表面，且相鄰的兩電子元件的主動表面分別朝向核心層的第一表面與第二表面。導通單元配置於核心層的第一表面與第二表面上，且延伸至電子元件並與電子元件電性連接。第一增層線路結構配置於核心層的第一表面上，且具有至少一第一開口。第二增層線路結構配置於核心層的第二表面上，且具有至少一第二開口，其中第一開口與第二開口暴露出部分導通單元。壓電散熱單元配置於第一開口與第二開口所暴露出的導通單元上，且分別對應電子元件的主動表面，其中壓電散熱單元與第一開口與第二開口所暴露出的導通單元電性連接。
在本發明的一實施例中，上述的核心層包括一介電層以及一絕緣層。介電層具有彼此相對的一上表面與一下表面以及多個開孔。電子元件分別配置於開孔內。絕緣層覆蓋介電層的上表面與下表面且填充於開孔內以包覆電子元件。
在本發明的一實施例中，上述的導通單元包括：多個導通孔、多個第一接墊、多個第二接墊以及多個第三接墊。導通孔由核心層的第一表面與第二表面延伸至電子元件且與電子元件電性連接。第一接墊配置於核心層的第一表面與第二表面上，其中第一接墊透過導通孔的一部分電性連接至電子元件的主動表面。第二接墊配置於核心層的第一表面與第二表面上且環繞第一接墊。第三接墊配置於核心層的第一表面與第二表面上，其中第三接墊透過導通孔的另一部分電性連接至電子元件的背表面。
在本發明的一實施例中，上述的第一開口與第二開口暴露出第一接墊與第二接墊，而壓電散熱單元電性連接至第一接墊。
在本發明的一實施例中，上述的每一壓電散熱單元包括一彈性片、一壓電塊、一第一黏著層、一緩衝層、一第二黏著層以及二電極導線。壓電塊配置於彈性片上。第一黏著層配置於壓電塊上。緩衝層配置於第一黏著層上。第二黏著層配置於緩衝層上。電極導線內埋於第二黏著層、緩衝層與第一黏著層內，其中每一電極導線具有彼此相對的一第一端與一第二端，第一端內埋於第二黏著層相對遠離緩衝層的一表面上且直接接觸第一接墊其中之一，而第二端直接接觸壓電塊。
在本發明的一實施例中，上述的第一增層線路結構包括一第一介電層以及多個第一導電通孔。第一導電通孔貫穿第一介電層且延伸配置於第一介電層的一頂表面上。第一導電通孔至少電性連接至第三接墊。
在本發明的一實施例中，上述的第二增層線路結構包括一第二介電層以及多個第二導電通孔。第二導電通孔貫穿第二介電層且延伸配置於第二介電層的一底表面上。第二導電通孔至少電性連接至第三接墊。
在本發明的一實施例中，上述的電路基板更包括：多個導電柱，貫穿核心層且延伸配置於核心層的第一表面與第二表面上。
在本發明的一實施例中，上述的封裝結構更包括：一第三增層線路結構以及一第四增層線路結構。第三增層線路結構覆蓋第一增層線路結構，且具有多個第一散熱孔，其中第一散熱孔對應第一開口設置。第四增層線路結構覆蓋第二增層線路結構，且具有多個第二散熱孔，其中第二散熱孔對應第二開口設置。
在本發明的一實施例中，上述的第四增層線路結構包括一增層介電層以及多個增層導電通孔。增層介電層覆蓋第二增層線路結構，增層導電通孔貫穿增層介電層且延伸配置於增層介電層的一外表面上，增層導電通孔至少電性連接至第二導電通孔。
本發明的封裝結構的製作方法，其包括以下步驟。提供一電路基板，電路基板包括一核心層、多個電子元件以及一導通單元。核心層具有彼此相對的一第一表面與一第二表面。電子元件內埋於核心層內，其中每一電子元件具有彼此相對的一主動表面與一背表面，且相鄰的兩電子元件的主動表面分別朝向核心層的第一表面與第二表面。導通單元配置於核心層的第一表面與第二表面上，且延伸至電子元件並與電子元件電性連接。分別形成一第一增層線路結構與一第二增層線路結構於核心層的第一表面與第二表面上，其中第一增層線路結構與第二增層線路結構分別已形成有至少一第一開口以及至少一第二開口，第一開口與第二開口分別暴露出部分導通單元。配置多個壓電散熱單元於第一開口與第二開口所暴露出的導通單元上，其中壓電散熱單元分別對應電子元件的主動表面，且壓電散熱單元與第一開口及第二開口所暴露出的導通單元電性連接。
在本發明的一實施例中，上述的提供電路基板的步驟，包括：提供一介電層，介電層具有彼此相對的一上表面與一下表面以及多個開孔。配置電子元件於介電層的開孔內。形成一絕緣層於介電層上，絕緣層覆蓋介電層的上表面與下表面且填充於開孔內以包覆電子元件。形成多個由核心層的第一表面與第二表面延伸至電子元件的導通孔，導通孔與電子元件電性連接。形成多個第一接墊於核心層的第一表面與第二表面上，其中第一接墊透過導通孔的一部分電性連接至電子元件的主動表面。形成多個第二接墊於核心層的第一表面與第二表面上且環繞第一接墊。形成多個第三接墊於核心層的第一表面與第二表面上，其中第三接墊透過導通孔的另一部分電性連接至電子元件的背表面，而導通孔、第一接墊、第二接墊以及第三接墊定義出導通單元。
在本發明的一實施例中，上述的封裝結構的製作方法，更包括：於形成第一增層線路結構與第二增層線路結構於核心層的第一表面與第二表面上之前，貼附多個離形膜於第一接墊與第二接墊上。於形成第一增層線路結構與第二增層線路結構的第一開口與第二開口之後，移除離形膜而暴露出第一接墊與第二接墊。
在本發明的一實施例中，上述的第一增層線路結構包括一第一介電層以及多個第一導電通孔。第一導電通孔貫穿第一介電層且延伸配置於第一介電層的一頂表面上。第一導電通孔至少電性連接至第三接墊。
在本發明的一實施例中，上述的第二增層線路結構包括一第二介電層以及多個第二導電通孔。第二導電通孔貫穿第二介電層且延伸配置於第二介電層的一底表面上。第二導電通孔至少電性連接至第三接墊。
在本發明的一實施例中，上述的每一壓電散熱單元包括一彈性片、一壓電塊、一第一黏著層、一緩衝層、一第二黏著層以及二電極導線。壓電塊配置於彈性片上。第一黏著層配置於壓電塊上。緩衝層配置於第一黏著層上。第二黏著層配置於緩衝層上。電極導線內埋於第二黏著層、緩衝層與第一黏著層內，其中每一電極導線具有彼此相對的一第一端與一第二端，第一端內埋於第二黏著層相對遠離緩衝層的一表面上且直接接觸第一接墊其中之一，而第二端直接接觸壓電塊。
在本發明的一實施例中，上述的提供電路基板的步驟，更包括：形成多個貫穿核心層且延伸配置於核心層的第一表面與第二表面上的導電柱。
在本發明的一實施例中，上述的於配置壓電散熱單元於第一開口與第二開口所暴露出的導通單元上之後，更包括：形成一第三增層線路結構於第一增層線路結構上，第三增層線路結構覆蓋第一增層線路結構且具有多個第一散熱孔，其中第一散熱孔對應第一開口設置。形成一第四增層線路結構於第二增層線路結構上，第四增層線路結構覆蓋第二增層線路結構且具有多個第二散熱孔，其中第二散熱孔對應第二開口設置。
在本發明的一實施例中，上述的第四增層線路結構包括一增層介電層以及多個增層導電通孔。增層介電層覆蓋第二增層線路結構，增層導電通孔貫穿增層介電層且延伸配置於增層介電層的一外表面上，增層導電通孔至少電性連接至第二導電通孔。
在本發明的一實施例中，上述於形成第四增層線路結構之後，更包括：形成多個銲球於延伸配置於增層介電層的外表面上的導電通孔上。
基於上述，在本發明的封裝結構的設計中，電子元件是內埋於核心層內，且相鄰的兩電子元件的主動表面分別朝向相反方向，而壓電散熱單元是配置於增層線路結構的開口中且對應電子元件的主動表面。相較於習知是將電子元件設置在封裝載板的最外側表面上，且透過貼附於金屬遮蔽蓋上的壓電材料來改變容置腔體的體積而進行散熱的封裝結構而言，本發明的封裝結構除了可避免電子元件之間的電磁波干擾之外，亦可具有較薄的封裝厚度與體積，以符合薄型化的需求。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1繪示為本發明的一實施例的一種封裝結構的剖面示意圖。請參考圖1，在本實施例中，封裝結構10a包括一電路基板100、一第一增層線路結構200、一第二增層線路結構300以及多個壓電散熱單元400。電路基板100包括一核心層110、多個電子元件（圖1中示意地繪示三個電子元件120a、120b、120c）以及一導通單元130。核心層110具有彼此相對的一第一表面112與一第二表面114。電子元件120a、120b、120c內埋於核心層110內，其中每一電子元件120a（或120b、120c）具有彼此相對的一主動表面122a（或122b、122c）與一背表面124a（或124b、124c），且相鄰的兩電子元件120a、120b（或120a、120c）的主動表面122a、122b（或122a、122c）分別朝向核心層110的第一表面112與第二表面114。導通單元130配置於核心層110的第一表面112與第二表面114上，且延伸至電子元件120a、120b、120c並與電子元件120a、120b、120c電性連接。
第一增層線路結構200配置於核心層110的第一表面112上，且具有至少一第一開口210。第二增層線路結構300配置於核心層110的第二表面114上，且具有至少一第二開口310，其中第一開口210與第二開口310暴露出部分導通單元130。壓電散熱單元400配置於第一開口210與第二開口310所暴露出的導通單元130上，且分別對應電子元件120a、120b、120c的主動表面122a、122b、122c，其中壓電散熱單元400與第一開口210與第二開口310所暴露出的導通單元130電性連接。
詳細來說，本實施例的電路基板100 的核心層110包括一介電層116以及一絕緣層118。介電層116具有彼此相對的一上表面116a與一下表面116b以及多個開孔116c。電子元件120a、120b、120c分別配置於開孔116c內。絕緣層118覆蓋介電層116的上表面116a與下表面116b且填充於開孔116c內以包覆電子元件120a、120b、120c。此處，電子元件120a、120b、120c可例如是一射頻元件、一主動元件、一被動元件、一記憶體或一電子連接器，於此並不加以限制。
在本實施例中，由於相鄰的兩電子元件120a、120b（或120a、120c）的主動表面122a、122b（或122a、122c）是分別朝向核心層110的第一表面112與第二表面114（即相反方向）。因此，電子元件120a、120b、120c可以獨立作業，且可以避免電子元件之間的電磁波干擾，具有較佳的工作效能。
請再參考圖1，本實施例的導通單元130具體化包括多個導通孔132、多個第一接墊134、多個第二接墊136以及多個第三接墊138。導通孔132由核心層110的第一表面112與第二表面114延伸至電子元件120a、120b、120c且與電子元件120a、120b、120c電性連接。第一接墊134配置於核心層110的第一表面112與第二表面114上，其中第一接墊134透過導通孔132的一部分電性連接至電子元件120a、120b、120c的主動表面122a、122b、122c。第二接墊136配置於核心層110的第一表面112與第二表面114上且環繞第一接墊134。第三接墊138配置於核心層110的第一表面112與第二表面114上，其中第三接墊138透過導通孔132的另一部分電性連接至電子元件120a、120b、120c的背表面12a、124b、124c。此外，本實施例的電路基板100還包括多個導電柱140，貫穿核心層110且延伸配置於核心層110的第一表面112與第二表面114上。
再者，如圖1所示，本實施例的第一增層線路結構200包括一第一介電層220以及多個第一導電通孔230。第一導電通孔230貫穿第一介電層220且延伸配置於第一介電層220的一頂表面222上。第一導電通孔230至少電性連接至第三接墊138。而，第二增層線路結構300包括一第二介電層320以及多個第二導電通孔330。第二導電通孔330貫穿第二介電層320且延伸配置於第二介電層320的一底表面322上。第二導電通孔330至少電性連接至第三接墊138。此處，第一導電通孔230與第二導電通孔330都是電性連接至第三接墊138與導電柱140。特別是，第一增層線路結構200與第二增層線路結構300的第一開口210與第二開口310會暴露出第一接墊134與第二接墊136，而壓電散熱單元400會電性連接至第一接墊134。
具體來說，本實施例的每一壓電散熱單元400包括一彈性片410、一壓電塊420、一第一黏著層430、一緩衝層440、一第二黏著層450以及二電極導線460。彈性片410的材質例如是金屬或塑膠或其他彈性材料，於此並不加以限制。壓電塊420配置於彈性片410上，其中彈性片410可透過貼附的方式與壓電塊420直接連接。壓電塊420具有耗電量少、無雜訊、體積小、反應快、發熱少、精密度佳、轉換效率高和控制容易等優點。利用壓電塊420的逆壓電效應（電能轉機械能）使其自身產生反覆伸展與收縮的形變，使配置於壓電塊420上的彈性片410可產生上下擺動，而有效地把電子元件120a、120b、120c運作時所產生的熱能直接排出。第一黏著層430配置於壓電塊420上，而緩衝層440配置於第一黏著層430上，且第二黏著層450配置於緩衝層440上。緩衝層440的設置目的是為了要吸收壓力，而第一黏著層430與第二黏著層450的設置目的在於要將緩衝層440固定於壓電塊420上。電極導線460內埋於第二黏著層450、緩衝層440與第一黏著層430內，其中每一電極導線460具有彼此相對的一第一端462與一第二端464，第一端462內埋於第二黏著層450相對遠離緩衝層440的一表面452上且直接接觸第一接墊134其中之一，而第二端464直接接觸壓電塊420。
由於本實施例相鄰的兩電子元件120a、120b（或120a、120c）的主動表面122a、122b（或122a、122c）是分別朝向核心層110的第一表面112與第二表面114（即相反方向），而壓電散熱單元400是位於第一增層線路結構200與第二增層線路結構300的第一開口210與第二開口310內且對應電子元件120a、120b、120c的主動表面122a、122b、122c。因此，可改善電子元件120a、120b、120c與壓電散熱單元400在配置的過程中應力分佈的均勻性，可提升封裝結構10a的良率與可靠度。此外，相較於習知是將電子元件設置在封裝載板的最外側表面上，且透過貼附於金屬遮蔽蓋上的壓電材料來改變容置腔體的體積而進行散熱的封裝結構而言，本實施例的封裝結構10a可具有較薄的封裝厚度與體積，以符合薄型化的需求。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2繪示為本發明的另一實施例的一種封裝結構的剖面示意圖。請先參考圖2，本實施例的封裝結構10a與圖1的封裝結構10b相似，惟二者主要差異之處在於：本實施例的封裝結構10b更包括一第三增層線路結構500以及一第四增層線路結構600。第三增層線路結構500覆蓋第一增層線路結構200且具有多個第一散熱孔510，其中第一散熱孔510對應第一開口210設置。第四增層線路結構600覆蓋第二增層線路結構300，且具有多個第二散熱孔610，其中第二散熱孔610對應第二開口310設置。
具體來說，本實施例的第三增層線路結構500包括一增層保護層520，覆蓋第一增層線路結構200的第一介電層220、第一導電通孔230以及位於電子元件120a上方的壓電散熱單元400，可有效保護壓電散熱單元400。第三增層線路結構500的第一散熱孔510對應第一增層線路結構200的第一開口210設置，可使電子元件120a、120b、120c所產生的熱能從第一散熱孔510排出於封裝結構10b外。而，第四增層線路結構600包括一增層介電層620以及多個增層導電通孔630。增層介電層620覆蓋第二增層線路結構300的第二介電層320、第二導電通孔330以及位於電子元件120b、120c下方的壓電散熱單元400，可有效保護壓電散熱單元400。增層導電通孔630貫穿增層介電層620且延伸配置於增層介電層620的一外表面622上，增層導電通孔630至少電性連接至第二導電通孔330。
簡言之，本實施例的封裝結構10b設置第三增層線路結構500第四增層線路結構600最主要的目的，是為了要保護設置於第一增層線路結構200與第二增層線路結構300的第一開口210與第二開口310內的壓電散熱單元400。
以下將以二實施例來分別說明的封裝結構10a、10b的製作方法，並配合圖3A至圖3J以及圖4A與圖4B對封裝結構10a、10b的製作方法進行詳細的說明。
圖3I與圖3J繪示為本發明的另一實施例的一種封裝結構的製作方法的局部步驟的剖面示意圖。圖4A繪示為圖3G中的區域A的俯視示意圖。圖4B繪示為圖3J中的區域B的俯視示意圖。請先參考圖3C，依照本實施例的封裝結構10a的製作方法，首先，提供電路基板100，其中電路基板100包括核心層110、電子元件120a、120b、120c以及導通單元130。核心層110具有彼此相對的第一表面112與第二表面114。電子元件120a、120b、120c內埋於核心層110內，其中電子元件120a、120b、120c具有彼此相對的主動表面122a、122b、122c與背表面124a、124b、124c，且相鄰的兩電子元件120a、120b（或120a、120c）的主動表面122a、122b（或122a、122c）分別朝向核心層110的第一表面112與第二表面114。導通單元130配置於核心層110的第一表面112與第二表面114上，且延伸至電子元件120a、120b、120c並與電子元件120a、120b、120c電性連接。
具體來說，提供電路基板100的步驟，包括：請參考圖3A，提供介電層116，其中介電層116具有彼此相對的上表面116a與下表面116b以及開孔116c。此處，介電層116的材質例如是聚丙烯（PP），但並不以此為限。
接著，請參考圖3B，配置電子元件120a、120b、120c於介電層116的開孔116c內，其中電子元件120a、120b、120c可例如是一射頻元件、一主動元件、一被動元件、一記憶體或一電子連接器，於此並不加以限制。接著，形成絕緣層118於介電層116上，其中絕緣層118覆蓋介電層116的上表面116a與下表面116b且填充於開孔116c內以包覆電子元件120a、120b、120c。此處，絕緣層118的材質例如是ABF （Ajinomoto build-up film，含有玻璃顆粒的環氧樹脂），但並不以此為限。
接著，請參考圖3C，形成由核心層110的第一表面112與第二表面114延伸至電子元件120a、120b、120c的導通孔132，導通孔132與電子元件120a、120b、120c電性連接。形成第一接墊134於核心層110的第一表面112與第二表面114上，其中第一接墊134透過導通孔132的一部分電性連接至電子元件120a、120b、120c的主動表面122a、122b、122c。形成第二接墊136於核心層110的第一表面112與第二表面114上且環繞第一接墊134。形成第三接墊138於核心層110的第一表面112與第二表面114上，其中第三接墊138透過導通孔132的另一部分電性連接至電子元件120a、120b、120c的背表面124a、124b、124c，而導通孔132、第一接墊134、第二接墊136以及第三接墊138定義出導通單元130。上述形成導通孔132、第一接墊134、第二接墊136以及第三接墊138的方法包括電鑽、電鍍以及微影蝕刻程序。此外，形成貫穿核心層110且延伸配置於核心層110的第一表面112與第二表面114上的導電柱140。
接著，請參考圖3D，貼附多個離形膜700於第一接墊134與第二接墊136上。此處，貼附離形膜700的目的在於定位後續壓電散熱單元400（請參考圖3H）的位置。
接著，請先參考圖3G，分別形成第一增層線路結構200與第二增層線路結構300於核心層110的第一表面112與第二表面114上，其中第一增層線路結構200與第二增層線路結構300分別已形成有第一開口210以及第二開口310，第一開口210與第二開口310分別暴露出部分導通單元130。
詳細來說，請參考圖3E，形成第一增層線路結構200與第二增層線路結構300的步驟包括，壓合第一介電層220以及位於第一介電層220上的第一導電層225於核心層110的第一表面112上，以及壓合第二介電層320以及位於第二介電層320上的第二導電層325於核心層110的第二表面114上。第一介電層220與第二介電層320覆蓋電路基板100以及離形膜700。
接著，請參考圖3F，透過電鑽、電鍍以及微影蝕刻程序，而形成第一導電通孔230與第二導電通孔330。第一導電通孔230貫穿第一介電層220且延伸配置於第一介電層220的頂表面222上，其中第一導電通孔220至少電性連接至第三接墊138。第二導電通孔330貫穿第二介電層320且延伸配置於第二介電層320的底表面322上，其中第二導電通孔320至少電性連接至第三接墊138。此處，第一導電通孔230與第二導電通孔330是電性連接至第三接墊138與導電柱140。
之後，請參考圖3G，透過雷射鑽孔的方式，在第一增層線路結構200與第二增層線路結構300上分別形成第一開口210與第二開口310，已暴露出離形膜700。接著，以剝離的方式，移除離形膜700而暴露出第一接墊134與第二接墊136。請參考圖4A，第一接墊134具體化為承載後續壓電散熱單元400（請參考圖3H）及訊號輸入的位置，而第二接墊136具體化為一雷射阻擋層。
最後，請參考圖3H，配置壓電散熱單元400於第一開口210與第二開口310所暴露出的導通單元130上，其中壓電散熱單元400分別對應電子元件120a、120b、120c的主動表面122a、122b、122c，且壓電散熱單元400與第一開口210及第二開口310所暴露出的導通單元130電性連接。此處，壓電散熱單元400包括彈性片410、壓電塊420、第一黏著層430、緩衝層440、第二黏著層450以及二電極導線460。壓電塊420配置於彈性片410上，第一黏著層430配置於壓電塊420上。緩衝層440配置於第一黏著層430上，而第二黏著450層配置於緩衝層440上。電極導線460內埋於第二黏著層450、緩衝層440與第一黏著層430內，其中每一電極導線460具有彼此相對的第一端462與第二端464，第一端462內埋於第二黏著層450相對遠離緩衝層440的表面452上且直接接觸第一接墊134，而第二端464直接接觸壓電塊420。至此，已完成封裝結構10a的製作。
在另一封裝結構10b的製作，請接著先參考圖3J，形成第三增層線路結構500於第一增層線路結構200上，以及形成第四增層線路結構600於第二增層線路結構300上。第三增層線路結構500覆蓋第一增層線路結構200且具有第一散熱孔510，其中第一散熱孔510對應第一開口210設置。第四增層線路結構600覆蓋第二增層線路結構300且具有第二散熱孔610，其中第二散熱孔610對應第二開口310設置。
請參考圖3I，形成第三增層線路結構500與第四增層線路結構600的步驟包括：首先，壓合增層保護層520以及位於增層保護層520上的增層導電層525於第一增層線路結構200上，以及壓合增層介電層620以及位於增層介電層620上的增層導電層625於第二增層線路結構300上。增層保護層520覆蓋第一增層線路結構200的第一介電層220、第一第一導電通孔230以及位於電子元件120a上方的壓電散熱單元400。增層介電層620覆蓋第二增層線路結構300的第二介電層320、第二導電通孔330以及位於電子元件120b、120c上方的壓電散熱單元400。
之後，請參考圖3J，透過電鑽、電鍍以及微影蝕刻程序，而形成增層導電通孔630，其中增層導電通孔630貫穿增層介電層620且延伸配置於增層介電層620的外表面622上，而增層導電通孔630至少電性連接至第二導電通孔320。最後，透過雷射鑽孔的方式，於第三增層線路結構500與第四增層線路結構600的增層保護層520與增層介電層620形成第一散熱孔510與第二散熱孔620，以使電子元件120a、120b、120c所產生的熱能可透過第一散熱孔510與第二散熱孔620而排出第一開口210與第二開口310 之外。至此，已完成封裝結構10b的製作。
為了要擴大本實施例的封裝結構10b的應用範圍，可於圖3J的步驟之後，請參考圖3K，形成多個銲球800於延伸配置於增層介電層620的外表面622上的導電通孔630上，而完成封裝結構10c的製作。封裝結構10c可透過銲球800與一外部電路（未繪示）電性連接。
綜上所述，在本發明的封裝結構的設計中，電子元件是內埋於核心層內，且相鄰的兩電子元件的主動表面分別朝向相反方向，而壓電散熱單元是配置於增層線路結構的開口中且對應電子元件的主動表面。相較於習知是將電子元件設置在封裝載板的最外側表面上，且透過貼附於金屬遮蔽蓋上的壓電材料來改變容置腔體的體積而進行散熱的封裝結構而言，本發明的封裝結構除了可避免電子元件之間的電磁波干擾之外，亦可具有較薄的封裝厚度與體積，以符合薄型化的需求。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10a、10b‧‧‧封裝結構
100‧‧‧電路基板
110‧‧‧核心層
112‧‧‧第一表面
114‧‧‧第二表面
116‧‧‧介電層
116a‧‧‧上表面
116b‧‧‧下表面
116c‧‧‧開孔
118‧‧‧絕緣層
120a、120b、120c‧‧‧電子元件
122a、122b、122c‧‧‧主動表面
124a、124b、124c‧‧‧背表面
130‧‧‧導通單元
132‧‧‧導通孔
134‧‧‧第一接墊
136‧‧‧第二接墊
138‧‧‧第三接墊
140‧‧‧導電柱
200‧‧‧第一增層線路結構
210‧‧‧第一開口
220‧‧‧第一介電層
222‧‧‧頂表面
225‧‧‧第一導電層
230‧‧‧第一導電通孔
300‧‧‧第二增層線路結構
310‧‧‧第二開口
320‧‧‧第二介電層
322‧‧‧底表面
325‧‧‧第二導電層
330‧‧‧第二導電通孔
400‧‧‧壓電散熱單元
410‧‧‧彈性片
420‧‧‧壓電塊
430‧‧‧第一黏著層
440‧‧‧緩衝層
450‧‧‧第二黏著層
452‧‧‧表面
460‧‧‧電極導線
462‧‧‧第一端
464‧‧‧第二端
500‧‧‧第三增層線路結構
510‧‧‧第一散熱孔
520‧‧‧增層保護層
525‧‧‧增層導電層
600‧‧‧第四增層線路結構
610‧‧‧第二散熱孔
620‧‧‧增層介電層
625‧‧‧增層導電層
622‧‧‧外表面
630‧‧‧增層導電通孔
700‧‧‧離形膜
800‧‧‧銲球
圖1繪示為本發明的一實施例的一種封裝結構的剖面示意圖。 圖2繪示為本發明的另一實施例的一種封裝結構的剖面示意圖。 圖3A至圖3H繪示為本發明的一實施例的一種封裝結構的製作方法的剖面示意圖。 圖3I與圖3J繪示為本發明的另一實施例的一種封裝結構的製作方法的局部步驟的剖面示意圖。 圖3K繪示為本發明的另一實施例的一種封裝結構的剖面示意圖。 圖4A繪示為圖3G中的區域A的俯視示意圖。 圖4B繪示為圖3J中的區域B的俯視示意圖。

Claims (20)

  1. 一種封裝結構，包括：一電路基板，包括：一核心層，具有彼此相對的一第一表面與一第二表面，多個電子元件，內埋於該核心層內，其中各該電子元件具有彼此相對的一主動表面與一背表面，且相鄰的兩該些電子元件的該些主動表面分別朝向該核心層的該第一表面與該第二表面；以及一導通單元，配置於該核心層的該第一表面與該第二表面上，且延伸至該些電子元件並與該些電子元件電性連接；一第一增層線路結構，配置於該核心層的該第一表面上，且具有至少一第一開口；一第二增層線路結構，配置於該核心層的該第二表面上，且具有至少一第二開口，其中該第一開口與該第二開口暴露出部分該導通單元；以及多個壓電散熱單元，配置於該第一開口與該第二開口所暴露出的該導通單元上，且分別對應該些電子元件的該些主動表面，其中該些壓電散熱單元與該第一開口與該第二開口所暴露出的該導通單元電性連接，其中各該壓電散熱單元包括：一彈性片；一壓電塊，配置於該彈性片上；一第一黏著層，配置於該壓電塊上； 一緩衝層，配置於該第一黏著層上；一第二黏著層，配置於該緩衝層上；以及二電極導線，內埋於該第二黏著層、該緩衝層與該第一黏著層內，其中各該電極導線具有彼此相對的一第一端與一第二端，該第一端內埋於該第二黏著層相對遠離該緩衝層的一表面上且直接接觸該導通單元，而該第二端直接接觸該壓電塊。
  2. 如申請專利範圍第1項所述的封裝結構，其中該核心層包括一介電層以及一絕緣層，該介電層具有彼此相對的一上表面與一下表面以及多個開孔，該些電子元件分別配置於該些開孔內，該絕緣層覆蓋該介電層的該上表面與該下表面且填充於該些開孔內以包覆該些電子元件。
  3. 如申請專利範圍第1項所述的封裝結構，其中該導通單元包括：多個導通孔，由該核心層的該第一表面與該第二表面延伸至該些電子元件且與該些電子元件電性連接；多個第一接墊，配置於該核心層的該第一表面與該第二表面上，其中該些第一接墊透過該些導通孔的一部分電性連接至該些電子元件的該些主動表面；多個第二接墊，配置於該核心層的該第一表面與該第二表面上且環繞該些第一接墊；以及 多個第三接墊，配置於該核心層的該第一表面與該第二表面上，其中該些第三接墊透過該些導通孔的另一部分電性連接至該些電子元件的該些背表面。
  4. 如申請專利範圍第3項所述的封裝結構，其中該第一開口與該第二開口暴露出該些第一接墊與該些第二接墊，而該些壓電散熱單元電性連接至該些第一接墊。
  5. 如申請專利範圍第4項所述的封裝結構，其中該第一端直接接觸該些第一接墊其中之一。
  6. 如申請專利範圍第3項所述的封裝結構，其中該第一增層線路結構包括一第一介電層以及多個第一導電通孔，該些第一導電通孔貫穿該第一介電層且延伸配置於該第一介電層的一頂表面上，該些第一導電通孔至少電性連接至該些第三接墊。
  7. 如申請專利範圍第3項所述的封裝結構，其中該第二增層線路結構包括一第二介電層以及多個第二導電通孔，該些第二導電通孔貫穿該第二介電層且延伸配置於該第二介電層的一底表面上，該些第二導電通孔至少電性連接至該些第三接墊。
  8. 如申請專利範圍第1項所述的封裝結構，其中該電路基板更包括：多個導電柱，貫穿該核心層且延伸配置於該核心層的該第一表面與該第二表面上。
  9. 如申請專利範圍第1項所述的封裝結構，更包括： 一第三增層線路結構，覆蓋該第一增層線路結構，且具有多個第一散熱孔，其中該些第一散熱孔對應該第一開口設置；以及一第四增層線路結構，覆蓋該第二增層線路結構，且具有多個第二散熱孔，其中該些第二散熱孔對應該第二開口設置。
  10. 如申請專利範圍第9項所述的封裝結構，其中該第四增層線路結構包括一增層介電層以及多個增層導電通孔，該增層介電層覆蓋該第二增層線路結構，該些增層導電通孔貫穿該增層介電層且延伸配置於該增層介電層的一外表面上，該些增層導電通孔至少電性連接至該些第二導電通孔。
  11. 一種封裝結構的製作方法，包括：提供一電路基板，該電路基板包括：一核心層，具有彼此相對的一第一表面與一第二表面；多個電子元件，內埋於該核心層內，其中各該電子元件具有彼此相對的一主動表面與一背表面，且相鄰的兩該些電子元件的該些主動表面分別朝向該核心層的該第一表面與該第二表面；以及一導通單元，配置於該核心層的該第一表面與該第二表面上，且延伸至該些電子元件並與該些電子元件電性連接；分別形成一第一增層線路結構與一第二增層線路結構於該核心層的該第一表面與該第二表面上，其中該第一增層線路結構與該第二增層線路結構分別已形成有至少一第一開口以及至少一第二開口，該第一開口與該第二開口分別暴露出部分該導通單元； 以及配置多個壓電散熱單元於該第一開口與該第二開口所暴露出的該導通單元上，其中該些壓電散熱單元分別對應該些電子元件的該些主動表面，且該些壓電散熱單元與該第一開口及該第二開口所暴露出的該導通單元電性連接，其中各該壓電散熱單元包括一彈性片；一壓電塊，配置於該彈性片上；一第一黏著層，配置於該壓電塊上；一緩衝層，配置於該第一黏著層上；一第二黏著層，配置於該緩衝層上；以及二電極導線，內埋於該第二黏著層、該緩衝層與該第一黏著層內，其中各該電極導線具有彼此相對的一第一端與一第二端，該第一端內埋於該第二黏著層相對遠離該緩衝層的一表面上且直接接觸該導通單元，而該第二端直接接觸該壓電塊。
  12. 如申請專利範圍第11項所述的封裝結構的製作方法，其中提供該電路基板的步驟，包括：提供一介電層，該介電層具有彼此相對的一上表面與一下表面以及多個開孔；配置該些電子元件於該介電層的該些開孔內；形成一絕緣層於該介電層上，該絕緣層覆蓋該介電層該上表面與該下表面且填充於該些開孔內以包覆該些電子元件； 形成多個由該核心層的該第一表面與該第二表面延伸至該些電子元件的導通孔，該些導通孔與該些電子元件電性連接；形成多個第一接墊於該核心層的該第一表面與該第二表面上，其中該些第一接墊透過該些導通孔的一部分電性連接至該些電子元件的該些主動表面；形成多個第二接墊於該核心層的該第一表面與該第二表面上且環繞該些第一接墊；以及形成多個第三接墊於該核心層的該第一表面與該第二表面上，其中該些第三接墊透過該些導通孔的另一部分電性連接至該些電子元件的該些背表面，而該些導通孔、該些第一接墊、該些第二接墊以及該些第三接墊定義出該導通單元。
  13. 如申請專利範圍第12項所述的封裝結構的製作方法，更包括：於形成該第一增層線路結構與該第二增層線路結構於該核心層的該第一表面與該第二表面上之前，貼附多個離形膜於該些第一接墊與該些第二接墊上；以及於形成該第一增層線路結構與該第二增層線路結構的該第一開口與該第二開口之後，移除該些離形膜而暴露出該些第一接墊與該些第二接墊。
  14. 如申請專利範圍第12項所述的封裝結構的製作方法，其中該第一增層線路結構包括一第一介電層以及多個第一導電通孔，該些第一導電通孔貫穿該第一介電層且延伸配置於該第一介 電層的一頂表面上，該些第一導電通孔至少電性連接至該些第三接墊。
  15. 如申請專利範圍第12項所述的封裝結構的製作方法，其中該第二增層線路結構包括一第二介電層以及多個第二導電通孔，該些第二導電通孔貫穿該第二介電層且延伸配置於該第二介電層的一底表面上，該些第二導電通孔至少電性連接至該些第三接墊。
  16. 如申請專利範圍第12項所述的封裝結構的製作方法，其中該第一端直接接觸該些第一接墊其中之一。
  17. 如申請專利範圍第12項所述的封裝結構的製作方法，其中提供該電路基板的步驟，更包括：形成多個貫穿該核心層且延伸配置於該核心層的該第一表面與該第二表面上的導電柱。
  18. 如申請專利範圍第11項所述的封裝結構的製作方法，其中於配置該些壓電散熱單元於該第一開口與該第二開口所暴露出的該導通單元上之後，更包括：形成一第三增層線路結構於該第一增層線路結構上，該第三增層線路結構覆蓋該第一增層線路結構且具有多個第一散熱孔，其中該些第一散熱孔對應該第一開口設置；以及形成一第四增層線路結構於該第二增層線路結構上，該第四增層線路結構覆蓋該第二增層線路結構且具有多個第二散熱孔，其中該些第二散熱孔對應該第二開口設置。
  19. 如申請專利範圍第18項所述的封裝結構的製作方法，其中該第四增層線路結構包括一增層介電層以及多個增層導電通孔，該增層介電層覆蓋該第二增層線路結構，該些增層導電通孔貫穿該增層介電層且延伸配置於該增層介電層的一外表面上，該些增層導電通孔至少電性連接至該些第二導電通孔。
  20. 如申請專利範圍第19項所述的封裝結構的製作方法，其中於形成該第四增層線路結構之後，更包括：形成多個銲球於延伸配置於該增層介電層的該外表面上的該些導電通孔上。
TW105132525A 2016-10-07 2016-10-07 封裝結構及其製作方法 TWI620356B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105132525A TWI620356B (zh) 2016-10-07 2016-10-07 封裝結構及其製作方法
US15/353,726 US9883579B1 (en) 2016-10-07 2016-11-16 Package structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105132525A TWI620356B (zh) 2016-10-07 2016-10-07 封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
TWI620356B true TWI620356B (zh) 2018-04-01
TW201814926A TW201814926A (zh) 2018-04-16

Family

ID=61005085

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105132525A TWI620356B (zh) 2016-10-07 2016-10-07 封裝結構及其製作方法

Country Status (2)

Country Link
US (1) US9883579B1 (zh)
TW (1) TWI620356B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102647622B1 (ko) * 2016-11-25 2024-03-14 삼성디스플레이 주식회사 복합 시트, 이의 제조 방법 및 이를 포함하는 표시 장치
KR20220001634A (ko) * 2020-06-30 2022-01-06 삼성전기주식회사 인쇄회로기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201436684A (zh) * 2013-03-01 2014-09-16 Unimicron Technology Corp 嵌埋有電子元件的線路板結構及其製法
TW201618631A (zh) * 2014-11-13 2016-05-16 欣興電子股份有限公司 內埋式元件封裝結構及其製作方法
CN205320439U (zh) * 2015-12-23 2016-06-15 苏州攀特电陶科技股份有限公司 压电式散热装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3602968B2 (ja) * 1998-08-18 2004-12-15 沖電気工業株式会社 半導体装置およびその基板接続構造
US6229702B1 (en) * 1999-06-02 2001-05-08 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability
US20020008963A1 (en) * 1999-07-15 2002-01-24 Dibene, Ii Joseph T. Inter-circuit encapsulated packaging
JP4454181B2 (ja) * 2001-05-15 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
JP4308797B2 (ja) * 2005-05-02 2009-08-05 株式会社アドバンストシステムズジャパン 半導体パッケージおよびソケット付き回路基板
US20080024998A1 (en) * 2005-07-20 2008-01-31 Shih-Ping Hsu Substrate structure integrated with passive components
US7855396B2 (en) * 2006-02-20 2010-12-21 Industrial Technology Research Institute Light emitting diode package structure
TWI348213B (en) * 2007-08-15 2011-09-01 Packaging substrate structure with capacitor embedded therein and method for fabricating the same
KR101420817B1 (ko) * 2008-01-15 2014-07-21 삼성전자주식회사 3 차원의 직렬 및 병렬 회로들을 가지고 차례로 적층된집적회로 모듈들을 전기적으로 접속하는 반도체 집적회로장치 및 그 장치의 형성방법
TWI355068B (en) * 2008-02-18 2011-12-21 Cyntec Co Ltd Electronic package structure
TWI357135B (en) * 2008-05-29 2012-01-21 Ind Tech Res Inst Chip package structure and manufacturing method th
US8488320B2 (en) * 2010-05-26 2013-07-16 Amtek Semiconductors Co., Ltd. Semiconductor package having a cooling fan and method of fabricating the same
TWI400998B (zh) * 2010-08-20 2013-07-01 Nan Ya Printed Circuit Board 印刷電路板及其製造方法
US8946904B2 (en) * 2010-08-27 2015-02-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Substrate vias for heat removal from semiconductor die
US8558374B2 (en) * 2011-02-08 2013-10-15 Endicott Interconnect Technologies, Inc. Electronic package with thermal interposer and method of making same
TWI449136B (zh) * 2011-04-20 2014-08-11 Cyntec Co Ltd 金屬芯印刷電路板及電子封裝結構
TWI446602B (zh) * 2011-06-13 2014-07-21 Subtron Technology Co Ltd 封裝載板及封裝結構
US8963317B2 (en) * 2012-09-21 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US20140133105A1 (en) * 2012-11-09 2014-05-15 Nvidia Corporation Method of embedding cpu/gpu/logic chip into a substrate of a package-on-package structure
US10840239B2 (en) * 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
TWI528517B (zh) * 2013-03-26 2016-04-01 威盛電子股份有限公司 線路基板、半導體封裝結構及線路基板製程
TWI608332B (zh) 2013-12-17 2017-12-11 宏達國際電子股份有限公司 電子模組與散熱模組
JP6335619B2 (ja) * 2014-01-14 2018-05-30 新光電気工業株式会社 配線基板及び半導体パッケージ
JP6438225B2 (ja) * 2014-07-24 2018-12-12 株式会社ジェイデバイス 半導体パッケージ
US9674940B2 (en) * 2014-08-14 2017-06-06 Samsung Electronics Co., Ltd. Electronic device and semiconductor package with thermally conductive via

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201436684A (zh) * 2013-03-01 2014-09-16 Unimicron Technology Corp 嵌埋有電子元件的線路板結構及其製法
TW201618631A (zh) * 2014-11-13 2016-05-16 欣興電子股份有限公司 內埋式元件封裝結構及其製作方法
CN205320439U (zh) * 2015-12-23 2016-06-15 苏州攀特电陶科技股份有限公司 压电式散热装置

Also Published As

Publication number Publication date
US9883579B1 (en) 2018-01-30
TW201814926A (zh) 2018-04-16

Similar Documents

Publication Publication Date Title
US9472485B2 (en) Hybrid thermal interface material for IC packages with integrated heat spreader
EP2311084B1 (en) Flip chip overmold package
KR100782774B1 (ko) Ｓｉｐ 모듈
US6218731B1 (en) Tiny ball grid array package
TWI500135B (zh) 堆疊式功率元件模組
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
JPH11307689A (ja) 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
KR101069499B1 (ko) 반도체 디바이스 및 그 제조 방법
KR101278393B1 (ko) 파워 패키지 모듈 및 그의 제조방법
US20080054443A1 (en) Carrier board structure with semiconductor chip embedded therein
WO2019167908A1 (ja) 高周波モジュール
KR20090092292A (ko) 회로 다이의 패키징 방법 및 전자 디바이스
KR20030018642A (ko) 스택 칩 모듈
JP4075204B2 (ja) 積層型半導体装置
JP2019071412A (ja) チップパッケージ
JP4545022B2 (ja) 回路装置およびその製造方法
EP4152376A1 (en) Chip encapsulation structure and electronic device
TWI391084B (zh) 具有散熱件之電路板結構
TWI620356B (zh) 封裝結構及其製作方法
JP4549171B2 (ja) 混成集積回路装置
KR101301782B1 (ko) 반도체 패키지 및 그 제조 방법
JP3912445B2 (ja) 半導体装置
US20180240738A1 (en) Electronic package and fabrication method thereof
CN107978575B (zh) 封装结构及其制作方法
KR102016019B1 (ko) 고열전도성 반도체 패키지

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees