JP5867817B2 - 光学デバイスの製造方法 - Google Patents

光学デバイスの製造方法 Download PDF

Info

Publication number
JP5867817B2
JP5867817B2 JP2012034657A JP2012034657A JP5867817B2 JP 5867817 B2 JP5867817 B2 JP 5867817B2 JP 2012034657 A JP2012034657 A JP 2012034657A JP 2012034657 A JP2012034657 A JP 2012034657A JP 5867817 B2 JP5867817 B2 JP 5867817B2
Authority
JP
Japan
Prior art keywords
lid
optical
adhesive layer
base
inner space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012034657A
Other languages
English (en)
Other versions
JP2013171958A (ja
Inventor
恵一郎 林
恵一郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2012034657A priority Critical patent/JP5867817B2/ja
Publication of JP2013171958A publication Critical patent/JP2013171958A/ja
Application granted granted Critical
Publication of JP5867817B2 publication Critical patent/JP5867817B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、可視光の光を発光し又は検出する光学デバイスの製造方法に関する。
フォトダイオードや発光ダイオードを用いた光学デバイスが実用化されている。例えば、照明装置の自動点灯制御、液晶ディスプレイのバックライトの明るさの制御、携帯電話のキーパッドのバックライト制御、監視カメラの暗視野切り替え制御等の分野で光検知の手段とし使用されている。また、発光素子と組み合わせて近接センサを構成し、物体の有無や距離の測定にも使用されている。
光学デバイスは多様な方式が実用化されている。発光素子や受光素子を透光性の樹脂に埋め込む、或いは、真空に保持する又は不活性ガスを充填した中空パッケージに収納して光学デバイスの信頼性を向上させる例がある。例えば、特許文献1には、固体撮像素子の受光面にフィルターを設置し、固体撮像素子とフィルターを紫外線硬化型樹脂で覆い、その上をガラス蓋で閉じた光学デバイスである半導体装置の製造方法が示されている。この製造方法によれば、固体撮像素子の温度を上昇させないで封止するので、熱履歴に伴う固体撮像素子の特性変動を無くすことができるとともに、透過光の反射損失を低減できる、というものである。
また、特許文献2には、ICチップをガラス窓付きの中空パッケージに収納する光学デバイスとしての半導体装置の製造方法が記載されている。この製造方法によれば、中空パッケージに空気又はガス抜き用の孔を設け、その周辺に封止用樹脂を配置する。そして、中空パッケージのパッケージ台と中空パッケージ上蓋との間に接着剤を置いて熱処理して硬化させ、パッケージ台と中空パッケージ上蓋とを接着する。このとき、高温に加熱されたパッケージ内の空気はパッケージに開けたガス抜き用の孔を介して排出されるために、接着部分には圧力が印加されず、中空パッケージ上蓋がパッケージ台から移動する位置ずれを起こすことがない。また、ガス抜き用の孔の周辺に配置した封止用樹脂は高温で液化し、ガス抜き用の孔に流れ込んで硬化し孔を封止するので、中空パッケージの気密性がよく、接着部分の封止抜けを防止する中空パッケージが得られる、というものである。
また、特許文献3には、基板上に実装した半導体チップの周囲に柱状部を設置して半導体チップの周囲を囲み、柱状部の上端面にガラス板を高真空の減圧下で接着して中空パッケージの内部に半導体チップを収納する光学デバイスとしての半導体装置の製造方法が記載されている。基板には貫通電極を形成し、基板の半導体チップが実装される側とは反対側の表面に外部接続端子を形成し、半導体チップの電極と外部接続端子とを貫通電極を介して電気的に接続する。そして、ガラス板と柱状部の上端面とを減圧下で加熱・接着するので気密中空内の空気の膨張を抑え、接着不良が低減できること、及び上蓋をガラスとしたので接着不良を外観検査により確認することができる、というものである。
また、特許文献4には、光半導体装置の製造方法が記載されている。図5は、光半導体装置の外観図である(特許文献4の図1)。光半導体装置は、パッケージ101と封止キャップ102からなる。パッケージ101は上面に開口部を有し、その開口部を封止キャップ102で封止する。パッケージ101と封止キャップ102は熱硬化性樹脂を介して接着される。パッケージ101には熱硬化性樹脂の硬化時にパッケージ内部の空気を外に逃がすための孔103を設けている。半導体基板104には受光素子105と受光素子105で生成される電気信号を増幅・変換する回路素子106とが形成される。
この光半導体装置は次のように製造される。パッケージ101に半導体基板104を実装した後に、パッケージ101に熱硬化性樹脂を介して封止キャップ102を載置する。次に熱を加えて熱硬化性樹脂を硬化させ、パッケージ101と封止キャップ102とを接着する。この熱硬化性樹脂の硬化時に、孔103を介して空気をパッケージ外に追い出すことができるので、熱硬化性樹脂の硬化中に光半導体装置の封止キャップ102が位置ずれを起こすことを防止できる、というものである。
特開昭56−116649号公報 特開平02−125640号公報 特開2002−118193号公報 特開2006−114661号公報
特許文献1に記載される半導体装置の製造方法では、紫外線硬化型樹脂を用いてフィルターや固体撮像素子を封止する。しかし、最上面に設置したガラス蓋を介して紫外線硬化型樹脂に紫外線を照射するため、紫外線はガラス蓋によりカットされ、紫外線硬化型樹脂を十分に硬化させることができない。また、特許文献2に記載の中空パッケージは、中空パッケージを構成するパッケージ台又はパッケージ蓋のいずれかに空気を抜くための孔を設ける必要があり、製造工数が増加してコスト高となる。
また、加熱処理により孔の近傍に設置した接着剤を流動させて孔を塞ぐ場合に、重力方向に対する孔の傾斜角や、孔と接着剤との位置関係が制限され、パッケージ内のレイアウトの自由度が少ない。また、特許文献3の半導体装置の製造方法では、ガラス板と柱状部とを減圧下で加熱・接着する際に、高真空状態に維持した状態でガラス板を柱状部に載置し、次に加熱・接着する必要があるので、使用する設備が大掛かりとなり、コスト高となる。また、特許文献4の光半導体装置の製造方法では、形成した孔が塞がれないので、パッケージの内部は気密性がない。
本発明は上記課題に鑑みてなされたものであり、気密性の高い光学デバイスを簡単な工程で製造することができる製造方法を提供することを目的とする。
本発明の光学デバイスの製造方法は、基体に光学チップを実装する実装工程と、前記基体に接着層を介して蓋体を設置し、前記光学チップを前記基体と前記蓋体により囲まれる内空間に収容する収容工程と、前記接着層に加熱処理を施して前記基体と前記蓋体を接着する熱処理工程と、を備え、前記収容工程は、前記接着層にスリット部を設けて前記内空間と外部空間とを連通させる工程であり、前記熱処理工程は、前記接着層に設けた前記スリット部を閉塞し、前記内空間を外部空間から遮断する工程であることとした。
また、前記収容工程は、前記接着層を仮乾燥する仮乾燥工程と、前記基体に前記蓋体を設置する蓋体設置工程と、前記内空間を減圧する減圧工程と、を備えることとした。
また、前記実装工程は、凹部を有する前記基体の底面に前記光学チップを実装する工程であり、前記収容工程は、前記接着層を前記凹部の周囲の上端面に設置し、前記光学チップを前記内空間に収容する工程であることとした。
また、前記熱処理工程は、前記内空間を真空又は不活性ガスに置換する工程であることとした。
また、前記熱処理工程は、前記蓋体を前記基体に押圧して前記蓋体と前記基体を接着する工程であることとした。
また、前記蓋体は光学フィルターからなることとした。
また、前記実装工程は、前記基体に複数の前記光学チップを実装する工程であり、前記収容工程は、複数の前記光学チップをそれぞれが前記基体と前記蓋体により囲まれる内空間に分離して収容し、隣接する前記内空間を前記スリット部を介して連通させる工程であり、前記熱処理工程の後に、前記基体及び前記蓋体を個々の光学デバイスに切断分離する分離工程と、を備えることとした。
本発明の光学デバイスの製造方法によれば、基体に光学チップを実装する実装工程と、この基体に接着層を介して蓋体を設置し、光学チップを基体と蓋体により囲まれる内空間に収容する収容工程と、接着層に加熱処理を施して基体と蓋体を接着する熱処理工程と、を備える。収容工程は、接着層にスリット部を設けて内空間と外部空間とを連通させる工程であり、熱処理工程は、接着層に設けたスリット部を閉塞し、内空間を外部空間から遮断する工程である。これにより、予め基体や蓋体に空気を抜くための孔を形成する必要が無く、内空間の膨張した空気を外部に逃がすことができる。蓋体が基体に対して位置ずれすることなく接着することができ、接着後は内空間が外部空間から密閉される。
本発明の第一実施形態に係る光学デバイスの製造方法を説明するための図である。 本発明の第一実施形態に係る光学デバイスの製造方法を説明するための図である。 本発明の第二実施形態に係る光学デバイスの製造方法を説明するための図である。 本発明の第二実施形態に係る光学デバイスの製造方法を説明するための図である。 従来公知の光半導体装置の外観図である。
本発明の光学デバイスの製造方法は、基体に光学チップを実装する実装工程と、この基体に接着層を介して蓋体を設置し、光学チップを基体と蓋体により囲まれる内空間に収容する収容工程と、加熱処理を施して接着層を硬化し、基体と蓋体を接着する熱処理工程とを備える。ここで、収容工程は、接着層にスリット部を設けて、内空間と基体及び蓋体の外側の外部空間とを連通させる工程であり、熱処理工程は、接着層に設けたスリット部を閉塞し、内空間と外部空間とを遮断する工程である。
ここで、基体及び蓋体として合成樹脂、ガラス、セラミックス等の材料を使用することができる。接着層として、熱硬化型樹脂からなる接着剤を使用することができる。接着層は、基体に形成してもよいし、蓋体に形成してもよい。光学チップとして、発光ダイオードや受光ダイオード等を使用することができる。例えば、光学チップを半導体チップに形成した受光ダイオードとし、蓋体を光学フィルターとすれば、標準視感度特性に近い検知特性の受光デバイスを形成することができる。
また、収容工程として、接着層を仮乾燥する仮乾燥工程と、基体に蓋体を設置する蓋体設置工程と、内空間を減圧する減圧工程を含めることができる。接着層を仮乾燥して粘着性を発現させて基体に蓋体を設置することにより、スリット部を開口させた状態で基体と蓋体を仮止めする。次に蓋体と基体の積層体を減圧炉に置くことにより内空間を真空に引くことができる。そして、熱処理工程を減圧下又は不活性ガス中で行えば、光学デバイスの内空間を真空又は不活性ガスに置換することができる。また、熱処理工程を、蓋体を基体に押圧して接着すれば、接着層は速やかに広がり、接着層に設けたスリット部を完全に閉塞することができる。
これにより、予め基体や蓋体に空気を抜くための孔を形成する必要が無く、内空間の膨張した空気を外部に逃がすことができ、蓋体を基体に対して位置ずれすることなく接着することができる。更に、接着後は内空間が外部空間から密閉される気密性の高いパッケージを容易に製造することができる。
(第一実施形態)
図1及び図2は、本発明の第一実施形態に係る光学デバイス1の製造方法を説明するための図である。図1(a)、(b)は基体2の断面模式図であり、図1(c)は基体2の上面模式図である。図2(d)、(e)は基体2及び蓋体3の積層体の断面模式図であり、四角形を有する。
実装工程において、図1(a)に示すように、基体2の表面に凹部6を形成し、凹部6の底面に光学チップ4を実装する。まず、基体2に凹部6を形成する。凹部6の底面には4つの電極8の各一部を露出させる。4つの電極8は、凹部6の底面から基体2の各側面にかけてそれぞれ基体2に埋め込まれ、更に基体2の各側面から下面BPにかけて露出する。凹部6の底面に光学チップ4を実装する。光学チップ4は、フォトダイオードと駆動回路等が形成される半導体チップからなり、その上端面に光を入力する受光面と図示しない4つの電極パッドを備える。光学チップ4は、凹部6の底面に接着し、図示しない4つの電極パッドと4つの電極8とを4つのワイヤー7によりそれぞれ接続して実装する。
基体2は、基体材料に金属リードを埋め込んで形成することができる。例えば、中央にすり鉢状に開口する上基板と板状の下基板との間に金属リードを挟み、側面から突出する金属リードを下基板の裏面に折り曲げて、上基板と下基板を熱溶着する。これにより、上基板のすり鉢状の開口が凹部6となり、この凹部6の底面に金属リードからなる電極8が露出し、更にこの金属リードが裏面側に折り曲がって裏面側の電極8を構成する。なお、基体2として合成樹脂を使用すれば、光学デバイス1を低コストで製造することができる。基体2としてガラスを使用すれば、信頼性の高い光学デバイス1を製造することができる。
次に、収容工程において、図1(b)及び(c)に示すように、接着層5を凹部6の周囲の上端面TPに、凹部6を囲むように設置し(接着層設置工程)、次に、接着層5を仮乾燥し(仮乾燥工程)、次に、図2(d)に示すように、基体2に接着層5を介して蓋体3を設置し(蓋体設置工程)、次に、内空間10を減圧する(減圧工程)。光学チップ4は基体2と蓋体3により囲まれる内空間10に収容される。
まず、接着層設置工程において、凹部6の周囲の上端面TPにスリット部9を設けた接着層5を設置する。熱硬化型樹脂をディスペンサや印刷により上端面TPに10μ〜20μの厚さに形成して接着層5とする。スリット部9は、そのスリット幅を30μm〜70μmとする。なお、基体2及び蓋体3の一辺の長さは1mm〜2mmである。スリット部9は一か所に限定されず、複数個所形成してもよい。蓋体3は光学フィルターを使用している。
なお、接着層5としてエポキシ樹脂、アクリル樹脂、シリコーン樹脂、ポリイミド樹脂等を使用することができる。また、これらの樹脂材料に金属材料、有機材料又は無機材料からなるギャップ材を粒子状に分散させることができる。ギャップ材は、略球形とし、その直径を3μm〜10μm、好ましくは5μm〜8μmとし、樹脂材料に対して2重量%〜8重量%、好ましくは4重量%〜6重量%混入させる。ギャップ材を混入させることにより、以後の熱処理工程において、蓋体3を基体2側に相対的に加圧したときに接着層5の厚さを均一にすることができる。また、接着層5はフレキソ印刷(転写印刷)により高精度に印刷できるが、グラビア印刷でもよい。印刷精度が悪いとスリット部9のスリット幅を安定に形成することができなくなる。
次に、仮乾燥工程において、接着層5を70℃〜80℃で約5分間仮乾燥させて、接着層5の形状を保ちながら粘着力のある状態にする。次に、蓋体設置工程において、蓋体3を、接着層5を介して基体2に設置し、光学チップ4を収容する内空間10を構成する。このとき、蓋体3は仮乾燥した接着層5の粘着力により固定され、スリット部9の形状も維持される。従って、内空間10はスリット部9を介して外部空間と連通する。次に、減圧工程において、蓋体3と基体2の積層体を減圧炉においてスリット部9を介して内空間10を減圧する。なお、減圧工程の後に蓋体設置工程としてもよいし、減圧工程の後に仮乾燥工程、次に、蓋体設置工程としてもよい。しかし、減圧炉で蓋体設置工程を行うよりも、蓋体設置工程後に減圧工程を行う方が、設備が簡単になる。
次に、熱処理工程において、基体2、接着層5及び蓋体3の積層体を温度70℃〜100℃、好ましくは80℃〜90℃にて約5分間熱処理して接着層5の粘度を緩ませる。次に、図2(e)に示すように、蓋体3を基体2側に相対的に圧力Pを印加し、押圧しながら温度140℃〜150℃に昇温させ、約1時間保持して接着層5を固化する。基体2及び蓋体3を加熱して接着層5の粘度を緩ませ、更に押圧するので、接着層5は拡張してスリット部9を閉塞し、固化する。そのため、内空間10は外部空間から遮断され、光学チップ4は気密封止される。
なお、この加熱処理を減圧炉の中の真空中で行う。つまり、減圧炉の中で温度70℃〜100℃、好ましくは80℃〜90℃にて約5分間熱処理し、次に温度140℃〜150℃に昇温させ約1時間保持し、蓋体3を基体2に押圧した状態で接着層5を熱固化させる。これにより、内空間10を真空状態にして気密封止することができる。また、熱処理前又は熱処理中に真空状態に排気し、次に不活性ガスを導入して内空間10を不活性ガスにより置換して気密封止することができる。また、接着層5を基体2の上端面TPに設置することに代えて、蓋体3の表面の上端面TPに対応する位置に形成してもよい。
また、上記実施形態では、収容工程から熱処理工程を減圧炉で行い接着層5が固化した後に大気圧とし、内空間10内を真空状態としたが、本発明はこれに限定されない。収容工程及び熱処理工程を大気圧で行うことができる。熱処理工程を大気圧で行っても、接着層5に形成したスリット部9により膨張した空気を外部に逃がすことができるので、内部空気の膨張により蓋体3が持ち上がり、蓋体3が基体2に対して位置ずれを起こすことが無い。
このように、予め基体や蓋体に空気を抜くための孔を形成する必要が無く、内空間の膨張した空気を外部に逃がすことができ、蓋体を基体に対して位置ずれを起こすことなく接着することができる。更に、接着後は内空間が外部空間から密閉される気密性の高いパッケージを容易に製造することができる。
(第二実施形態)
図3及び図4は、本発明の第二実施形態に係る光学デバイス1の製造方法を説明するための図である。図3(a)、(b)は基体2の断面模式図であり、図3(c)は基体2の上面模式図である。図4(d)、(e)は基体2と蓋体3の積層体の断面模式図であり、図4(f)は光学デバイス1の上面模式図である。本実施形態は光学デバイス1を多数個同時に形成する方法である。
まず、実装工程において、図3(a)に示すように、基体2に複数の凹部6を形成し、それぞれの凹部6にはその底面から基体2の下面に貫通する貫通電極11を形成し、下面には外部電極12を形成する。次に、光学チップ4を、各凹部6の底面に接着し、ワイヤー7により図示しない電極パッドと電極8とを電気的に接続して実装する。基体2及び光学チップ4は第一実施形態と同様なので、説明を省略する。
次に、収容工程において、図3(b)及び(c)に示すように、接着層5を凹部6の周囲の上端面TPに凹部6を囲むように設置し(接着層設置工程)、接着層5を仮乾燥する(仮乾燥工程)。更に、図4(d)に示すように、基体2に接着層5を介して蓋体3を設置し(蓋体設置工程)、内空間10を減圧し(減圧工程)、光学チップ4を基体2と蓋体3により囲まれる内空間10に収容する。ここで、図3(c)に示すように、接着層5は隣接する凹部6との間に複数のスリット部9を形成する。これにより、接着層5の上に蓋体3を設置しても隣接する内空間10はスリット部9により連通し、更に外部空間に連通するので、どの内空間10の空気も外部に排出することが可能となる。次に、熱処理工程において、図4(d)に示すように、基体2の上端面TPの接着層5を介して設置される蓋体3を熱処理する。
また、図4(e)に示すように、蓋体3に上方から圧力Pを印加し、押圧しながら熱処理することにより、接着層5は基体2と蓋体3の間隙を拡張し各スリット部9を閉塞して固化する。その結果、各内空間10は外部空間から遮断され、各光学チップ4は気密封止される。なお、接着層5の条件や熱処理条件は第一実施形態と同様なので、説明を省略する。また、加熱処理を収容工程から引き続いて減圧炉の真空中で行えば、内空間10を真空状態にして気密封止することができる。更に、熱処理の前又は熱処理中に空気を不活性ガスに置換すれば、内空間10に不活性ガスを充填して気密封止することができる。
これにより、熱処理工程を減圧工程から引き続いて減圧炉で行うことにより、内空間10を真空状態にして気密封止することができる。また、熱処理前又は熱処理中に真空にし、次に不活性ガスを導入して内空間10を不活性ガスにより置換することができる。次に、分離工程において、図4(f)に示すように、ダイシングソーやダイヤモンドホイール等を用いて各光学デバイス1に切断分離する。これにより、同時に多数の光学デバイス1を製造することができる。
1 光学デバイス
2 基体
3 蓋体
4 光学チップ
5 接着層
6 凹部
7 ワイヤー
8 電極
9 スリット部
10 内空間
11 貫通電極
12 外部電極
TP 上端面、BP 下面
P 圧力

Claims (6)

  1. 基体に複数の光学チップを実装する実装工程と、
    前記基体に接着剤を使用する接着層を介して蓋体を設置し、前記光学チップを前記基体と前記蓋体により囲まれる内空間に収容する収容工程と、
    前記接着層に加熱処理を施して前記基体と前記蓋体を接着する熱処理工程と、
    前記基体及び前記蓋体を個々の光学デバイスに切断分離する分離工程と、を備え、
    前記収容工程は、複数の前記光学チップのそれぞれを前記基体と前記蓋体により囲まれる内空間に分離して収容し、前記接着層に前記接着剤の無いスリット部を設けて隣接する前記内空間を前記スリット部を介して連通させるとともに前記内空間と外部空間とを連通させる工程であり、
    前記熱処理工程は、前記接着層に設けた前記スリット部を閉塞し、前記内空間を隣接する前記内空間及び外部空間から遮断する工程である光学デバイスの製造方法。
  2. 前記収容工程は、前記接着層を仮乾燥する仮乾燥工程と、前記基体に前記蓋体を設置する蓋体設置工程と、前記内空間を減圧する減圧工程と、を備える請求項1に記載の光学デバイスの製造方法。
  3. 前記実装工程は、凹部を有する前記基体の底面に前記光学チップを実装する工程であり、
    前記収容工程は、前記接着層を前記凹部の周囲の上端面に設置し、前記光学チップを前記内空間に収容する工程である請求項1又は2に記載の光学デバイスの製造方法。
  4. 前記熱処理工程は、前記内空間を真空又は不活性ガスに置換する工程である請求項1〜3のいずれか一項に記載の光学デバイスの製造方法。
  5. 前記熱処理工程は、前記蓋体を前記基体に押圧して前記蓋体と前記基体を接着する工程である請求項1〜4のいずれか一項に記載の光学デバイスの製造方法。
  6. 前記蓋体は光学フィルターからなる請求項1〜5のいずれか一項に記載の光学デバイスの製造方法。
JP2012034657A 2012-02-21 2012-02-21 光学デバイスの製造方法 Expired - Fee Related JP5867817B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012034657A JP5867817B2 (ja) 2012-02-21 2012-02-21 光学デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012034657A JP5867817B2 (ja) 2012-02-21 2012-02-21 光学デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2013171958A JP2013171958A (ja) 2013-09-02
JP5867817B2 true JP5867817B2 (ja) 2016-02-24

Family

ID=49265733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012034657A Expired - Fee Related JP5867817B2 (ja) 2012-02-21 2012-02-21 光学デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP5867817B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101987627B1 (ko) * 2017-08-21 2019-09-30 주식회사 옵티맥 발광 패키지
JP7177328B2 (ja) * 2017-09-29 2022-11-24 日亜化学工業株式会社 発光装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6384051A (ja) * 1986-09-26 1988-04-14 Matsushita Electronics Corp 半導体装置の製造方法
JPS63116461A (ja) * 1986-11-05 1988-05-20 Tomoegawa Paper Co Ltd 固体撮像装置の気密封止方法
JPH01277068A (ja) * 1988-04-28 1989-11-07 Toppan Printing Co Ltd 固体撮像装置のウインドグラスの接着方法及びそのための接着治具
JP2673928B2 (ja) * 1993-05-11 1997-11-05 株式会社巴川製紙所 電子部品素子封止用蓋材
JP4475788B2 (ja) * 2000-10-10 2010-06-09 三洋電機株式会社 半導体装置の製造方法
JP4378868B2 (ja) * 2000-10-16 2009-12-09 ソニー株式会社 半導体装置
JP5128047B2 (ja) * 2004-10-07 2013-01-23 Towa株式会社 光デバイス及び光デバイスの生産方法
JP5082542B2 (ja) * 2007-03-29 2012-11-28 ソニー株式会社 固体撮像装置

Also Published As

Publication number Publication date
JP2013171958A (ja) 2013-09-02

Similar Documents

Publication Publication Date Title
JP5746919B2 (ja) 半導体パッケージ
US10753551B2 (en) Electronic component, electronic component mounting substrate, and electronic component mounting method to facilitate positional alignment between the electronic component and the mounting substrate
US8399940B2 (en) Package structure having MEMS elements and fabrication method thereof
JP2006332680A (ja) イメージセンサをパッケージングするための方法及びパッケージングされたイメージセンサ
CN107546194B (zh) 用于具有玻璃顶盖的混合式光学封装的结构和方法
KR20130079501A (ko) 적어도 하나의 광전자 반도체 소자를 제조하기 위한 방법
US9935144B1 (en) System-in-package image sensor
CN109962041B (zh) 具有光保护的环境光传感器
JP2002329850A (ja) チップサイズパッケージおよびその製造方法
JP2017523602A (ja) オプトエレクトロニクス半導体装置、オプトエレクトロニクス半導体装置の製造方法、およびオプトエレクトロニクス半導体装置を備えた光源
JP5867817B2 (ja) 光学デバイスの製造方法
US8748926B2 (en) Chip package with multiple spacers and method for forming the same
JP2009193986A (ja) 半導体装置及びその製造方法
WO2014174995A1 (ja) 半導体装置の製造方法および半導体装置
TWI501359B (zh) 電子元件封裝體及其形成方法
JP4942671B2 (ja) 半導体装置およびその製造方法
US8785247B2 (en) Chip package and method for forming the same
JP2022543633A (ja) 気密封止ガラスパッケージ
WO2014027476A1 (ja) 半導体デバイス
WO2011142059A1 (ja) 半導体装置及びその製造方法
US10347685B2 (en) Optical device and method for manufacturing same
JP6432919B2 (ja) 光学デバイスの製造方法
JPWO2019049794A1 (ja) 封止光半導体デバイスの製造方法
US20180226442A1 (en) Image sensor and manufacturing method thereof
JP5825854B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151211

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20151224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151224

R150 Certificate of patent or registration of utility model

Ref document number: 5867817

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees