CN1238898C - 三维器件 - Google Patents

三维器件 Download PDF

Info

Publication number
CN1238898C
CN1238898C CNB998002100A CN99800210A CN1238898C CN 1238898 C CN1238898 C CN 1238898C CN B998002100 A CNB998002100 A CN B998002100A CN 99800210 A CN99800210 A CN 99800210A CN 1238898 C CN1238898 C CN 1238898C
Authority
CN
China
Prior art keywords
layer
thin
film device
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998002100A
Other languages
English (en)
Other versions
CN1256792A (zh
Inventor
下田达也
井上聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1256792A publication Critical patent/CN1256792A/zh
Application granted granted Critical
Publication of CN1238898C publication Critical patent/CN1238898C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Abstract

存储器IC10a包括衬底(转移侧衬底)21，和在该衬底21上层积的存储器单元阵列71、存储器单元阵列72及存储器单元阵列73。将各存储器单元阵列71、72和73分别按照薄膜结构的转移方法从图21中的下侧按该顺序层积。所述转移法包括在原衬底上通过分离层形成薄膜器件层(存储器单元阵列)后，对所述分离层照射照射光，在所述分离层的层内和/或界面上产生剥离，将所述原衬底上的薄膜器件层转移到衬底21侧。

Description

三维器件
技术领域
本发明涉及三维器件。
背景技术
以往的三维IC等的三维器件可如下那样制造。首先，在Si衬底上，通过多个工序形成包括场效应晶体管(FET)等的第一层。接着，在该第一层上，形成同样的第二层。之后，同样地形成第三层和第三层以后的层。
但是，在以往的三维器件中，由于在同一衬底上依次重叠各层地形成，所以上层的形成必须不对下层造成不良影响，在制造时受到种种制约(例如，使下层不变质的温度上限等)。
此外，在层积不同层的三维器件的情况下，很难按适合各层的器件参数(例如，栅极线宽、栅极绝缘膜的膜厚、设计标准、制造时的温度等的制造条件)形成各层。
此外，在以往的三维器件中，由于在构成器件的衬底上形成各层，所以采用的衬底必须兼备作为器件衬底的适应性和作为形成各层时的衬底的适应性，因此，存在只能使用特定衬底的缺点。
由于这些理由，所以还未进入三维IC等三维器件的实用化。
本发明的目的在于提供使薄膜器件层的形成条件的自由度宽松，可以容易地制造的高性能的三维器件。
发明内容
上述目的可由下述(1)～(20)的本发明来实现。
(1)一种三维器件，在其厚度方向上多次层积在二维方向的预定区域内配置的薄膜器件层，
其特征在于，所述薄膜器件层内的至少一层按转移法层积。
(2)一种三维器件，在其厚度方向上多次层积在基体上沿二维方向延伸的预定区域内构成电路的薄膜器件层，从而构成三维方向的电路，
其特征在于，所述薄膜器件层内的至少一层按转移法层积。
(3)上述(1)或(2)所述的三维器件，所述转移法包括在原衬底上通过分离层形成薄膜器件层后，向所述分离层照射照射光，在所述分离层的层内和/或界面上产生剥离，将所述原衬底上的薄膜器件层转移到三维器件的衬底侧。
(4)上述(3)所述的三维器件，通过使构成分离层的物质的原子间或分子间结合力消失或减小来产生所述分离层的剥离。
(5)上述(3)所述的三维器件，通过从构成分离层的物质中产生气体来进行所述分离层的剥离。
(6)上述(3)至(5)中任何一项所述的三维器件，所述照射光为激光。
(7)上述(3)至(6)中任何一项所述的三维器件，所述分离层由非晶硅、陶瓷、金属或有机高分子材料构成。
(8)上述(1)至(7)中任何一项所述的三维器件，所述薄膜器件层有连接电极，利用该连接电极，在相邻的所述薄膜器件层之间进行电连接。
(9)上述(8)所述的三维器件，在所述薄膜器件层的两面有所述连接电极。
(10)上述(8)或(9)所述的三维器件，通过各向异性导电膜，使相邻的所述薄膜器件层连接。
(11)上述(1)至(7)中任何一项所述的三维器件，在所述各薄膜器件层内的相应的两层中，一层有发光部分，而另一层有接收来自所述发光部分的光的接收光部分，利用这些发光部分和接收光部分，在所述两层之间可通过光进行通信。
(12)上述(1)至(11)中任何一项所述的三维器件，所述被转移被层积的薄膜器件层和其它薄膜器件层内的至少一层同时制造。
(13)上述(1)至(12)中任何一项所述的三维器件，所述各薄膜器件层内的至少一层有多个薄膜晶体管。
(14)上述(1)至(13)中任何一项所述的三维器件，所述各薄膜器件层内的至少一层构成存储器单元阵列。
(15)上述(1)至(14)中任何一项所述的三维器件，利用所述各薄膜器件层内的多层构成一个存储器。
(16)上述(1)至(13)中任何一项所述的三维器件，所述各薄膜器件层内的至少一层构成存储器单元阵列，而其它薄膜器件层内的至少一层构成逻辑电路。
(17)上述(16)所述的三维器件，其构成为由所述逻辑电路驱动所述存储器单元阵列。
(18)上述(16)或(17)所述的三维器件，按不同的设计标准形成所述逻辑电路和所述存储器单元阵列。
(19)上述(16)或(17)所述的三维器件，按不同的设计参数形成所述逻辑电路和所述存储器单元阵列。
(20)上述(16)或(17)所述的三维器件，按不同的制造工序形成所述逻辑电路和所述存储器单元阵列。
根据本发明的一种形成三维器件的方法，该器件至少包括第一薄膜器件层和第二薄膜器件层，第一薄膜器件层具有多个第一电极而第二薄膜器件层具有多个第二电极，各层都在厚度方向上层积，该方法包括以下步骤：在第一衬底上形成第一薄膜器件层；在第二衬底上形成第二薄膜器件层，在此衬底和第二薄膜器件层间有一分离层；将第一薄膜器件层粘合到第二薄膜器件层，使得所述多个第一电极电连接到所述多个第二电极；并且用光照射所述分离层，造成剥离，使得所述第二薄膜器件层从所述第二衬底被转移到所述第一衬底，并在所述第一薄膜器件层上形成。
根据本发明的一种形成三维器件的方法，该器件至少包括第一薄膜器件层和第二薄膜器件层，第一薄膜器件层具有多个第一电极而第二薄膜器件层具有多个构成三维电路的第二电极，各薄膜器件层都在厚度方向上层积，各薄膜器件层构成在平面方向上延伸的预定区域中设置的电路，该方法包括以下步骤：将第一薄膜器件层粘合到第二薄膜器件层，使得所述多个第一电极电连接到所述多个第二电极；并且以分离层中的剥离将第二薄膜器件层层积在第一薄膜器件层上，而第二薄膜器件层在该分离层上予以形成。
根据本发明的一种三维器件的制造方法，此三维器件在第一衬底上具有多个薄膜器件层，所述多个薄膜器件层至少包括第一薄膜器件层和第二薄膜器件层，第一薄膜器件层具有多个第一电极而第二薄膜器件层具有多个第二电极，该方法包括以下步骤：在第二衬底上形成第二薄膜器件层，在此衬底和第二薄膜器件层间有一分离层；将第一薄膜器件层粘合到第二薄膜器件层，使得所述多个第一电极电连接到所述多个第二电极；并且用光照射所述分离层，从而在所述分离层中或在所述分离层与所述第二衬底间的界面处两者至少之一造成剥离，使得所述第二薄膜器件层被转移到所述第一衬底上。
附图说明
图1是示意性表示本发明的薄膜结构的转移方法的实施例工序的剖面图。
图2是示意性表示本发明的薄膜结构的转移方法的实施例工序的剖面图。
图3是示意性表示本发明的薄膜结构的转移方法的实施例工序的剖面图。
图4是示意性表示本发明的薄膜结构的转移方法的实施例工序的剖面图。
图5是示意性表示本发明的薄膜结构的转移方法的实施例工序的剖面图。
图6示意性表示本发明的薄膜结构的转移方法的实施例工序的剖面图。
图7是示意性表示本发明的薄膜结构的转移方法的实施例工序的剖面图。
图8是示意性表示本发明的薄膜结构的转移方法的实施例工序的剖面图。
图9是示意性表示本发明的三维器件的第一实施例的剖面图。
图10是示意性表示图9所示的三维器件制造方法的工序剖面图。
图11是示意性表示图9所示的三维器件制造方法的工序剖面图。
图12是示意性表示图9所示的三维器件制造方法的工序剖面图。
图13是示意性表示图9所示的三维器件制造方法的工序剖面图。
图14是示意性表示图9所示的三维器件制造方法的工序剖面图。
图15是示意性表示图9所示的三维器件制造方法的工序剖面图。
图16是示意性表示本发明的三维器件的其它结构例的剖面图。
图17是示意性表示本发明的三维器件的第二实施例的剖面图。
图18是示意性表示本发明的三维器件的第三实施例的剖面图。
图19是表示本发明的有机EL元件结构例的剖面图。
图20是表示本发明的PIN光电二极管结构例的剖面图。
图21是示意性表示本发明的三维器件的第四实施例的图。
图22是表示本发明的SRAM存储器单元(一单元)结构例的电路图。
图23是示意性表示本发明的三维器件的第五实施例的透视图。
图24是示意性表示本发明的三维器件的第六实施例的透视图。
图25是示意性表示本发明的三维器件的第七实施例的图。
图26是示意性表示本发明的三维器件的第八实施例的图。
图27是示意性表示本发明的三维器件的第九实施例的图。
符号的说明
1          衬底
11         分离层形成面
12         照射光入射面
2          分离层
2a、2b     界面
3          中间层
4、41～43  被转移层
411、412   连接电极
421、422   连接电极
413、423   发光部分
414、424   接收光部分
431～424   连接电极
5          键合层
6          转移体
7          照射光
10         三维器件
10a        存储器IC
10b    系统IC
10c    IC
21     衬底
22、23 导电性键合层
24     键合层
25     透明的键合层
30     有机EL元件
31     透明电极
32     发光层
33     金属电极
34     隔壁
50     PIN光电二极管
51     接收光部分窗电极
52     p型a-SiC层
53     i型a-SiC层
54     n型a-SiC层
55     Al-Si-Cu层
60     薄膜晶体管
61     源层
62     漏层
63     沟道层
64     栅极绝缘膜
65     栅电极
66     层间绝缘膜
67、68 电极
68     保护膜
71～73 存储器单元阵列
74     存储器
741    输入输出控制电路
742    行解码器
743    列解码器
75     存储器
751    输入输出控制电路
752    行解码器
753    列解码器
76     存储器
761    输入输出控制电路
762    行解码器
763    列解码器
77、78 逻辑电路
80     存储器单元
81、82 nMOS薄膜晶体管
83、85 pMOS薄膜晶体管
84、86 nMOS薄膜晶体管
87、88 位线
89     字线
具体实施方式
下面，根据附图所示的优选实施例详细说明本发明的三维器件。
在本发明中，采用后述的‘薄膜结构的转移方法(转移技术)’层积多层，制造三维器件(例如，三维IC等)。就是说，本发明的三维器件是采用后述的‘薄膜结构的转移方法’在其厚度方向上层积多层构成的三维器件。首先，说明‘薄膜结构的转移方法’。
图1～图8是示意性表示本发明薄膜结构转移方法的实施例的工序剖面图。下面，根据这些图，依次说明薄膜结构的转移方法(剥离方法)的工序。
<1>如图1所示，在衬底1的一面(分离层形成面11)上形成分离层(光吸收层)2。
在从衬底1侧照射照射光7的情况下，衬底1最好具有透过该照射光7的透光性。
在这种情况下，照射光7的透过率可以在10％以上，在50％以上更好。如果该透过率过低，那么照射光7的衰减(损失)变大，要剥离分离层2就必须有大的光量。
此外，衬底1可以由可靠性高的材料构成，特别是由耐热性良好的材料构成更好。其理由是，例如在形成后述的被转移层4和中间层3时，根据其种类和形成方法，处理温度往往升高(例如，350～1000℃左右)，但即使在该情况下，如果衬底1具有良好的耐热性，那么在衬底1上形成被转移层4等时，其温度条件等成膜条件的设定范围就宽松。
因此，在形成被转移层4时的最高温度为Tmax时，衬底1可以由变形点在Tmax以上的材料构成。具体地说，衬底1的构成材料的变形点可以在350℃以上，在500℃以上更好。作为这种材料，例如可列举出石英玻璃、钠钙玻璃、麻粒玻璃(Corning)7059、日本电气玻璃OA-2等耐热性玻璃。
再有，如果可降低形成后述分离层2、中间层3和被转移层4时的处理温度，那么对于衬底1来说，也可以采用熔点低价格便宜的玻璃材料和合成树脂。
此外，对衬底1的厚度并无特别限定，但通常可以在0.1～5.0mm左右，在0.5～1.5mm左右更好。如果衬底1的厚度过薄，那么会导致强度下降，如果过厚，那么在衬底1的透过率低的情况下，容易发生照射光7的衰减。再有，在衬底1的照射光7的透过率高的情况下，其厚度可以超过所述上限值。
再有，为了能够均匀地照射照射光7，衬底1的分离层形成部分的厚度最好是均匀的。
此外，衬底1的分离层形成面11和照射光入射面12并不限于图示的平面，也可以是曲面。
在本发明中，由于不是利用腐蚀等来除去衬底1，而是剥离处于衬底1与被转移层4之间的分离层2来分离衬底1，所以操作容易，同时可使用厚度比较厚的衬底等，并且与衬底1有关的选择范围也宽。
下面，说明分离层2。
分离层2吸收后述的照射光7，在其层内和/或界面2a或2b上最好具有产生剥离(以下，称为‘层内剥离’、‘界面剥离’)的性质，通过照射光7的照射，使构成分离层2的物质的原子间或分子间结合力消失或减小，换句话说，通过产生烧蚀(ablation)，达到层内剥离和/或界面剥离。
而且，通过照射光7的照射，也有从分离层2中放出气体，产生分离效果的情况。就是说，有使在分离层2中含有的成分变为气体放出的情况，和分离层2吸收光后立即变为气体，放出其蒸汽，产生分离的情况。
作为这种分离层2的组成，例如可列举以下物质。
①非晶硅(a-Si)
在该非晶硅中，可以含有H(氢)。在这种情况下，H的含量可以在2at％以上左右，在2～20at％左右更好。这样，如果含有预定量的H，那么通过照射光7的照射，氢被放出，在分离层2中产生内压，该内压变成剥离上下薄膜的力。
通过适当设定成膜条件，例如在CVD中的气体组成、气体压力、气体气氛、气体流量、温度、衬底温度、投入功率等条件，可以调整非晶硅中H的含量。
②氧化硅或硅酸盐、氧化钛或钛酸盐、氧化锆或锆酸盐、氧化镧或镧酸盐等的各种氧化物陶瓷、电介质(强电介质)或半导体
作为氧化硅，可列举出SiO、SiO2、Si3O2，而作为硅酸盐，例如可列举出K2SiO3、Li2SiO3、CaSiO3、ZrSiO4、Na2SiO3。
作为氧化钛，可列举出TiO、Ti2O3、TiO2，而作为钛酸盐，例如可列举出BaTiO4、BaTiO3、Ba2Ti9O20、BaTi5O11、CaTiO3、SrTiO3、PbTiO3、MgTiO3、ZrTiO2、SnTiO4、Al2TiO5、FeTiO3。
作为氧化锆，可列举出ZrO2，而作为锆酸盐，例如可列举出BaZrO3、ZrSiO4、PbZrO3、MgZrO3、K2ZrO3。
③PZT、PLZT、PLLZT、PBZT等陶瓷或电介质(强电介质)
④氮化硅、氮化铝、氮化钛等氮化物陶瓷
⑤有机高分子材料
作为有机高分子材料，可以是具有-CH2-、-CO-(酮)、-CONH-(氨基)、-NH-(亚胺)、-COO-(酯)、-N＝N-(偶氮基)、-CH＝N-(席夫(Schiff))等键(用照射光7进行照射可切断这些键)的物质，实际上，只要是有很多这种键的物质就可以。此外，有机高分子材料可以是在结构式中具有芳香族炭化氢(一个或两个以上的苯环或其缩聚环)的物质。
作为这类有机高分子材料的具体实例，可列举出聚乙烯、聚丙烯那样的聚烯、聚亚胺、聚酰胺、聚酯、聚甲基丙烯酸甲酯(PMMA)、对聚苯硫(PPS)、聚醚(PES)、环氧树脂等。
⑥金属
作为金属，例如可列举出Al、Li、Ti、Mn、In、Sn、Sm或包含这些金属中的至少一种的合金。
此外，分离层2的厚度因剥离目的和分离层2的组成、层结构、形成方法等诸条件不同而有所不同，但通常可以在1nm～20μm左右，在10nm～2μm左右更好，在40nm～1μm左右最好。
如果分离层2的膜厚过小，那么成膜的均匀性受损失，产生不均匀的剥离，此外，如果膜厚过厚，那么为了确保分离层2的良好剥离性，就必须增大照射光7的功率(光量)，同时在随后除去分离层2时在其操作上要花费时间。再有，分离层2的膜厚最好尽可能均匀。
对分离层2的形成方法并无特别限定，可以按照膜组成和膜厚等诸条件适当选择。例如，可列举出CVD(包括MOCVD、低压CVD、ECR-CVD)、蒸汽淀积(vapor diposition)、分子束蒸汽淀积(MB)(molecular beam vapor diposition)、溅射、离子镀敷、PVD等各种汽相成膜方法，电镀、浸渍电镀(浸渍)、无电解镀敷等各种镀敷方法，朗缪尔-布洛杰特(Langmuir-Blodgett)(LB)法、旋涂、喷涂、滚动涂敷等涂敷方法，各种印刷方法、转移方法、喷墨方法、粉末喷射方法等，也可以将这些方法中的两种以上方法组合。
例如，在分离层2的组成为非晶硅(a-Si)的情况下，可以利用CVD、特别是可以利用低压CVD和等离子体CVD来进行成膜。
此外，在分离层2由溶液-凝胶法(sol-gel processing)制成的陶瓷构成的情况下和由有机高分子材料构成的情况下，可以利用涂敷法、特别是利用旋转涂敷来进行成膜。
此外，可以用两个工序以上的步骤(例如，层的形成工序和热处理工序)形成分离层2。
这种分离层2可以由两层以上的层构成。在这种情况下，所述两层以上的层的组成或特性可以相同。此外，也可以不相同。
<2>如图2所示，在分离层2上形成中间层(基底层)3。
按各种形成目的形成该中间层3，该中间层至少发挥下述中的一种功能，例如，可列举出作为在制造或使用时对后述的被转移层4进行物理或化学保护的保护层，绝缘层，导电层，照射光7的遮光层，阻止向被转移层4或从被转移层4的成分转移(迁移)的阻挡层，或反射层。
可以按其形成目的适当设定作为该中间层3的组成，例如，在由非晶硅构成分离层2和由薄膜晶体管(TFT)构成的被转移层4之间形成的中间层3的情况下，作为该中间层3的组成，可列举出SiO2等氧化硅，在分离层2和由PZT构成的被转移层4之间形成的中间层3的情况下，例如，作为该中间层3的组成，可列举出Pt、Au、W、Ta、Mo、Al、Cr、Ti或以这些金属为主的合金。
这种中间层3的厚度可按其形成目的和发挥功能的程度来适当决定，但通常可以在10nm～5μm左右，在40nm～1μm左右更好。
此外，作为中间层3的形成方法，可列举出与在所述分离层2中列举的形成方法相同的方法。此外，可以按两个工序以上的工序进行中间层3的形成。
再有，这种中间层3可以用相同的或不同的组成物质两层以上地形成。此外，在本发明中，也可以不形成中间层3，而在分离层2上直接形成被转移层4。
<3>如图3所示，在中间层3上形成被转移层(被剥离物)4。
被转移层4是向后述的转移体6转移的层，可以按与在所述分离层2中列举的形成方法相同的方法来形成。
对被转移层4的形成目的、种类、形态、结构、组成、物理或化学特性等并无特别限定，但考虑到转移的目的和有用性，最好是薄膜，特别是功能性薄膜或薄膜器件。
作为功能性薄膜和薄膜器件，例如，可列举出薄膜晶体管(TFT)、薄膜二极管、其它薄膜半导体器件，电极(例如：ITO、台面晶体管(mesa)膜那样的透明电极)，在太阳电池和图象传感器等中使用的光电转换元件，开关元件，存储器，压电元件等的调节器，微型反射镜(压电薄膜陶瓷)，磁记录介质、光磁记录介质、光记录介质等的记录介质，磁记录薄膜磁头、线圈、电感器、薄膜高透磁材料和组合这些部分所形成的微型磁器件，滤光镜、反射膜、分光镜、偏振光元件等的光学薄膜，半导体薄膜，超导薄膜(例如：YBCO膜)，磁性薄膜，金属多层薄膜，金属陶瓷多层薄膜，金属半导体多层薄膜，陶瓷半导体多层薄膜，有机薄膜和其它物质的多层薄膜等。
其中，有特别适用于薄膜器件、微型磁器件、微型三维构造物的结构、调节器、微型反射镜等方面的很好的有用性。
在其形成方法的关系上，一般要经过比较高的处理温度形成这种功能性薄膜或薄膜器件。因此，在这种情况下，如上所述，衬底1必须是能耐其处理温度的高可靠的衬底。
再有，被转移层4可以是单层层积体，也可以是多层层积体。而且，如所述薄膜晶体管等那样，也可以是被配以预定图形的被转移层。被转移层4的形成(层积)、构图可按其相应的预定方法进行。通常，经过多个工序形成这种被转移层4。
例如，可以根据记载于特公平2-50630号公报和文献H.Ohshimaet al：International Symposium  Digest of Technical Papers SID1983“B/W and Color LC Video Display Addressed by Poly Si TFTs”中的方法进行由薄膜晶体管构成的被转移层4的形成。
此外，对被转移层4的厚度并无特别限定，可根据其形成目的、功能、组成、特性等诸条件适当设定。在被转移层4为薄膜晶体管的情况下，其合计厚度可以在0.5～200μm左右，在1.0～10μm左右更好。此外，在其它薄膜的情况下，适当的合计厚度可以在更宽的范围内，例如在50nm～1000μm左右。
再有，被转移层4并不限于上述薄膜，例如，也可以是涂敷膜和板那样的厚膜。
<1>如图4所示，在被转移层(被剥离物)4上形成键合层5，通过该键合层5键合(接合)转移体6。
作为构成键合层5的粘结剂的优选例，可列举出反应固化型粘结剂、热固化型粘结剂、紫外线固化型粘结剂等光固化型粘结剂，厌气固化型粘结剂等各种固化型粘结剂。作为粘结剂的组成，例如可以是环氧树脂系列、丙烯酸酯系列、硅酮系列等物质。例如，按涂敷法进行这种键合层5的形成。
在采用所述固化型粘结剂的情况下，例如，在被转移层4上涂敷固化型粘结剂，随后在接合后述的转移体6之后，按照对应于固化型粘结剂的特性的固化方法使所述固化型粘结剂固化，键合固定被转移层4与转移体6。
在使用光固化型粘结剂的情况下，可以在将透光性的转移体6放置在未固化的键合层5上之后，从转移体6上照射固化所用的光，使粘结剂固化。此外，如果衬底1是具有透光性的衬底，从衬底1和转移体6的两侧照射固化所用的光，使粘结剂固化，那么可确保固化。
再有，与图示情况不同，也可以在转移体6侧形成键合层5，在其上键合被转移层4。此外，在被转移层4和键合层5之间，也可以设置上述那样的中间层。此外，例如在转移体6本身具有键合功能的情况下，也可以省略键合层5的形成。
作为转移体6，并无特别限定，但可列举出衬底(板材)，特别是透明衬底。再有，这种衬底可以是平板，也可以是弯曲板。
此外，与所述衬底1相比，转移体6可以采用耐热性、耐腐蚀性等特性差的衬底。其理由在于，在本发明中，由于在衬底1侧形成被转移层4，然后将该被转移层4转移在转移体6上，所以要求的转移体6的特性，特别是耐热性与形成被转移层4时的温度条件等无关。
因此，在形成被转移层4时的最高温度为Tmax时，作为转移体6的构成材料，可以采用玻璃转变点(Tg)或软化点在Tmax以下的材料。例如，转移体6可以由这样的材料构成，即由其玻璃转变点(Tg)或软化点在800℃以下、在500℃以下更好、在320℃以下最好的材料构成。
此外，作为转移体6的机械特性，可以具有某种程度的刚性(强度)，也可以具有柔韧性、弹性。
作为这种转移体6的构成材料，可列举出各种合成树脂或各种玻璃材料，尤其是各种合成树脂和通常的(低熔点的)廉价玻璃材料较好。
作为合成树脂，可使用热可塑性树脂、热固化性树脂中的一种，例如，可列举出诸如聚乙烯，聚丙烯，乙烯-丙烯共聚物、乙烯-乙酸乙烯共聚物(EVA)等的聚烯烃，诸如环状聚烯烃，改性聚烯烃，聚氯乙烯，聚偏二氯乙烯，聚苯乙烯，酰胺，聚酰亚胺，聚酰胺-酰亚胺，聚碳酸酯，聚-(4-甲基胺-1)，离聚物，丙烯酸树脂，聚甲基丙烯酸甲酯(PMMA)，丙烯腈-丁二烯-苯乙烯共聚物(ABS树脂)，丙烯腈-苯乙烯共聚物(AS树脂)，丁二烯-苯乙烯共聚物，聚氧乙烯，聚乙烯醇(PVA)，乙烯-乙烯基醇共聚物(EVOH)，聚对苯二甲酸乙二醇酯(PET)、聚丁烯对苯二酸酯(PBT)和聚环己二烯对苯二酸酯(PCT)等的聚酯，诸如聚醚，聚醚酮(PEK)，聚醚醚酮(PEEK)，聚醚酰亚胺，聚乙缩醛(POM)，对聚苯氧，变性对聚苯氧，聚砜，对聚苯硫(PPS)，聚醚硫(PES)，多芳基化合物，芳香族聚酯(液晶聚合物)，聚四氟乙烯，聚偏氟乙烯，其它氟基树脂，苯乙烯类、聚链烯类、聚氯乙烯类、聚氨基甲酸酯类、聚酯类、酰胺类、聚丁二烯类、反聚异戊二烯类、氟橡胶类和氯化聚乙烯类等的各类热塑高弹性体，环氧树脂，酚醛树脂，尿素树脂，密胺树脂，不饱和聚酯，硅氧烷树脂，聚氨基甲酸乙酯等，或主要由以上化合物构成的共聚物、掺和物和聚合物合金等，可以组合使用这些物质的一种或两种以上(例如，两层以上的层积体)。
作为玻璃材料，例如可列举出硅酸玻璃(石英玻璃)，硅酸碱玻璃，钠钙玻璃，铅(碱)玻璃，钡玻璃，硼硅酸盐玻璃等。其中，与硅酸玻璃相比，除硅酸玻璃以外的上述玻璃的熔点低，此外，成形、加工也比较容易，而且价格便宜，可优先选用。
作为转移体6，在使用由合成树脂构成的转移体的情况下，可以一体地形成大型的转移体6，同时可以容易地制造有弯曲面和凹凸等复杂形状的转移体，此外，具有材料成本和制造成本低廉等种种优点。因此，可以容易地制造大型且便宜的器件(例如，液晶显示器)。
再有，转移体6可以象液晶单元那样构成为自身独立的器件，也可以象彩色滤色镜、电极层、电介质层、绝缘层、半导体元件那样构成为器件的一部分。
而且，转移体6可以是金属、陶瓷、石材、木材、纸等物质，可以设置在构成某个物品的任意表面上(时钟的表面上、空调机的表面上、印刷电路板上等)，还可以设置在墙壁、柱、梁、顶棚、玻璃窗等构造物的表面上。
<5>如图5所示，从衬底1的里侧(照射光入射面12侧)照射照射光7。在穿过衬底1后，该照射光7从界面2a侧照射分离层2。由此，如图6或图7所示，由于在分离层2中产生层内剥离和/或界面剥离，接合力减小或消失，所以衬底1与转移体6分离，被转移层4从衬底1脱离，被转移在转移体6上。
再有，图6表示在分离层2中产生层内剥离的情况，而图7表示在分离层2中产生界面2a上的界面剥离情况。产生分离层2的层内剥离和/或界面剥离的原理可推断为在分离层2的构成材料中产生烧蚀，此外，在分离层2内储存的气体释放，以及照射之后产生的溶融、蒸散等相变化所致。
其中，烧蚀指吸收照射光的固体材料(分离层2的构成材料)被光化学或热激励，其表面和内部的原子或分子的接合被切断释放，主要表现为分离层2的构成材料的全部或一部分产生溶融、蒸散(气化)等相变化现象。此外，通过所述相变化变为微小的发泡状态，使接合力下降。
分离层2产生层内剥离，或产生界面剥离，或产生两种剥离的情况受分离层2的组成和其它各种因素左右，作为其一个主要的因素，可列举出照射光7的种类、波长、强度、到达深度等条件。
作为照射光7，只要是可以引起分离层2中层内剥离和/或界面剥离的照射光就可以，例如，可列举出X射线、紫外线、可见光、红外线(热射线)、激光、毫米波、微波、电子射线、放射线(α射线、β射线、γ射线)等，其中，从使分离层2的剥离(烧蚀)容易产生的观点说，激光较好。
作为产生该激光的激光装置，可列举出各种气体激光器、固体激光器(半导体激光器)等，但采用受激准分子激光器、Nd-YAG激光器、Ar激光器、CO2激光器、CO激光器、He-Ne激光器等较好，其中，受激准分子激光器最好。
由于受激准分子激光在短波长区域输出高能量，所以可以在极短的时间内在分离层2上产生烧蚀，因此，在相邻或附近的中间层3、被转移层4、衬底1等上几乎不产生温度上升，即可以进行不产生劣化、损伤的分离层2的剥离。
此外，在分离层2对产生烧蚀时的照射光有波长依赖性的情况下，照射的激光波长可以在100～350nm左右。
此外，在分离层2中，使引起例如气体释放、汽化、升华等相变化而提供分离特性的情况下，照射的激光波长可以在350～1200nm左右。
此外，照射的激光能量密度，特别是在受激准分子激光情况下的能量密度可以在10～5000MJ/cm2左右，在100～500MJ/cm2左右更好。此外，照射时间可以在1～1000nsec左右，在10～100nsec左右更好。如果能量密度低或照射时间短，那么不能产生充分的烧蚀等，此外，如果能量密度高或照射时间长，那么穿过分离层2和中间层3的照射光会对被转移层4产生不良影响。
可以照射以激光为代表的这种照射光7，以使其强度均匀。
照射光7的照射方向不限于相对于分离层2垂直的方向，也可以是相对于分离层2有预定倾斜角度的方向。
此外，在分离层2的面积比照射光一次照射面积大的情况下，相对于分离层2的整个区域，也可以分多次照射照射光。此外，也可以对同一个地方照射两次以上。
此外，可以将不同种类、不同波长(波长区域)的照射光(激光)在同一区域或不同区域上照射两次以上。
<6>如图8所示，例如通过清洗、腐蚀、灰化、研磨等方法或组合这些方法的方法来除去附着在中间层3上的分离层2。
在图6所示的分离层2的层内剥离的情况下，也同样除去附着在衬底1上的分离层2。
再有，在衬底1由石英玻璃那样的高价材料、稀有材料构成的情况下，衬底1最好被再利用(再循环)地供给。换句话说，本发明可用于再利用的衬底1，其使用性高。
通过以上各工序，完成被转移层4向转移体6的转移。然后，还可以进行与被转移层4相邻的中间层3的除去和其它任意层的形成等。
在本发明中，由于不直接剥离作为被剥离物的被转移层4本身，而在接合于被转移层4上的分离层2中进行剥离，所以不管被剥离物(被转移层4)的特性、条件等如何，都可以容易并确实进行均匀的剥离(转移)，也没有随着剥离操作的进行被剥离物(被转移层4)的损坏，可以维持被转移层4的高可靠性。
此外，在图示的实施例中，从衬底1侧照射照射光7，但例如在被转移层4不会因照射光7的照射受到不良影响的情况下，照射光7的照射方向不限于上述情况，也可以从与衬底1相反的一侧照射照射光。
此外，也可以这样构成，即在相对分离层2的表面方向上局部地、即按预定的图形照射照射光，从而按所述图形转移被转移层4(第一方法)。在这种情况下，在所述<5>的工序时，相对于衬底1的照射光入射面12，实施与所述图形对应的掩模，照射照射光7，或者可以采用精密控制照射光7的照射位置等的方法来进行。
此外，不在衬底1的分离层形成面11的整个表面上形成分离层2，也可以按预定的图形形成分离层2(第二方法)。这种情况下，利用掩模等将分离层2形成预定的图形，或者在整个分离层形成面11上形成分离层2后，可以采用利用腐蚀等构图或进行修整的方法。
按照以上第一方法和第二方法，可以同时进行被转移层4转移的构图和修整。
此外，利用与上述方法相同的方法，也可以将转移反复进行两次以上。在这种情况下，如果转移次数为偶数次，那么可以使在最后的转移体上形成的被转移层的内外位置关系与在衬底1上最初形成的被转移层的状态相同。
此外，大型的透明衬底(例如，有效区域为900mm×1600mm)作为转移体6时，最好多次(例如，约800次)按顺序地将形成在小型衬底1(例如，有效区域为45mm×40mm)上的小单位的被转移层4(薄膜晶体管)转移在相邻位置上，在大型的透明衬底的整个有效区域上形成被转移层4，从而也能够制造最终与所述大型透明衬底尺寸相同的液晶显示器。
此外，制备多个形成在衬底1上的被转移层4，将各被转移层4顺序转移(重叠)在转移体6上，也可以形成被转移层4的层积体。在这种情况下，被层积的被转移层4可以相同，此外，也可以不相同。
以上为本发明采用的薄膜结构的转移方法。
下面，说明采用上述薄膜结构的转移方法(转移技术)的本发明的三维器件(多层结构器件)的第一实施例及其制造方法。
图9是示意性表示本发明的三维器件的第一实施例的剖面图，图10～图15是分别示意性表示图9所示的三维器件的制造方法工序的剖面图。再有，将省略说明与上述薄膜结构的转移方法相同的点。
如图9所示，三维器件10包括作为基体(基底)的衬底(转移侧衬底)21、第一被转移层(第一薄膜器件层)41和第二被转移层(第二薄膜器件层)42。被转移层41和42分别在二维方向(相对于衬底21的平行方向)上扩展，构成预定的电路。
在这种情况下，在衬底21的图9中的上侧，通过键合层5键合(接合)被转移层41。
而且，在该被转移层41的图9中的上侧，通过导电性键合层22键合(接合)被转移层42。
被转移层41在其图9中的上侧分别有连接电极(连接用的端子)411和412。此外，被转移层41在其图9中的下侧分别有连接电极421和422。该被转移层41的连接电极411与被转移层42的连接电极421通过导电性键合层22进行电连接，此外，被转移层41的连接电极412与被转移层42的连接电极422通过导电性键合层22进行电连接。
作为导电性键合层22，可以是各向异性导电膜(ACF：AnisotropicConductive Film)。通过用各向异性导电膜键合，由于仅在厚度方向(图9中的上下方向)上确保导通，所以可以防止图9中横方向的短路。就是说，可以防止连接电极411与连接电极412、连接电极411与连接电极422、连接电极421与连接电极422、连接电极421与连接电极412的短路。
此外，用各向异性导电膜键合，易于分别使连接电极411与连接电极421、连接电极412与连接电极422位置对准，以便分别进行电连接，同时键合(接合)被转移层41与被转移层42。
再有，该三维器件10的衬底(转移侧衬底)21与图4～图8中的转移体6相当。
此外，作为三维器件10的被转移层41和42，例如可列举出上述被转移层4例示的各种被转移层。
具体地说，被转移层41和42可以成为DRAM(动态RAM)、SRAM(静态RAM)、E2PROM、ROM等存储器和存储器单元阵列、CPU等逻辑电路、光传感器、磁传感器等传感器。再有，不言而喻，被转移层41和42并不限于上述器件。
此外，被转移层41和被转移层42可以相同，也可以不相同。
作为被转移层41和被转移层42相同的情况，例如，可以使被转移层41和被转移层42双方都成为存储器和存储器单元阵列。由此，实现大容量的存储器(大规模存储器)。
此外，除上述情况外，例如，还可以使被转移层41和被转移层42双方都成为逻辑电路。由此，实现大规模的逻辑电路(大规模逻辑电路)。
此外，作为被转移层41和被转移层42不同的情况，例如，可以使被转移层41和被转移层42中的一个作为存储器和存储器单元阵列，而另一个作为逻辑电路。就是说，使三维器件10成为混载(一体化)存储器和逻辑电路的系统IC(例如，系统LSI)。
在这种情况下，按照本发明，可以按不同的设计标准(最小线宽)形成被转移层41和被转移层42。此外，可以按不同的设计参数形成被转移层41和被转移层42。还可以按不同的制造工艺形成被转移层41和被转移层42。以往，在被层积的层之间，不可能或很难改变这些条件。
所述系统IC中的存储器单元和存储器单元阵列的最小线宽例如达到0.35μm(μm标准)左右，而逻辑电路的最小线宽例如达到0.5μm(μm标准)左右(存储器和存储器单元阵列的最小线宽比逻辑电路的最小线宽小)。此外，与此相反，也可以使存储器和存储器单元阵列的最小线宽比逻辑电路的最小线宽大。
例如，所述三维器件10可按所述薄膜结构的转移方法如下制造。
<A1>如图10所示，在衬底(支撑衬底)1的单面上形成分离层2。此外，如图11所示，在衬底(支撑衬底)1的单面上形成分离层2。
<A2>如图10和图11所示，在各衬底1的分离层2上分别形成中间层(基底层)3。
<A3>如图10所示，在中间层3上形成第一被转移层(第一薄膜器件层)41。此外，如图11所示，在中间层3上形成第二被转移层(第二薄膜器件层)42。
在图10中示出被转移层41的K部分(图10中用单点划线围成的部分)的放大剖面图。
如图10所示，例如，被转移层41有形成在中间层3(例如，SiO2膜)上的薄膜晶体管(TFT)60。
该薄膜晶体管60由在多晶硅层中导入n型或p型杂质形成的源层(n+或p+层)61和漏层(n+或p+层)62、沟道层63、栅绝缘膜64、栅电极65、层间绝缘膜66、例如用由铝构成的电极67和68以及保护膜69构成。
在该薄膜晶体管60的保护膜69的图10中的下侧，形成连接电极411。该连接电极411经由形成在保护膜69中的接触孔与电极68电连接。
此外，在图11中示出被转移层42的K部分(图11中用单点划线围成的部分)的放大剖面图。
如图11所示，被转移层42有例如形成在中间层3(例如，SiO2膜)上的薄膜晶体管(TFT)60。
该薄膜晶体管60由在多晶硅层中导入n型或p型杂质形成的源层(n+或p+层)61和漏层(n+或p+层)62、沟道层63、栅绝缘膜64、栅电极65、层间绝缘膜66、例如用由铝构成的电极67和68以及保护膜69构成。
在该薄膜晶体管60的保护膜69的图11中上侧，形成连接电极421。该连接电极421经由形成于保护膜69中的接触孔与电极67电连接。
再有，由于电极412附近的被转移层41和电极422附近的被转移层42的结构与上述结构大致相同，所以省略其说明。
在本发明中，也可以将被转移层41同时多个地形成在图中未示出的一枚衬底(例如，玻璃制成的衬底)上，并切开它们。同样，也可以将被转移层42同时多个地形成在图中未示出的一枚衬底(例如，玻璃制成的衬底)上，并切开它们。
在这种情况下，例如，将形成被转移层41、42的衬底分别设置在探针装置中，使各被转移层41、42的连接电极和图中未示出的端子与触针接触，实施各被转移层41、42的电特性检查。而且，在被判定为不良的被转移层41、42上用墨辊或刻痕针等作标记。
然后，将各被转移层41、42切割成单个。此时，根据有无标记，将单个的被转移层41、42分选为不良品和良品。再有，也可以在切割后实施单个的被转移层41、42的电特性检查。
此外，在本发明中，可以同时制造被转移层41和被转移层42，特别是也可以在同一衬底(原衬底)1上同时制造。由此，可以使工序数减少。
<A4>如图12所示，形成在所述衬底1上的被转移层41和衬底(转移侧衬底)21通过键合层5键合(接合)。
<A5>如图12所示，从衬底1的里侧(照射光入射面12侧)照射照射光7。如上所述，该照射光7在穿过衬底1后照射在分离层2上，由此，在分离层2中产生层内剥离和/或界面剥离，使接合力减小或消失。
而且，使衬底1与衬底21分离。由此，如图13所示，被转移层41与衬底1分离，被转移在衬底21上。
<A6>如图13所示，利用例如清洗、腐蚀、灰化、研磨等方法或组合这些方法的方法来除去被转移层41上的中间层3和分离层2。再有，按照需要，在露出连接电极411、412的情况下，也可以残留所述中间层3。
此外，在分离层2层内剥离的情况下，衬底1上附着的分离层2也同样被除去。
再有，在衬底1由石英玻璃那样的高价材料、稀有材料构成的情况下，最好再利用(再循环)地提供衬底1。换句话说，对想再利用的衬底1，适用于本发明其使用性高。
经过以上那样的各工序，完成对被转移层41的衬底21的转移，然后，还可以进行其它任意层的形成等。
<A7>如图14所示，这样来进行定位，以使对应的连接电极之间彼此对置，即连接电极411与连接电极421对置，并且连接电极412与连接电极422对置，通过导电性键合层22键合(接合)形成在所述衬底1上的被转移层42和转移在所述衬底21上的被转移层41。
作为该导电性键合层22，如上所述，可以是各向异性导电膜，但本发明并不限于此。
在用各向异性导电膜键合时，在被转移层41和被转移层42之间填充(配置)预定的导电性粘结剂，在图14中纵方向上不断加压固化该导电性粘结剂。由此，被转移层41和被转移层42通过导电性键合层22键合，同时该导电性接合层22中的图中未示出的导电粒子在图14中纵方向上连接(接触)，连接电极411与连接电极421、连接电极412与连接电极422分别通过所述导电粒子电连接。
<A8>如图14所示，从衬底1的里侧(照射光入射面12侧)照射照射光7。如上所述，该照射光7在穿过衬底1后照射在分离层2上，由此，在分离层2中产生层内剥离和/或界面剥离，使接合力减小或消失。
而且，使衬底1与衬底21分离。由此，如图15所示，被转移层42与衬底1分离，被转移在被转移层41上。
再有，图15中示出被转移层41、42和导电性键合层22的K部分(图15中用一点点划线围成的部分)的放大剖面图。
<A9>如图15所示，利用例如清洗、腐蚀、灰化、研磨等方法或组合这些方法的方法来除去被转移层42上的中间层3和分离层2。再有，按照需要，也可以残留所述中间层3。
此外，在分离层2层内剥离的情况下，附着于衬底1上的分离层2也同样被除去。
再有，在衬底1由石英玻璃那样的高价材料、稀有材料构成的情况下，最好再利用(再循环)地提供衬底1。换句话说，对于想再利用的衬底1，可使用本发明，其使用性高。
经过以上那样的各工序，完成被转移层42向被转移层41上的转移，就是说，完成被转移层42和被转移层41的层积。然后，还可以进行其它任意层的形成等。
如以上的说明，由于本发明的三维器件10利用转移(转移法)层积形成薄膜器件层，所以可以容易地制造三维器件(例如，三维IC)。
特别是由于分别单独地制作各薄膜器件层，所以不必顾虑以往那样的对下层(下侧的薄膜器件层)的不良影响，制造条件的自由度宽。
而且，在本发明的三维器件10中，由于层积多个薄膜器件层，所以可以提高集成度。就是说，按照比较宽松的设计标准，也可以在比较窄小的面积上形成IC(例如，LSI)等。
例如，在三维器件10带有存储器的情况(例如，被转移层41和42两者为存储器的情况)下，可以实现存储器的大容量化。此外，在三维器件10带有逻辑电路的情况(例如，被转移层41和42两者为逻辑电路的情况)下，可以实现逻辑电路的大规模化。
此外，在本发明中，由于可以一次在不同的衬底上形成各薄膜器件层，所以可以按任意的器件参数(例如，栅极线宽度、栅绝缘膜的膜厚、设计标准、制造时的温度等制造条件)形成各薄膜器件层。因此，可以分别按最佳的器件参数形成各薄膜器件层，由此提供可靠性高性能良好的三维器件10。
例如，在三维器件10混载(一体化)存储器和逻辑电路的系统IC(例如，系统LSI)的情况下，在制造该系统IC时，由于可以按照与各个对应的处理形成存储器和逻辑电路，所以制造容易，生产率高，有利于提高产量。
此外，在各薄膜器件层的一端上，由于形成有连接电极(连接端子)，所以相邻的薄膜器件层之间可以容易确实地电连接，由此，可以实现三维器件10的三维化(可以构成三维方向的电路)。
此外，由于可以仅选择层积每层中良品的薄膜器件层，所以与在同一衬底上依次形成各层(直接形成各层)来制造三维器件的情况相比，可以提高合格率。
此外，不选择衬底(转移侧衬底)21，可以进行向各种衬底21的转移。也就是说，即使对于用不能直接形成薄膜器件层或不适合形成薄膜器件层的材料、成形容易的材料、价格便宜的材料等来构成的薄膜器件层来说，可通过转移来形成。换言之，由于在衬底21上有自由度，例如可以在弹性衬底上形成IC，因此可以容易地制造IC卡等。
此外，作为衬底(原衬底)1，由于采用价格比较低并且面积大的玻璃制成的衬底，所以可以降低成本。
再有，在上述实施例中，被转移层(薄膜器件层)41和42的转移次数分别为一次，但在本发明中，如果可以层积被转移层41和被转移层42，那么被转移层41的转移次数可以在两次以上，此外，被转移层42的转移次数也可以在两次以上。
例如，在被转移层的转移次数在两次以上的情况下，将衬底1上的被转移层转移在衬底1和衬底21以外的图中未示出的第三衬底上，然后，将该第三衬底上的被转移层转移在衬底21上。再有，在所述第三衬底中，形成上述分离层2等。
如果被转移层的转移次数为偶数次，那么形成在作为最后转移体的衬底(转移侧衬底)21中的被转移层的表面和内部位置关系可以与在最初衬底(原衬底)1中形成被转移层的状态相同。
此外，在本发明中，在衬底(转移侧衬底)21上直接形成被转移层41，按照上述的转移方法，在该被转移层41上转移被转移层42，也可以制造三维器件10。
此外，在本发明中，也可以将被转移层(薄膜器件层)层积三层以上。通过增加被转移层(薄膜器件层)的层数，可以进一步提高集成度。
例如，在三维器件10的被转移层(薄膜器件层)的层数为三层，相邻的被转移层之间进行电连接的情况下，如图16所示，在处于第一被转移层(第一薄膜器件层)41和第二被转移层(第二薄膜器件层)42之间位置的第三被转移层(第三薄膜器件层)43的两端上形成连接电极(连接端子)。就是说，在被转移层43的一端(图16中下侧)上，形成连接电极431和432，而在另一端(图16中上侧)上形成连接电极433和434。
而且，被转移层41的连接电极411与被转移层43的连接电极431通过导电性键合层22电连接，而被转移层41的连接电极421与被转移层43的连接电极432通过导电性键合层22电连接。同样，被转移层43的连接电极433与被转移层42的连接电极421通过导电性键合层23电连接，而被转移层43的连接电极434与被转移层42的连接电极422通过导电性键合层23电连接。
作为导电性键合层23，按与导电性键合层22相同的理由，最好为各向异性导电膜。
此外，在本发明中，连接电极431与连接电极433、连接电极432与连接电极434可以直接电连接。在这种情况下，连接电极411与连接电极421通过导电性键合层22、连接电极431、433和导电性键合层23电连接，而连接电极412与连接电极422通过导电性键合层22、连接电极423、434和导电性键合层23电连接。
被转移层41、42和43的层积分别如上述那样按薄膜结构的转移方法进行。
再有，在被转移层(薄膜器件层)层积三层以上的情况下，各层可以完全相同，此外，各层也可以完全不同，再有，也可以仅一部分层相同。
下面，说明本发明的三维器件的第二实施例。
图17是示意性表示本发明的三维器件的第二实施例的剖面图。再有，将省略说明与上述第一实施例相同的点，而主要说明不同点。
与上述第一实施例一样，也按薄膜结构的转移方法制造图17所示的三维器件10。
但是，在该三维器件10中，在所述工序<A7>中，使第一被转移层(第一薄膜器件层)41的连接电极411与第二被转移层(第二薄膜器件层)42的连接电极421接触，电连接这些电极，使被转移层41的连接电极412与被转移层42的连接电极422接触，电连接这些电极，同时通过键合层24键合(接合)被转移层41和被转移层42。
按该第二实施例，也可以获得与上述第一实施例相同的效果。
再有，在本发明中，被转移层41与被转移层42的键合(接合)方法和对应的连接电极之间的电连接方法分别不限于上述第一实施例和第二实施例所述的方法。
例如，也可以使连接电极411与连接电极421、连接电极412与连接电极422分别接触，加热这些连接电极，利用接触面一次熔融、固化，使对应的连接电极之间固定。由此，在对应的连接电极之间进行电连接的同时，接合被转移层41和被转移层42。
此外，也可以在连接电极411与连接电极421之间、连接电极412与连接电极422之间，分别配置钎焊材料(导电性焊料)，加热这些钎焊材料，进行一次熔融和固化。由此，在对应的连接电极之间通过钎焊材料进行电连接的同时，利用钎焊材料键合(接合)被转移层41和被转移层42。
下面，说明本发明三维器件的第三实施例。
图18是示意性表示本发明的三维器件的第三实施例的剖面图。再有，将省略说明与上述第一实施例的相同点，而主要说明不同点。
与上述第一实施例一样，也按薄膜结构的转移方法制造图18所示的三维器件10。
在该三维器件10的第一被转移层(第一薄膜器件层)41的一端(图18中上侧)上，形成发光部分(发光元件)413和接收光部分(接收光元件)414。
此外，在第二被转移层(第二薄膜器件层)42的一端(图18中下侧)上，形成发光部分(发光元件)423和接收光部分(感光元件)424。
在该三维器件10中，在所述工序<A7>中进行定位，使对应的发光部分与接收光部分对置，即把发光部分413和接收光部分424对置，而且使发光部分423与接收光部分414对置，通过实际上透明的(相对于来自发光部分413和423的光，具有光透过性)键合层25键合(接合)被转移层41和被转移层42。
作为该三维器件10中的发光部分413和423，例如可以使用有机EL元件。
图19是表示有机EL元件结构例的剖面图。
如图所示，有机EL元件30由隔壁(堤坝)34、形成在该隔壁34内侧的透明电极31和发光层(有机EL)32和金属电极33构成。
在这种情况下，在透明电极31上形成发光层32，而在隔壁34和发光层32上形成金属电极33。
透明电极31例如由ITO等构成。
此外，用下列薄膜(固体薄膜)，例如热处理主要形成发光层32的共轭系高分子有机化合物的前驱体和在预定的溶剂(极性溶剂)中溶解或分散用于改变发光层32的发光特性的荧光色素等有机EL元件用组成物(发光层32的组成物)，并用使其有机EL元件用组成物中的所述前驱体高分子化的薄膜，构成发光层32。
此外，金属电极33例如由Al-Li等构成。
此外，隔壁34例如由树脂黑色抗蚀剂等构成。
在被转移层41和42中，分别形成驱动该有机EL元件30的图中未示出的驱动部分(驱动电路)。
在该有机EL元件30中，如果从所述驱动电路施加预定的电压在透明电极31和金属电极33之间，那么发光层32被注入电子和空穴，因所施加电压产生的电场，这些电子和空穴在发光层32中移动并再结合。利用在这种再结合时释放的能量，生成激发子(激励子)，该激发子在返回基态时释放出能量(荧光和磷光)。就是说，发光。把上述现象称为EL发光。
此外，作为该三维器件10中的接收光部分414和424，例如可以采用PIN光电二极管。
图20是表示PIN光电二极管结构例的剖面图。
如图所示，PIN光电二极管50由接收光部分窗电极51、p型a-SiC层(p型半导体层)52、i型a-Si层(半导体层)53、n型a-SiC层(n型半导体层)54、兼作接收光部分上部电极和布线(电布线)的Al-Si-Cu层55构成。
这些接收光部分窗电极51、p型a-SiC层52、i型a-Si层53、n型a-SiC层54和Al-Si-Cu层55以从图20中下侧开始的顺序进行层积。再有，所述接收光部分窗电极51例如由ITO等构成。
如上所述，有机EL元件30由与该有机EL元件30电连接的图中未示出的驱动电路驱动发光。就是说，有机EL元件30输出(发送)光信号(光)。
来自该有机EL元件30的光穿过键合层25从接收光部分窗电极51入射。就是说，由PIN光电二极管50接收光。
而且，利用PIN光电二极管50，输出与接收光量大小对应的电流，即电信号(信号)(将光信号转换成电信号)。
根据来自该PIN光电二极管50的信号，使与该PIN光电二极管50电连接的图中未示出的电路工作。
再有，如图18所示，来自发光部分413的光穿过键合层25被接收光部分424接收，此外，来自发光部分423的光穿过键合层25被接收光部分414接收。就是说，利用发光部分413、423和接收光部分414、424，在被转移层41和被转移层42之间用光(光信号)进行通信。
按该第三实施例，也能获得与上述第一实施例相同的效果。
而且，在该第三实施例中，由于不用电(电信号)而是用光(光信号)进行层间信号的传送，所以制造容易，特别是可以进一步提高集成度。
再有，在本发明中，发光部分413和423不限于有机EL元件，例如，也可以由无机EL元件、发光二极管(LED)、半导体激光器(激光二极管)等构成。
此外，在本发明中，接收光部分414和424不限于PIN光电二极管，例如，也可以由PN光电二极管、雪崩光电二极管等各种光电二极管、光电晶体管、光致发光(有机光致发光、无机光致发光等)等构成。
此外，在本发明中，被转移层(薄膜器件层)41与被转移层(薄膜器件层)42键合(接合)的方法不限于上述方法。就是说，在被转移层41与被转移层42之间，也可以键合(接合)被转移层41与被转移层42，以便可用光(光信号)进行通信。
例如，也可以将被转移层41和被转移层42局部地键合(接合)。在这种情况下，在发光部分413、423和接收光部分414、424以外的部分进行键合(接合)时，也可以用不透明的键合层来键合(接合)被转移层41和被转移层42。
此外，也可以在被转移层41和被转移层42之间设置间隔层(例如，柱)，通过该间隔层键合(接合)被转移层41和被转移层42。在这种情况下，在被转移层41的发光部分413和接收光部分414之间、被转移层42的接收光部分424和发光部分423之间形成空间。
此外，也可以分别使被转移层41的发光部分413和接收光部分414、被转移层42的接收光部分424和发光部分423接触。
此外，在本发明中，在三维器件的被转移层(薄膜器件层)的层数在三层以上的情况下，也可以构成为在不相邻的层之间用光(光信号)进行通信。
在本发明中，也可以由发光特性(例如，发射光的峰值波长)不同的多个发光元件构成发光部分，由接收来自对应的所述发光元件的光的多个接收光元件构成接收光部分。
在这种情况下，可以同时通信多个信息(信号)。就是说，可以利用多信道的光通信进行信息传送。
此外，在本发明中，可以设置发光特性(例如，发射光的峰值波长)不同的多个发光部分，也可以设置接收来自对应的所述发光部分的光的多个接收光部分。
此外，在本发明中，也可以构成为，至少在一个预定的被转移层(薄膜器件层)内，由所述被转移层(薄膜器件层)之间的光(光信号)进行通信。
再有，也可以分别在上述第一～第三实施例中，按照需要，将与外部(例如，外部装置和装载衬底等)电连接的端子(连接端子)设置在任意的位置上。
例如，在衬底21上设置所述连接端子，在该连接端子与被转移层(薄膜器件层)41电连接的情况下，在被转移层41的图9、图16、图17、图18中下侧的端部中，形成图中未示出的连接电极(连接端子)。而且，为了将该连接电极与所述连接端子电连接，键合(接合)衬底21与被转移层41。该衬底21与被转移层41的键合(接合)可以象例如所述被转移层41与被转移层42的键合(接合)那样进行。
下面，说明本发明三维器件的第四实施例。
图21是示意性表示本发明的三维器件的第四实施例的图。再有，将省略说明与上述第一～第三实施例的相同点，而主要说明不同点。
图21所示的第四实施例的三维器件为存储器IC(存储器装置)。存储器IC10a包括衬底(转移侧衬底)21，和在该衬底21上层积的存储器单元阵列71、存储器单元阵列72及存储器单元阵列73。
各存储器单元阵列71、72和73分别按上述薄膜结构的转移方法以从图21中下侧开始的顺序进行层积。就是说，各存储器单元阵列71、72和73分别为被转移层(薄膜器件层)。
在这种情况下，衬底21与存储器单元阵列71、存储器单元阵列71与存储器单元阵列72、存储器单元阵列72与存储器单元阵列73可以分别按上述第一～第三实施例中的任一个方法进行键合(接合)。
就是说，与上述第一或第二实施例同样，预定层之间也可以电连接，此外，与上述第三实施例同样，也可以在预定层之间用光(光信号)来进行通信。
存储器单元阵列71、72和73分别是将后述的存储器单元排列成矩阵状的存储器单元阵列。而且，在本实施例中，存储器单元阵列71、72和73分别由SRAM构成。
图22是表示所述SRAM存储器单元(一个单元)结构例的电路图。
如图22所示，该SRAM的存储器单元80为CMOS型的SRAM存储器单元，由nMOS薄膜晶体管(TFT)81、nMOS薄膜晶体管(TFT)82、pMOS薄膜晶体管(TFT)83、nMOS薄膜晶体管(TFT)84、pMOS薄膜晶体管(TFT)85、nMOS薄膜晶体管(TFT)86和它们的连接线构成。
nMOS薄膜晶体管81的栅极与字线89连接，而nMOS薄膜晶体管81的源或漏与第一位线(数据线)87连接。
此外，nMOS薄膜晶体管82的栅极与字线89连接，而nMOS薄膜晶体管82的源或漏与第二位线(数据线)88连接。
在该存储器单元80中，由pMOS薄膜晶体管83和nMOS薄膜晶体管84构成第一反相电路(NOT电路)，由pMOS薄膜晶体管85和nMOS薄膜晶体管86构成第二反相电路(NOT电路)。因此，由这些第一反相电路和第二反相电路构成触发电路。
再有，在本发明中，存储器单元阵列71、72和73不限于SRAM的存储器单元阵列，除此之外，例如，也可以是DRAM等各种RAM、EPROM、E2PROM、闪烁存储器、掩模ROM等各种ROM等的各种存储器的存储器单元阵列。
按该存储器IC10a(第四实施例)，也可以获得与上述第一～第三
实施例相同的效果。
尤其是在该存储器IC10a中，由于层积多个存储器单元阵列，所以可获得大容量的存储器IC(大规模存储器IC)。换句话说，在制造相同容量(相同规模)的存储器IC的情况下，由于可以在窄小面积上形成该存储器IC，所以可以实现存储器IC的小型化。
再有，在本发明中，存储器单元阵列的层数，即构成存储器单元阵列的被转移层(薄膜器件层)的层数不限于三层，也可以是两层或四层以上。
下面，说明本发明三维器件的第五实施例。
图23是示意性表示本发明的三维器件的第五实施例的透视图。再有，将省略说明与图21所示的上述第四实施例相同的点，而主要说明不同点。
图23所示的第五实施例的三维器件为存储器IC。存储器IC10a包括衬底(转移侧衬底)21，和在该衬底21上层积的存储器74、存储器单元阵列72及存储器单元阵列73。
存储器74、存储器单元阵列72和73分别按上述薄膜结构的转移方法以从图23中下侧开始的顺序进行层积。就是说，存储器74、存储器单元阵列72和73分别是被转移层(薄膜器件层)。
存储器74主要由存储器单元阵列71、控制数据输入输出的输入输出控制电路(I/O)741、指定目标存储器单元的行地址(行方向地址)的行解码器742和指定目标存储器单元的列地址(列方向地址)的列解码器743构成。
在该存储器IC10a中，用存储器单元阵列71、72和73构成一个存储器单元阵列。
因此，这些存储器单元阵列71、72和73完全由输入输出控制电路741、行解码器742和列解码器743来驱动。因此，在该存储器IC10a中，由存储器74、存储器单元阵列72和73构成一个存储器。
即使该存储器IC10a(第五实施例)，也可以获得与第四实施例相同的效果。
再有，在本发明中，存储器单元阵列的层数，即构成存储器单元阵列的被转移层(薄膜器件层)的层数不限于两层，也可以为一层或三层以上。换句话说，在本发明中，构成存储器单元阵列的被转移层(薄膜器件层)和构成存储器的被转移层(薄膜器件层)的合计层数也可以在两层以上。
下面，说明本发明三维器件的第六实施例。
图24是示意性表示本发明的三维器件的第六实施例的透视图。再有，将省略说明与图21所示的第四实施例相同的点，而主要说明不同点。
图24所示的第六实施例的三维器件为存储器IC。存储器IC10a包括衬底(转移侧衬底)21，和在该衬底21上层积的存储器74、存储器75及存储器76。
各存储器74、75、76分别按上述薄膜结构的转移方法以从图24中下侧开始的顺序进行层积。就是说，各存储器74、75和76分别为被转移层(薄膜器件层)。
存储器74主要由存储器单元阵列71、控制数据输入输出的输入输出控制电路(I/O)741、指定目标存储器单元的行地址(行方向地址)的行解码器742和指定目标存储器单元的列地址(列方向地址)的列解码器743构成。
该存储器单元阵列71由输入输出控制电路741、行解码器742和列解码器743驱动。
此外，存储器75与上述存储器74同样，主要由存储器单元阵列72、输入输出控制电路(I/O)751、行解码器752和列解码器753构成。
该存储器单元阵列72由输入输出控制电路751、行解码器752和列解码器753驱动。
此外，与上述存储器74同样，存储器76主要由存储器单元阵列73、输入输出控制电路(I/O)761、行解码器762和列解码器763构成。
该存储器单元阵列73由输入输出控制电路761、行解码器762和列解码器763驱动。
按该存储器IC10a(第六实施例)，也可以获得与上述第四实施例同样的效果。
再有，在本发明中，存储器的层数，即构成存储器的被转移层(薄膜器件层)的层数不限于三层，也可以是两层或四层以上。
下面，说明本发明三维器件的第七实施例。
图25是示意性表示本发明的三维器件的第七实施例的图。再有，将省略说明与图21～图23所示的上述第四～第六实施例相同的点，而主要说明不同点。
图25所示的第七实施例的三维器件为系统IC(系统LSI)。系统IC(系统LSI)10b包括衬底(转移侧衬底)21，和在该衬底21上层积的逻辑电路77及存储器74。
逻辑电路77和存储器74分别按上述薄膜结构的转移方法以从图25中下侧开始的顺序进行层积。就是说，逻辑电路77和存储器74分别为被转移层(薄膜器件层)。
逻辑电路77例如由CPU等构成。
而且，存储器74由该逻辑电路77驱动控制。
按该系统IC10b(第七实施例)，也可以获得与上述第四～第六实施例相同的效果。
实际上，在该系统IC10b中，可以分别按照对应的(适合的)设计参数、设计标准(最小线宽)、制造工序形成逻辑电路77和存储器74。就是说，可以按照不同的设计参数、不同的设计标准、不同的制造工序形成逻辑电路77和存储器74。
再有，在本发明中，逻辑电路的层数，即构成逻辑电路的被转移层(薄膜器件层)的层数不限于一层，也可以在两层以上。
此外，在本发明中，存储器的层数，即构成存储器的被转移层(薄膜器件层)的层数不限于一层，也可以在两层以上。
下面，说明本发明三维器件的第八实施例。
图26是示意性表示本发明的三维器件的第八实施例的图。再有，将省略说明与图25所示的上述第七实施例相同的点，而主要说明不同点。
图26所示的第八实施例的三维器件为系统IC(系统LSI)。系统IC(系统LSI)10b包括衬底(转移侧衬底)21，和在该衬底21上层积的逻辑电路77及存储器单元阵列71。
逻辑电路77和存储器单元阵列71分别按上述薄膜结构的转移方法以从图26中下侧开始的顺序进行层积。就是说，逻辑电路77和存储器单元阵列71分别为被转移层(薄膜器件层)。
存储器单元阵列71由逻辑电路77驱动控制。
就是说，相对于存储器单元阵列71，逻辑电路77包括控制数据输入输出的图中未示出的输入输出控制电路(I/O)，指定目标存储器单元的行地址(行方向地址)的图中未示出的行解码器，和指定目标存储器单元的列地址(列方向地址)的图中未示出的列解码器。
该逻辑电路77例如由CPU等构成。
按该系统IC10b(第八实施例)，也可以获得与上述第七实施例相同的效果。
再有，在本发明中，逻辑电路的层数，即构成逻辑电路的被转移层(薄膜器件层)的层数不限于一层，也可以在两层以上。
此外，在本发明中，存储器单元阵列的层数，即构成存储器单元阵列的被转移层(薄膜器件层)的层数不限于一层，也可以在两层以上。
下面，说明本发明三维器件的第九实施例。
图27是示意性表示本发明的三维器件的第九实施例的图。再有，将省略说明与图21～图23所示的上述第四～第六实施例相同的点，而主要说明不同点。
图27所示的第九实施例的三维器件为IC(LSI)。IC(LSI)10c包括衬底(转移侧衬底)21，在该衬底21上层积的逻辑电路77和逻辑电路78。
分别按上述薄膜结构的转移方法以从图27中下侧开始的顺序层积逻辑电路77和78。就是说，逻辑电路77和78分别为被转移层(薄膜器件层)。
各逻辑电路77和78例如分别由CPU等构成。
按该IC10c(第九实施例)，也可以获得与上述第四～第六实施例相同的效果。
特别是，在该IC10c中，由于层积多个逻辑电路，所以可获得大规模的逻辑电路，即获得大规模的IC(LSI)。换句话说，在制造相同规模IC的情况下，由于可以在窄面积上形成该IC，所以可以实现IC的小型化。
再有，在本发明中，逻辑电路的层数，即构成逻辑电路的被转移层(薄膜器件层)的层数并不限于两层，也可以为三层以上。
在上述第四～第九实施例中，按本发明还可以形成一个或两个以上的其它被转移层(薄膜器件层)。
在这种情况下，对所述其它被转移层(薄膜器件层)的位置并无特别限定。
此外，作为所述其它被转移层(薄膜器件层)，例如，可列举出光传感器、磁传感器等各种传感器。
以上，根据图示的实施例说明了本发明的三维器件，但本发明并不限于此。
例如，在本发明中，在使三维器件的被转移层(薄膜器件层)的层数达到三层以上的情况下，可以构成为在预定的被转移层之间(被转移层间)象第一实施例或第二实施例那样进行电连接(以下称为‘电连接’)，而在其它被转移层之间，可以象第三实施例那样利用光(光信号)进行通信(以下称为‘光连接’)。
此外，在本发明中，在预定的被转移层之间，也可以将其一部分进行电连接，而剩余部分进行光学连接。
此外，在本发明中，在各被转移层(薄膜器件层)内的一层或两层以上构成存储器或存储器单元阵列的情况下，也可以在层内形成多种类型的存储器或存储器单元阵列。
此外，在本发明中，在各被转移层(薄膜器件层)内的两层以上构成存储器或存储器单元阵列的情况下，也可以层积多种类型的存储器或存储器单元阵列。
此外，在本发明中，可以利用上述薄膜结构的转移方法(转移技术)转移构成三维器件的多个被转移层(薄膜器件层)中的至少一层。
再有，本发明的转移方法并不限于上述方法。
工业上的利用可能性
如以上说明，按照本发明的三维器件，由于用转移方法层积薄膜器件层，所以可以容易地制造三维器件(例如，三维IC)。
特别是，由于可以分别单独地形成各薄膜器件层，所以不必顾虑以往那样的对下层(下侧的薄膜器件层)的不良影响，制造条件的自由度宽。
因而，在本发明中，由于层积多个薄膜器件层，所以可以提高集成度。
此外，在本发明中，由于可以将各薄膜器件层形成在不同的衬底上，所以可以分别按最佳的器件参数、最佳的设计标准和最佳的制造工序形成各薄膜器件层，因此可以提供可靠性高性能良好的器件。
此外，在本发明中，由于在每层中仅选择层积良品的薄膜器件层，所以与在同一衬底上顺序形成各层(直接形成各层)来制造三维器件的情况相比，合格率高。

Claims (27)

1.一种形成三维器件的方法，该器件至少包括第一薄膜器件层和第二薄膜器件层，第一薄膜器件层具有多个第一电极而第二薄膜器件层具有多个第二电极，各层都在厚度方向上层积，其特征在于，该方法包括以下步骤：
在第一衬底上形成第一薄膜器件层；
在第二衬底上形成第二薄膜器件层，在此衬底和第二薄膜器件层间有一分离层；
将第一薄膜器件层粘合到第二薄膜器件层，使得所述多个第一电极电连接到所述多个第二电极；并且
用光照射所述分离层，造成剥离，使得所述第二薄膜器件层从所述第二衬底被转移到所述第一衬底，并在所述第一薄膜器件层上形成。
2.一种形成三维器件的方法，该器件至少包括第一薄膜器件层和第二薄膜器件层，第一薄膜器件层具有多个第一电极而第二薄膜器件层具有多个构成三维电路的第二电极，各薄膜器件层都在厚度方向上层积，各薄膜器件层构成在平面方向上延伸的预定区域中设置的电路，其特征在于，该方法包括以下步骤：
将第一薄膜器件层粘合到第二薄膜器件层，使得所述多个第一电极电连接到所述多个第二电极；并且
以分离层中的剥离将第二薄膜器件层层积在第一薄膜器件层上，而第二薄膜器件层在该分离层上予以形成。
3.如权利要求1所述的三维器件的形成方法，其特征在于，还包括用光照射所述分离层，从而在分离层中或在分离层与第二衬底间的界面处两者至少之一造成剥离，使得在第二衬底上的第二薄膜器件层被转移到三维器件的第一衬底上。
4.如权利要求3所述的三维器件的形成方法，其特征在于，所述分离层的剥离是由构成所述分离层的材料中的原子间或分子间结合力的消失或减小两者之一所引起的。
5.如权利要求3所述的三维器件的形成方法，其特征在于，所述分离层的剥离是由构成分离层的材料所放出来的气体所引起的。
6.如权利要求3所述的三维器件的形成方法，其特征在于，所述光是一种激光束。
7.如权利要求3所述的三维器件的形成方法，其特征在于，所述分离层由非晶硅、陶瓷、金属或有机高分子材料构成。
8.如权利要求1所述的三维器件的形成方法，其特征在于，各薄膜器件层包括将两个相邻的薄膜器件层相互电连接的电极。
9.如权利要求8所述的三维器件的形成方法，其特征在于，所述连接电极设置在各薄膜器件层的两面上。
10.如权利要求8所述的三维器件的形成方法，其特征在于，所述的三维器件还包括各向异性导电膜，该方法还包括将两个相邻的薄膜器件层相互连接，在两者之间则有所述的各向异性导电膜。
11.如权利要求1所述的三维器件的形成方法，其特征在于，在所述薄膜器件层中的两个选择层中，第一层有发光部分而第二层有接收光部分，所述发光部分和所述接收光部分使光通信可在所述两层之间进行。
12.如权利要求1所述的三维器件的形成方法，其特征在于，同时制造所述靠转移法而被层积的第二薄膜器件层和其它薄膜器件层中的至少一层。
13.如权利要求1所述的三维器件的形成方法，其特征在于，所述薄膜器件层内的至少一层构成多个薄膜晶体管。
14.如权利要求1所述的三维器件的形成方法，其特征在于，所述薄膜器件层中的至少一层构成存储器单元阵列。
15.如权利要求1所述的三维器件的形成方法，其特征在于，所述薄膜器件层内的多层构成一个存储器。
16.如权利要求1所述的三维器件的形成方法，其特征在于，所述薄膜器件层内的至少一层构成存储器单元阵列，而其它薄膜器件层内的至少一层构成逻辑电路。
17.如权利要求16所述的三维器件的形成方法，其特征在于，所述逻辑电路能驱动所述存储器单元阵列。
18.如权利要求16所述的三维器件的形成方法，其特征在于，按不同的设计标准形成所述逻辑电路和所述存储器单元阵列。
19.如权利要求16所述的三维器件的形成方法，其特征在于，按不同的设计参数形成所述逻辑电路和所述存储器单元阵列。
20.如权利要求16所述的三维器件的形成方法，其特征在于，按不同的制造工序形成所述逻辑电路和所述存储器单元阵列。
21.一种三维器件的制造方法，此三维器件在第一衬底上具有多个薄膜器件层，所述多个薄膜器件层至少包括第一薄膜器件层和第二薄膜器件层，第一薄膜器件层具有多个第一电极而第二薄膜器件层具有多个第二电极，其特征在于，该方法包括以下步骤：
在第二衬底上形成第二薄膜器件层，在此衬底和第二薄膜器件层间有一分离层；
将第一薄膜器件层粘合到第二薄膜器件层，使得所述多个第一电极电连接到所述多个第二电极；并且
用光照射所述分离层，从而在所述分离层中或在所述分离层与所述第二衬底间的界面处两者至少之一造成剥离，使得所述第二薄膜器件层被转移到所述第一衬底上。
22.如权利要求21所述的三维器件的制造方法，其特征在于，所述分离层的剥离是由构成所述分离层的材料中的原子间或分子间结合力的消失或减小两者之一所引起的。
23.如权利要求21所述的三维器件的制造方法，其特征在于，所述分离层的剥离是由构成分离层的材料所放出来的气体所引起的。
24.如权利要求21所述的三维器件的制造方法，其特征在于，所述光是一种激光束。
25.如权利要求21所述的三维器件的制造方法，其特征在于，同时形成所述靠转移法而被层积的第二薄膜器件层和其它薄膜器件层中的至少一层。
26.如权利要求21所述的三维器件的制造方法，其特征在于，所述多个薄膜器件层中至少一层具有一个发光部分。
27.如权利要求21所述的三维器件的制造方法，其特征在于还包括这样的步骤：在所述多个薄膜器件层的至少一层中形成一个发光部分。
CNB998002100A 1998-03-02 1999-02-24 三维器件 Expired - Fee Related CN1238898C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP49883/98 1998-03-02
JP04988398A JP4085459B2 (ja) 1998-03-02 1998-03-02 ３次元デバイスの製造方法

Publications (2)

Publication Number Publication Date
CN1256792A CN1256792A (zh) 2000-06-14
CN1238898C true CN1238898C (zh) 2006-01-25

Family

ID=12843449

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998002100A Expired - Fee Related CN1238898C (zh) 1998-03-02 1999-02-24 三维器件

Country Status (7)

Country Link
US (1) US6846703B2 (zh)
EP (2) EP1603163A3 (zh)
JP (1) JP4085459B2 (zh)
KR (1) KR100529842B1 (zh)
CN (1) CN1238898C (zh)
TW (1) TW407295B (zh)
WO (1) WO1999045593A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10220603B2 (en) 2011-09-20 2019-03-05 Soitec Method for separating a layer from a composite structure

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
TW587252B (en) 2000-01-18 2004-05-11 Hitachi Ltd Semiconductor memory device and data processing device
JP5022549B2 (ja) * 2000-01-28 2012-09-12 アイメック 半導体デバイスを移動、及び、積層させる方法
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP3915868B2 (ja) * 2000-07-07 2007-05-16 セイコーエプソン株式会社 強誘電体メモリ装置およびその製造方法
KR100537552B1 (ko) * 2000-07-31 2005-12-16 매그나칩 반도체 유한회사 반도체 소자 및 그의 제조 방법
EP2323164B1 (en) 2000-08-14 2015-11-25 SanDisk 3D LLC Multilevel memory array and method for making same
JP4014831B2 (ja) * 2000-09-04 2007-11-28 株式会社半導体エネルギー研究所 Ｅｌ表示装置及びその駆動方法
US20030120858A1 (en) 2000-09-15 2003-06-26 Matrix Semiconductor, Inc. Memory devices and methods for use therewith
US6774876B2 (en) * 2000-10-02 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Self light emitting device and driving method thereof
US6591394B2 (en) 2000-12-22 2003-07-08 Matrix Semiconductor, Inc. Three-dimensional memory array and method for storing data bits and ECC bits therein
JP2002353419A (ja) 2000-12-27 2002-12-06 Seiko Epson Corp 強誘電体メモリ装置
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
FR2821697B1 (fr) * 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
WO2003010825A1 (en) * 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
JP2003142666A (ja) * 2001-07-24 2003-05-16 Seiko Epson Corp 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、ｉｃカード、及び電子機器
JP2003114646A (ja) * 2001-08-03 2003-04-18 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法。
FR2829292B1 (fr) * 2001-08-31 2004-09-10 Atmel Grenoble Sa Procede de fabrication de capteur d'image couleur avec substrat de support soude plot sur plot
US6504742B1 (en) * 2001-10-31 2003-01-07 Hewlett-Packard Company 3-D memory device for large storage capacity
EP1453093A4 (en) 2001-11-05 2007-10-10 Zycube Co Ltd SEMICONDUCTOR COMPONENT WITH A LOW-DINE-CIRCULAR MATERIAL FILM AND METHOD FOR THE PRODUCTION THEREOF
US8535396B2 (en) 2002-08-09 2013-09-17 Infinite Power Solutions, Inc. Electrochemical apparatus with barrier layer protected substrate
US8431264B2 (en) 2002-08-09 2013-04-30 Infinite Power Solutions, Inc. Hybrid thin-film battery
US8404376B2 (en) * 2002-08-09 2013-03-26 Infinite Power Solutions, Inc. Metal film encapsulation
US8445130B2 (en) 2002-08-09 2013-05-21 Infinite Power Solutions, Inc. Hybrid thin-film battery
US8394522B2 (en) 2002-08-09 2013-03-12 Infinite Power Solutions, Inc. Robust metal film encapsulation
US20070264564A1 (en) 2006-03-16 2007-11-15 Infinite Power Solutions, Inc. Thin film battery on an integrated circuit or circuit board and method thereof
US7427538B2 (en) * 2002-08-16 2008-09-23 Intel Corporation Semiconductor on insulator apparatus and method
JPWO2004017410A1 (ja) * 2002-08-19 2005-12-08 セイコーエプソン株式会社 強誘電体メモリおよびその製造方法
CN100391004C (zh) 2002-10-30 2008-05-28 株式会社半导体能源研究所 半导体装置以及半导体装置的制作方法
US6881975B2 (en) 2002-12-17 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4731809B2 (ja) * 2002-12-17 2011-07-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4101643B2 (ja) 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2004068582A1 (ja) 2003-01-08 2004-08-12 Semiconductor Energy Laboratory Co., Ltd. 半導体装置及びその作製方法
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP2004241632A (ja) * 2003-02-06 2004-08-26 Seiko Epson Corp 強誘電体メモリおよびその製造方法
JP2004247373A (ja) 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
TW582099B (en) * 2003-03-13 2004-04-01 Ind Tech Res Inst Method of adhering material layer on transparent substrate and method of forming single crystal silicon on transparent substrate
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
JP2004349513A (ja) * 2003-05-22 2004-12-09 Seiko Epson Corp 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器
JP2004349540A (ja) 2003-05-23 2004-12-09 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
US7494896B2 (en) * 2003-06-12 2009-02-24 International Business Machines Corporation Method of forming magnetic random access memory (MRAM) devices on thermally-sensitive substrates using laser transfer
US6821826B1 (en) * 2003-09-30 2004-11-23 International Business Machines Corporation Three dimensional CMOS integrated circuits having device layers built on different crystal oriented wafers
EP1542272B1 (en) * 2003-10-06 2016-07-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4963160B2 (ja) * 2003-12-19 2012-06-27 株式会社半導体エネルギー研究所 半導体装置
KR100527556B1 (ko) * 2004-01-29 2005-11-09 주식회사 하이닉스반도체 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치
EP1569263B1 (de) * 2004-02-27 2011-11-23 OSRAM Opto Semiconductors GmbH Verfahren zum Verbinden zweier Wafer
JP4238998B2 (ja) 2004-03-18 2009-03-18 セイコーエプソン株式会社 電気デバイス
JP2005275315A (ja) * 2004-03-26 2005-10-06 Semiconductor Energy Lab Co Ltd 表示装置、その駆動方法及びそれを用いた電子機器
JP4465715B2 (ja) * 2004-04-16 2010-05-19 セイコーエプソン株式会社 薄膜デバイス、集積回路、電気光学装置、電子機器
GB0413749D0 (en) * 2004-06-19 2004-07-21 Koninkl Philips Electronics Nv Active matrix electronic array device
US7312487B2 (en) * 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
JP4411598B2 (ja) * 2004-09-30 2010-02-10 セイコーエプソン株式会社 転写元基板及び半導体装置の製造方法
JP2006120726A (ja) 2004-10-19 2006-05-11 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
US7502040B2 (en) * 2004-12-06 2009-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic appliance
US20060139265A1 (en) * 2004-12-28 2006-06-29 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
US20060158399A1 (en) 2005-01-14 2006-07-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
JP4712592B2 (ja) * 2005-03-31 2011-06-29 株式会社半導体エネルギー研究所 記憶素子、半導体装置およびその駆動方法
JP4650066B2 (ja) * 2005-04-01 2011-03-16 セイコーエプソン株式会社 転写用基板、可撓性配線基板の製造方法および電子機器の製造方法
US8633919B2 (en) * 2005-04-14 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of the display device, and electronic device
US7719526B2 (en) 2005-04-14 2010-05-18 Semiconductor Energy Laboratory Co., Ltd. Display device, and driving method and electronic apparatus of the display device
EP1720148A3 (en) 2005-05-02 2007-09-05 Semiconductor Energy Laboratory Co., Ltd. Display device and gray scale driving method with subframes thereof
EP1888808A2 (en) * 2005-06-07 2008-02-20 Fujifilm Corporation Functional film containing structure and method of manufacturing functional film
RU2008107998A (ru) * 2005-08-03 2009-09-10 Инджениа Текнолоджи Лимитед (Gb) Доступ к памяти
JP2007180492A (ja) * 2005-12-01 2007-07-12 National Institute Of Information & Communication Technology 薄層デバイスの作成方法
KR101404582B1 (ko) * 2006-01-20 2014-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 구동방법
ES2314761T3 (es) * 2006-02-03 2009-03-16 Siemens Aktiengesellschaft Metodo para suavizar corriente electrica alterna a partir de una serie de unidades de generacion de energia y planta eolica que incluye una serie de molinos de viento con velocidad de rotacion variable.
KR100763912B1 (ko) * 2006-04-17 2007-10-05 삼성전자주식회사 비정질 실리콘 박막트랜지스터 및 이를 구비하는 유기 발광디스플레이
TWI419397B (zh) * 2006-05-12 2013-12-11 Infinite Power Solutions Inc 位於半導體或半導體裝置上的薄膜式電池及其製造方法
JP2008166381A (ja) * 2006-12-27 2008-07-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7539046B2 (en) * 2007-01-31 2009-05-26 Northern Lights Semiconductor Corp. Integrated circuit with magnetic memory
US7715227B2 (en) * 2007-10-02 2010-05-11 Freescale Semiconductor, Inc. Programmable ROM using two bonded strata
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101519061B1 (ko) * 2008-01-21 2015-05-11 삼성전자주식회사 하나의 고전압 레벨 쉬프터를 공유하는 로우 디코더를 갖는플래쉬 메모리 장치
KR101435522B1 (ko) * 2008-01-23 2014-09-02 삼성전자 주식회사 바이오 칩
JP4948473B2 (ja) * 2008-04-21 2012-06-06 三洋電機株式会社 太陽電池モジュール
KR101046060B1 (ko) * 2008-07-29 2011-07-01 주식회사 동부하이텍 이미지센서 제조방법
WO2010015878A2 (en) * 2008-08-06 2010-02-11 S.O.I. Tec Silicon On Insulator Technologies Process for modifying a substrate
US8278167B2 (en) * 2008-12-18 2012-10-02 Micron Technology, Inc. Method and structure for integrating capacitor-less memory cell with logic
JP5528000B2 (ja) * 2009-04-06 2014-06-25 キヤノン株式会社 半導体装置の製造方法
JP5426417B2 (ja) * 2010-02-03 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8664658B2 (en) * 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012029638A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012256821A (ja) 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
WO2012060253A1 (en) * 2010-11-05 2012-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI541981B (zh) * 2010-11-12 2016-07-11 半導體能源研究所股份有限公司 半導體裝置
JP2012151453A (ja) 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
KR102026718B1 (ko) 2011-01-14 2019-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치, 반도체 장치, 검출 방법
US9601178B2 (en) 2011-01-26 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
JP5798933B2 (ja) * 2011-01-26 2015-10-21 株式会社半導体エネルギー研究所 信号処理回路
TWI433625B (zh) 2011-07-04 2014-04-01 Ind Tech Res Inst 軟性電子元件的製法
DE112012004373T5 (de) * 2011-10-18 2014-07-10 Fuji Electric Co., Ltd Verfahren zur trennung eines trägersubstrats von einem festphasengebundenen wafer und verfahren zur herstellung einer halbleitervorrichtung
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6081171B2 (ja) 2011-12-09 2017-02-15 株式会社半導体エネルギー研究所 記憶装置
JP6105266B2 (ja) 2011-12-15 2017-03-29 株式会社半導体エネルギー研究所 記憶装置
JP2013161878A (ja) * 2012-02-02 2013-08-19 Renesas Electronics Corp 半導体装置、および半導体装置の製造方法
WO2013172220A1 (en) 2012-05-18 2013-11-21 Semiconductor Energy Laboratory Co., Ltd. Pixel circuit, display device, and electronic device
US9948346B2 (en) * 2012-11-01 2018-04-17 Mediatek Inc. Communication system with up-converter and digital baseband processing circuit implemented in one die separated from another die having down-converter, and related communication method thereof
US9064077B2 (en) 2012-11-28 2015-06-23 Qualcomm Incorporated 3D floorplanning using 2D and 3D blocks
US8984463B2 (en) 2012-11-28 2015-03-17 Qualcomm Incorporated Data transfer across power domains
US9536840B2 (en) 2013-02-12 2017-01-03 Qualcomm Incorporated Three-dimensional (3-D) integrated circuits (3DICS) with graphene shield, and related components and methods
US9041448B2 (en) 2013-03-05 2015-05-26 Qualcomm Incorporated Flip-flops in a monolithic three-dimensional (3D) integrated circuit (IC) (3DIC) and related methods
US9177890B2 (en) 2013-03-07 2015-11-03 Qualcomm Incorporated Monolithic three dimensional integration of semiconductor integrated circuits
US9171608B2 (en) 2013-03-15 2015-10-27 Qualcomm Incorporated Three-dimensional (3D) memory cell separation among 3D integrated circuit (IC) tiers, and related 3D integrated circuits (3DICS), 3DIC processor cores, and methods
KR101461075B1 (ko) * 2013-05-21 2014-11-19 광주과학기술원 전사 인쇄용 기판, 전사 인쇄용 기판 제조 방법 및 전사 인쇄 방법
JP5852609B2 (ja) * 2013-06-10 2016-02-03 長野計器株式会社 センサ
TWI561368B (en) * 2014-02-19 2016-12-11 Xyzprinting Inc Three dimensional printing apparatus
JP6695678B2 (ja) * 2015-10-15 2020-05-20 マクセルホールディングス株式会社 グラビアオフセット印刷用凹版およびその製造方法
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof
JP6558420B2 (ja) * 2017-09-27 2019-08-14 セイコーエプソン株式会社 電気光学装置及び電子機器
US11348968B2 (en) * 2018-01-02 2022-05-31 Hongyu Liu Display device structure
KR20200128968A (ko) * 2019-05-07 2020-11-17 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
CN114175288A (zh) * 2019-07-29 2022-03-11 微软技术许可有限责任公司 耦合到超导体的半导体纳米线的制造方法
JP2022127597A (ja) * 2021-02-19 2022-08-31 株式会社半導体エネルギー研究所 電子装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2902002A1 (de) * 1979-01-19 1980-07-31 Gerhard Krause Dreidimensional integrierte elektronische schaltungen
JPS5617083A (en) 1979-07-20 1981-02-18 Hitachi Ltd Semiconductor device and its manufacture
JPS6199362A (ja) 1984-10-22 1986-05-17 Fujitsu Ltd 半導体装置
JPS62145760A (ja) 1985-12-20 1987-06-29 Hitachi Ltd 半導体素子
US4888631A (en) * 1986-01-17 1989-12-19 Sharp Kabushiki Kaisha Semiconductor dynamic memory device
JPS62219954A (ja) 1986-03-20 1987-09-28 Fujitsu Ltd 三次元ｉｃの製造方法
KR900008647B1 (ko) 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
JPH02285678A (ja) * 1989-04-27 1990-11-22 Ricoh Co Ltd 半導体装置
JPH0344067A (ja) * 1989-07-11 1991-02-25 Nec Corp 半導体基板の積層方法
US5819406A (en) * 1990-08-29 1998-10-13 Canon Kabushiki Kaisha Method for forming an electrical circuit member
US5528397A (en) * 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US5499124A (en) * 1990-12-31 1996-03-12 Vu; Duy-Phach Polysilicon transistors formed on an insulation layer which is adjacent to a liquid crystal material
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
JP3227930B2 (ja) 1993-09-09 2001-11-12 ソニー株式会社 複合半導体装置及びその製造方法
EP1178530A2 (en) * 1993-09-30 2002-02-06 Kopin Corporation Three-dimensional processor using transferred thin film circuits
CA2138218C (en) * 1993-12-16 2000-10-10 Shinji Tanaka Process for delaminating organic resin from board and process for manufacturing organic resin multi-layer wiring board
JP3770631B2 (ja) 1994-10-24 2006-04-26 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
JPH10335577A (ja) * 1997-06-05 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3116085B2 (ja) * 1997-09-16 2000-12-11 東京農工大学長 半導体素子形成法
JP4126747B2 (ja) * 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10220603B2 (en) 2011-09-20 2019-03-05 Soitec Method for separating a layer from a composite structure

Also Published As

Publication number Publication date
EP1017100A4 (en) 2004-12-08
JPH11251518A (ja) 1999-09-17
TW407295B (en) 2000-10-01
KR20010012160A (ko) 2001-02-15
WO1999045593A1 (en) 1999-09-10
US6846703B2 (en) 2005-01-25
EP1017100A1 (en) 2000-07-05
EP1603163A2 (en) 2005-12-07
US20030057423A1 (en) 2003-03-27
JP4085459B2 (ja) 2008-05-14
KR100529842B1 (ko) 2005-11-22
CN1256792A (zh) 2000-06-14
EP1603163A3 (en) 2006-10-18

Similar Documents

Publication Publication Date Title
CN1238898C (zh) 三维器件
CN1143394C (zh) 剥离方法、溥膜器件的转移方法和薄膜器件
CN1132245C (zh) 3维器件的制造方法
CN1145215C (zh) 薄膜器件的转移方法及其应用
CN1160800C (zh) 薄膜器件的剥离方法
CN1897219A (zh) 转移方法
CN1294618C (zh) 半导体器件及剥离方法以及半导体器件的制造方法
CN1909751A (zh) 发光装置及其制造方法
CN1288710C (zh) 半导体器件及其制造方法
CN1250986C (zh) 滤色片的制造方法及制造装置、液晶显示装置及电子装置
CN1294619C (zh) 半导体器件及其制造方法
CN1225149C (zh) 显示装置以及电子仪器
CN1170458C (zh) 有源驱动型有机el显示装置及其制造方法
CN1409374A (zh) 剥离方法以及制造半导体器件的方法
CN1767159A (zh) 显示装置的生产方法
CN101051134A (zh) 液晶显示设备、半导体器件和电子设备
CN1658052A (zh) 半导体器件及其制备方法，液晶电视系统，和el电视系统
CN1790741A (zh) 半导体器件及制造该器件的方法
CN1700417A (zh) 半导体器件及其制造方法、液晶电视、和el电视
CN1893145A (zh) 发光器件的制造方法
CN1542909A (zh) 半导体器件及其制造方法
CN1573449A (zh) 薄膜图案形成法、器件及其制法、液晶显示装置及其制法
CN1630946A (zh) 电子电路部件
CN1409373A (zh) 剥离方法及半导体器件的制造方法
CN101030526A (zh) 制造半导体装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060125

Termination date: 20160224