DE112012004373T5 - Verfahren zur trennung eines trägersubstrats von einem festphasengebundenen wafer und verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Verfahren zur trennung eines trägersubstrats von einem festphasengebundenen wafer und verfahren zur herstellung einer halbleitervorrichtung Download PDF

Info

Publication number
DE112012004373T5
DE112012004373T5 DE112012004373.1T DE112012004373T DE112012004373T5 DE 112012004373 T5 DE112012004373 T5 DE 112012004373T5 DE 112012004373 T DE112012004373 T DE 112012004373T DE 112012004373 T5 DE112012004373 T5 DE 112012004373T5
Authority
DE
Germany
Prior art keywords
wafer
solid
separating
bonding interface
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112012004373.1T
Other languages
English (en)
Inventor
Tsunehiro Nakajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112012004373T5 publication Critical patent/DE112012004373T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)

Abstract

Bereitgestellt werden ein Verfahren zur Trennung eines Trägersubstrats von einem festphasengebundenen Wafer und ein Verfahren zur Herstellung einer Halbleitervorrichtung, wodurch ein dünner Si-Wafer ab einem Anfangsstadium eines Waferprozesses, in dem der Wafer in einen Waferprozess eingebracht wird, ohne wesentliche Waferrisse verwendet werden kann, ein Trägersubstrat leicht von dem Wafer getrennt werden kann, und die Waferkosten verringert werden können. Das Verfahren zur Trennung eines Trägersubstrats ist ein Verfahren zur Trennung eines Trägersubstrats von einem festphasengebundenen Wafer, der einen Si-Wafer und das Trägersubstrat, das an eine Rückfläche des Si-Wafers festphasengebunden ist, umfasst, wobei das Verfahren wenigstens Folgendes umfasst: einen Schritt des Bildens einer Bruchschicht, wobei der Si-Wafer mit Laserlicht, das Licht mit einer Wellenlänge verwendet, die durch den Si-Wafer verlaufen kann, und das auf eine Grenzfläche der Festphasenbindung zwischen dem Si-Wafer und dem Trägersubstrat fokussiert wird, bestrahlt wird, um in wenigstens einem Teil eines äußeren Umfangsabschnitts der Grenzfläche der Festphasenbindung eine Bruchschicht zu bilden; einen Schritt des Trennens der Bruchschicht, wobei die Bruchschicht getrennt wird; und einen Schritt des Trennens der Bindungsgrenzfläche, wobei die Grenzfläche der Festphasenbindung getrennt wird.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft einen WSS(Wafersupportsystem)-Wafer (einen festphasengebundenen Wafer, und betrifft insbesondere ein Verfahren zur Trennung eines Trägersubstrats von dem WSS-Wafer und ein Verfahren zur Herstellung einer Halbleitervorrichtung unter Verwendung dieses Verfahrens.
  • ALLGEMEINER STAND DER TECHNIK
  • Bei Leistungsvorrichtungen wie etwa einem IGBT (Bipolartransistor mit isolierter Gateelektrode) wurde erkannt, dass eine Verringerung der Dicke eines Halbleitersubstrats einen großen Vorteil im Hinblick auf Eigenschaften wie die Verringerung des Energieverlusts, die Wärmeabfuhr usw. aufweist. Was die Verringerung der Dicke eines Halbleitersubstrats betrifft, kann die größte Herstellungseffizienz erreicht werden, wenn eine Halbleitervorrichtung unter Verwendung eines Wafers (eines dünnen Wafers) hergestellt wird, der bereits in einem Anfangsstadium, in dem der Wafer in einen Prozess eingebracht wird, dünn ist. Zu diesem Zweck besteht der dringende Wunsch, einen Waferprozess zu erstellen, in den ein dünner Wafer ohne jegliche Probleme eingebracht werden kann. Tatsächlich kommt es jedoch aufgrund von Beanspruchungen, die durch Hitze verursacht werden, wenn ein dünner Wafer in das Anfangsstadium des Prozesses eingebracht wird, leicht zu einer Zunahme von Waferrissen oder dergleichen. Daher wird wie zum Beispiel in 3 gezeigt ein Si-Wafer 100a mit einem Durchmesser von 8 Zoll und einer Dicke von 725 μm im Allgemeinen als dicker Wafer vorbereitet, der in das Anfangsstadium des Prozesses eingebracht wird (3(a)). An einer der Oberflächen des Si-Wafers 100a wird ein Vorrichtungsaufbau wie etwa ein MOS(Metalloxidfilmhalbleiter)-Gateaufbau (nicht gezeigt) und eine Emittermetallelektrode (nicht gezeigt), der für einen IGBT nötig ist, gebildet (3(b)). Nach der Bildung des Vorrichtungsaufbaus zum Beispiel an der Vorderseite wird die Rückseite des Si-Wafers 100a in einem Schritt der Verdünnung des Si-Wafers 100a, bei dem es sich um einen Schritt nahe am Ende der zweiten Hälfte des Prozesses handelt, mit einer Schleifmaschine und einer CMP (chemisch-mechanischen Poliervorrichtung) poliert, um den Si-Wafer 100a zu einem Si-Wafer 100b mit einer Dicke von 100 μm auszuführen (3(c)). An der Rückseite des Si-Wafers 100b werden eine Kollektorschicht (101) und eine Kollektorelektrode (102) gebildet (3(d)), wonach er durch Blade-Dicing in IGBT-Chips geteilt wird. In der Praxis wird ein solches Herstellungsverfahren, das in der zweiten Hälfte eines Waferprozesses einen Prozess zur Endbearbeitung des Wafers zu einem Substrat mit einer beabsichtigten geringen Dicke verwendet, häufig durchgeführt, um Waferrisse zu verhindern. Als Ergebnis wird ein Siliziumsubstrat in dem Stadium eines Schritts des Schleifens seiner Rückfläche bis zu einem Ausmaß von 80% oder mehr der Dicke des eingebrachten Si-Wafers beseitigt. In den Siliziumstaub, der durch das Schleifen erzeugt wird, werden Komponenten, die von einem Schleifstein stammen, oder Verunreinigungselemente, die durch Dotieren verursacht werden, eingemischt. Daher kann der Siliziumstaub kaum wiederverwertet werden.
  • Zusätzlich sind ein Verstärkungsrippensystem und ein WSS-System als Techniken bekannt, um die Stärke eines Si-Wafers zu bewahren und den Wafer gleichzeitig zu verdünnen. Das Verstärkungsrippensystem ist ein Herstellungsverfahren, bei dem die innere Umfangsseite der Rückfläche eines Wafers während des oben genannten Schleifens der Rückfläche geschliffen und ausgehöhlt wird, während ein äußerster Umfangsrandabschnitt der Rückfläche des Wafers wie ein Ring mit einer Breite von etwa 3 mm zurückgelassen wird, so dass der Wafer, dessen Starrheit trotz seiner geringen Dicke bewahrt ist, in Herstellungsschritte eingebracht werden kann (2). 2 zeigt mit Ausnahme des in 2(c) und 2(d) gezeigten Schritts des Schleifens der Rückfläche die gleichen Schritte wie in 3.
  • Das WSS-System wiederum umfasst ein System des vorübergehenden Festklebens und ein System des direkten Bindens (Festphasenbindungssystem). Bei dem System des vorübergehenden Festklebens, um ein Trägersubstrat durch einen Klebstoff an die Rückfläche eines Wafers zu kleben, kann nach der Klebung keine Hochtemperaturverarbeitung durchgeführt werden. Daher wird bei dem System zum vorübergehenden Festkleben in einem Anfangsstadium ein dicker Wafer eingebracht. Ein Trägersubstrat wird durch einen Klebstoff an die Vorderseite des Wafers geklebt, um die Stärke des Wafers während oder nach der zweiten Hälfte eines Waferprozesses, wenn ein Hochtemperaturbearbeitungsschritt beendet wurde, zu bewahren. Danach wird die Rückfläche des Wafers geschliffen, um einen Si-Wafer zu bilden. Die erforderliche Bearbeitung für eine Halbleitervorrichtung kommt an der Rückseite des Si-Wafers zur Anwendung. Nach der Verarbeitung wird das Trägersubstrat von dem Si-Wafer getrennt.
  • Das System des direkten Bindens zum Binden eines Trägersubstrats ohne Klebstoff an die Rückfläche benutzt eine bestehende Si-Wafer-Festphasenbindungstechnik. Wenn das Festphasenbinden benutzt wird, kann eine Hochtemperaturverarbeitung wie etwa ein Schritt der Thermodiffusion von Verunreinigungen in der ersten Hälfte des Waferprozess ohne jegliche Probleme selbst an dem Si-Wafer, an den das Trägersubstrat gebunden wurde, durchgeführt werden. Doch diese Technik beruht ursprünglich nicht auf der Annahme, dass das Trägersubstrat erneut abgetrennt wird. Daher besteht insofern ein Problem, als noch kein Verfahren zum leichten Trennen des Trägersubstrats von dem festphasengebundenen Si-Wafer in die Praxis umgesetzt wurde.
  • Durch das Verstärkungsrippensystem oder das WSS-System kann die Stärke des Si-Wafers bewahrt werden. Entsprechend kann eine Verringerung der Gefahr von Waferrissen während des Transports, eine Verringerung von Verwerfungen usw. erreicht werden. Das WSS-System oder der WSS-Wafer, worauf in der folgenden Beschreibung Bezug genommen werden wird, bedeutet ein System oder einen festphasengebundenen Wafer, wobei ein Trägersubstrat durch Festphasenbinden direkt an den Wafer gebunden ist.
  • Zudem ist gesondert eine als Stealth-Dicing bezeichnete Technik zum Teilen eines Wafers in Chips bekannt. Der Ausdruck ”stealth” bedeutet versteckt oder unsichtbar. Nach dieser Teilungstechnik wird Infrarotlaserlicht, das Silizium durchdringen kann, auf das Innere des Si-Wafers fokussiert und der Wafer mit dem Laserlicht bestrahlt und in einem Gittermuster entlang von Schnittbereichen von Chips in dem Wafer überstrichen. Dadurch wird die Waferoberfläche nicht beschädigt und kann infolge des Laserlichts eine Bruchschicht nur im Inneren gebildet werden. In der Bruchschicht werden eine innere Beanspruchung und infolge der inneren Beanspruchung Risse, die in die Waferoberflächenrichtung verlaufen, erzeugt. Wenn anschließend eine externe Beanspruchung wie etwa eine Bandexpansion ausgeübt wird, können die in die Waferoberflächenrichtung verlaufenden Risse ausgedehnt werden, so dass der Wafer in rechteckige Chips geteilt werden kann. Durch das bestehende Blade-Dicing oder dergleichen besteht die Neigung, dass in einer Randfläche ein Absplittern auftritt. Durch die Stealth-Dicing-Technik wird ein solches Absplittern kaum beobachtet, weder an der Rückseite noch an der Vorderseite. Ferner hat die Stealth-Dicing-Technik anders als die Oberflächenabsorptions-Laserbearbeitung oder das – schneiden den Vorteil, dass es nicht zu einer Zerstreuung von Staub oder dergleichen kommt.
  • LITERATURLISTE
  • PATENTLITERATUR
    • Patentliteratur 1: JP-A-2010-103424
    • Patentliteratur 2: JP-A-2012-79836
    • Patentliteratur 3: JP-A-2010-79871
    • Patentliteratur 4: JP-A-2006-43713
  • KURZE DARSTELLUNG DER ERFINDUNG
  • TECHNISCHES PROBLEM
  • Bei der Einbringung eines Si-Wafers in einen Waferprozess heißt es, dass für die Dicke eines Wafers, der verarbeitet werden kann, ohne im Wesentlichen Probleme wie Waferrisse hervorzurufen, ein unterer Grenzwert für die Waferdicke besteht, der bei einem Durchmesser von 6 Zoll etwa 300 μm oder mehr und bei einem Durchmesser von 8 Zoll etwa 400 μm oder mehr beträgt. Doch wenn ein Wafer mit einer geringeren Dicke als dem unteren Grenzwert für die Waferdicke direkt in einen Waferprozess eingebracht wird, nehmen Verwerfungen des Si-Wafers zu. Entsprechend ist insbesondere bei einem Belichtungsprozess die Gesamtdickenstreuung TTV (Total Thickness Variation) zu schlecht, um eine gute Auflösung zu erhalten. Zusätzlich treten bei einer Hochtemperaturbearbeitung wie etwa der Thermodiffusion von Verunreinigungen aufgrund der Verformung des Wafers leicht Kristalldefekte auf. Überdies müssen selbst dann, wenn ein Wafer, der mit einer Waferdicke von 300 μm bei einem Durchmesser von 6 Zoll oder mit einer Waferdicke von 400 μm bei einem Durchmesser von 8 Zoll den unteren Grenzwert des oben genannten Bereichs erfüllt, geschliffen wird, um zum Beispiel weiter zu einer Endwaferdicke von 100 μm verdünnt zu werden, zwei Drittel oder drei Viertel der ursprünglichen Waferdicke durch das Schleifen beseitigt werden. Mit anderen Worten ist offensichtlich, dass dann, wenn ab einem Anfangsstadium eines Waferprozesses ein Wafer mit einer Enddicke oder ein Wafer mit einer Dicke dicht an der Enddicke verwendet wird, eine Materialersparnis und eine Vereinfachung des Schleifschritts erreicht werden kann und auch die Kosten verringert werden können. Auch im Fall des Verstärkungsrippensystem-Wafers wird der Mittelabschnitt der Rückfläche des Wafers mit Ausnahme des äußeren Umfangsabschnitts ausgehöhlt. Entsprechend unterscheidet sich das Verhältnis des Teils, der durch Schleifen entfernt wird, nicht sehr von dem oben genannten Fall.
  • Die Erfindung wurde in Anbetracht der oben angeführten Punkte ausgeführt. Eine Aufgabe der Erfindung ist, ein Verfahren zur Trennung eines Trägersubstrats von einem festphasengebundenen Wafer und ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitzustellen, wodurch ein Si-Wafer ab einem Anfangsstadium eines Waferprozesses ohne wesentliche Waferrisse verwendet werden kann, ein Trägersubstrat leicht von dem Si-Wafer getrennt werden kann, und die Waferkosten verringert werden können.
  • LÖSUNG DER AUFGABE
  • Zur Erfüllung der obigen Aufgabe der Erfindung stellt die Erfindung ein Verfahren zur Trennung eines Trägersubstrats von einem festphasengebundenen Wafer, umfassend einen Si-Wafer und das Trägersubstrat, welches an eine Rückfläche bzw. Rückseite des Si-Wafers festphasengebunden ist, bereit, wobei das Verfahren wenigstens Folgendes umfasst: einen Schritt des Bildens einer Bruchschicht, wobei der Si-Wafer mit Laserlicht, das Licht mit einer Wellenlänge verwendet, die durch den Si-Wafer verlaufen kann, und das auf eine Grenzfläche der Festphasenbindung zwischen dem Si-Wafer und dem Trägersubstrat fokussiert wird, bestrahlt wird, um in wenigstens einem Teil eines äußeren Umfangsabschnitts der Grenzfläche der Festphasenbindung eine Bruchschicht zu bilden; einen Schritt des Trennens der Bruchschicht, wobei die Bruchschicht getrennt wird; und einen Schritt des Trennens der Bindungsgrenzfläche, wobei die Grenzfläche der Festphasenbindung getrennt wird.
  • Zusätzlich stellt die Erfindung zur Erfüllung der oben genannten Aufgabe der Erfindung ein Verfahren zur Herstellung einer Halbleitervorrichtung bereit, wobei das Verfahren wenigstens Folgendes umfasst: einen Schritt des Festphasenbindens, wobei ein Trägersubstrat an eine Rückfläche bzw. Rückseite eines Si-Wafers festphasengebunden wird; einen Schritt des Bildens eines funktionellen Aufbaus, wobei ein funktioneller Aufbau an einer Vorderfläche des Si-Wafers gebildet wird; einen Schritt des Bildens einer Bruchschicht, wobei der Si-Wafer mit Laserlicht, das Licht mit einer Wellenlänge verwendet, die durch den Si-Wafer verlaufen kann, und das auf eine Grenzfläche der Festphasenbindung zwischen dem Si-Wafer und dem Trägersubstrat fokussiert wird, bestrahlt wird, um in wenigstens einem Teil eines äußeren Umfangsabschnitts der Grenzfläche der Festphasenbindung eine Bruchschicht zu bilden; einen Schritt des Trennens der Bruchschicht, wobei die Bruchschicht getrennt wird; einen Schritt des Trennens der Bindungsgrenzfläche, wobei die Grenzfläche der Festphasenbindung getrennt wird; und einen Schritt des Bearbeitens der Rückfläche, wobei nach dem Schritt des Trennens der Bindungsgrenzfläche eine Rückflächenbearbeitung an der Rückfläche des Si-Wafers durchgeführt wird.
  • VORTEILHAFTE WIRKUNGEN DER ERFINDUNG
  • Nach der Erfindung ist es möglich, ein Verfahren zur Trennung eines Trägersubstrats von einem festphasengebundenen Wafer und ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitzustellen, wodurch ein Si-Wafer ab einem Anfangsstadium eines Waferprozesses ohne wesentlichen Waferrisse verwendet werden kann, ein Trägersubstrat leicht von dem Si-Wafer getrennt werden kann, und die Waferkosten verringert werden können.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 sind Schnittansichten eines Halbleitersubstrats (Wafers), die einen IGBT-Wafer-Prozess ((a) bis (g)) unter Verwendung eines Festphasenbindungssystems nach der Erfindung zeigen.
  • 2 sind Schnittansichten eines Halbleitersubstrats (Wafers), dessen Rückfläche durch ein Verstärkungsrippensystem geschliffen wird, bei einem IGBT-Wafer-Prozess ((a) bis (e)) nach dem Stand der Technik.
  • 3 sind Schnittansichten eines Halbleitersubstrats (Wafers), die einen IGBT-Wafer-Prozess ((a) bis (e)) nach dem Stand der Technik zeigen.
  • 4 sind Schnittansichten eines Halbleitersubstrats (Wafers), die einen IGBT-Prozess ((a) bis (g)) unter Verwendung eines anderen Festphasenbindungssystems nach der Erfindung zeigen.
  • 5 sind Schnittansichten und Draufsichten auf einen Si-Wafer zur Erklärung des Festphasenbindungssystems nach der Erfindung.
  • 6 sind Schnittansichten und eine Ultraschallabbildung eines festphasengebundenen Wafers, wobei in einer Grenzfläche der Festphasenbindung zwischen einem Si-Wafer und einem Trägersubstrat Leerräume bereitgestellt sind.
  • 7 sind Schnittansichten eines festphasengebundenen Wafers, wobei an einer Grenzfläche der Festphasenbindung zwischen einem Si-Wafer und einem Trägersubstrat ein Oxidfilm bereitgestellt ist.
  • 8 sind Schnittansichten, die eine Ausführungsform eines Schritts des Trennens der Bruchschicht und eines Schritts des Trennens der Bindungsgrenzfläche nach der Erfindung zeigen.
  • 9 sind Schnittansichten, die eine andere Ausführungsform eines Schritts des Trennens der Bruchschicht und eines Schritts des Trennens der Bindungsgrenzfläche nach der Erfindung als jene in 8 zeigen.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Nachstehend wird eine Ausführungsweise im Hinblick auf eine Ausführungsform der Erfindung beschrieben werden. Die Erfindung ist jedoch nicht auf die Ausführungsform, die nachstehend wie folgt beschrieben wird, beschränkt.
  • Ein Verfahren zur Trennung eines Trägersubstrats von einem festphasengebundenen Wafer nach der Erfindung umfasst wenigstens einen Schritt des Bildens einer Bruchschicht, einen Schritt des Trennens der Bruchschicht, und einen Schritt des Trennens der Bindungsgrenzfläche. Der Schritt des Bildens einer Bruchschicht ist ein Schritt, wobei ein Si-Wafer mit Laserlicht, das Licht mit einer Wellenlänge verwendet, die durch den Si-Wafer verlaufen kann, und das auf eine Grenzfläche der Festphasenbindung zwischen dem Si-Wafer und dem Trägersubstrat fokussiert wird, bestrahlt wird, um in wenigstens einem Teil eines äußeren Umfangsabschnitts der Grenzfläche der Festphasenbindung eine Bruchschicht zu bilden. Die Bruchschicht ist eine Schicht, die durch das Laserlicht modifiziert wird, und die als Ausgangspunkt dient, von dem ausgehend das Trägersubstrat abgetrennt wird.
  • Ein Schneideverfahren, das einen Laser verwendet, ist bereits als Technik zum Vereinzeln von Halbleiter-Si-Wafern bekannt (beispielsweise Patentliteratur 4). Bei dem Schneideverfahren wird ein Laserlicht auf das Innere eines Si(Silizium)-Halbleiterwafers fokussiert und wird der Wafer mit dem Laserlicht bestrahlt und in einem Gittermuster entlang von Schneidelinien zur Teilung des Wafers in Chips überstrichen. Auf diese Weise wird im Inneren des Wafers ein Schnittbereich mit einer Bruchschicht zu einem Gittermuster entlang der Schneidelinien zur Teilung des Wafers in Chips ausgeführt. Dann wird der Wafer zusammen mit einem Dicing-Tape ausgedehnt und mechanisch in Chips geteilt. Wie bei dem Stand der Technik kommt es bei einem Laserritzsystem, bei dem Laserlicht mit einer Wellenlänge, die eine hohe Absorption in ein Si-Material aufweist, auf die Vorderfläche des Si-Wafers fokussiert wird, leicht zu einer Ablation. Ein Teil des Si zerstreut sich als geschmolzene feine Teilchen. Die geschmolzenen feinen Si-Teilchen werden insbesondere um einen Rand des Schnittbereichs verfestigt, wodurch Si-Ablagerungen gebildet werden. Somit ist der Rand des Schnittbereichs keine saubere Schnittfläche. Aus diesem Grund wird ein Schneideverfahren, das einen Laser verwendet, bevorzugt. Bei dem Schneideverfahren wird Laserlicht mit einer Wellenlänge, die durch den Si-Wafer verlaufen kann, auf das Innere des Si-Wafers fokussiert, so dass eine Bruchschicht ohne Spuren des Laserlichts in der Si-Wafer-Oberfläche und nur im Inneren des Si-Wafers, wohin die Strahlungsenergie fokussiert wird, gebildet werden kann. Der Einkristallaufbau des Si-Wafers wurde in der Bruchschicht in Stücke gerissen. Daher ist die mechanische Stärke in der Bruchschicht geringer als jene in der Hauptmasse des Einkristall-Si-Wafers, so dass die Bruchschicht leicht getrennt werden kann. Bei der Erfindung wird jenes Laserlicht verwendet, das bei der Stealth-Dicing-Technik verwendet wird. Der Si-Wafer wird mit dem Laserlicht, das Licht mit einer Wellenlänge verwendet, die durch den Si-Wafer verlaufen kann, und das auf eine Grenzfläche der Festphasenbindung zwischen dem Si-Wafer und dem Trägersubstrat fokussiert wird, bestrahlt, um in wenigstens einem Teil eines äußeren Umfangsabschnitts der Grenzfläche der Festphasenbindung eine Bruchschicht zu bilden. Die Bruchschicht kann in dem gesamten äußeren Umfangsabschnitt der Grenzfläche der Festphasenbindung gebildet werden, oder kann in einem Teil des äußeren Umfangsabschnitts gebildet werden.
  • Insbesondere wird der Außenumfang (die waferseitige Oberfläche) des Si-Trägerwafers (Trägersubstrats) so mit dem Laserlicht, das Licht mit einer Wellenlänge verwendet, die durch den Si-Wafer verlaufen kann, bestrahlt, dass das Laserlicht auf das Innere der Grenzfläche der Festphasenbindung fokussiert wird. Es wird ein ringartiger Bereich mit wenigstens einer bestimmten Länge entlang des Außenumfangs bestrahlt oder ein Teilbereich des Außenumfangs des Wafers über einen erforderlichen Bereich hinweg bestrahlt. In jedem Fall wird eine Bruchschicht gebildet. Die gebildete Bruchschicht weist eine so geringe mechanische Stärke auf, dass die Bruchschicht leicht getrennt werden kann. Risse beginnen an der Stelle der Trennung und verlaufen zu einem Mittelabschnitt des Si-Wafers. Infolge der Risse, die entlang der Grenzfläche der Festphasenbindung, deren Bindungsstärke geringer als jene in der Hauptmasse ist, verlaufen, können der Si-Wafer und das Trägersubstrat allmählich voneinander weg gezogen und dann voneinander getrennt werden.
  • Der Schritt des Trennens der Bruchschicht ist ein Schritt, wobei die Bruchschicht, die in dem Schritt des Bildens der Bruchschicht durch das Laserlicht modifiziert wurde, getrennt wird. Wenn der Si-Wafer und das Trägersubstrat gesondert fixiert werden und eine Kraft in eine Richtung zum Brechen der Bruchschicht in der Grenzfläche der Festphasenbindung ausgeübt wird, wird die Bruchschicht getrennt. Zum Beispiel kann das Verfahren zum Fixieren des Si-Wafers und des Trägersubstrats ein Verfahren umfassen, wobei die Vorderfläche des Si-Wafers und die Rückfläche des Trägersubstrats jeweils durch Vakuum-Spannvorrichtungen oder elektrostatische Spannvorrichtungen fixiert werden.
  • Der Schritt des Trennens der Bindungsgrenzfläche ist ein Schritt, wobei die Grenzfläche der Festphasenbindung getrennt wird. Wenn auf die gleiche Weise wie bei dem Schritt des Trennens der Bruchschicht eine Kraft in eine Richtung zum Brechen der Grenzfläche der Festphasenbindung ausgeübt wird, beginnen Risse an der Trennstelle der Bruchschicht und verlaufen sie entlang der Grenzfläche der Festphasenbindung, so dass die Grenzfläche der Festphasenbindung getrennt werden kann. Der Si-Wafer und das Trägersubstrat werden auf die gleiche Weise wie bei dem Schritt des Trennens der Bruchschicht gesondert fixiert und die Bindungsgrenzfläche getrennt. Der Schritt des Trennens der Bindungsgrenzfläche ist ein Schritt, der je nach dem Bildungszustand der Bruchschicht nach dem Schritt des Trennens der Bruchschicht oder gleichzeitig mit dem Schritt des Trennens der Bruchschicht durchgeführt wird.
  • Zusätzlich zu den oben genannten Schritten kann das Verfahren zur Trennung eines Trägersubstrats von einem festphasengebundenen Wafer ferner einen Schritt des Kühlens der Vorderfläche des Si-Wafers, während der Si-Wafer durch eine Vakuum-Spannvorrichtung, eine elektrostatische Spannvorrichtung usw. fixiert wird, und des Erhitzens des Trägersubstrats durch eine Lampe, einen Laser, eine heiße Platte usw. umfassen, so dass die Vorderfläche und das Trägersubstrat durch eine dazwischen bestehende unterschiedliche Wärmedehnung voneinander getrennt werden können.
  • Bei dem Verfahren zur Trennung eines Trägersubstrats von einem festphasengebundenen Wafer nach der Erfindung können in der Grenzfläche der Festphasenbindung zwischen dem Si-Wafer und dem Trägersubstrat Leerräume bereitgestellt werden. Durch spaltenartige Leerräume, die in der Grenzfläche der Festphasenbindung als nicht gebundene Abschnitte bereitgestellt sind, kann die Grenzfläche der Festphasenbindung in dem Schritt des Trennens der Bindungsgrenzfläche leicht getrennt werden. Die Leerräume stammen von Unregelmäßigkeiten, die in der Vorderfläche des Trägersubstrats gebildet sind. Wenn die Vorderfläche des Trägersubstrats vor dem Binden des Trägersubstrats an den Si-Wafer teilweise mit Plasma bestrahlt wird, werden in der Vorderfläche des Trägersubstrats konkave Abschnitte gebildet. Die konkaven Abschnitte dienen als die Leerräume in der Grenzfläche der Festphasenbindung. Die Leerräume, die nicht an den Si-Wafer gebunden sind, erleichtern das Trennen in dem Schritt des Trennens der Bindungsgrenzfläche.
  • Bei dem Verfahren zur Trennung eines Trägersubstrats von einem festphasengebundenen Wafer nach der Erfindung kann an der Grenzfläche der Festphasenbindung zwischen dem Si-Wafer und dem Trägersubstrat ein Oxidfilm bereitgestellt werden. Durch den Oxidfilm, der in der Grenzfläche der Festphasenbindung als nicht gebundener Abschnitt bereitgestellt ist, kann die Grenzfläche der Festphasenbindung in dem Schritt des Trennens der Bindungsgrenzfläche leicht getrennt werden. Der Oxidfilm wird an der Vorderfläche des Trägersubstrats gebildet. Der Oxidfilm wird mit Plasma usw. bestrahlt und entfernt, bevor das Trägersubstrat an den Si-Wafer gebunden wird. Durch die teilweise Bestrahlung mit Plasma wird der Oxidfilm an dem Trägersubstrat zurückbelassen. Der Oxidfilm dient als Oxidfilm an der Grenzfläche der Festphasenbindung. Der Oxidfilm, der nicht an den Si-Wafer gebunden ist, erleichtert das Trennen in dem Schritt des Trennens der Bindungsgrenzfläche. Bei dem Verfahren zur Trennung des Trägersubstrats nach der Erfindung können an der Grenzfläche der Festphasenbindung sowohl die Leerräume als auch der Oxidfilm bereitgestellt werden.
  • Bei dem Verfahren zur Trennung eines Trägersubstrats von einem festphasengebundenen Wafer nach der Erfindung wird das Laserlicht vorzugsweise von der Seitenfläche des festphasengebundenen Wafers aufgebracht. Der Grund dafür ist, dass das Laserlicht aufgrund des Umstands, dass an der Vorderfläche des Si-Wafers eine Vorrichtung gebildet ist, die aus einem Oxidfilm, einem Poly-Si-Film, einem Metallfilm usw. besteht, nicht übertragen werden kann oder die Funktion der Vorrichtung verhindern kann.
  • Bei dem Verfahren zur Trennung eines Trägersubstrats von einem festphasengebundenen Wafer nach der Erfindung wird das Laserlicht vorzugsweise in einer Richtung aufgebracht, die senkrecht zu der Oberfläche des festphasengebundenen Wafers verläuft. Schräg aufgebrachtes Laserlicht kann an der Vorderfläche des Trägersubstrats reflektiert werden, so dass keine ausreichende Energie zu einer Trennungsgrenzfläche übertragen werden kann. Zusätzlich besteht die Möglichkeit, dass das Innere und die Außenseite der Laserbestrahlungsvorrichtung beschädigt werden kann. Der Grund dafür ist, dass das Laserlicht aufgrund des Umstands, dass an der Vorderfläche des Si-Wafers eine Vorrichtung gebildet ist, die aus einem Oxidfilm, einem Poly-Si-Film, einem Metallfilm usw. besteht, nicht übertragen werden kann.
  • Bei dem Verfahren zur Trennung eines Trägersubstrat von einem festphasengebundenen Wafer nach der Erfindung ist das Trägersubstrat vorzugsweise ein Substrat, das aus der Gruppe gewählt ist, die aus einem Si-Wafer, einem Si-Wafer mit einer SiO-Schicht an seiner Vorderfläche, und einem SiC-Wafer besteht. Der Grund dafür ist, dass diese Substrate über eine hervorragende Bindbarkeit mit dem Si-Wafer verfügen.
  • Bei dem Verfahren zur Trennung eines Trägersubstrats von einem festphasengebundenen Wafer nach der Erfindung beträgt die Dicke des Si-Wafers vorzugsweise bei einem Durchmesser von 6 Zoll weniger als 300 μm oder bei einem Durchmesser von 8 Zoll weniger als 400 μm. Diese Dicken erfordern kein übermäßiges Polieren auf Basis eines chemisch-mechanischen Polierens usw., um den Wafer dünn auszuführen. Entsprechend können die Waferkosten ausreichend verringert werden. Im Hinblick auf die Verringerung der Waferkosten liegt die Dicke des Si-Wafers noch besser bei einem Durchmesser von 6 Zoll in dem Bereich von 100 μm bis 150 μm oder bei einem Durchmesser von 8 Zoll in dem Bereich von 100 μm bis 200 μm.
  • Als nächstes wird ein Verfahren zur Herstellung einer Halbleitervorrichtung nach der Erfindung beschrieben werden. Das Verfahren zur Herstellung einer Halbleitervorrichtung nach der Erfindung umfasst wenigstens einen Schritt des Festphasenbindens, einen Schritt des Bildens eines funktionellen Aufbaus, einen Schritt des Bildens einer Bruchschicht, einen Schritt des Trennens der Bruchschicht, einen Schritt des Trennens der Bindungsgrenzfläche und einen Schritt des Bearbeitens der Rückfläche. Der Schritt des Festphasenbindens ist ein Schritt, wobei ein Trägersubstrat an eine Rückfläche eines Si-Wafers festphasengebunden wird. Zum Beispiel kann das Verfahren des Festphasenbindens ein Verfahren zum Binden des Si-Wafers und des Trägersubstrats durch ein Wasserstoffbindungsverfahren usw. umfassen. Im Besonderen werden Oxidfilmschichten oder Absorptionsschichten von den gebundenen Flächen des Si-Wafers und des Trägersubstrats beseitigt, welche Flächen dann spiegelpoliert werden. Die Spiegelflächen des Si-Wafers und des Trägersubstrats werden in einer Dampfatmosphäre zueinander gerichtet aneinander geklebt und einer Hitzebehandlung (bei 300°C bis 700°C) unterzogen, um dadurch eine Wasserstoffbindungsreaktion zu erzeugen. Wenn das geklebte Substrat weiter auf eine Temperatur von, zum Beispiel, 800°C bis 1000°C, die höher als seine Kristallplastizitätstemperatur ist, erhitzt wird, bewegen sich die Atome zwischen dem Si-Wafer und dem Trägersubstrat so zueinander, dass der Si-Wafer und das Trägersubstrat fest aneinander geklebt werden können, um dadurch einen festphasengebundenen Wafer zu bilden.
  • Der Schritt des Bildens eines funktionellen Aufbaus ist ein Schritt, wobei ein funktioneller Aufbau an der Vorderfläche des Si-Wafers gebildet wird. Zum Beispiel wird zum Zweck der Herstellung einer IGBT-Vorrichtung ein an der Vorderseite erforderlicher funktioneller Aufbau gebildet. Der funktionelle Aufbau umfasst einen MOS-Gate-Aufbau des IGBT (einen selektiv gebildeten Basisbereich vom p-Typ, einen selektiv in dem Basisbereich gebildeten Emitterbereich vom n-Typ, einen Gateisolierungsfilm und eine Gateelektrode, die zwischen dem Emitterbereich und der Vorderfläche des Si-Wafers auf dem Basisbereich gebildet ist, usw.), eine Emitterelektrode usw.
  • Der Schritt des Bildens einer Bruchschicht ist ein Schritt, wobei ein Brennpunkt auf einer Grenzfläche der Festphasenbindung zwischen dem Si-Wafer und dem Trägersubstrat angeordnet wird, um den Si-Wafer mit Laserlicht, das Licht mit einer Wellenlänge verwendet, die durch den Si-Wafer verlaufen kann, zu bestrahlen, um in wenigstens einem Teil eines äußeren Umfangsabschnitts der Grenzfläche der Festphasenbindung eine Bruchschicht zu bilden. Die Bruchschicht ist eine Schicht, die durch das Laserlicht modifiziert wurde und als Ausgangspunkt dient, von dem ausgehend das Trägersubstrat abgetrennt werden wird.
  • Der Schritt des Trennens der Bruchschicht ist ein Schritt, wobei die Bruchschicht, die in dem Schritt des Bildens der Bruchschicht durch das Laserlicht modifiziert wurde, getrennt wird. Wenn der Si-Wafer und das Trägersubstrat gesondert fixiert werden und eine Kraft in eine Richtung zum Brechen der Bruchschicht in der Grenzfläche der Festphasenbindung ausgeübt wird, wird die Bruchschicht getrennt. Zum Beispiel kann das Verfahren zum Fixieren des Si-Wafers und des Trägersubstrats ein Verfahren umfassen, wobei die Vorderfläche des Si-Wafers und die Rückfläche des Trägersubstrats jeweils durch Vakuum-Spannvorrichtungen oder elektrostatische Spannvorrichtungen fixiert werden.
  • Der Schritt des Trennens der Bindungsgrenzfläche ist ein Schritt, wobei die Grenzfläche der Festphasenbindung getrennt wird. Wenn auf die gleiche Weise wie bei dem Schritt des Trennens der Bruchschicht eine Kraft in eine Richtung zum Brechen der Grenzfläche der Festphasenbindung ausgeübt wird, beginnen Risse an der Trennstelle der Bruchschicht und verlaufen sie entlang der Festphasenbindungsgrenzfläche, so dass die Grenzfläche der Festphasenbindung getrennt werden kann. Der Si-Wafer und das Trägersubstrat werden auf die gleiche Weise wie bei dem Schritt des Trennens der Bruchschicht gesondert fixiert und die Bindungsgrenzfläche getrennt. Der Schritt des Trennens der Bindungsgrenzfläche ist ein Schritt, der je nach dem Bildungszustand der Bruchschicht nach dem Schritt des Trennens der Bruchschicht oder gleichzeitig mit dem Schritt des Trennens der Bruchschicht durchgeführt wird.
  • Der Schritt des Bearbeitens der Rückfläche ist ein Schritt, wobei nach dem Schritt des Trennens der Bindungsgrenzfläche eine Rückflächenbearbeitung auf die Rückfläche des Si-Wafers zur Anwendung kommt. Der Schritt des Bearbeitens der Rückfläche umfasst das Bilden einer n+-Pufferschicht, einer p+-Kollektorschicht, einer Kollektorelektrode usw.
  • Das Verfahren zur Herstellung einer Halbleitervorrichtung nach der Erfindung kann zusätzlich zu den oben genannten Schritten ferner einen Vereinzelungsschritt, wobei der Si-Wafer in einzelne Chips geteilt wird, und einen Plattierungsschritt, wobei ein Au/Ni-Film an einer Al-Elektrode an der Vorderfläche des Si-Wafers gebildet wird, umfassen.
  • Nach dem Verfahren zur Herstellung einer Halbleitervorrichtung nach der Erfindung können in der Grenzfläche der Festphasenbindung zwischen dem Si-Wafer und dem Trägersubstrat Leerräume bereitgestellt werden. Durch Spalte wie die Leerräume, die in der Grenzfläche der Festphasenbindung als nicht gebundene Abschnitte bereitgestellt sind, kann die Grenzfläche der Festphasenbindung in dem Schritt des Trennens der Bindungsgrenzfläche leicht getrennt werden.
  • Nach dem Verfahren zur Herstellung einer Halbleitervorrichtung nach der Erfindung kann an der Grenzfläche der Festphasenbindung zwischen dem Si-Wafer und dem Trägersubstrat ein Oxidfilm bereitgestellt werden. Durch den Oxidfilm, der an der Grenzfläche der Festphasenbindung als nicht gebundener Abschnitt bereitgestellt ist, kann die Grenzfläche der Festphasenbindung in dem Schritt des Trennens der Bindungsgrenzfläche leicht getrennt werden. Nach dem Verfahren zur Herstellung einer Halbleitervorrichtung nach der Erfindung können an der Grenzfläche der Festphasenbindung sowohl die Leerräume als auch der Oxidfilm bereitgestellt werden.
  • Bei dem Verfahren zur Herstellung einer Halbleitervorrichtung nach der Erfindung wird das Laserlicht vorzugsweise von der Seitenfläche des festphasengebundenen Wafers aufgebracht. Der Grund dafür ist, dass das Laserlicht aufgrund des Umstands, dass an der Vorderfläche des Si-Wafers eine Vorrichtung gebildet ist, die aus einem Oxidfilm, einem Poly-Si-Film, einem Metallfilm usw. besteht, nicht übertragen werden kann oder die Funktion der Vorrichtung verhindern kann.
  • Bei dem Verfahren zur Herstellung einer Halbleitervorrichtung nach der Erfindung wird das Laserlicht vorzugsweise in einer Richtung aufgebracht, die senkrecht zu der Oberfläche des festphasengebundenen Wafers verläuft. Schräg aufgebrachtes Laserlicht kann an der Vorderfläche des Trägersubstrats reflektiert werden, so dass keine ausreichende Energie zu einer Trennungsgrenzfläche übertragen werden kann. Zusätzlich besteht die Möglichkeit, dass das Innere und die Außenseite der Laserbestrahlungsvorrichtung beschädigt werden kann. Der Grund dafür ist, dass das Laserlicht aufgrund des Umstands, dass an der Vorderfläche des Si-Wafers eine Vorrichtung gebildet ist, die aus einem Oxidfilm, einem Poly-Si-Film, einem Metallfilm usw. besteht, nicht übertragen werden kann.
  • Bei dem Verfahren zur Herstellung einer Halbleitervorrichtung nach der Erfindung ist das Trägersubstrat vorzugsweise ein Substrat, das aus der Gruppe gewählt ist, die aus einem Si-Wafer-, einem Si-Wafer mit einer SiO-Schicht an seiner Vorderfläche, und einem SiC-Wafer besteht. Der Grund dafür ist, dass diese Substrate über eine hervorragende Bindbarkeit mit dem Si-Wafer verfügen.
  • Bei dem Verfahren zur Herstellung einer Halbleitervorrichtung nach der Erfindung beträgt die Dicke des Si-Wafers vorzugsweise bei einem Durchmesser von 6 Zoll weniger als 300 μm oder bei einem Durchmesser von 8 Zoll weniger als 400 μm. Diese Dicken erfordern kein übermäßiges Polieren auf Basis eines chemisch-mechanischen Polierens usw., um den Wafer dünn auszuführen. Entsprechend können die Waferkosten ausreichend verringert werden. Im Hinblick auf die Verringerung der Waferkosten liegt die Dicke des Si-Wafers noch besser bei einem Durchmesser von 6 Zoll in dem Bereich von 100 μm bis 150 μm oder bei einem Durchmesser von 8 Zoll in dem Bereich von 100 μm bis 200 μm.
  • Nachstehend werden Beispiele für das Verfahren zur Trennung eines Trägersubstrats von einem festphasengebundenen Wafer nach der Erfindung und für das Verfahren zur Herstellung einer Halbleitervorrichtung unter Verwendung dieses Verfahrens unter Bezugnahme auf die Zeichnungen ausführlich beschrieben werden. Die Erfindung ist jedoch nicht auf die folgende Beschreibung von Beispielen beschränkt, solange sie nicht von dem Umfang und dem Geist der Erfindung abweicht.
  • Unter Bezugnahme auf 1 erfolgt eine ausführliche Beschreibung von Beispiel 1 für das Verfahren zur Herstellung einer Halbleitervorrichtung unter Verwendung des Verfahrens zur Trennung eines Trägersubstrats von einem festphasengebundenen Wafer nach der Erfindung. 1 umfasst Schnittansichten, die jeweils Wafer zeigen. Ein Si-Trägerwafer 2a vom CZ-p-Typ mit einem Durchmesser von 8 Zoll und einer Dicke von 300 μm wird als Trägersubstrat für einen Si-Wafer 1a vom FZ-n-Typ mit dem gleichen Durchmesser und einer Dicke von weniger als 400 μm vorbereitet (1(a)). Hier können alternativ ein Si-Wafer 1b mit einer Dicke von 100 μm und ein Trägerwafer 2b mit einer Dicke von 700 μm vorbereitet werde, wie in 4(a) gezeigt ist. In 4 wird ein festphasengebundener Si-Wafer 3b verwendet. Bei dem festphasengebundenen Si-Wafer 3b sind der Si-Wafer 1b mit einer Dicke von 100 μm, was im Wesentlichen der Dicke eines fertiggestellten Wafers entspricht, und der Trägerwafer 2b mit einer Dicke von 700 μm durch Festphasenbindung aneinander gebunden. Entsprechend ist das Verfahren in 4 das gleiche wie das Verfahren in 1, außer dass auf einen Schritt des Schleifens der Rückfläche in 1(e) verzichtet werden kann.
  • Zurück zu der Beschreibung von 1. Die beiden Wafer, d. h., der Si-Wafer 1a und der Si-Trägerwafer 2a werden nicht durch ein organisches Klebemittel, sondern durch ein wohlbekanntes Verfahren wie ein Wasserstoffbindungsverfahren direkt aneinander geklebt. Insbesondere wird an zwei Hauptflächen als aneinander geklebte Flächen des Si-Wafers 1a und des Si-Trägerwafers 2a eine Spiegelpolitur vorgenommen. Wenn die Spiegelflächen der beiden Wafer, d. h., des Si-Wafers 1a und des Si-Trägerwafers 2a, in einer sauberen Dampfatmosphäre zueinander gerichtet aneinander geklebt werden und einer Hitzebehandlung (bei 300°C bis 700°C) unterzogen werden, kommt es durch H2O-Moleküle zu einer Wasserstoffbindungsreaktion an den Flächen des Si-Wafers 1a und des Si-Trägerwafers 2a. Wenn der Si-Wafer 1a und der Si-Trägerwafer 2a, die aneinander geklebt sind, auf 800°C bis 1000°C, was höher als die Kristallplastizitätstemperatur ist, erhitzt werden, bewegen sich Atome zwischen den beiden Wafern, d. h., dem Si-Wafer 1a und dem Si-Trägerwafer 2b, zueinander, um einen festphasengebundenen Si-Wafer 3a zu bilden, bei dem der Si-Wafer 1a und der Si-Trägerwafer 2a fest aneinander geklebt sind (1(b)). Was den festphasengebundenen Si-Wafer 3a betrifft, wird die Seite des Si-Wafers 1a als Vorderfläche und die Seite des Si-Trägerwafers 2a als Rückfläche betrachtet.
  • Auch in dem Fall, in dem Wafer, die aus unterschiedlichen Materialien bestehen, aneinander geklebt werden, werden die beiden Wafer, die in einen engen Kontakt miteinander gebracht wurden, unter Verwendung der wohlbekannten Wasserstoffbindungsreaktion usw. auf eine Temperatur erhitzt, die der Kristallplastizitätstemperatur gleich oder höher als diese ist, und dann abgekühlt. Auf diese Weise können die beiden Wafer zu einem festphasengebundenen Wafer ausgeführt werden. In dem festphasengebundenen Wafer kommt es leicht zu Verzerrungen, Verwerfungen usw., die durch einen Unterschied im Wärmedehnungskoeffizienten zwischen den ursprünglichen Wafern verursacht werden. Das heißt, wenn Halbleiterwafer oder Metallsubstrate usw., die sich hinsichtlich des Wärmedehnungskoeffizienten stark von Si (Silizium) unterscheiden, aneinander geklebt werden, kann es beim Binden des Wafers und insbesondere zur Zeit des Schritts des Abkühlens des Wafers zu Verzerrungen oder Verwerfungen, die durch den Unterschied im Wärmedehnungskoeffizienten verursacht werden, kommen, so dass in den aneinander geklebten Wafern leicht Verwerfungen oder Beschädigungen auftreten können. Es wird daher bevorzugt, dass Materialsubstrate mit einem möglichst kleinen Unterschied im Wärmedehnungskoeffizient zu Si an jedes andere Substrat geklebt werden.
  • Zum Beispiel wird zum Zweck der Herstellung einer IGBT-Vorrichtung ein an der Vorderseite erforderlicher funktioneller Aufbau an der Vorderseite des festphasengebundenen Si-Wafers gebildet. Der funktionelle Aufbau umfasst einen MOS-Gate-Aufbau des IGBT (einen selektiv gebildeten Basisbereich vom p-Typ, einen selektiv in dem Basisbereich gebildeten Emitterbereich vom n-Typ, einen Gateisolierungsfilm und eine Gateelektrode, die zwischen dem Emitterbereich und der Vorderfläche des Si-Wafers 1a auf dem Basisbereich gebildet ist, usw.), eine Emitterelektrode usw. Diese Bildung des funktionellen Aufbaus wie etwa des MOS-Gate-Aufbaus an der Vorderseite umfasst einen Photolithographieschritt, der eine hohe Flachheit des Wafers erfordert, und Schritte zur Thermodiffusion von Verunreinigungen, die eine Hochtemperaturbearbeitung bei 1000°C oder höher erfordern. Wenn die Flachheit des festphasengebundenen Si-Wafers 3a hoch ist, kann der MOS-Gate-Aufbau problemlos an der Vorderseite gebildet werden (1(c)). Wenn ein Si-Trägerwafer als Trägersubstrat verwendet wird, unterscheidet sich auch die Wärmebeständigkeitstemperatur des festphasengebundenen Si-Wafers 3a nicht von jener des Si-Halbleitersubstrats. Das Bezugszeichen 4 in 1(c) bezeichnet einen Abschnitt des oben genannten funktionellen Aufbaus an der Vorderseite einschließlich des MOS-Gate-Aufbaus des IGBT, der Emitterelektrode usw.
  • Laserlicht 5 wird parallel zu der Waferoberfläche so von außerhalb einer Seitenfläche des festphasengebundenen Si-Wafers 3a, an dem der funktionelle Aufbau an der Vorderseite gebildet wurde, angelegt, dass es auf die Grenzfläche der Festphasenbindung im Inneren eines äußeren Umfangsabschnitts des festphasengebundenen Si-Wafers 3a fokussiert ist, um dadurch eine Bruchschicht zu bilden (1(d)). Diese Bestrahlung mit dem Laserlicht 5 ist ein vorbereitender Schritt, der die Trennung des Si-Trägerwafers von dem festphasengebundenen Si-Wafer 3a vorbereitet. Ein Trennungsschritt einschließlich des vorbereitenden Schritts wird unter Bezugnahme auf 5 näher beschrieben werden. Wie in 5 gezeigt wird der festphasengebundene Si-Wafer 3b, an dem die Vorderseitenbearbeitung abgeschlossen wurde, von dem äußeren Ende in der Umfangsrichtung des festphasengebundenen Si-Wafers 3b mit dem auf die Grenzfläche fokussierten Laserlicht 5 bestrahlt, so dass entlang der Grenzfläche der Festphasenbindung eine Bruchschicht 6 bereitgestellt wird. Die Länge in der Umfangsrichtung der Bruchschicht 6 kann so lang wie der gesamte Umfang sein (5(c)). Es ist nicht nötig, die Bruchschicht 6 über den gesamten Umfang hinweg bereitzustellen, doch wird bevorzugt, die Bruchschicht 6 mit einer Länge auszuführen, die etwa der Hälfte des Umfangs entspricht. Vorzugsweise wird der Wafer während der Laserbestrahlung wie durch den Pfeil angegeben gedreht, um die Bruchschicht 6 über den gesamten Umfang hinweg zu bilden, wie in 5(c) gezeigt ist. Zusätzlich kann ein Teil des äußeren Endes in der Umfangsrichtung des festphasengebundenen Si-Wafers 3b nicht in der Umfangsrichtung, sondern von dem äußeren Ende in der Umfangsrichtung zur Mitte hin, zum Beispiel in einer Tiefe von etwa 10 mm nach innen, überstrichen werden, um die Tiefe des Brennpunkts zu erhöhen und dadurch die Bruchschicht 6 zu bilden. In diesem Fall kann die Länge in der Umfangsrichtung der Bruchschicht auf etwa 20 mm verkürzt werden (5(d)). Obwohl die Grenzfläche der Festphasenbindung des äußeren Umfangsabschnitts des festphasengebundenen Si-Wafers 3a bei der oben genannten Beschreibung von einer Seite des Wafers und parallel zu der Waferoberfläche bestrahlt wird, kann die Bestrahlung so in einer senkrecht zu der Waferoberfläche verlaufenden Richtung vorgenommen werden, dass der Brennpunkt an dem äußeren Umfangsabschnitt der Grenzfläche der Festphasenbindung getroffen wird.
  • Das Laserbestrahlungsverfahren wird nachstehend beschrieben werden. Wenn die Photonenenergie hv geringer als eine Bandlücke E0 der Absorption eines Materials ist, ist das Material optisch transparent. Daher lautet die Bedingung für das Verursachen einer Absorption in dem Material hv > E0. Doch im Fall von Laserlicht mit einer sehr hohen Stärke kommt es in dem Material trotz seiner optischen Transparenz unter der Bedingung von nhv > E0 (n = 2, 3, 4, ...) zu einer Absorption. Diese Erscheinung wird als Mehrphotonenabsorption bezeichnet. Die Stärke von Impulswellenlaserlicht wird abhängig von der Höchstleistungsdichte (W/cm2) an einem Brennpunkt des Laserlichts bestimmt. Zum Beispiel tritt eine Mehrphotonenabsorption unter der Bedingung auf, dass die Leistungsdichte nicht geringer als 1 × 108 (W/cm2) auf. Die Höchstleistungsdichte kann durch (Energie pro Impuls des Laserlichts am Brennpunkt)/(Schnittfläche des Strahlflecks des Laserlichts × Impulsbreite) erhalten werden. Andererseits wird die Stärke von Dauerstrichlaserlicht abhängig von der elektrischen Feldstärke (W/cm2) an dem Brennpunkt des Laserlichts bestimmt.
  • In dem Schritt des Bildens der Bruchschicht nach der Erfindung wird die Grenzfläche der Festphasenbindung unter der Bedingung, dass eine Mehrphotonenabsorption verursacht wird, mit darauf fokussiertem Laserlicht bestrahlt, um eine Bruchschicht zu bilden. Bei der Erfindung wird das Laserlicht nicht durch den Si-Wafer absorbiert, um Wärme zu erzeugen, um dadurch eine Bruchschicht zu bilden, sondern wird das Laserlicht durch den Si-Wafer übertragen, um in der Grenzfläche der Festphasenbindung eine Mehrphotonenabsorption zu verursachen, um dadurch eine Bruchschicht zu bilden. Das Laserlicht wird nicht in dem Si-Wafer absorbiert. Daher wird die Oberfläche des Si-Wafers nicht geschmolzen.
  • In dem Schritt des Bildens der Bruchschicht nach der Erfindung können das Laserlicht und die Bedingungen der Bestrahlung mit dem Laserlicht wie folgt festgelegt werden:
    • (A) Laserlicht Lichtquelle: halbleiterlaserangeregter Nd:YAG-Laser Wellenlänge: 1.064 nm Schnittfläche des Laserlichtflecks: 3,14 × 10–8 cm2 Schwingungsmodus: Q-Switch-Impuls Wiederholungsfrequenz: 100 kHz Impulsbreite: 30 ns Ausgangsleistung: Ausgangsleistung < 1 mJ/Impuls Laserlichtqualität: TEM00 Polarisationscharakteristik: lineare Polarisation
    • (B) Kondensorlinse Durchlässigkeitsgrad gegenüber der Laserlichtwellenlänge: 60%
    • (C) Bewegungsgeschwindigkeit einer Anbringungsbühne zur Anbringung des festphasengebundenen Si-Wafers: 100 mm/s
  • Die Laserlichtqualität TEM00 bedeutet, dass die Kondensierungseigenschaft hoch genug ist, um Laserlicht mit einer Wellenlänge, die ähnlich hoch wie die Wellenlänge von Laserlicht ist, zu kondensieren.
  • Der Si-Trägerwafer 2a als Trägersubstrat wird auf die folgende Weise von dem Si-Wafer 1a getrennt. Das heißt, wie in 1(d) gezeigt wird ein Teil des Außenumfangs des Si-Trägerwafers 2 angehoben, um zuerst die Bruchschicht 6, die in dem äußeren Umfangsabschnitt des Wafers bereitgestellt ist, zu trennen, um eine Gelegenheit für die Trennung herzustellen. Als nächstes wird der Wafer allmählich angehoben, bis der gesamte Wafer für eine vollständige Trennung angehoben ist. Alternativ kann der Wafer in mehreren Stufen angehoben werden. Wenn der Anhebewinkel beschränkt wird, kann selbst ein angehobener Si-Wafer, der verdünnt wurde, ohne jegliche Risse gekrümmt werden. Als Ergebnis kann der Si-Trägerwafer 2a als Trägersubstrat von dem festphasengebundenen Si-Wafer 3a, woran der Si-Trägerwafer 2a geklebt worden war, getrennt werden.
  • Nach dem Abtrennen des Si-Trägerwafers 2a kann es nötig sein, die Bruchschicht usw. von der Trennungsfläche des Si-Wafers entfernen oder den Si-Wafer 1a weiter zu verdünnen. In einem solchen Fall kommt es auf die gleiche Weise wie bei dem Prozess des Stands der Technik zur Anwendung eines Schleifens, CMP-Polierens (chemisch-metallisches Polierens) oder Ätzens mit Chemikalien auf die Trennungsfläche, um den Wafer 100 μm dick auszuführen (1(e)). An der polierten Waferfläche (der Rückfläche) wird eine erforderliche Rückflächenbearbeitung vorgenommen. Die Rückflächenbearbeitung umfasst das Bilden einer n+-Pufferschicht (nicht gezeigt), einer p+-Kollektorschicht 7, einer Kollektorelektrode 8 usw. (1(f)). Ein Vereinzelungsschritt wird durchgeführt, um IGBT-Chips 9 herzustellen.
  • 6 umfasst Schnittansichten und ein Ultraschallbild eines festphasengebundenen Wafers, in dem in einer Grenzfläche der Festphasenbindung zwischen einem Si-Wafer und einem Trägersubstrat Leerräume bereitgestellt sind. Ein Si-Trägerwafer 2c vom CZ-p-Typ mit einem Durchmesser von 8 Zoll und einer Dicke von 300 μm wird als Trägersubstrat für einen Si-Wafer 1c vom FZ-n-Typ mit dem gleichen Durchmesser und einer Dicke von weniger als 400 m vorbereitet (6(a)). Hier weist der Si-Trägerwafer 2c in Teilen der Klebefläche an dem Si-Wafer 1c Leerräume 10 auf. Die Leerräume 10 können durch eine vollständige oder teilweise Bestrahlung mit Plasma in der Vorderfläche des Trägerwafers 2c gebildet werden, bevor der Trägerwafer 2c an den Si-Wafer gebunden wird. Bei der Bildung eines festphasengebundenen Si-Wafers 3c durch Aneinanderkleben des Si-Wafers 1c und des Si-Trägerwafers 2c werden die Leerräume in der Grenzfläche der Festphasenbindung bereitgestellt (6(b)). Da Spalte wie die Leerräume als ungebundene Abschnitte in der Grenzfläche der Festphasenbindung dienen, kann die Grenzfläche der Festphasenbindung in dem Schritt des Trennens der Bindungsgrenzfläche leicht getrennt werden. 6(c) zeigt ein Ultraschallbild eines festphasengebundenen Si-Wafers. Aus dem Bild, das von der Richtung der Vorderfläche des Si-Wafers in dem festphasengebundenen Si-Wafer her aufgenommen wurde, können Leerräume, die wie weiße Flecken in einer Bindungsgrenzfläche verteilt sind, festgestellt werden.
  • 7 umfasst Schnittansichten eines festphasengebundenen Wafers, bei dem an einer Grenzfläche der Festphasenbindung zwischen einem Si-Wafer und einem Trägersubstrat ein Oxidfilm bereitgestellt ist. Ein Si-Trägerwafer 2d vom CZ-p-Typ mit einem Durchmesser von 8 Zoll und einer Dicke von 300 μm wird als Trägersubstrat für einen Si-Wafer 1d vom FZ-n-Typ mit dem gleichen Durchmesser und einer Dicke von weniger als 400 m vorbereitet (7(a)). Hier weist der Si-Trägerwafer 2d in Teilen der an den Si-Wafer 1d geklebten Fläche einen Oxidfilm 11 auf. Der Si-Trägerwafer 2d, der teilweise den Oxidfilm aufweist, kann auf eine solche Weise gebildet werden, dass die Fläche des Trägerwafers, die den Oxidfilm aufweist, teilweise mit Plasma bestrahlt wird, um den Oxidfilm teilweise zu beseitigen, bevor der Trägerwafer an den Si-Wafer gebunden wird. Bei der Bildung eines festphasengebundenen Si-Wafers 3d durch Aneinanderkleben des Si-Wafers 1d und des Si-Trägerwafers 2d wird der Oxidfilm an der Grenzfläche der Festphasenbindung bereitgestellt (7(b)). Da der Oxidfilm als ungebundener Abschnitt an der Grenzfläche der Festphasenbindung dient, kann die Grenzfläche der Festphasenbindung in dem Schritt des Trennens der Bindungsgrenzfläche leicht getrennt werden.
  • 8 umfasst Schnittansichten, die eine Ausführungsform des Schritts zum Trennen der Bruchschicht und des Schritts zum Trennen der Bindungsgrenzfläche nach der Erfindung zeigen. Die Beschreibung wird beispielhaft anhand des festphasengebundenen Si-Wafers 3c vorgenommen, bei dem der Si-Wafer 1c und der Si-Trägerwafer 2c mit den Leerräumen 10 aneinander geklebt sind und ferner der funktionelle Aufbau 4 an der Vorderseite gebildet ist (8(a)). Die Grenzfläche der Festphasenbindung wird von einer Seitenfläche des festphasengebundenen Si-Wafers 3c her so mit dem Laserlicht 5 bestrahlt, dass über den gesamten Umfang der Grenzfläche der Festphasenbindung hinweg eine Bruchschicht 6 gebildet wird (8(b)). Als nächstes wird die Vorderfläche des Si-Wafers 1c, an der der funktionelle Aufbau 4 an der Vorderseite gebildet wurde, durch eine Saugvorrichtung 12 und eine Saugvorrichtung 13 fixiert. Die Rückfläche des Si-Trägerwafers 2c wird durch eine Vakuum-Spannvorrichtung oder eine elektrostatische Spannvorrichtung an einer Waferfixierungsbühne 14 fixiert.
  • Die Saugvorrichtung 12 ist so gestaltet, dass sich die Saugvorrichtung 12 zeitgleich bewegen kann, um die Saugfläche der Saugvorrichtung 12 in eine Ebene mit der Saugfläche der Saugvorrichtung 13 zu bringen, und dass sich ferner nur die Saugvorrichtung 12 unabhängig von der Saugvorrichtung 13 bewegen kann.
  • Während die Saugvorrichtung 13 stationär bleibt, wird die Saugvorrichtung 12 in einer Anheberichtung eines Endabschnitts des Si-Wafers 1c (in der Richtung des Pfeils in 8(c)) angehoben. Die Bruchschicht 6 in einem Endabschnitt der Grenzfläche der Festphasenbindung zwischen dem Si-Wafer 1c und dem Si-Trägerwafer 2c (in einem Endabschnitt des Außenumfangs jedes Wafers) wird getrennt, um eine Gelegenheit (einen Trennungsabschnitt) zum Trennen der gesamten Grenzfläche der Festphasenbindung herzustellen (8(c)).
  • Die Anheberichtung des Endabschnitts ist eine Richtung, die in Bezug auf eine Richtung, die senkrecht zu den Saugflächen der Saugvorrichtungen 12 und 13 verläuft, geringfügig zur Innenseite geneigt ist. Wenn die Neigung zur Innenseite groß ist, kann die Gelegenheit zum Trennen des Endabschnitts der Grenzfläche der Festphasenbindung leicht hergestellt werden, doch kommt es möglicherweise zur Ausübung einer großen Beanspruchung auf die Umgebung der Grenze zwischen der Saugvorrichtung 12 und der Saugvorrichtung 13. Entsprechend wird es zu einem guten Ablauf des Vorgangs kommen, wenn der Außenumfang des Si-Wafers 1c mit einer Neigung angehoben wird, die gering genug ist, um den Si-Wafer 1c nicht zu zerbrechen (zum Beispiel etwa 5°).
  • Danach wird die Saugfläche der Saugvorrichtung 12 wieder in eine Ebene mit der Saugfläche der Saugvorrichtung 13 gebracht. Anschließend werden die in einer Ebene gehaltenen Saugvorrichtungen 12 und 13 in einer Richtung zum fortlaufenden Trennen der Grenzfläche der Festphasenbindung von dem durch die Saugvorrichtung 12 gebildeten Trennungsabschnitt 12 (in einer Richtung, die durch den Pfeil in 8(d) gezeigt ist) angehoben. Die Saugflächen der Saugvorrichtungen 12 und 13 werden allmählich gekippt, um die gesamte Grenzfläche der Festphasenbindung zu trennen (8(d)). Die Saugvorrichtung 12 und die Saugvorrichtung 13 werden stufenweise hochgezogen, um Risse zu erzeugen, die an der Trennungsstelle der Bruchschicht 6 beginnen und entlang der Grenzfläche der Festphasenbindung verlaufen. Dadurch kann die Trennung in der Grenzfläche der Festphasenbindung vorgenommen werden. Bei diesem Beispiel wird aufgrund der Leerräume 10, die in der Grenzfläche der Festphasenbindung bereitgestellt wird, in den Abschnitten der Leerräume 10 keine Festphasenbindung erreicht. Daher ist die Vornahme der Trennung leicht.
  • Wenn wie in 5(d) gezeigt nur ein Teil des Wafers mit Laserlicht bestrahlt wird, sollte die mit dem Laserlicht bestrahlte Stelle durch die Saugvorrichtung 12 angesaugt werden.
  • Wie in 8 gezeigt kann die Trennvorrichtung, die die Saugvorrichtungen 12 und 13 umfasst, nicht nur in dem Fall verwendet werden, in dem die Leerräume 10 in der Grenzfläche der Festphasenbindung bereitgestellt sind. Zum Beispiel kann die Trennvorrichtung bei einem Halbleitersubstrat angewendet werden, das wie in 5(c) und (d) gezeigt ohne die Leerräume 10 festphasengebunden ist und mit Laserlicht bestrahlt wurde.
  • 9 umfasst Schnittansichten, die eine andere Ausführungsform des Schritts des Trennens der Bruchschicht und des Schritts des Trennens der Bindungsgrenzfläche nach der Erfindung als jene von 8 zeigen. Die Beschreibung wird beispielhaft anhand des festphasengebundenen Si-Wafers 3c vorgenommen, bei dem der Si-Wafer 1c und der Si-Trägerwafer 2c mit den Leerräumen 10 aneinander geklebt sind und ferner der funktionelle Aufbau 4 an der Vorderseite gefertigt wurde (8(a)). Ein Trägermaterial 16 wird durch einen Klebstoff 15 an die Vorderfläche des Si-Wafers 1c, woran der funktionelle Aufbau 4 an der Vorderseite gefertigt wurde, geklebt (9(a)). Für das Trägermaterial 16 werden Si, SiC, Glas usw. als Rohmaterialien verwendet. Der festphasengebundene Si-Wafer 3c wird von einer Seitenfläche oder einer Rückfläche des festphasengebundenen Si-Wafers 3c her mit dem Laserlicht 5 bestrahlt, um über den gesamten Umfang der Grenzfläche der Festphasenbindung eine Bruchschicht 6 zu bilden (9(b)). Als nächstes werden die Rückfläche des Trägermaterials 16 und die Rückfläche des Si-Trägerwafers 2c jeweils durch Vakuum-Spannvorrichtungen oder elektrostatische Spannvorrichtungen an Waferfixierungsbühnen 17 und 14 fixiert (9(c)). Dann wird die Waferfixierungsbühne 17 in eine Richtung gezogen, die in Bezug auf eine Richtung, welche senkrecht zu ihrer Saugfläche verläuft, geringfügig zu der Innenseite des Si-Wafers geneigt ist (in die Richtung des Pfeils 9(d)), um von einem Endabschnitt angehoben zu werden, um dadurch den Endabschnitt der Grenzfläche der Festphasenbindung an diesem Endabschnitt von der Bruchschicht 6 zu trennen. Dadurch wird eine Gelegenheit zum Trennen der gesamten Grenzfläche der Festphasenbindung hergestellt (9(d)). Danach wird die Waferfixierungsbühne 17 weiter in die Richtung des Pfeils gezogen, so dass sie angehoben wird, um die gesamte Grenzfläche der Festphasenbindung zu trennen (9(d)). In dem Zustand, in dem die Waferfixierungsbühne 17 entfernt ist und das Trägermaterial 16 immer noch fixiert ist (9(e)), wird die Trennungsfläche durch CMP-Polieren geglättet, falls dies nötig ist. Dann wird eine Rückflächenbearbeitung angewendet, um eine n+-Pufferschicht, eine p–-Kollektorschicht, eine Kollektorelektrode usw. zu bilden.
  • Das Trägermaterial 16 wird beseitigt und ein Vereinzelungsschritt durchgeführt, um den Wafer in Chips zu teilen.
  • Die in 9 gezeigte Gestaltung kann nicht nur in dem Fall verwendet werden, in dem Leerräume 10 in der Grenzfläche der Festphasenbindung bereitgestellt sind. Zum Beispiel kann die Gestaltung auch bei einem Halbleitersubstrat angewendet werden, das wie in 5(c) und (d) gezeigt ohne die Leerräume 10 festphasengebunden ist und mit Laserlicht bestrahlt wurde.
  • Obwohl bei den oben beschriebenen Beispielen ein Si-Halbleitersubstrat als Trägersubstrat verwendet wird, kann ein anderes Trägersubstrat verwendet werden. Zum Beispiel kann das Trägersubstrat ein Substrat sein, das aus einem Si-Halbleitersubstrat mit einer SiO-Schicht an seiner Vorderfläche und einem SiC-Halbleitersubstrat gewählt wird.
  • Nach den oben beschriebenen Beispielen ist es möglich, ein Verfahren zur Trennung eines Trägersubstrats von einem festphasengebundenen Wafer und ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitzustellen, wodurch ein Si-Wafer ab einem Anfangsstadium eines Waferprozesses, in dem der Wafer in einen Waferprozess eingebracht wird, ohne wesentliche Waferrisse verwendet werden kann, ein Trägersubstrat leicht von dem Wafer getrennt werden kann, und die Waferkosten verringert werden können.
  • Bezugszeichenliste
    • 1a, 1b, 1c, 1d
    Si-Wafer
    2a, 2b, 2c, 2d
    Si-Trägerwafer, Trägersubstrat
    3a, 3b, 3c, 3d
    festphasengebundener Si-Wafer
    4
    funktioneller Aufbau an der Vorderseite
    5
    Laserlicht
    6
    Bruchschicht
    7
    p+-Kollektorschicht
    8
    Kollektorelektrode
    9
    IGBT-Chip
    10
    Leerraum
    11
    Oxidfilm
    12
    Saugvorrichtung
    13
    Saugvorrichtung
    14
    Waferfixierungsbühne
    15
    Klebstoff
    16
    Trägermaterial
    17
    Waferfixierungsbühne

Claims (14)

  1. Verfahren zur Trennung eines Trägersubstrats von einem festphasengebundenen Wafer, umfassend einen Si-Wafer und das Trägersubstrat, welches an eine Rückfläche des Si-Wafers festphasengebunden ist, wobei das Verfahren wenigstens Folgendes umfasst: einen Schritt des Bildens einer Bruchschicht, wobei der Si-Wafer mit Laserlicht, das Licht mit einer Wellenlänge verwendet, die durch den Si-Wafer verlaufen kann, und das auf eine Grenzfläche der Festphasenbindung zwischen dem Si-Wafer und dem Trägersubstrat fokussiert wird, bestrahlt wird, um in wenigstens einem Teil eines äußeren Umfangsabschnitts der Grenzfläche der Festphasenbindung eine Bruchschicht zu bilden; einen Schritt des Trennens der Bruchschicht, wobei die Bruchschicht getrennt wird; und einen Schritt des Trennens der Bindungsgrenzfläche, wobei die Grenzfläche der Festphasenbindung getrennt wird.
  2. Verfahren zur Trennung eines Trägersubstrats von dem festphasengebundenen Wafer nach Anspruch 1, wobei in der Grenzfläche der Festphasenbindung zwischen dem Si-Wafer und dem Trägersubstrat Leerräume bereitgestellt sind.
  3. Verfahren zur Trennung eines Trägersubstrats von dem festphasengebundenen Wafer nach Anspruch 1 oder Anspruch 2, wobei an der Grenzfläche der Festphasenbindung zwischen dem Si-Wafer und dem Trägersubstrat ein Oxidfilm bereitgestellt ist.
  4. Verfahren zur Trennung eines Trägersubstrats von dem festphasengebundenen Wafer nach einem der Ansprüche 1 bis 3, wobei das Laserlicht von einer Seitenfläche des festphasengebunden Wafers aufgebracht wird.
  5. Verfahren zur Trennung eines Trägersubstrats von dem festphasengebundenen Wafer nach einem der Ansprüche 1 bis 3, wobei das Laserlicht vorzugsweise in einer Richtung aufgebracht wird, die senkrecht zu der Oberfläche des festphasengebundenen Wafers verläuft.
  6. Verfahren zur Trennung eines Trägersubstrats von dem festphasengebundenen Wafer nach einem der Ansprüche 1 bis 5, wobei das Trägersubstrat ein Substrat ist, das aus der Gruppe gewählt ist, die aus einem Si-Wafer-, einem Si-Wafer mit einer SiO-Schicht an seiner Vorderfläche, und einem SiC-Wafer besteht.
  7. Verfahren zur Trennung eines Trägersubstrats von dem festphasengebundenen Wafer nach einem der Ansprüche 1 bis 6, wobei die Dicke des Wafers bei einem Durchmesser von 6 Zoll weniger als 300 μm oder bei einem Durchmesser von 8 Zoll weniger als 400 μm beträgt.
  8. Verfahren zur Herstellung einer Halbleitervorrichtung, das wenigstens Folgendes umfasst: einen Schritt des Festphasenbindens, wobei ein Trägersubstrat an eine Rückfläche eines Si-Wafers festphasengebunden wird; einen Schritt des Bildens eines funktionellen Aufbaus, wobei ein funktioneller Aufbau an einer Vorderfläche des Si-Wafers gebildet wird; einen Schritt des Bildens einer Bruchschicht, wobei der Si-Wafer mit Laserlicht, das Licht mit einer Wellenlänge verwendet, die durch den Si-Wafer verlaufen kann, und das auf eine Grenzfläche der Festphasenbindung zwischen dem Si-Wafer und dem Trägersubstrat fokussiert wird, bestrahlt wird, um in wenigstens einem Teil eines äußeren Umfangsabschnitts der Grenzfläche der Festphasenbindung eine Bruchschicht zu bilden; einen Schritt des Trennens der Bruchschicht, wobei die Bruchschicht getrennt wird; einen Schritt des Trennens der Bindungsgrenzfläche, wobei die Grenzfläche der Festphasenbindung getrennt wird; und einen Schritt des Bearbeitens der Rückfläche, wobei nach dem Schritt des Trennens der Bindungsgrenzfläche eine Rückflächenbearbeitung an der Rückfläche des Si-Wafers durchgeführt wird.
  9. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 8, wobei in der Grenzfläche der Festphasenbindung zwischen dem Si-Wafer und dem Trägersubstrat Leerräume bereitgestellt sind.
  10. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 8 oder Anspruch 9, wobei an der Grenzfläche der Festphasenbindung zwischen dem Si-Wafer und dem Trägersubstrat ein Oxidfilm bereitgestellt ist.
  11. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 8 bis 10, wobei das Laserlicht von einer Seitenfläche des festphasengebunden Wafers aufgebracht wird.
  12. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 8 bis 10, wobei das Laserlicht vorzugsweise in einer Richtung aufgebracht wird, die senkrecht zu der Oberfläche des festphasengebundenen Wafers verläuft.
  13. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 8 bis 12, wobei das Trägersubstrat ein Substrat ist, das aus der Gruppe gewählt ist, die aus einem Si-Wafer-, einem Si-Wafer mit einer SiO-Schicht an seiner Vorderfläche, und einem SiC-Wafer besteht.
  14. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 8 bis 13, wobei die Dicke des Wafers bei einem Durchmesser von 6 Zoll weniger als 300 μm oder bei einem Durchmesser von 8 Zoll weniger als 400 μm beträgt.
DE112012004373.1T 2011-10-18 2012-10-16 Verfahren zur trennung eines trägersubstrats von einem festphasengebundenen wafer und verfahren zur herstellung einer halbleitervorrichtung Withdrawn DE112012004373T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-228545 2011-10-18
JP2011228545 2011-10-18
PCT/JP2012/076656 WO2013058222A1 (ja) 2011-10-18 2012-10-16 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112012004373T5 true DE112012004373T5 (de) 2014-07-10

Family

ID=48140869

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012004373.1T Withdrawn DE112012004373T5 (de) 2011-10-18 2012-10-16 Verfahren zur trennung eines trägersubstrats von einem festphasengebundenen wafer und verfahren zur herstellung einer halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9147599B2 (de)
JP (1) JP5725430B2 (de)
CN (1) CN103890908B (de)
DE (1) DE112012004373T5 (de)
WO (1) WO2013058222A1 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI610374B (zh) * 2013-08-01 2018-01-01 格芯公司 用於將搬運器晶圓接合至元件晶圓以及能以中段波長紅外光雷射燒蝕釋出之接著劑
WO2015087192A1 (en) * 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
US20180022079A1 (en) * 2015-01-14 2018-01-25 Ev Group E. Thallner Gmbh Method and device for detaching a substrate from a substrate stack
JP6699111B2 (ja) 2015-08-18 2020-05-27 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6608732B2 (ja) * 2016-03-01 2019-11-20 株式会社ディスコ ウエーハの加工方法
JP2017162855A (ja) * 2016-03-07 2017-09-14 株式会社ディスコ ウエーハの加工方法
DE102016110378B4 (de) 2016-06-06 2023-10-26 Infineon Technologies Ag Entfernen eines Verstärkungsrings von einem Wafer
CN106783716B (zh) * 2016-12-05 2020-03-20 厦门市三安集成电路有限公司 一种降低易碎基底在半导体制程中破片率的方法
CN106876247B (zh) * 2017-02-15 2020-02-07 纳晶科技股份有限公司 柔性器件的制备方法
JP6985031B2 (ja) * 2017-05-19 2021-12-22 株式会社ディスコ Ｌｅｄディスプレーパネルの製造方法
CN110785833A (zh) * 2017-06-19 2020-02-11 罗姆股份有限公司 半导体装置的制造方法及晶片粘合结构体
TWI714328B (zh) 2018-11-01 2020-12-21 精材科技股份有限公司 晶片封裝體的製造方法及晶片封裝體
CN110148569B (zh) * 2019-05-16 2021-08-24 武汉新芯集成电路制造有限公司 一种键合结构的缺陷扫描方法及设备
CN110571163B (zh) * 2019-09-18 2021-12-03 武汉新芯集成电路制造有限公司 晶圆键合工艺的气泡缺陷处理方法
KR20220006155A (ko) * 2020-07-07 2022-01-17 삼성디스플레이 주식회사 디스플레이 장치의 제조 방법
WO2022059473A1 (ja) * 2020-09-17 2022-03-24 ローム株式会社 半導体装置の製造方法およびウエハ構造物
CN115223851B (zh) * 2022-09-21 2022-12-09 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 一种机械式晶片分离方法及装置

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1758169A3 (de) * 1996-08-27 2007-05-23 Seiko Epson Corporation Trennverfahren, Verfahren zur Übertragung eines Dünnfilmbauelements, und unter Verwendung des Übertragungsverfahrens hergestelltes Flüssigkristall-Anzeigebauelement
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US7470600B2 (en) * 1998-02-19 2008-12-30 Silicon Genesis Corporation Method and device for controlled cleaving process
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
WO1998052216A1 (en) * 1997-05-12 1998-11-19 Silicon Genesis Corporation A controlled cleavage process
JP4085459B2 (ja) * 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000323797A (ja) * 1999-05-10 2000-11-24 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
US6387829B1 (en) * 1999-06-18 2002-05-14 Silicon Wafer Technologies, Inc. Separation process for silicon-on-insulator wafer fabrication
FR2795865B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
AU2001254866A1 (en) 2000-04-14 2001-10-30 S.O.I.Tec Silicon On Insulator Technologies Method for cutting out at least a thin layer in a substrate or ingot, in particular made of semiconductor material(s)
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
US6784071B2 (en) * 2003-01-31 2004-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded SOI wafer with <100> device layer and <110> substrate for performance improvement
US8294172B2 (en) * 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US7378332B2 (en) * 2002-05-20 2008-05-27 Sumitomo Mitsubishi Silicon Corporation Laminated substrate, method of manufacturing the substrate, and wafer outer periphery pressing jigs used for the method
US6995075B1 (en) * 2002-07-12 2006-02-07 Silicon Wafer Technologies Process for forming a fragile layer inside of a single crystalline substrate
WO2004015753A1 (en) * 2002-08-06 2004-02-19 Xsil Technology Limited Laser machinining
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
WO2004040648A1 (ja) * 2002-10-30 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
WO2004042373A1 (en) * 2002-11-06 2004-05-21 Koninklijke Philips Electronics N.V. Method of adhesion measurement at the interface between layers
EP1568071B1 (de) * 2002-11-29 2019-03-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer mit trennschicht und trägerschicht und dessen herstellungsverfahren
TW582099B (en) * 2003-03-13 2004-04-01 Ind Tech Res Inst Method of adhering material layer on transparent substrate and method of forming single crystal silicon on transparent substrate
KR101215728B1 (ko) * 2003-06-06 2012-12-26 히다치 가세고교 가부시끼가이샤 반도체 장치의 제조방법
US7091108B2 (en) * 2003-09-11 2006-08-15 Intel Corporation Methods and apparatuses for manufacturing ultra thin device layers for integrated circuit devices
JP4525048B2 (ja) * 2003-10-22 2010-08-18 富士電機システムズ株式会社 半導体装置の製造方法
US7084045B2 (en) * 2003-12-12 2006-08-01 Seminconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4634047B2 (ja) * 2004-01-23 2011-02-16 パイオニア株式会社 集積型半導体発光素子及びその製造方法
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
JP4622720B2 (ja) * 2004-07-21 2011-02-02 日亜化学工業株式会社 窒化物半導体ウエハ又は窒化物半導体素子の製造方法
US7094666B2 (en) * 2004-07-29 2006-08-22 Silicon Genesis Corporation Method and system for fabricating strained layers for the manufacture of integrated circuits
JP4634089B2 (ja) 2004-07-30 2011-02-16 浜松ホトニクス株式会社 レーザ加工方法
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator
EP1798764A1 (de) * 2005-12-14 2007-06-20 STMicroelectronics S.r.l. Verfahren zur Herstellung von Wafers für die Halbleiterindustrie
JP2007281316A (ja) * 2006-04-11 2007-10-25 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
US7929587B2 (en) * 2007-04-27 2011-04-19 Sanyo Electric Co., Ltd. Semiconductor laser diode element and method of manufacturing the same
US8275013B2 (en) * 2007-06-18 2012-09-25 Sanyo Electric Co., Ltd. Semiconductor laser device and method of manufacturing the same
JP5527956B2 (ja) * 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5336101B2 (ja) * 2008-04-01 2013-11-06 信越化学工業株式会社 Ｓｏｉ基板の製造方法
JP2009266892A (ja) * 2008-04-22 2009-11-12 Sumitomo Electric Ind Ltd 化合物半導体結晶基材の製造方法
CN104538507B (zh) * 2008-06-02 2017-08-15 Lg伊诺特有限公司 用于制备半导体发光装置的方法
KR20100008123A (ko) * 2008-07-15 2010-01-25 고려대학교 산학협력단 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
JP2010103424A (ja) 2008-10-27 2010-05-06 Showa Denko Kk 半導体発光素子の製造方法
US7816225B2 (en) * 2008-10-30 2010-10-19 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US8003491B2 (en) * 2008-10-30 2011-08-23 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
JP5496608B2 (ja) * 2008-11-12 2014-05-21 信越化学工業株式会社 Ｓｏｉ基板の作製方法
JP5132534B2 (ja) * 2008-12-01 2013-01-30 日本電波工業株式会社 光学部品の製造方法
US8820728B2 (en) * 2009-02-02 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer carrier
US8298917B2 (en) * 2009-04-14 2012-10-30 International Business Machines Corporation Process for wet singulation using a dicing singulation structure
US8871609B2 (en) * 2009-06-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling structure and method
JP5534763B2 (ja) * 2009-09-25 2014-07-02 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
EP2511942A1 (de) * 2009-12-11 2012-10-17 Sharp Kabushiki Kaisha Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
US20110188532A1 (en) * 2010-02-04 2011-08-04 Sanyo Electric Co., Ltd. Semiconductor Laser Apparatus
JP4976522B2 (ja) * 2010-04-16 2012-07-18 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP5611751B2 (ja) 2010-09-30 2014-10-22 芝浦メカトロニクス株式会社 支持基板、基板積層体、貼り合わせ装置、剥離装置、および基板の製造方法
JP5714859B2 (ja) 2010-09-30 2015-05-07 芝浦メカトロニクス株式会社 基板積層体、貼り合わせ装置、剥離装置、および基板の製造方法
WO2012118700A1 (en) * 2011-02-28 2012-09-07 Dow Corning Corporation Wafer bonding system and method for bonding and debonding thereof
US20140144593A1 (en) * 2012-11-28 2014-05-29 International Business Machiness Corporation Wafer debonding using long-wavelength infrared radiation ablation

Also Published As

Publication number Publication date
CN103890908B (zh) 2016-08-24
JP5725430B2 (ja) 2015-05-27
CN103890908A (zh) 2014-06-25
WO2013058222A1 (ja) 2013-04-25
US9147599B2 (en) 2015-09-29
JPWO2013058222A1 (ja) 2015-04-02
US20140220765A1 (en) 2014-08-07

Similar Documents

Publication Publication Date Title
DE112012004373T5 (de) Verfahren zur trennung eines trägersubstrats von einem festphasengebundenen wafer und verfahren zur herstellung einer halbleitervorrichtung
DE102013111016B4 (de) Vereinzelungsverfahren
US6770544B2 (en) Substrate cutting method
DE102005010377B4 (de) Waferbearbeitungs-Verfahren
DE112014001822T5 (de) Verfahren zum Fertigen einer Halbleitervorrichtung
DE10312662B4 (de) Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
CN1269192C (zh) 半导体器件的制造方法和半导体器件的制造设备
EP1494271A1 (de) Verfahren zum auftrennen eines substrats
TW200932461A (en) Working object cutting method
JP4286488B2 (ja) 基板切断方法
JP2015516672A (ja) レーザ分割及び装置層移設のためのシステム及び方法
JPH10321908A (ja) 窒化物系化合物半導体素子の製造方法及び半導体発光素子
KR20080097390A (ko) 접합기판의 제조방법
DE102016224978A1 (de) Substratbearbeitungsverfahren
US20120100696A1 (en) Workpiece dividing method
DE112019002430B4 (de) Verbundener Körper und Akustikwellenelement
DE102019212840B4 (de) SiC-SUBSTRATBEARBEITUNGSVERFAHREN
CN111916348A (zh) 制造碳化硅器件的方法和在处置衬底中包括激光修改区带的晶片复合体
DE102016224033B4 (de) Bearbeitungsverfahren für einen Wafer
DE102019201438B4 (de) Verfahren zum Herstellen eines Substrats und System zum Herstellen eines Substrats
DE102011002546A1 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
DE102005004845A1 (de) Wafer-Unterteilungsverfahren
JP2006086509A (ja) 半導体基板の分断方法
DE102017201151A1 (de) Verfahren zum Bearbeiten eines Substrats
DE112019001985B4 (de) Verbundener Körper aus einem piezoelektrischen Einkristallsubstrat und einem Trägersubstrat

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee