JPWO2013058222A1 - 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法 - Google Patents

固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2013058222A1
JPWO2013058222A1 JP2013539639A JP2013539639A JPWO2013058222A1 JP WO2013058222 A1 JPWO2013058222 A1 JP WO2013058222A1 JP 2013539639 A JP2013539639 A JP 2013539639A JP 2013539639 A JP2013539639 A JP 2013539639A JP WO2013058222 A1 JPWO2013058222 A1 JP WO2013058222A1
Authority
JP
Japan
Prior art keywords
wafer
solid
support substrate
peeling
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013539639A
Other languages
English (en)
Other versions
JP5725430B2 (ja
Inventor
中嶋　経宏
経宏 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013539639A priority Critical patent/JP5725430B2/ja
Publication of JPWO2013058222A1 publication Critical patent/JPWO2013058222A1/ja
Application granted granted Critical
Publication of JP5725430B2 publication Critical patent/JP5725430B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes

Abstract

ウエハプロセス投入時よりＳｉ薄ウエハを実質的にウエハ割れなく使うことができ、Ｓｉ薄ウエハと支持基板との剥離が容易で、ウエハコストを低減することができる固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法を提供すること。Ｓｉウエハと当該Ｓｉウエハの裏面に固相接合された支持基板とを含む固相接合ウエハから前記支持基板を剥離する方法であって、前記Ｓｉウエハと前記支持基板との固相接合界面に集光点を合わせて、Ｓｉウエハに透過性の波長光を用いたレーザー光を照射して、前記固相接合界面の外周部の少なくとも一部に破断層を形成する破断層形成工程と、前記破断層を剥離する破断層剥離工程と、前記固相接合界面を剥離する接合界面剥離工程とを少なくとも含む支持基板を剥離する方法。

Description

本発明は、ＷＳＳ（Ｗａｆｅｒ Ｓｕｐｐｏｒｔ Ｓｙｓｔｅｍ）ウエハ（固相接合ウエハ）、特には、その支持基板の剥離方法および該方法を用いた半導体装置の製造方法に関する。
ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）などのパワーデバイスは、エネルギー損失低減、放熱性など特性面の観点から、半導体基板の薄肉化を図ることに大きな利点が認められる。半導体基板の薄肉化はプロセスへの投入当初から厚みの薄いウエハ（薄ウエハ）にして半導体デバイスを製造することができれば、最も製造効率がよいので、厚みの薄いウエハを支障なく流せるウエハプロセスの確立が強く求められている。しかし、現実には厚みの薄いウエハをプロセス当初から流すと熱による応力でウエハ割れなどが増加し易くなるため、通常は、図３に示すように、プロセスへの投入当初は厚いウエハとして、例えば、８インチ径、厚さ７２５μｍのＳｉウエハ１００ａを用意する（図３（ａ））。Ｓｉウエハ１００ａのいずれか一方の表面からＩＧＢＴに必要なＭＯＳ（金属酸化膜半導体）ゲート構造（図示せず）、エミッタ金属電極（図示せず）などのデバイス構造を形成する（図３（ｂ））。表面側にデバイス構造が形成された後、プロセス後半の最後に近い工程でＳｉウエハ１００ａの薄肉化工程、例えばＳｉウエハ１００ａの裏面側を研削装置とＣＭＰ（化学機械的研磨装置）で研磨して厚さ１００μｍのＳｉウエハ１００ｂとする（図３（ｃ）。Ｓｉウエハ１００ｂ裏面側に必要なコレクタ層（１０１）およびコレクタ電極（１０２）の形成（図３（ｄ））後、ブレードダイシングによるＩＧＢＴチップ（１０３）化（図３（ｅ））が行われる。このように、実際にはウエハ割れを防ぐために、ウエハプロセスの後半で目的の薄い基板厚に仕上げるプロセスとする製法が多く行われている。その結果、投入時のＳｉウエハ厚さの８０％以上のシリコン基板が裏面研削工程の段階で除去される結果となる。研削されたシリコン粉塵には、砥石の成分やドーピングによる不純物元素が混ざっているため再生利用がほとんどできない。
また、Ｓｉウエハの強度を保持することとウエハを薄肉化することを両立させる技術には、補強リブ方式とＷＳＳ方式による技術が知られている。補強リブ方式は、前述の裏面研削の際に裏面の最外周エッジ部分を約３ｍｍ程度の幅でリング状に残してその内周側をくりぬくように研削して剛性を保ったまま薄いウエハで製造工程を流す製造方法である（図２）。この図２では、図２（ｃ）、（ｄ）の裏面研削に係わる工程以外は図３と同様の工程となる。
一方、ＷＳＳ方式には仮貼り方式や直接接合方式（固相接合方式）がある。支持基板をウエハ裏面に接着剤で貼り付ける仮貼り方式は、接着後に高温処理が行えないので、当初は厚いウエハを投入し、高温処理工程が終了する後半以降のウエハプロセスで、ウエハ強度の保持のため表面側に支持基板を接着剤で貼り付け、その後ウエハ裏面を研削してＳｉウエハにするとともに、Ｓｉウエハの裏面側に半導体デバイスとして必要な処理を施し、処理後支持基板をＳｉウエハから剥離する方式である。
支持基板を裏面に接着剤なしに接合する直接接合方式は、既存のＳｉウエハ固相接合技術を利用するものである。固相接合ならば、支持基板をＳｉウエハに接合させたままでも、ウエハプロセスの前半に行われる不純物熱拡散工程のような高温処理を支障なく行うこともできる。しかし、もともと再度剥離することを前提にした技術ではないので、固相接合されたＳｉウエハから支持基板を容易に剥離する方法が実用化されていないことに問題がある。
これらの補強リブ方式やＷＳＳ方式によっても、Ｓｉウエハの強度が保たれるので、搬送時のウエハ割れリスクの低減や反りの低減などを実現することができる。これ以降の説明では、ＷＳＳ方式またはＷＳＳウエハと言えば、固相接合によりウエハに支持基板が直接接合された方式または固相接合ウエハを言うこととする。
また、別途ステルスダイシングというウエハをチップへ分割する技術が知られている。このステルスとは、隠れたとか、見えないという意味である。この分割技術によれば、シリコンに透過性のある赤外波長レーザー光の焦点をＳｉウエハの内部に合わせるとともに、このレーザー照射をウエハ内のチップの切断領域に沿って格子状に走査させることにより、ウエハ表面にダメージを与えずに内部のみにレーザーによる破断層を形成することができる。この破断層には内部応力とこの内部応力に伴ってウエハ表面方向に走る亀裂が形成される。続いてテープエキスパンドなど外部応力を加えることにより、このウエハ表面方向に走る亀裂を成長させてウエハを矩形状チップに分割することができる。このステルスダイシング技術では、既存のブレードダイシングなどで発生しやすいエッジ面のチッピングが裏面、表面側エッジともにほとんど見られず、さらに表面吸収型レーザー加工や切削加工と異なり粉塵などの飛散もないという特長もある。
特開２０１０−１０３４２４号公報 特開２０１２−７９８３６号公報 特開２０１０−７９８７１号公報 特開２００６−４３７１３号公報
ウエハプロセスにＳｉウエハを流す場合、６インチ径でウエハ厚３００μｍ程度以上、８インチ径でウエハ厚４００μｍ程度以上がウエハ割れなどの問題を実質的に発生させずに処理できるウエハ厚の下限と言われている。しかしながら、このウエハ厚の下限より薄いウエハをそのままウエハプロセスに投入する場合、Ｓｉウエハは反りが大きくなるので、特に露光時にＴＴＶ（Ｔｏｔａｌ Ｔｈｉｃｋｎｅｓｓ Ｖａｌｉａｔｉｏｎ：平坦度）が悪く良好な解像度を得ることが難しい。また、不純物熱拡散などの高温処理では、ウエハの変形から結晶欠陥が発生し易くなる。また、６インチ径でウエハ厚３００μｍ、８インチ径でウエハ厚４００μｍのように前述の処理可能範囲の下限のウエハ厚さでも、例えば、さらに仕上げウエハ厚１００μｍに薄くするために研削する場合、元のウエハ厚の２／３、３／４が研削により無駄に除去されることになる。言い換えれば、ウエハプロセスへの投入当初から仕上げ厚さのウエハまたはそれに近い厚さのウエハを用いると、材料の節約と研削工程の簡素化が実現でき、コスト的にも改善されることは明白である。また、補強リブ方式ウエハの場合でも、ウエハ裏面を外周部以外の中央部をくり抜くので、研削により除去される割合は前述の場合とあまり変わらない。
本発明は、以上説明した点に鑑みてなされたものであり、本発明の目的は、ウエハプロセス投入時よりＳｉウエハを実質的にウエハ割れなく使うことができ、Ｓｉウエハと支持基板との剥離が容易で、ウエハコストを低減することができる固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法を提供することである。
前記本発明の目的を達成するために、本発明では、Ｓｉウエハと当該Ｓｉウエハの裏面に固相接合された支持基板とを含む固相接合ウエハから前記支持基板を剥離する方法であって、前記Ｓｉウエハと前記支持基板との固相接合界面に集光点を合わせて、Ｓｉウエハに透過性の波長光を用いたレーザー光を照射して、前記固相接合界面の外周部の少なくとも一部に破断層を形成する破断層形成工程と、前記破断層を剥離する破断層剥離工程と、前記固相接合界面を剥離する接合界面剥離工程とを少なくとも含む支持基板を剥離する方法とする。
また、本発明は、前記本発明の目的を達成するために、半導体装置の製造方法であって、Ｓｉウエハの裏面に支持基板を固相接合する固相接合工程と、前記Ｓｉウエハの表面に機能構造を形成する機能構造形成工程と、前記Ｓｉウエハと前記支持基板との固相接合界面に集光点を合わせて、Ｓｉウエハに透過性の波長光を用いたレーザー光を照射して、前記固相接合界面の外周部の少なくとも一部に破断層を形成する破断層形成工程と、前記破断層を剥離する破断層剥離工程と、前記固相接合界面を剥離する接合界面剥離工程と、接合界面剥離工程後のＳｉウエハの裏面に裏面処理をする裏面処理工程とを少なくとも含む半導体装置の製造方法とする。
本発明によれば、ウエハプロセス投入時よりＳｉウエハを実質的にウエハ割れなく使うことができ、Ｓｉウエハと支持基板との剥離が容易で、ウエハコストを低減することができる固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法を提供することができる。
本発明にかかる固相接合方式を用いたＩＧＢＴのウエハプロセス（（ａ）〜（ｇ））を示す半導体基板（ウエハ）の断面図である。 従来のＩＧＢＴのウエハプロセス（（ａ）〜（ｅ））で、裏面研削が補強リブ方式で研削される半導体基板（ウエハ）の断面図である。 従来のＩＧＢＴのウエハプロセス（（ａ）〜（ｅ））を示す半導体基板（ウエハ）の断面図である。 本発明にかかる異なる固相接合方式を用いたＩＧＢＴのウエハプロセス（（ａ）〜（ｇ））を示す半導体基板（ウエハ）の断面図である。 本発明にかかる固相接合方式を説明するＳｉウエハの断面図と平面図である。 Ｓｉウエハと支持基板との固相接合界面にボイドが存在する固相接合ウエハの断面図および超音波影像写真である。 Ｓｉウエハと支持基板との固相接合界面に酸化膜が存在する固相接合ウエハの断面図である。 本発明にかかる破断層剥離工程と接合界面剥離工程の一実施形態を示す断面図である。 図８とは異なる本発明にかかる破断層剥離工程と接合界面剥離工程の一実施形態を示す断面図である。
以下に、本発明の実施の形態について、その一態様を説明する。ただし、本発明は、以下に説明する実施の形態によって限定されるものではない。
本発明の固相接合ウエハから支持基板を剥離する方法は、破断層形成工程と、破断層剥離工程と、接合界面剥離工程とを少なくとも含む。破断層形成工程は、Ｓｉウエハと支持基板との固相接合界面に集光点を合わせて、Ｓｉウエハに透過性の波長光を用いたレーザー光を照射して、固相接合界面の外周部の少なくとも一部に破断層を形成する工程である。破断層は、レーザー光により改質された層であり、支持基板を剥離する際の起点となる層である。
レーザーによる切断方法は、半導体Ｓｉウエハのダイシング技術として既に知られている（例えば特許文献４）。この切断方法は、Ｓｉ（シリコン）半導体ウエハ内部にレーザーの焦点を合わせるとともにチップ化切断線に沿って格子状にレーザー照射を走査させる。これにより、ウエハ内部に破断層を有する切断部をチップ化切断線に沿って格子状に形成する。その後、機械的にウエハをダイシングテープごとエキスパンドすることにより分割しチップ化する方法である。従来のようにＳｉウエハ表面にＳｉ材料に吸収性の高い波長のレーザー光の焦点を合わせるレーザースクライブ方式ではアブレーションが生じ易く、Ｓｉの一部が溶融微粒子となって飛び散り、特に切断部エッジ周辺にはＳｉの溶融微粒子が固まり、Ｓｉのデブリが発生するため綺麗な切断面にならない。そのため、Ｓｉウエハに透過性の波長光を用いたレーザー光をＳｉウエハ内部にレーザー光の焦点を合わせることにより、Ｓｉウエハ表面にはレーザー光の痕跡を残さずに、照射エネルギーを高めたＳｉウエハ内部のみに破断層を形成するレーザーによる切断方法が好ましいのである。破断層はＳｉウエハの単結晶構造が細断された状態にされているので、単結晶体のＳｉウエハのバルクに比して機械的強度が弱くなっており、剥離され易い状態になっている。本発明ではかかるステルスダイシング技術に用いられているレーザー光を用いる。Ｓｉウエハと支持基板との固相接合界面に集光点を合わせて、Ｓｉウエハに透過性の波長光を用いたレーザー光を照射することにより、固相接合界面の外周部の少なくとも一部に破断層を形成する。破断層は、固相接合界面の外周部全体に形成してもよく、外周部の一部に形成してもよい。
具体的には、Ｓｉウエハに透過性の波長光を用いたレーザー光をＳｉ支持ウエハ（支持基板）外周（ウエハの側面）方向から固相接合された界面内部に焦点を合わせるように照射し、外周に沿ってある程度以上の長さでリング状にまたはウエハ外周の一部領域に所要の範囲に照射することにより、それぞれ破断層を形成する。形成された破断層は機械的強度が弱いので、その破断層は容易に剥離でき、その剥離を起点にＳｉウエハの中心部に向かって亀裂が生じる。この亀裂は、バルクよりも結合の弱い固相接合界面に沿って走るので、Ｓｉウエハと支持基板とを徐々に引き離すと剥離することができる。
破断層剥離工程は、前記破断層形成工程にてレーザー光により改質された破断層を剥離する工程である。Ｓｉウエハと支持基板とを別々に固定し、固相接合界面の破断層を破断する方向へ力を加えることにより、破断層が剥離する。Ｓｉウエハおよび支持基板の固定方法としては、例えばＳｉウエハの表面（おもてめん）と支持基板の裏面をそれぞれ真空チャック、静電チャックする方法等が挙げられる。
接合界面剥離工程は、固相接合界面を剥離する工程である。破断層剥離工程と同様に固相接合界面を破断する方向へ力を加えることにより、破断層の剥離を起点に固相接合界面に沿って亀裂が生じ、剥離することができる。破断層剥離工程と同様に、Ｓｉウエハと支持基板とを別々に固定して接合界面を剥離する。接合界面剥離工程は、破断層の形成状態に応じて、破断層剥離工程後あるいは破断層剥離工程と同時に行う工程である。
本発明の固相接合ウエハから支持基板を剥離する方法は、上記工程の他、Ｓｉウエハおもて面を真空チャック、静電チャック等しながら冷却し、支持基板側をランプ、レーザー、ホットプレート等で加熱する事で表面と支持基板の熱膨張差で剥離するといった工程を含んでもよい。
本発明の固相接合ウエハから支持基板を剥離する方法では、前記Ｓｉウエハと前記支持基板との固相接合界面にボイドが存在することができる。固相接合界面に未接合部分としてボイドのような隙間があることにより、接合界面剥離工程において固相接合界面の剥離が容易となる。ボイドは、支持基板の表面に形成されている凹凸に由来する。支持基板をＳｉウエハと接合する前に、支持基板の表面にプラズマを部分的に照射すれば、支持基板の表面に凹部ができる。この凹部が固相接合界面のボイドとなり、ボイドはＳｉウエハと接合しないため、接合界面剥離工程における剥離が容易となる。
本発明の固相接合ウエハから支持基板を剥離する方法では、前記Ｓｉウエハと前記支持基板との固相接合界面に酸化膜が存在することができる。固相接合界面に未接合部分として酸化膜があることにより、接合界面剥離工程において固相接合界面の剥離が容易となる。酸化膜は、支持基板の表面に形成されている。支持基板をＳｉウエハと接合する前に、酸化膜はプラズマ等を照射して除去される。プラズマを部分的に照射すれば、支持基板に酸化膜が残る。この酸化膜が固相接合界面の酸化膜となり、酸化膜はＳｉウエハと接合しないため、接合界面剥離工程における剥離が容易となる。本発明の支持基板を剥離する方法では、上記固相接合界面にボイドと酸化膜が共に存在してもよい。
本発明の固相接合ウエハから支持基板を剥離する方法では、前記レーザー光が固相接合ウエハの側面から照射されることが好ましい。Ｓｉウエハ表面には、酸化膜、Ｐｏｌｙ−Ｓｉ膜、金属膜等から成るデバイスが形成されているため、レーザー光が透過されない、またデバイスの機能を阻害してしまうからである。
本発明の固相接合ウエハから支持基板を剥離する方法では、前記レーザー光が固相接合ウエハ面に垂直方向から照射されることも好ましい。斜めから照射した場合、支持基板表面で反射し十分なエネルギーを剥離界面に伝える事ができない場合がある。またレーザー照射装置内外に損傷を与えてしまう可能性がある。Ｓｉウエハ表面には、酸化膜、Ｐｏｌｙ−Ｓｉ膜、金属膜等から成るデバイスが形成されているため、レーザー光が透過されないからである。
本発明の固相接合ウエハから支持基板を剥離する方法では、前記支持基板がＳｉウエハ、表面にＳｉＯ層を有するＳｉウエハ、ＳｉＣウエハから選ばれるいずれかの基板であることが好ましい。これらの基板であれば、Ｓｉウエハとの接合性が良好であるからである。
本発明の固相接合ウエハから支持基板を剥離する方法では、前記Ｓｉウエハの厚さが６インチ径で３００μｍ未満、８インチ径で４００μｍ未満であることが好ましい。これらの厚さであれば、ウエハを薄くするために化学機械的研磨等により過剰に研磨する必要が無いため、ウエハコストを充分に低減することができる。ウエハコスト低減の観点からは、Ｓｉウエハの厚さは、６インチ径で１００μｍ〜１５０μｍ、８インチ径で１００μｍ〜２００μｍであることが、より好ましい。
次に、本発明の半導体装置の製造方法について説明する。本発明の半導体装置の製造方法は、固相接合工程と、機能構造形成工程と、破断層形成工程と、破断層剥離工程と、接合界面剥離工程と、裏面処理工程とを少なくとも含む。固相接合工程は、Ｓｉウエハの裏面に支持基板を固相接合する工程である。固相接合方法としては、例えば水素結合法等によりＳｉウエハと支持基板を接合する方法が挙げられる。具体的には、Ｓｉウエハや支持基板の接合面上の酸化膜層や吸着層を除去して鏡面仕上げをし、水蒸気雰囲気中でＳｉウエハと支持基板の鏡面を対向させて貼り合せて熱処理（３００℃〜７００℃）を施して水素結合反応を生じさせる。そして、貼り合わせた基板をさらに結晶塑性温度を超える温度、例えば８００℃〜１０００℃に加熱すると、Ｓｉウエハと支持基板との間の原子が相互に移動して強固に貼り合され、固相接合ウエハとなる。
機能構造形成工程は、Ｓｉウエハの表面に機能構造を形成する工程である。例えばＩＧＢＴデバイスの製造を目的とした場合、ＩＧＢＴのＭＯＳゲート構造（選択的に形成したp型のベース領域、当該ベース領域内に選択的に形成したｎ型のエミッタ領域、エミッタ領域とＳｉウエハ表面との間のベース領域上に設けたゲート絶縁膜とゲート電極等）、エミッタ電極等の表面側に必要とされる機能構造を形成する。
破断層形成工程は、Ｓｉウエハと支持基板との固相接合界面に集光点を合わせて、Ｓｉウエハに透過性の波長光を用いたレーザー光を照射して、固相接合界面の外周部の少なくとも一部に破断層を形成する工程である。破断層は、レーザー光により改質された層であり、支持基板を剥離する際の起点となる層である。
破断層剥離工程は、前記破断層形成工程にてレーザー光により改質された破断層を剥離する工程である。Ｓｉウエハと支持基板とを別々に固定し、固相接合界面の破断層を破断する方向へ力を加えることにより、破断層が剥離する。Ｓｉウエハおよび支持基板の固定方法としては、例えばＳｉウエハの表面（おもてめん）と支持基板の裏面をそれぞれ真空チャック、静電チャックする方法等が挙げられる。
接合界面剥離工程は、固相接合界面を剥離する工程である。破断層剥離工程と同様に固相接合界面を破断する方向へ力を加えることにより、破断層の剥離を起点に固相接合界面に沿って亀裂が生じ、剥離することができる。破断層剥離工程と同様に、Ｓｉウエハと支持基板とを別々に固定して接合界面を剥離する。接合界面剥離工程は、破断層の形成状態に応じて、破断層剥離工程後あるいは破断層剥離工程と同時に行う工程である。
裏面処理工程は、接合界面剥離工程後のＳｉウエハの裏面に裏面処理をする工程である。裏面処理としては、ｎ＋バッファ層、ｐ＋コレクタ層、コレクタ電極等の形成である。
本発明の半導体装置の製造方法は、上記工程の他、Ｓｉウエハを個々のチップに分割するダイシング工程や、Ｓｉウエハおもて面のＡｌ電極上にＡｕ/Ｎｉ膜を形成するめっき工程、といった工程を含んでもよい。
本発明の半導体装置の製造方法では、前記Ｓｉウエハと前記支持基板との固相接合界面にボイドが存在することができる。固相接合界面に未接合部分としてボイドのような隙間があることにより、接合界面剥離工程において固相接合界面の剥離が容易となる。
本発明の半導体装置の製造方法では、前記Ｓｉウエハと前記支持基板との固相接合界面に酸化膜が存在することができる。固相接合界面に未接合部分として酸化膜があることにより、接合界面剥離工程において固相接合界面の剥離が容易となる。本発明の半導体装置の製造方法では、上記固相接合界面にボイドと酸化膜が共に存在してもよい。
本発明の半導体装置の製造方法では、前記レーザー光が固相接合ウエハの側面から照射されることが好ましい。Ｓｉウエハ表面には、酸化膜、Ｐｏｌｙ−Ｓｉ膜、金属膜等から成るデバイスが形成されているため、レーザー光が透過されない、またデバイスの機能を阻害してしまうからである。
本発明の半導体装置の製造方法では、前記レーザー光が固相接合ウエハ面に垂直方向から照射されることも好ましい。斜めから照射した場合、支持基板表面で反射し十分なエネルギーを剥離界面に伝える事ができない場合がある。またレーザー照射装置内外に損傷を与えてしまう可能性がある。Ｓｉウエハ表面には、酸化膜、Ｐｏｌｙ−Ｓｉ膜，金属膜等から成るデバイスが形成されているため、レーザー光が透過されないからである。
本発明の半導体装置の製造方法では、前記支持基板がＳｉウエハ、表面にＳｉＯ層を有するＳｉウエハ、ＳｉＣウエハから選ばれるいずれかの基板であることが好ましい。これらの基板であれば、Ｓｉウエハとの接合性が良好であるからである。
本発明の半導体装置の製造方法では、前記Ｓｉウエハの厚さが６インチ径で３００μｍ未満、８インチ径で４００μｍ未満であることが好ましい。これらの厚さであれば、ウエハを薄くするために化学機械的研磨等により過剰に研磨する必要が無いため、ウエハコストを充分に低減することができる。ウエハコスト低減の観点からは、Ｓｉウエハの厚さは、６インチ径で１００μｍ〜１５０μｍ、８インチ径で１００μｍ〜２００μｍであることが、より好ましい。
以下、本発明の固相接合ウエハから支持基板を剥離する方法およびこの方法を用いた半導体装置の製造方法の実施例について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
図１を参照して、本発明の固相接合ウエハの支持基板の剥離方法を用いた半導体装置の製造方法の実施例１について詳細に説明する。図１はすべてウエハの断面図である。８インチ径で厚さ４００μｍ未満のＦＺ−ｎ型Ｓｉウエハ１ａに対し、同径の厚さ３００μｍのＣＺ−ｐ型Ｓｉ支持ウエハ２ａを支持基板として用意する（図１（ａ））。ここで、図４（ａ）に示すように、Ｓｉウエハ１ｂを厚さ１００μｍ、支持ウエハ２ｂを厚さ７００μｍとしてもよい。図４ではＳｉウエハ１ｂとして、ほぼ仕上げウエハの厚さである１００μｍの厚さとし、７００μｍの厚い支持ウエハ２ｂを固相接合により接合したＳｉ固相接合ウエハ３ｂを用いるので、図１の方法と異なり、図１（ｅ）の裏面研削工程が不要となるが、その他の工程は同様である。
図１の説明に戻り、両Ｓｉウエハ１ａとＳｉ支持ウエハ２ａを、有機系接着剤を用いることなく、直接に周知の水素結合法などにより貼り付ける。具体的には、Ｓｉウエハ１ａ、Ｓｉ支持ウエハ２ａの貼着面となる両主面に鏡面仕上げを施す。清浄な水蒸気雰囲気中で２枚のＳｉウエハ１ａとＳｉ支持ウエハ２ａの鏡面を対向させて貼り合せて熱処理（３００〜７００℃）を施すと、Ｓｉウエハ１ａとＳｉ支持ウエハ２ａ表面では、Ｈ２Ｏ分子を介して水素結合反応が生じる。この貼り合わされたＳｉウエハ１ａとＳｉ支持ウエハ２ａに対して、結晶塑性温度を超える８００〜１０００℃に加熱すると、２枚のＳｉウエハ１ａとＳｉ支持ウエハ２ａ間の原子が相互に移動して強固に貼り合されたＳｉ固相接合ウエハ３ａとなる（図１（ｂ））。このＳｉ固相接合ウエハ３ａについて、Ｓｉウエハ１ａ側をおもて面、Ｓｉ支持ウエハ２ａ側を裏面とする。
材料の異なるウエハ間の貼り合せの場合でも、周知の水素結合反応等を利用し、２枚のウエハを相互に密着させた状態で結晶塑性温度以上に加熱し、その後にこれらを冷却することで固相接合ウエハとすることはできるが、固相接合されたウエハには元のウエハの膨張係数差に起因する歪み、反り等が発生し易い。すなわち、Ｓｉ（シリコン）との熱膨張係数差が大きく異なる半導体ウエハ同士または金属基板などを貼り合せる場合には、ウエハ接合の時、特にウエハの冷却工程の時に熱膨張係数差に起因する歪みや反りが発生し、貼り合わせウエハに反りやダメージが生じやすい。従って、できるだけ、Ｓｉとの熱膨張係数の差が小さい材料基板同士を貼り合わせることが好ましい。
Ｓｉ固相接合ウエハ３ａのおもて面側に、例えばＩＧＢＴデバイスの製造が目的ならば、ＩＧＢＴのＭＯＳゲート構造（選択的に形成したｐ型のベース領域、当該ベース領域内に選択的に形成したｎ型のエミッタ領域、エミッタ領域とＳｉウエハ１ａ表面との間のベース領域上に設けたゲート絶縁膜とゲート電極）、エミッタ電極等の表面側に必要とされる機能構造を形成する。このＭＯＳゲート構造などの表面側機能構造の形成にはウエハの高い平坦度を要するホトリソグラフィ工程や１０００℃以上の高温処理を必要とする不純物熱拡散工程が含まれる。Ｓｉ固相接合ウエハ３ａの平坦度が高ければ、問題なく表面側のＭＯＳゲート構造を形成することができる（図１（ｃ））。支持基板としてＳｉ支持ウエハを用いれは、Ｓｉ固相接合ウエハ３ａの耐熱温度もＳｉ半導体基板と変わらない。図１（ｃ）の符号４は、前述のＩＧＢＴのＭＯＳゲート構造、エミッタ電極等のおもて面側機能構造の断面を示す。
表面側機能構造が形成されたＳｉ固相接合ウエハ３ａの側面の外方からレーザー光５をウエハ面に平行にＳｉ固相接合ウエハ３ａの外周部内部の固相接合界面に焦点を結ぶように照射して破断層を形成する（図１（ｄ））。このレーザー光５の照射はＳｉ固相接合ウエハ３ａからＳｉ支持ウエハを剥離するための準備工程である。この準備工程を含めた剥離工程について図５を参照してさらに説明する。図５に示すように、表面側処理を終えたＳｉ固相接合ウエハ３ｂにレーザー光５の焦点をＳｉ固相接合ウエハ３ｂの外周端から３ｍｍ程度内側にかけて、固相接合界面に合わせて破断層６を設ける。破断層６の円周方向の長さは全周（図５（ｃ））でもよいし、全周の全てに必ずしも破断層６を設けなくてもよいが、半円周程度の長さに形成することが好ましい。破断層６を全周に形成するには図５（ｃ）に示すようにレーザー照射をする際にウエハを矢印のように回転させることが好ましい。また、必ずしも、円周方向でなくとも、Ｓｉ固相接合ウエハ３ｂの外周端の一部に外周端から中心方向に、例えば１０ｍｍ程度の内側まで、焦点位置を深くするように走査し照射して破断層６を形成するならば、円周方向の破断層６の長さを２０ｍｍ程度に短くすることもできる（図５（ｄ））。また、Ｓｉ固相接合ウエハ３ａの外周部の固相接合界面にレーザー光を照射する際に、前述の説明では、ウエハ面に平行にウエハ側方から照射したが、ウエハ面に垂直な方向からの照射により、固相接合界面の外周部に焦点を当てるようにしてもよい。
以下に、レーザー照射方法について説明する。光子のエネルギーｈｖが材料の吸収のバンドギャップＥＧよりも小さいと、光学的に透明となる。よって、材料に吸収が生じる条件は、ｈｖ＞ＥＧである。しかし、光学的に透明でも、レーザー光の強度を非常に大きくすると、ｎｈｖ＞ＥＧの条件（ｎ＝２、３、４・・・）で材料に吸収が生じる。この現象を多光子吸収という。パルス波の場合、レーザー光の強度はレーザー光の集光点のピークパワー密度（Ｗ／ｃｍ２）で決まり、例えばピークパワー密度が１×１０８（Ｗ／ｃｍ２）以上の条件で多光子吸収が生じる。ピークパワー密度は、（集光点におけるレーザー光の１パルス当たりのエネルギー）÷（レーザー光のビームスポット断面積×パルス幅）により求められる。また、連続波の場合、レーザー光の強度はレーザー光の集光点の電界強度（Ｗ／ｃｍ２）で決まる。
本発明の破断層形成工程では、多光子吸収が生じる条件で固相接合界面に集光点を合わせてレーザー光を照射して破断層を形成する。本発明では、Ｓｉウエハがレーザー光を吸収することによりＳｉウエハが発熱して破断層が形成されるのではなく、レーザー光はＳｉウエハを透過して固相接合界面に多光子吸収を発生させて破断層を形成する。レーザー光はＳｉウエハに吸収されないので、Ｓｉウエハの表面が溶融することはない。
本発明の破断層形成工程において、レーザー光およびレーザー光の照射条件は、次のとおりとすることができる。
（Ａ）レーザー光
光源：半導体レーザー励起Ｎｄ：ＹＡＧレーザー
波長：１０６４ｎｍ
レーザー光スポット断面積：３．１４×１０−８ｃｍ２
発振形態：Ｑスイッチパルス
繰り返し周波数：１００ｋＨｚ
パルス幅：３０ｎｓ
出力：出力＜１ｍＪ／パルス
レーザー光品質：ＴＥＭ００
偏光特性：直線偏光
（Ｂ）集光用レンズ
レーザー光波長に対する透過率：６０％
（Ｃ）Ｓｉ固相接合ウエハを載置する載置台の移動速度：１００ｍｍ／秒
なお、レーザー光品質がＴＥＭ００とは、集光性が高くレーザー光の波長程度まで集光可能を意味する。
支持基板であるＳｉ支持ウエハ２ａをＳｉウエハ１ａから剥離する際は、図１（ｄ）に示すように、Ｓｉ支持ウエハ２外周の一部を持ち上げ、まず、ウエハ外周部に設けられている破断層６を剥離させて剥離のきっかけを作り、次にウエハ全体を持ち上げるまで徐々に順に引き上げて全体を剥離する方法とする。また、その持ちあげを数段に分けてもよい。持ち上げる角度を制限すれば、持ち上げられるＳｉウエハ１ａが薄くなっていても、割れない程度に反り上がる結果、貼り合せたＳｉ固相接合ウエハ３ａから支持基板であるＳｉ支持ウエハ２ａを剥離することができる。
Ｓｉ支持ウエハ２ａを剥離した後、Ｓｉウエハの剥離面の破壊層等を除去したり、Ｓｉウエハ1ａを更に薄くする必要のある場合は、従来のプロセスと同様に剥離面を研削やＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｌｉｓｈｉｎｇ ：化学機械研磨）研磨、または、薬品によるエッチング処理をしてウエハ厚を１００μｍとする（図１（ｅ））。研磨したウエハ面（裏面）に所要の裏面処理を加える。裏面処理としては、ｎ＋バッファ層（図示せず）、ｐ＋コレクタ層７、コレクタ電極８などの形成がある（図１（ｆ））。ダイシング工程（（図１（ｇ））を経てＩＧＢＴチップ９が製造される。
図６は、Ｓｉウエハと支持基板との固相接合界面にボイドが存在する固相接合ウエハの断面図および超音波影像写真である。８インチ径で厚さ４００μｍ未満のＦＺ−ｎ型Ｓｉウエハ１ｃに対し、同径の厚さ３００μｍのＣＺ−ｐ型Ｓｉ支持ウエハ２ｃを支持基板として用意する（図６（ａ））。ここで、Ｓｉ支持ウエハ２ｃは、Ｓｉウエハ１ｃとの貼り合わせ面に部分的にボイド１０を有する。ボイド１０は、支持ウエハ２ｃをＳｉウエハと接合する前に、支持ウエハ２ｃの表面にプラズマを全面的または、部分的に照射することにより、形成することができる。Ｓｉウエハ１ｃとＳｉ支持ウエハ２ｃを貼り合わせてＳｉ固相接合ウエハ３ｃとした場合に、固相接合界面にボイドが存在する（図６（ｂ））。固相接合界面に未接合部分としてボイドのような隙間があることにより、接合界面剥離工程において固相接合界面の剥離が容易となる。図６（ｃ）は、Ｓｉ固相接合ウエハの超音波影像写真である。Ｓｉ固相接合ウエハのＳｉウエハの表面方向から撮った写真であり、接合界面で白い斑点状に分布しているボイドが確認される。
図７は、Ｓｉウエハと支持基板との固相接合界面に酸化膜が存在する固相接合ウエハの断面図である。８インチ径で厚さ４００μｍ未満のＦＺ−ｎ型Ｓｉウエハ１ｄに対し、同径の厚さ３００μｍのＣＺ−ｐ型Ｓｉ支持ウエハ２ｄを支持基板として用意する（図７（ａ））。ここで、Ｓｉ支持ウエハ２ｄは、Ｓｉウエハ１ｄとの貼り合わせ面に部分的に酸化膜１１を有する。酸化膜を部分的に有するＳｉ支持ウエハ２ｄは、表面全体に酸化膜を有する支持ウエハを、Ｓｉウエハと接合する前に、支持ウエハの表面にプラズマを部分的に照射して酸化膜を部分的に除去することにより、形成することができる。Ｓｉウエハ１ｄとＳｉ支持ウエハ２ｄを貼り合わせてＳｉ固相接合ウエハ３ｄとした場合に、固相接合界面に酸化膜が存在する（図７（ｂ））。固相接合界面に未接合部分として酸化膜があることにより、接合界面剥離工程において固相接合界面の剥離が容易となる。
図８は、本発明にかかる破断層剥離工程と接合界面剥離工程の一実施形態を示す断面図である。Ｓｉウエハ１ｃとボイド１０を有するＳｉ支持ウエハ２ｃを貼り合わせ、更におもて面側機能構造４を形成したＳｉ固相接合ウエハ３ｃを例とする（図８（ａ））。このＳｉ固相接合ウエハ３ｃの側面から固相接合界面へレーザー光５を照射し、固相接合界面の全周の全てに破断層６を形成する（図８（ａ））。次に、おもて面側機能構造４を形成したＳｉウエハ１ｃのおもて面を吸着装置１２、および吸着装置１３で固定する。Ｓｉ支持ウエハ２ｃの裏面はウエハ固定ステージ１４でバキュームチャックまたは静電チャックすることにより、固定する（図８（ｂ））。
吸着装置１２は、吸着装置１２の吸着面と吸着装置１３の吸着面を面一の状態で同時に可動し、さらに、吸着装置１３とは独立して吸着装置１２のみでも可動できるように構成されている。
そして、吸着装置１３は静止した状態で吸着装置１２をＳｉウエハ１ｃの端部を持ち上げる方向（図８（ｃ）の矢印の方向）へ持ち上げる。そして、Ｓｉウエハ１ｃとＳｉ支持ウエハ２ｃの固相接合界面端部（各ウエハの外周端部）の破断層６を剥離し、固相接合界面全体を剥離するきっかけ（剥離部）を作る（図８（ｃ））。
このときの端部を持ち上げる方向は、吸着装置１２，１３の吸着面に垂直の方向よりややＳｉウエハの内側に傾斜した方向である。内側への傾斜が大きいと、固相接合界面の端部の剥離のきっかけを作りやすいが、吸着装置１２と吸着装置１３との境界付近に大きな応力がかかってしまう。したがって、Ｓｉウエハ１ｃが割れない程度（たとえば５°程度）に、傾けてＳｉウエハ１ｃの外周を持ち上げるとよい。
その後、吸着装置１２の吸着面を吸着装置１３の吸着面と面一の状態に戻し、続いて、吸着装置１２，１３の吸着面を面一に保ったまま、先に吸着装置１２によって形成された剥離部から連続して剥離する方向（図８（ｄ）の矢印の方向）に持ち上げる。吸着装置１２，１３の吸着面を徐々に傾けていき、固相接合界面全体を剥離する（図８（ｄ））。吸着装置１２と吸着装置１３を段階的に引っ張ることにより、破断層６の剥離を起点にして固相接合界面に沿って亀裂が生じることで、固相接合界面にて剥離することができる。この例では、固相接合界面にはボイド１０があり、ボイド１０の部分では固相接合がされていないため、剥離が容易である。
ここで、吸着装置１２によって吸着するのは、図５（ｄ）のように、ウエハの一部にのみレーザーを照射した場合は、そのレーザーを照射した箇所とするのがよい。
図８に示したように、吸着装置１２，１３を備えた剥離装置は、固相接合界面にはボイド１０のある場合に限らず用いることができる。たとえば、ボイド１０を設けずに固相接合し、図５（ｃ）（ｄ）のようにレーザーを照射した半導体基板に対しても適用できる。
図９は、図８とは異なる本発明にかかる破断層剥離工程と接合界面剥離工程の一実施形態を示す断面図である。Ｓｉウエハ１ｃとボイド１０を有するＳｉ支持ウエハ２ｃを貼り合わせ、更におもて面側機能構造４を処理したＳｉ固相接合ウエハ３ｃを例とする（図９（ａ））。おもて面側機能構造４を処理したＳｉウエハ１ｃの表面に、接着剤１５でサポート材１６を貼り付ける（図９（ａ））。サポート材１６は、Ｓｉ、ＳｉＣおよびガラス等を素材とする。このＳｉ固相接合ウエハ３ｃの側面または裏面からＳｉ固相接合ウエハ３ｃへレーザー光５を照射し、固相接合界面の全周の全てに破断層６を形成する（図９（ｂ））。次に、サポート材１６の裏面およびＳｉ支持ウエハ２ｃの裏面を、それぞれウエハ固定ステージ１７、１４でバキュームチャックまたは静電チャックすることにより、固定する（図９（ｃ））。そして、ウエハ固定ステージ１７を吸着面に垂直の方向よりややＳｉウエハの内側に傾斜した方向（図９（ｄ）の矢印の方向）へ引っ張ることにより端部から持ち上げ、固相接合界面端部と当該端部の破断層６を剥離し、固相接合界面全体を剥離するきっかけを作る（図９（ｄ））。その後、ウエハ固定ステージ１７をさらに矢印の方向へ引っ張ることにより持ち上げ、固相接合界面全体を剥離する（図９（ｄ））。ウエハ固定ステージ１７を外し、サポート材１６は固定した状態で（図９（ｅ））、剥離面は、必要に応じてＣＭＰ研磨して表面を平滑化した後、ｎ＋バッファ層、ｐ＋コレクタ層、コレクタ電極などを形成する裏面処理を加える。そして、サポート材１６を外し、ダイシング工程を経てチップ化される。
図９に示した構成は、固相接合界面にはボイド１０のある場合に限らず用いることができる。たとえば、ボイド１０を設けずに固相接合し、図５（ｃ）（ｄ）のようにレーザーを照射した半導体基板に対しても適用できる。
以上説明した実施例では、支持基板として、Ｓｉ半導体基板を用いたが、異なる支持基板として、例えば、表面にＳｉＯ層を有するＳｉ半導体基板、ＳｉＣ半導体基板から選ばれるいずれかの基板とすることもできる。
以上説明した実施例によれば、ウエハプロセス投入時よりＳｉウエハを実質的にウエハ割れなく使うことができ、ウエハと支持基板との剥離が容易で、ウエハコストを低減することができる固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法を提供することができる。
１ａ、１ｂ、１ｃ、１ｄ Ｓｉウエハ
２ａ、２ｂ、２ｃ、２ｄ Ｓｉ支持ウエハ、支持基板
３ａ、３ｂ、３ｃ、３ｄ Ｓｉ固相接合ウエハ
４ おもて面側機能構造
５ レーザー光
６ 破断層
７ Ｐ＋コレクタ層
８ コレクタ電極
９ ＩＧＢＴチップ
１０ ボイド
１１ 酸化膜
１２ 吸着装置
１３ 吸着装置
１４ ウエハ固定ステージ
１５ 接着剤
１６ サポート材
１７ ウエハ固定ステージ
本発明は、ＷＳＳ（Ｗａｆｅｒ Ｓｕｐｐｏｒｔ Ｓｙｓｔｅｍ）ウエハ（固相接合ウエハ）、特には、その支持基板の剥離方法および該方法を用いた半導体装置の製造方法に関する。
ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）などのパワーデバイスは、エネルギー損失低減、放熱性など特性面の観点から、半導体基板の薄肉化を図ることに大きな利点が認められる。半導体基板の薄肉化はプロセスへの投入当初から厚みの薄いウエハ（薄ウエハ）にして半導体デバイスを製造することができれば、最も製造効率がよいので、厚みの薄いウエハを支障なく流せるウエハプロセスの確立が強く求められている。しかし、現実には厚みの薄いウエハをプロセス当初から流すと熱による応力でウエハ割れなどが増加し易くなるため、通常は、図３に示すように、プロセスへの投入当初は厚いウエハとして、例えば、８インチ径、厚さ７２５μｍのＳｉウエハ１００ａを用意する（図３（ａ））。Ｓｉウエハ１００ａのいずれか一方の表面からＩＧＢＴに必要なＭＯＳ（金属酸化膜半導体）ゲート構造（図示せず）、エミッタ金属電極（図示せず）などのデバイス構造を形成する（図３（ｂ））。表面側にデバイス構造が形成された後、プロセス後半の最後に近い工程でＳｉウエハ１００ａの薄肉化工程、例えばＳｉウエハ１００ａの裏面側を研削装置とＣＭＰ（化学機械的研磨装置）で研磨して厚さ１００μｍのＳｉウエハ１００ｂとする（図３（ｃ）。Ｓｉウエハ１００ｂ裏面側に必要なコレクタ層（１０１）およびコレクタ電極（１０２）の形成（図３（ｄ））後、ブレードダイシングによるＩＧＢＴチップ（１０３）化（図３（ｅ））が行われる。このように、実際にはウエハ割れを防ぐために、ウエハプロセスの後半で目的の薄い基板厚に仕上げるプロセスとする製法が多く行われている。その結果、投入時のＳｉウエハ厚さの８０％以上のシリコン基板が裏面研削工程の段階で除去される結果となる。研削されたシリコン粉塵には、砥石の成分やドーピングによる不純物元素が混ざっているため再生利用がほとんどできない。
また、Ｓｉウエハの強度を保持することとウエハを薄肉化することを両立させる技術には、補強リブ方式とＷＳＳ方式による技術が知られている。補強リブ方式は、前述の裏面研削の際に裏面の最外周エッジ部分を約３ｍｍ程度の幅でリング状に残してその内周側をくりぬくように研削して剛性を保ったまま薄いウエハで製造工程を流す製造方法である（図２）。この図２では、図２（ｃ）、（ｄ）の裏面研削に係わる工程以外は図３と同様の工程となる。
一方、ＷＳＳ方式には仮貼り方式や直接接合方式（固相接合方式）がある。支持基板をウエハ裏面に接着剤で貼り付ける仮貼り方式は、接着後に高温処理が行えないので、当初は厚いウエハを投入し、高温処理工程が終了する後半以降のウエハプロセスで、ウエハ強度の保持のため表面側に支持基板を接着剤で貼り付け、その後ウエハ裏面を研削してＳｉウエハにするとともに、Ｓｉウエハの裏面側に半導体デバイスとして必要な処理を施し、処理後支持基板をＳｉウエハから剥離する方式である。
支持基板を裏面に接着剤なしに接合する直接接合方式は、既存のＳｉウエハ固相接合技術を利用するものである。固相接合ならば、支持基板をＳｉウエハに接合させたままでも、ウエハプロセスの前半に行われる不純物熱拡散工程のような高温処理を支障なく行うこともできる。しかし、もともと再度剥離することを前提にした技術ではないので、固相接合されたＳｉウエハから支持基板を容易に剥離する方法が実用化されていないことに問題がある。
これらの補強リブ方式やＷＳＳ方式によっても、Ｓｉウエハの強度が保たれるので、搬送時のウエハ割れリスクの低減や反りの低減などを実現することができる。これ以降の説明では、ＷＳＳ方式またはＷＳＳウエハと言えば、固相接合によりウエハに支持基板が直接接合された方式または固相接合ウエハを言うこととする。
また、別途ステルスダイシングというウエハをチップへ分割する技術が知られている。このステルスとは、隠れたとか、見えないという意味である。この分割技術によれば、シリコンに透過性のある赤外波長レーザー光の焦点をＳｉウエハの内部に合わせるとともに、このレーザー照射をウエハ内のチップの切断領域に沿って格子状に走査させることにより、ウエハ表面にダメージを与えずに内部のみにレーザーによる破断層を形成することができる。この破断層には内部応力とこの内部応力に伴ってウエハ表面方向に走る亀裂が形成される。続いてテープエキスパンドなど外部応力を加えることにより、このウエハ表面方向に走る亀裂を成長させてウエハを矩形状チップに分割することができる。このステルスダイシング技術では、既存のブレードダイシングなどで発生しやすいエッジ面のチッピングが裏面、表面側エッジともにほとんど見られず、さらに表面吸収型レーザー加工や切削加工と異なり粉塵などの飛散もないという特長もある。
特開２０１０−１０３４２４号公報 特開２０１２−７９８３６号公報 特開２０１０−７９８７１号公報 特開２００６−４３７１３号公報
ウエハプロセスにＳｉウエハを流す場合、６インチ径でウエハ厚３００μｍ程度以上、８インチ径でウエハ厚４００μｍ程度以上がウエハ割れなどの問題を実質的に発生させずに処理できるウエハ厚の下限と言われている。しかしながら、このウエハ厚の下限より薄いウエハをそのままウエハプロセスに投入する場合、Ｓｉウエハは反りが大きくなるので、特に露光時にＴＴＶ（Ｔｏｔａｌ Ｔｈｉｃｋｎｅｓｓ Ｖａｒｉａｔｉｏｎ：平坦度）が悪く良好な解像度を得ることが難しい。また、不純物熱拡散などの高温処理では、ウエハの変形から結晶欠陥が発生し易くなる。また、６インチ径でウエハ厚３００μｍ、８インチ径でウエハ厚４００μｍのように前述の処理可能範囲の下限のウエハ厚さでも、例えば、さらに仕上げウエハ厚１００μｍに薄くするために研削する場合、元のウエハ厚の２／３、３／４が研削により無駄に除去されることになる。言い換えれば、ウエハプロセスへの投入当初から仕上げ厚さのウエハまたはそれに近い厚さのウエハを用いると、材料の節約と研削工程の簡素化が実現でき、コスト的にも改善されることは明白である。また、補強リブ方式ウエハの場合でも、ウエハ裏面を外周部以外の中央部をくり抜くので、研削により除去される割合は前述の場合とあまり変わらない。
本発明は、以上説明した点に鑑みてなされたものであり、本発明の目的は、ウエハプロセス投入時よりＳｉウエハを実質的にウエハ割れなく使うことができ、Ｓｉウエハと支持基板との剥離が容易で、ウエハコストを低減することができる固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法を提供することである。
前記本発明の目的を達成するために、本発明では、Ｓｉウエハと当該Ｓｉウエハの裏面に固相接合された支持基板とを含む固相接合ウエハから前記支持基板を剥離する方法であって、前記Ｓｉウエハと前記支持基板との固相接合界面に集光点を合わせて、Ｓｉウエハに透過性の波長光を用いたレーザー光を照射して、前記固相接合界面の外周部の少なくとも一部に破断層を形成する破断層形成工程と、前記破断層を剥離する破断層剥離工程と、前記固相接合界面を剥離する接合界面剥離工程とを少なくとも含む支持基板を剥離する方法とする。
また、本発明は、前記本発明の目的を達成するために、半導体装置の製造方法であって、Ｓｉウエハの裏面に支持基板を固相接合する固相接合工程と、前記Ｓｉウエハの表面に機能構造を形成する機能構造形成工程と、前記Ｓｉウエハと前記支持基板との固相接合界面に集光点を合わせて、Ｓｉウエハに透過性の波長光を用いたレーザー光を照射して、前記固相接合界面の外周部の少なくとも一部に破断層を形成する破断層形成工程と、前記破断層を剥離する破断層剥離工程と、前記固相接合界面を剥離する接合界面剥離工程と、接合界面剥離工程後のＳｉウエハの裏面に裏面処理をする裏面処理工程とを少なくとも含む半導体装置の製造方法とする。
本発明によれば、ウエハプロセス投入時よりＳｉウエハを実質的にウエハ割れなく使うことができ、Ｓｉウエハと支持基板との剥離が容易で、ウエハコストを低減することができる固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法を提供することができる。
本発明にかかる固相接合方式を用いたＩＧＢＴのウエハプロセス（（ａ）〜（ｇ））を示す半導体基板（ウエハ）の断面図である。 従来のＩＧＢＴのウエハプロセス（（ａ）〜（ｅ））で、裏面研削が補強リブ方式で研削される半導体基板（ウエハ）の断面図である。 従来のＩＧＢＴのウエハプロセス（（ａ）〜（ｅ））を示す半導体基板（ウエハ）の断面図である。 本発明にかかる異なる固相接合方式を用いたＩＧＢＴのウエハプロセス（（ａ）〜（ｇ））を示す半導体基板（ウエハ）の断面図である。 本発明にかかる固相接合方式を説明するＳｉウエハの断面図と平面図である。 Ｓｉウエハと支持基板との固相接合界面にボイドが存在する固相接合ウエハの断面図および超音波影像写真である。 Ｓｉウエハと支持基板との固相接合界面に酸化膜が存在する固相接合ウエハの断面図である。 本発明にかかる破断層剥離工程と接合界面剥離工程の一実施形態を示す断面図である。 図８とは異なる本発明にかかる破断層剥離工程と接合界面剥離工程の一実施形態を示す断面図である。
以下に、本発明の実施の形態について、その一態様を説明する。ただし、本発明は、以下に説明する実施の形態によって限定されるものではない。
本発明の固相接合ウエハから支持基板を剥離する方法は、破断層形成工程と、破断層剥離工程と、接合界面剥離工程とを少なくとも含む。破断層形成工程は、Ｓｉウエハと支持基板との固相接合界面に集光点を合わせて、Ｓｉウエハに透過性の波長光を用いたレーザー光を照射して、固相接合界面の外周部の少なくとも一部に破断層を形成する工程である。破断層は、レーザー光により改質された層であり、支持基板を剥離する際の起点となる層である。
レーザーによる切断方法は、半導体Ｓｉウエハのダイシング技術として既に知られている（例えば特許文献４）。この切断方法は、Ｓｉ（シリコン）半導体ウエハ内部にレーザー光の焦点を合わせるとともにチップ化切断線に沿って格子状にレーザー光照射を走査させる。これにより、ウエハ内部に破断層を有する切断部をチップ化切断線に沿って格子状に形成する。その後、機械的にウエハをダイシングテープごとエキスパンドすることにより分割しチップ化する方法である。従来のようにＳｉウエハ表面にＳｉ材料に吸収性の高い波長のレーザー光の焦点を合わせるレーザースクライブ方式ではアブレーションが生じ易く、Ｓｉの一部が溶融微粒子となって飛び散り、特に切断部エッジ周辺にはＳｉの溶融微粒子が固まり、Ｓｉのデブリが発生するため綺麗な切断面にならない。そのため、Ｓｉウエハに透過性の波長光を用いたレーザー光をＳｉウエハ内部にレーザー光の焦点を合わせることにより、Ｓｉウエハ表面にはレーザー光の痕跡を残さずに、照射エネルギーを高めたＳｉウエハ内部のみに破断層を形成する微粒子のない切断方法が好ましいのである。破断層はＳｉウエハの単結晶構造が細断された状態にされているので、単結晶体のＳｉウエハに比して機械的強度が弱くなっており、剥離され易い状態になっている。本発明ではかかるステルスダイシング技術に用いられているレーザー光を用いる。Ｓｉウエハと支持基板との固相接合界面に集光点を合わせて、Ｓｉウエハに透過性の波長光を用いたレーザー光を照射することにより、固相接合界面の外周部の少なくとも一部に破断層を形成する。破断層は、固相接合界面の外周部全体に形成してもよく、外周部の一部に形成してもよい。
具体的には、Ｓｉウエハに透過性の波長光を用いたレーザー光をＳｉ支持ウエハ（支持基板）外周（ウエハの側面）方向から固相接合された界面内部に焦点を合わせるように照射し、外周に沿ってある程度以上の長さでリング状にまたはウエハ外周の一部領域に所要の範囲に照射することにより、それぞれ破断層を形成する。形成された破断層は機械的強度が弱いので、その破断層は容易に剥離でき、その剥離を起点にＳｉウエハの中心部に向かって亀裂が生じる。この亀裂は、バルクよりも結合の弱い固相接合界面に沿って走るので、Ｓｉウエハと支持基板とを徐々に引き離すと剥離することができる。
破断層剥離工程は、前記破断層形成工程にてレーザー光により改質された破断層を剥離する工程である。Ｓｉウエハと支持基板とを別々に固定し、固相接合界面の破断層を破断する方向へ力を加えることにより、破断層が剥離する。Ｓｉウエハおよび支持基板の固定方法としては、例えばＳｉウエハの表面（おもてめん）と支持基板の裏面をそれぞれ真空チャック、静電チャックする方法等が挙げられる。
接合界面剥離工程は、固相接合界面を剥離する工程である。破断層剥離工程と同様に固相接合界面を破断する方向へ力を加えることにより、破断層の剥離を起点に固相接合界面に沿って亀裂が生じ、固相接合界面を剥離することができる。破断層剥離工程と同様に、Ｓｉウエハと支持基板とを別々に固定して接合界面を剥離する。接合界面剥離工程は、破断層の形成状態に応じて、破断層剥離工程後あるいは破断層剥離工程と同時に行う工程である。
本発明の固相接合ウエハから支持基板を剥離する方法は、上記工程の他、Ｓｉウエハおもて面を真空チャック、静電チャック等しながら冷却し、支持基板側をランプ、レーザー、ホットプレート等で加熱する事で表面と支持基板の熱膨張差で剥離するといった工程を含んでもよい。
本発明の固相接合ウエハから支持基板を剥離する方法では、前記Ｓｉウエハと前記支持基板との固相接合界面にボイドが存在することができる。固相接合界面に未接合部分としてボイドのような隙間があることにより、接合界面剥離工程において固相接合界面の剥離が容易となる。ボイドは、支持基板の表面に形成されている凹凸に由来する。支持基板をＳｉウエハと接合する前に、支持基板の表面にプラズマを部分的に照射すれば、支持基板の表面に凹部ができる。この凹部が固相接合界面のボイドとなり、ボイドはＳｉウエハと接合しないため、接合界面剥離工程における剥離が容易となる。
本発明の固相接合ウエハから支持基板を剥離する方法では、前記Ｓｉウエハと前記支持基板との固相接合界面に酸化膜が存在することができる。固相接合界面に未接合部分として酸化膜があることにより、接合界面剥離工程において固相接合界面の剥離が容易となる。酸化膜は、支持基板の表面に形成されている。支持基板をＳｉウエハと接合する前に、酸化膜はプラズマ等を照射して除去される。プラズマを部分的に照射すれば、支持基板に酸化膜が残る。この酸化膜が固相接合界面の酸化膜となり、酸化膜はＳｉウエハと接合しないため、接合界面剥離工程における剥離が容易となる。本発明の支持基板を剥離する方法では、上記固相接合界面にボイドと酸化膜が共に存在してもよい。
本発明の固相接合ウエハから支持基板を剥離する方法では、前記レーザー光が固相接合ウエハの側面から照射されることが好ましい。Ｓｉウエハ表面には、酸化膜、Ｐｏｌｙ−Ｓｉ膜、金属膜等から成るデバイスが形成されているため、レーザー光が透過されない、またデバイスの機能を阻害してしまうからである。
本発明の固相接合ウエハから支持基板を剥離する方法では、前記レーザー光が固相接合ウエハ面に垂直方向から照射されることも好ましい。斜めから照射した場合、支持基板表面で反射し十分なエネルギーを剥離界面に伝える事ができない場合がある。またレーザー照射装置内外に損傷を与えてしまう可能性がある。Ｓｉウエハ表面には、酸化膜、Ｐｏｌｙ−Ｓｉ膜、金属膜等から成るデバイスが形成されているため、レーザー光が透過されないからである。
本発明の固相接合ウエハから支持基板を剥離する方法では、前記支持基板がＳｉウエハ、表面にＳｉＯ層を有するＳｉウエハ、ＳｉＣウエハから選ばれるいずれかの基板であることが好ましい。これらの基板であれば、Ｓｉウエハとの接合性が良好であるからである。
本発明の固相接合ウエハから支持基板を剥離する方法では、前記Ｓｉウエハの厚さが６インチ径で３００μｍ未満、８インチ径で４００μｍ未満であることが好ましい。これらの厚さであれば、ウエハを薄くするために化学機械的研磨等により過剰に研磨する必要が無いため、ウエハコストを充分に低減することができる。ウエハコスト低減の観点からは、Ｓｉウエハの厚さは、６インチ径で１００μｍ〜１５０μｍ、８インチ径で１００μｍ〜２００μｍであることが、より好ましい。
次に、本発明の半導体装置の製造方法について説明する。本発明の半導体装置の製造方法は、固相接合工程と、機能構造形成工程と、破断層形成工程と、破断層剥離工程と、接合界面剥離工程と、裏面処理工程とを少なくとも含む。固相接合工程は、Ｓｉウエハの裏面に支持基板を固相接合する工程である。固相接合方法としては、例えば水素結合法等によりＳｉウエハと支持基板を接合する方法が挙げられる。具体的には、Ｓｉウエハや支持基板の接合面上の酸化膜層や吸着層を除去して鏡面仕上げをし、水蒸気雰囲気中でＳｉウエハと支持基板の鏡面を対向させて貼り合せて熱処理（３００℃〜７００℃）を施して水素結合反応を生じさせる。そして、貼り合わせた基板をさらに結晶塑性温度を超える温度、例えば８００℃〜１０００℃に加熱すると、Ｓｉウエハと支持基板との間の原子が相互に移動して強固に貼り合され、固相接合ウエハとなる。
機能構造形成工程は、Ｓｉウエハの表面に機能構造を形成する工程である。例えばＩＧＢＴデバイスの製造を目的とした場合、ＩＧＢＴのＭＯＳゲート構造（選択的に形成したp型のベース領域、当該ベース領域内に選択的に形成したｎ型のエミッタ領域、エミッタ領域とＳｉウエハ表面との間のベース領域上に設けたゲート絶縁膜とゲート電極等）、エミッタ電極等の表面側に必要とされる機能構造を形成する。
破断層形成工程は、Ｓｉウエハと支持基板との固相接合界面に集光点を合わせて、Ｓｉウエハに透過性の波長光を用いたレーザー光を照射して、固相接合界面の外周部の少なくとも一部に破断層を形成する工程である。破断層は、レーザー光により改質された層であり、支持基板を剥離する際の起点となる層である。
破断層剥離工程は、前記破断層形成工程にてレーザー光により改質された破断層を剥離する工程である。Ｓｉウエハと支持基板とを別々に固定し、固相接合界面の破断層を破断する方向へ力を加えることにより、破断層が剥離する。Ｓｉウエハおよび支持基板の固定方法としては、例えばＳｉウエハの表面（おもてめん）と支持基板の裏面をそれぞれ真空チャック、静電チャックする方法等が挙げられる。
接合界面剥離工程は、固相接合界面を剥離する工程である。破断層剥離工程と同様に固相接合界面を破断する方向へ力を加えることにより、破断層の剥離を起点に固相接合界面に沿って亀裂が生じ、固相接合界面を剥離することができる。破断層剥離工程と同様に、Ｓｉウエハと支持基板とを別々に固定して接合界面を剥離する。接合界面剥離工程は、破断層の形成状態に応じて、破断層剥離工程後あるいは破断層剥離工程と同時に行う工程である。
裏面処理工程は、接合界面剥離工程後のＳｉウエハの裏面に裏面処理をする工程である。裏面処理としては、ｎ＋バッファ層、ｐ＋コレクタ層、コレクタ電極等の形成である。
本発明の半導体装置の製造方法は、上記工程の他、Ｓｉウエハを個々のチップに分割するダイシング工程や、Ｓｉウエハおもて面のＡｌ電極上にＡｕ/Ｎｉ膜を形成するめっき工程、といった工程を含んでもよい。
本発明の半導体装置の製造方法では、前記Ｓｉウエハと前記支持基板との固相接合界面にボイドが存在することができる。固相接合界面に未接合部分としてボイドのような隙間があることにより、接合界面剥離工程において固相接合界面の剥離が容易となる。
本発明の半導体装置の製造方法では、前記Ｓｉウエハと前記支持基板との固相接合界面に酸化膜が存在することができる。固相接合界面に未接合部分として酸化膜があることにより、接合界面剥離工程において固相接合界面の剥離が容易となる。本発明の半導体装置の製造方法では、上記固相接合界面にボイドと酸化膜が共に存在してもよい。
本発明の半導体装置の製造方法では、前記レーザー光が固相接合ウエハの側面から照射されることが好ましい。Ｓｉウエハ表面には、酸化膜、Ｐｏｌｙ−Ｓｉ膜、金属膜等から成るデバイスが形成されているため、レーザー光が透過されない、またデバイスの機能を阻害してしまうからである。
本発明の半導体装置の製造方法では、前記レーザー光が固相接合ウエハ面に垂直方向から照射されることも好ましい。斜めから照射した場合、支持基板表面で反射し十分なエネルギーを剥離界面に伝える事ができない場合がある。またレーザー照射装置内外に損傷を与えてしまう可能性がある。Ｓｉウエハ表面には、酸化膜、Ｐｏｌｙ−Ｓｉ膜，金属膜等から成るデバイスが形成されているため、レーザー光が透過されないからである。
本発明の半導体装置の製造方法では、前記支持基板がＳｉウエハ、表面にＳｉＯ層を有するＳｉウエハ、ＳｉＣウエハから選ばれるいずれかの基板であることが好ましい。これらの基板であれば、Ｓｉウエハとの接合性が良好であるからである。
本発明の半導体装置の製造方法では、前記Ｓｉウエハの厚さが６インチ径で３００μｍ未満、８インチ径で４００μｍ未満であることが好ましい。これらの厚さであれば、ウエハを薄くするために化学機械的研磨等により過剰に研磨する必要が無いため、ウエハコストを充分に低減することができる。ウエハコスト低減の観点からは、Ｓｉウエハの厚さは、６インチ径で１００μｍ〜１５０μｍ、８インチ径で１００μｍ〜２００μｍであることが、より好ましい。
以下、本発明の固相接合ウエハから支持基板を剥離する方法およびこの方法を用いた半導体装置の製造方法の実施例について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
図１を参照して、本発明の固相接合ウエハの支持基板の剥離方法を用いた半導体装置の製造方法の実施例１について詳細に説明する。図１はすべてウエハの断面図である。８インチ径で厚さ４００μｍ未満のＦＺ−ｎ型Ｓｉウエハ１ａに対し、同径の厚さ３００μｍのＣＺ−ｐ型Ｓｉ支持ウエハ２ａを支持基板として用意する（図１（ａ））。ここで、図４（ａ）に示すように、Ｓｉウエハ１ｂを厚さ１００μｍ、支持ウエハ２ｂを厚さ７００μｍとしてもよい。図４ではＳｉウエハ１ｂとして、ほぼ仕上げウエハの厚さである１００μｍの厚さとし、７００μｍの厚い支持ウエハ２ｂを固相接合により接合したＳｉ固相接合ウエハ３ｂを用いるので、図１の方法と異なり、図１（ｅ）の裏面研削工程が不要となるが、その他の工程は同様である。
図１の説明に戻り、両Ｓｉウエハ１ａとＳｉ支持ウエハ２ａを、有機系接着剤を用いることなく、直接に周知の水素結合法などにより貼り付ける。具体的には、Ｓｉウエハ１ａ、Ｓｉ支持ウエハ２ａの貼着面となる両主面に鏡面仕上げを施す。清浄な水蒸気雰囲気中で２枚のＳｉウエハ１ａとＳｉ支持ウエハ２ａの鏡面を対向させて貼り合せて熱処理（３００〜７００℃）を施すと、Ｓｉウエハ１ａとＳｉ支持ウエハ２ａ表面では、Ｈ２Ｏ分子を介して水素結合反応が生じる。この貼り合わされたＳｉウエハ１ａとＳｉ支持ウエハ２ａに対して、結晶塑性温度を超える８００〜１０００℃に加熱すると、２枚のＳｉウエハ１ａとＳｉ支持ウエハ２ａ間の原子が相互に移動して強固に貼り合されたＳｉ固相接合ウエハ３ａとなる（図１（ｂ））。このＳｉ固相接合ウエハ３ａについて、Ｓｉウエハ１ａ側をおもて面、Ｓｉ支持ウエハ２ａ側を裏面とする。
材料の異なるウエハ間の貼り合せの場合でも、周知の水素結合反応等を利用し、２枚のウエハを相互に密着させた状態で結晶塑性温度以上に加熱し、その後にこれらを冷却することで固相接合ウエハとすることはできるが、固相接合されたウエハには元のウエハの膨張係数差に起因する歪み、反り等が発生し易い。すなわち、Ｓｉ（シリコン）との熱膨張係数差が大きく異なる半導体ウエハ同士または金属基板を貼り合せる場合には、ウエハ接合の時、特にウエハの冷却工程の時に熱膨張係数差に起因する歪みや反りが発生し、貼り合わせウエハに反りやダメージが生じやすい。従って、できるだけ、Ｓｉとの熱膨張係数の差が小さい基板同士を貼り合わせることが好ましい。
Ｓｉ固相接合ウエハ３ａのおもて面側に、例えばＩＧＢＴデバイスの製造が目的ならば、ＩＧＢＴのＭＯＳゲート構造（選択的に形成したｐ型のベース領域、当該ベース領域内に選択的に形成したｎ型のエミッタ領域、エミッタ領域とＳｉウエハ１ａ表面との間のベース領域上に設けたゲート絶縁膜とゲート電極）、エミッタ電極等の表面側に必要とされる機能構造を形成する。このＭＯＳゲート構造などの表面側機能構造の形成にはウエハの高い平坦度を要するホトリソグラフィ工程や１０００℃以上の高温処理を必要とする不純物熱拡散工程が含まれる。Ｓｉ固相接合ウエハ３ａの平坦度が高ければ、問題なく表面側のＭＯＳゲート構造を形成することができる（図１（ｃ））。支持基板としてＳｉ支持ウエハを用いれは、Ｓｉ固相接合ウエハ３ａの耐熱温度もＳｉ半導体基板と変わらない。図１（ｃ）の符号４は、前述のＩＧＢＴのＭＯＳゲート構造、エミッタ電極等のおもて面側機能構造の断面を示す。
表面側機能構造が形成されたＳｉ固相接合ウエハ３ａの側面の外方からレーザー光５をウエハ面に平行にＳｉ固相接合ウエハ３ａの外周部内部の固相接合界面に焦点を結ぶように照射して破断層を形成する（図１（ｄ））。このレーザー光５の照射はＳｉ固相接合ウエハ３ａからＳｉ支持ウエハを剥離するための準備工程である。この準備工程を含めた剥離工程について図５を参照してさらに説明する。図５に示すように、表面側処理を終えたＳｉ固相接合ウエハ３ｂにレーザー光５の焦点をＳｉ固相接合ウエハ３ｂの外周端から３ｍｍ程度内側の領域にかけて照射することにより、固相接合界面に合わせて破断層６を設ける。破断層６の円周方向の長さは全周（図５（ｃ））でもよいし、全周の全てに必ずしも破断層６を設けなくてもよいが、半円周程度の長さに形成することが好ましい。破断層６を全周に形成するには図５（ｃ）に示すようにレーザー照射をする際にウエハを矢印のように回転させることが好ましい。また、必ずしも、円周方向でなくとも、Ｓｉ固相接合ウエハ３ｂの外周端の一部に外周端から中心方向に、例えば１０ｍｍ程度の内側まで、焦点位置を深くするように走査し照射して破断層６を形成するならば、円周方向の破断層６の長さを２０ｍｍ程度に短くすることもできる（図５（ｄ））。また、Ｓｉ固相接合ウエハ３ａの外周部の固相接合界面にレーザー光を照射する際に、前述の説明では、ウエハ面に平行にウエハ側方から照射したが、ウエハ面に垂直な方向からの照射により、固相接合界面の外周部に焦点を当てるようにしてもよい。
以下に、レーザー照射方法について説明する。光子のエネルギーｈｖが材料の吸収のバンドギャップＥＧよりも小さいと、材料が光学的に透明となる。よって、材料に吸収が生じる条件は、ｈｖ＞ＥＧである。しかし、光学的に透明でも、レーザー光の強度を非常に大きくすると、ｎｈｖ＞ＥＧの条件（ｎ＝２、３、４・・・）で材料に吸収が生じる。この現象を多光子吸収という。パルス波の場合、レーザー光の強度はレーザー光の集光点のピークパワー密度（Ｗ／ｃｍ２）で決まり、例えばピークパワー密度が１×１０８（Ｗ／ｃｍ２）以上の条件で多光子吸収が生じる。ピークパワー密度は、（集光点におけるレーザー光の１パルス当たりのエネルギー）÷（レーザー光のビームスポット断面積×パルス幅）により求められる。また、連続波の場合、レーザー光の強度はレーザー光の集光点の電界強度（Ｗ／ｃｍ２）で決まる。
本発明の破断層形成工程では、多光子吸収が生じる条件で固相接合界面に集光点を合わせてレーザー光を照射して破断層を形成する。本発明では、Ｓｉウエハがレーザー光を吸収することによりＳｉウエハが発熱して破断層が形成されるのではなく、レーザー光はＳｉウエハを透過して固相接合界面に多光子吸収を発生させて破断層を形成する。レーザー光はＳｉウエハに吸収されないので、Ｓｉウエハの表面が溶融することはない。
本発明の破断層形成工程において、レーザー光およびレーザー光の照射条件は、次のとおりとすることができる。
（Ａ）レーザー光
光源：半導体レーザー励起Ｎｄ：ＹＡＧレーザー
波長：１０６４ｎｍ
レーザー光スポット断面積：３．１４×１０−８ｃｍ２
発振形態：Ｑスイッチパルス
繰り返し周波数：１００ｋＨｚ
パルス幅：３０ｎｓ
出力：出力＜１ｍＪ／パルス
レーザー光品質：ＴＥＭ００
偏光特性：直線偏光
（Ｂ）集光用レンズ
レーザー光波長に対する透過率：６０％
（Ｃ）Ｓｉ固相接合ウエハを載置する載置台の移動速度：１００ｍｍ／秒
なお、レーザー光品質がＴＥＭ００とは、集光性が高くレーザー光の波長程度のスポット径まで集光可能を意味する。
支持基板であるＳｉ支持ウエハ２ａをＳｉウエハ１ａから剥離する際は、図１（ｄ）に示すように、Ｓｉ支持ウエハ２ａ外周の一部を持ち上げ、まず、ウエハ外周部に設けられている破断層６を剥離させて剥離のきっかけを作り、次にウエハ全体を持ち上げるまで徐々に順に引き上げて全体を剥離する方法とする。また、そのウエハの持ちあげを数段に分けてもよい。持ち上げる角度を制限すれば、持ち上げられるＳｉウエハ１ａが薄くなっていても、割れない程度に反り上がる結果、貼り合せたＳｉ固相接合ウエハ３ａから支持基板であるＳｉ支持ウエハ２ａを剥離することができる。
Ｓｉ支持ウエハ２ａを剥離した後、Ｓｉウエハの剥離面の破壊層等を除去したり、Ｓｉウエハ１ａを更に薄くする必要のある場合は、従来のプロセスと同様に剥離面を研削やＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｌｉｓｈｉｎｇ ：化学機械研磨）、または、薬品によるエッチング処理をしてウエハ厚を１００μｍとする（図１（ｅ））。研磨したウエハ面（裏面）に所要の裏面処理を加える。裏面処理としては、ｎ＋バッファ層（図示せず）、ｐ＋コレクタ層７、コレクタ電極８などの形成がある（図１（ｆ））。ダイシング工程（（図１（ｇ））を経てＩＧＢＴチップ９が製造される。
図６は、Ｓｉウエハと支持基板との固相接合界面にボイドが存在する固相接合ウエハの断面図および超音波影像写真である。８インチ径で厚さ４００μｍ未満のＦＺ−ｎ型Ｓｉウエハ１ｃに対し、同径の厚さ３００μｍのＣＺ−ｐ型Ｓｉ支持ウエハ２ｃを支持基板として用意する（図６（ａ））。ここで、Ｓｉ支持ウエハ２ｃは、Ｓｉウエハ１ｃとの貼り合わせ面に部分的にボイド１０を有する。ボイド１０は、支持ウエハ２ｃをＳｉウエハと接合する前に、支持ウエハ２ｃの表面にプラズマを全面的または、部分的に照射することにより、形成することができる。Ｓｉウエハ１ｃとＳｉ支持ウエハ２ｃを貼り合わせてＳｉ固相接合ウエハ３ｃとした場合に、固相接合界面にボイドが存在する（図６（ｂ））。固相接合界面に未接合部分としてボイドのような隙間があることにより、接合界面剥離工程において固相接合界面の剥離が容易となる。図６（ｃ）は、Ｓｉ固相接合ウエハの超音波影像写真である。Ｓｉ固相接合ウエハのＳｉウエハの表面方向から撮った写真であり、接合界面で白い斑点状に分布しているボイドが確認される。
図７は、Ｓｉウエハと支持基板との固相接合界面に酸化膜が存在する固相接合ウエハの断面図である。８インチ径で厚さ４００μｍ未満のＦＺ−ｎ型Ｓｉウエハ１ｄに対し、同径の厚さ３００μｍのＣＺ−ｐ型Ｓｉ支持ウエハ２ｄを支持基板として用意する（図７（ａ））。ここで、Ｓｉ支持ウエハ２ｄは、Ｓｉウエハ１ｄとの貼り合わせ面に部分的に酸化膜１１を有する。酸化膜を部分的に有するＳｉ支持ウエハ２ｄは、表面全体に酸化膜を有する支持ウエハを、Ｓｉウエハと接合する前に、支持ウエハの表面にプラズマを部分的に照射して酸化膜を部分的に除去することにより、形成することができる。Ｓｉウエハ１ｄとＳｉ支持ウエハ２ｄを貼り合わせてＳｉ固相接合ウエハ３ｄとした場合に、固相接合界面に酸化膜が存在する（図７（ｂ））。固相接合界面に未接合部分として酸化膜があることにより、接合界面剥離工程において固相接合界面の剥離が容易となる。
図８は、本発明にかかる破断層剥離工程と接合界面剥離工程の一実施形態を示す断面図である。Ｓｉウエハ１ｃとボイド１０を有するＳｉ支持ウエハ２ｃを貼り合わせ、更におもて面側機能構造４を形成したＳｉ固相接合ウエハ３ｃを例とする（図８（ａ））。このＳｉ固相接合ウエハ３ｃの側面から固相接合界面へレーザー光５を照射し、固相接合界面の全周の全てに破断層６を形成する（図８（ａ））。次に、おもて面側機能構造４を形成したＳｉウエハ１ｃのおもて面を吸着装置１２、および吸着装置１３で固定する。Ｓｉ支持ウエハ２ｃの裏面はウエハ固定ステージ１４でバキュームチャックまたは静電チャックすることにより、固定する（図８（ｂ））。
吸着装置１２は、吸着装置１２の吸着面と吸着装置１３の吸着面を面一の状態で同時に可動し、さらに、吸着装置１３とは独立して吸着装置１２のみでも可動できるように構成されている。
そして、吸着装置１３は静止した状態で吸着装置１２をＳｉウエハ１ｃの端部を持ち上げる方向（図８（ｃ）の矢印の方向）へ持ち上げる。そして、Ｓｉウエハ１ｃとＳｉ支持ウエハ２ｃの固相接合界面端部（各ウエハの外周端部）の破断層６を剥離し、固相接合界面全体を剥離するきっかけ（剥離部）を作る（図８（ｃ））。
このときの端部を持ち上げる方向は、吸着装置１２，１３の吸着面に垂直の方向よりややＳｉウエハの内側に傾斜した方向である。内側への傾斜が大きいと、固相接合界面の端部の剥離のきっかけを作りやすいが、吸着装置１２と吸着装置１３との境界付近に大きな応力がかかってしまう。したがって、Ｓｉウエハ１ｃが割れない程度（たとえば５°程度）に、傾けてＳｉウエハ１ｃの外周を持ち上げるとよい。
その後、吸着装置１２の吸着面を吸着装置１３の吸着面と面一の状態に戻し、続いて、吸着装置１２，１３の吸着面を面一に保ったまま、先に吸着装置１２によって形成された剥離部から連続して剥離する方向（図８（ｄ）の矢印の方向）に持ち上げる。吸着装置１２，１３の吸着面を徐々に傾けていき、固相接合界面全体を剥離する（図８（ｄ））。吸着装置１２と吸着装置１３を段階的に引っ張ることにより、破断層６の剥離を起点にして固相接合界面に沿って亀裂が生じることで、固相接合界面にて剥離することができる。この例では、固相接合界面にはボイド１０があり、ボイド１０の部分では固相接合がされていないため、剥離が容易である。
ここで、吸着装置１２によって吸着するのは、図５（ｄ）のように、ウエハの一部にのみレーザーを照射した場合は、そのレーザーを照射した箇所とするのがよい。
図８に示したように、吸着装置１２，１３を備えた剥離装置は、固相接合界面にはボイド１０のある場合に限らず用いることができる。たとえば、ボイド１０を設けずに固相接合し、図５（ｃ）（ｄ）のようにレーザーを照射した半導体基板に対しても適用できる。
図９は、図８とは異なる本発明にかかる破断層剥離工程と接合界面剥離工程の一実施形態を示す断面図である。Ｓｉウエハ１ｃとボイド１０を有するＳｉ支持ウエハ２ｃを貼り合わせ、更におもて面側機能構造４を処理したＳｉ固相接合ウエハ３ｃを例とする（図９（ａ））。おもて面側機能構造４を処理したＳｉウエハ１ｃの表面に、接着剤１５でサポート材１６を貼り付ける（図９（ａ））。サポート材１６は、Ｓｉ、ＳｉＣおよびガラス等を素材とする。このＳｉ固相接合ウエハ３ｃの側面または裏面からＳｉ固相接合ウエハ３ｃへレーザー光５を照射し、固相接合界面の全周の全てに破断層６を形成する（図９（ｂ））。次に、サポート材１６の裏面およびＳｉ支持ウエハ２ｃの裏面を、それぞれウエハ固定ステージ１７、１４でバキュームチャックまたは静電チャックすることにより、固定する（図９（ｃ））。そして、ウエハ固定ステージ１７を吸着面に垂直の方向よりややＳｉウエハの内側に傾斜した方向（図９（ｄ）の矢印の方向）へ引っ張ることにより端部から持ち上げ、固相接合界面端部と当該端部の破断層６を剥離し、固相接合界面全体を剥離するきっかけを作る（図９（ｄ））。その後、ウエハ固定ステージ１７をさらに矢印の方向へ引っ張ることにより持ち上げ、固相接合界面全体を剥離する（図９（ｄ））。ウエハ固定ステージ１７を外し、サポート材１６は固定した状態で（図９（ｅ））、剥離面は、必要に応じてＣＭＰ研磨して表面を平滑化した後、ｎ＋バッファ層、ｐ＋コレクタ層、コレクタ電極などを形成する裏面処理を加える。そして、サポート材１６を外し、ダイシング工程を経てチップ化される。
図９に示した構成は、固相接合界面にはボイド１０のある場合に限らず用いることができる。たとえば、ボイド１０を設けずに固相接合し、図５（ｃ）（ｄ）のようにレーザーを照射した半導体基板に対しても適用できる。
以上説明した実施例では、支持基板として、Ｓｉ半導体基板を用いたが、異なる支持基板として、例えば、表面にＳｉＯ層を有するＳｉ半導体基板、ＳｉＣ半導体基板から選ばれるいずれかの基板とすることもできる。
以上説明した実施例によれば、ウエハプロセス投入時よりＳｉウエハを実質的にウエハ割れなく使うことができ、ウエハと支持基板との剥離が容易で、ウエハコストを低減することができる固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法を提供することができる。
１ａ、１ｂ、１ｃ、１ｄ Ｓｉウエハ
２ａ、２ｂ、２ｃ、２ｄ Ｓｉ支持ウエハ、支持基板
３ａ、３ｂ、３ｃ、３ｄ Ｓｉ固相接合ウエハ
４ おもて面側機能構造
５ レーザー光
６ 破断層
７ Ｐ ＋ コレクタ層
８ コレクタ電極
９ ＩＧＢＴチップ
１０ ボイド
１１ 酸化膜
１２ 吸着装置
１３ 吸着装置
１４ ウエハ固定ステージ
１５ 接着剤
１６ サポート材
１７ ウエハ固定ステージ

Claims (14)

  1. Ｓｉウエハと当該Ｓｉウエハの裏面に固相接合された支持基板とを含む固相接合ウエハから前記支持基板を剥離する方法であって、
    前記Ｓｉウエハと前記支持基板との固相接合界面に集光点を合わせて、Ｓｉウエハに透過性の波長光を用いたレーザー光を照射して、前記固相接合界面の外周部の少なくとも一部に破断層を形成する破断層形成工程と、
    前記破断層を剥離する破断層剥離工程と、
    前記固相接合界面を剥離する接合界面剥離工程と
    を少なくとも含む固相接合ウエハから支持基板を剥離する方法。
  2. 前記Ｓｉウエハと前記支持基板との固相接合界面にボイドが存在する請求項１記載の固相接合ウエハから支持基板を剥離する方法。
  3. 前記Ｓｉウエハと前記支持基板との固相接合界面に酸化膜が存在する請求項１または請求項２記載の固相接合ウエハから支持基板を剥離する方法。
  4. 前記レーザー光が固相接合ウエハの側面から照射される請求項１〜請求項３のいずれかに記載の固相接合ウエハから支持基板を剥離する方法。
  5. 前記レーザー光が固相接合ウエハ面に垂直方向から照射される請求項１〜請求項３のいずれかに記載の固相接合ウエハから支持基板を剥離する方法。
  6. 前記支持基板がＳｉウエハ、表面にＳｉＯ層を有するＳｉウエハ、ＳｉＣウエハから選ばれるいずれかの基板である請求項１〜請求項５のいずれかに記載の固相接合ウエハから支持基板を剥離する方法。
  7. 前記Ｓｉウエハの厚さが６インチ径で３００μｍ未満、８インチ径で４００μｍ未満である請求項１〜請求項６のいずれかに記載の固相接合ウエハから支持基板を剥離する方法。
  8. 半導体装置の製造方法であって、
    Ｓｉウエハの裏面に支持基板を固相接合する固相接合工程と、
    前記Ｓｉウエハの表面に機能構造を形成する機能構造形成工程と、
    前記Ｓｉウエハと前記支持基板との固相接合界面に集光点を合わせて、Ｓｉウエハに透過性の波長光を用いたレーザー光を照射して、前記固相接合界面の外周部の少なくとも一部に破断層を形成する破断層形成工程と、
    前記破断層を剥離する破断層剥離工程と、
    前記固相接合界面を剥離する接合界面剥離工程と、
    接合界面剥離工程後のＳｉウエハの裏面に裏面処理をする裏面処理工程と
    を少なくとも含む半導体装置の製造方法。
  9. 前記Ｓｉウエハと前記支持基板との固相接合界面にボイドが存在する請求項８記載の半導体装置の製造方法。
  10. 前記Ｓｉウエハと前記支持基板との固相接合界面に酸化膜が存在する請求項８または請求項９記載の半導体装置の製造方法。
  11. 前記レーザー光が固相接合ウエハの側面から照射される請求項８〜請求項１０のいずれかに記載の半導体装置の製造方法。
  12. 前記レーザー光が固相接合ウエハ面に垂直方向から照射される請求項８〜請求項１０のいずれかに記載の半導体装置の製造方法。
  13. 前記支持基板がＳｉウエハ、表面にＳｉＯ層を有するＳｉウエハ、ＳｉＣウエハから選ばれるいずれかの基板である請求項８〜請求項１２のいずれかに記載の半導体装置の製造方法。
  14. 前記Ｓｉウエハの厚さが６インチ径で３００μｍ未満、８インチ径で４００μｍ未満である請求項８〜請求項１３のいずれかに記載の半導体装置の製造方法。
JP2013539639A 2011-10-18 2012-10-16 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法 Active JP5725430B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013539639A JP5725430B2 (ja) 2011-10-18 2012-10-16 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011228545 2011-10-18
JP2011228545 2011-10-18
PCT/JP2012/076656 WO2013058222A1 (ja) 2011-10-18 2012-10-16 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
JP2013539639A JP5725430B2 (ja) 2011-10-18 2012-10-16 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2013058222A1 true JPWO2013058222A1 (ja) 2015-04-02
JP5725430B2 JP5725430B2 (ja) 2015-05-27

Family

ID=48140869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013539639A Active JP5725430B2 (ja) 2011-10-18 2012-10-16 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9147599B2 (ja)
JP (1) JP5725430B2 (ja)
CN (1) CN103890908B (ja)
DE (1) DE112012004373T5 (ja)
WO (1) WO2013058222A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI610374B (zh) 2013-08-01 2018-01-01 格芯公司 用於將搬運器晶圓接合至元件晶圓以及能以中段波長紅外光雷射燒蝕釋出之接著劑
WO2015087192A1 (en) * 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
WO2016112975A1 (de) * 2015-01-14 2016-07-21 Ev Group E. Thallner Gmbh Verfahren und vorrichtung zum lösen eines substrats von einem substratstapel
JP6699111B2 (ja) 2015-08-18 2020-05-27 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6608732B2 (ja) * 2016-03-01 2019-11-20 株式会社ディスコ ウエーハの加工方法
JP2017162855A (ja) * 2016-03-07 2017-09-14 株式会社ディスコ ウエーハの加工方法
DE102016110378B4 (de) 2016-06-06 2023-10-26 Infineon Technologies Ag Entfernen eines Verstärkungsrings von einem Wafer
CN106783716B (zh) * 2016-12-05 2020-03-20 厦门市三安集成电路有限公司 一种降低易碎基底在半导体制程中破片率的方法
CN106876247B (zh) * 2017-02-15 2020-02-07 纳晶科技股份有限公司 柔性器件的制备方法
JP6985031B2 (ja) * 2017-05-19 2021-12-22 株式会社ディスコ Ｌｅｄディスプレーパネルの製造方法
CN110785833A (zh) * 2017-06-19 2020-02-11 罗姆股份有限公司 半导体装置的制造方法及晶片粘合结构体
CN111146083B (zh) 2018-11-01 2022-08-19 精材科技股份有限公司 晶片封装体的制造方法及晶片封装体
CN110148569B (zh) * 2019-05-16 2021-08-24 武汉新芯集成电路制造有限公司 一种键合结构的缺陷扫描方法及设备
CN110571163B (zh) * 2019-09-18 2021-12-03 武汉新芯集成电路制造有限公司 晶圆键合工艺的气泡缺陷处理方法
KR20220006155A (ko) * 2020-07-07 2022-01-17 삼성디스플레이 주식회사 디스플레이 장치의 제조 방법
WO2022059473A1 (ja) * 2020-09-17 2022-03-24 ローム株式会社 半導体装置の製造方法およびウエハ構造物
CN115223851B (zh) * 2022-09-21 2022-12-09 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 一种机械式晶片分离方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001525991A (ja) * 1997-05-12 2001-12-11 シリコン・ジェネシス・コーポレーション 制御された劈開プロセス
JP2003531492A (ja) * 2000-04-14 2003-10-21 エス オー イ テク シリコン オン インシュレータ テクノロジース 特に半導体材料製の基板又はインゴットから少なくとも一枚の薄層を切り出す方法
US20040178173A1 (en) * 2003-03-13 2004-09-16 Industrial Technology Research Institute Method for laminating a material layer onto a transparent substrate
JP2005129652A (ja) * 2003-10-22 2005-05-19 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2009266892A (ja) * 2008-04-22 2009-11-12 Sumitomo Electric Ind Ltd 化合物半導体結晶基材の製造方法

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500520B1 (ko) * 1996-08-27 2005-07-12 세이코 엡슨 가부시키가이샤 전사 방법 및 액티브 매트릭스 기판 제조 방법
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US7470600B2 (en) * 1998-02-19 2008-12-30 Silicon Genesis Corporation Method and device for controlled cleaving process
US5994207A (en) * 1997-05-12 1999-11-30 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
JP4085459B2 (ja) * 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000323797A (ja) * 1999-05-10 2000-11-24 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
US6387829B1 (en) * 1999-06-18 2002-05-14 Silicon Wafer Technologies, Inc. Separation process for silicon-on-insulator wafer fabrication
FR2795865B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
US6573126B2 (en) * 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
US6784071B2 (en) * 2003-01-31 2004-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded SOI wafer with <100> device layer and <110> substrate for performance improvement
US8294172B2 (en) * 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US7378332B2 (en) * 2002-05-20 2008-05-27 Sumitomo Mitsubishi Silicon Corporation Laminated substrate, method of manufacturing the substrate, and wafer outer periphery pressing jigs used for the method
US6995075B1 (en) * 2002-07-12 2006-02-07 Silicon Wafer Technologies Process for forming a fragile layer inside of a single crystalline substrate
AU2003260374A1 (en) * 2002-08-06 2004-02-25 Xsil Technology Limited Laser machinining
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
WO2004040648A1 (ja) * 2002-10-30 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
US7765861B2 (en) * 2002-11-06 2010-08-03 Nxp B.V. Method of adhesion measurement at the interface between layers
US7482249B2 (en) * 2002-11-29 2009-01-27 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Method and device for machining a wafer, in addition to a wafer comprising a separation layer and a support layer
TWI401302B (zh) * 2003-06-06 2013-07-11 Hitachi Chemical Co Ltd 切割背膠一體型黏著片
US7091108B2 (en) * 2003-09-11 2006-08-15 Intel Corporation Methods and apparatuses for manufacturing ultra thin device layers for integrated circuit devices
US7084045B2 (en) * 2003-12-12 2006-08-01 Seminconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4634047B2 (ja) * 2004-01-23 2011-02-16 パイオニア株式会社 集積型半導体発光素子及びその製造方法
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
JP4622720B2 (ja) * 2004-07-21 2011-02-02 日亜化学工業株式会社 窒化物半導体ウエハ又は窒化物半導体素子の製造方法
US7094666B2 (en) * 2004-07-29 2006-08-22 Silicon Genesis Corporation Method and system for fabricating strained layers for the manufacture of integrated circuits
JP4634089B2 (ja) 2004-07-30 2011-02-16 浜松ホトニクス株式会社 レーザ加工方法
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator
EP1798764A1 (en) * 2005-12-14 2007-06-20 STMicroelectronics S.r.l. Process for manufacturing wafers usable in the semiconductor industry
JP2007281316A (ja) * 2006-04-11 2007-10-25 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US7929587B2 (en) * 2007-04-27 2011-04-19 Sanyo Electric Co., Ltd. Semiconductor laser diode element and method of manufacturing the same
US8275013B2 (en) * 2007-06-18 2012-09-25 Sanyo Electric Co., Ltd. Semiconductor laser device and method of manufacturing the same
JP5527956B2 (ja) * 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5336101B2 (ja) * 2008-04-01 2013-11-06 信越化学工業株式会社 Ｓｏｉ基板の製造方法
CN104538507B (zh) * 2008-06-02 2017-08-15 Lg伊诺特有限公司 用于制备半导体发光装置的方法
KR20100008123A (ko) * 2008-07-15 2010-01-25 고려대학교 산학협력단 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
JP2010103424A (ja) 2008-10-27 2010-05-06 Showa Denko Kk 半導体発光素子の製造方法
US8003491B2 (en) * 2008-10-30 2011-08-23 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US7816225B2 (en) * 2008-10-30 2010-10-19 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
JP5496608B2 (ja) * 2008-11-12 2014-05-21 信越化学工業株式会社 Ｓｏｉ基板の作製方法
JP5132534B2 (ja) * 2008-12-01 2013-01-30 日本電波工業株式会社 光学部品の製造方法
US8820728B2 (en) * 2009-02-02 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer carrier
US8298917B2 (en) * 2009-04-14 2012-10-30 International Business Machines Corporation Process for wet singulation using a dicing singulation structure
US8871609B2 (en) * 2009-06-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling structure and method
JP5534763B2 (ja) * 2009-09-25 2014-07-02 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
WO2011070855A1 (ja) * 2009-12-11 2011-06-16 シャープ株式会社 半導体装置の製造方法および半導体装置
US20110188532A1 (en) * 2010-02-04 2011-08-04 Sanyo Electric Co., Ltd. Semiconductor Laser Apparatus
JP4976522B2 (ja) * 2010-04-16 2012-07-18 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP5611751B2 (ja) 2010-09-30 2014-10-22 芝浦メカトロニクス株式会社 支持基板、基板積層体、貼り合わせ装置、剥離装置、および基板の製造方法
JP5714859B2 (ja) 2010-09-30 2015-05-07 芝浦メカトロニクス株式会社 基板積層体、貼り合わせ装置、剥離装置、および基板の製造方法
JP6001568B2 (ja) * 2011-02-28 2016-10-05 ダウ コーニング コーポレーションＤｏｗ Ｃｏｒｎｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ ウェハ接着システム、及びその接着並びに剥離方法
US20140144593A1 (en) * 2012-11-28 2014-05-29 International Business Machiness Corporation Wafer debonding using long-wavelength infrared radiation ablation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001525991A (ja) * 1997-05-12 2001-12-11 シリコン・ジェネシス・コーポレーション 制御された劈開プロセス
JP2003531492A (ja) * 2000-04-14 2003-10-21 エス オー イ テク シリコン オン インシュレータ テクノロジース 特に半導体材料製の基板又はインゴットから少なくとも一枚の薄層を切り出す方法
US20040178173A1 (en) * 2003-03-13 2004-09-16 Industrial Technology Research Institute Method for laminating a material layer onto a transparent substrate
JP2005129652A (ja) * 2003-10-22 2005-05-19 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2009266892A (ja) * 2008-04-22 2009-11-12 Sumitomo Electric Ind Ltd 化合物半導体結晶基材の製造方法

Also Published As

Publication number Publication date
US9147599B2 (en) 2015-09-29
US20140220765A1 (en) 2014-08-07
WO2013058222A1 (ja) 2013-04-25
DE112012004373T5 (de) 2014-07-10
CN103890908B (zh) 2016-08-24
JP5725430B2 (ja) 2015-05-27
CN103890908A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
JP5725430B2 (ja) 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
JP5967211B2 (ja) 半導体デバイスの製造方法
CN1269192C (zh) 半导体器件的制造方法和半导体器件的制造设备
US9040389B2 (en) Singulation processes
JP6004100B2 (ja) 半導体装置の製造方法
TWI824140B (zh) 元件晶片之製造方法
JP6210152B2 (ja) 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法
JP2005032903A (ja) 半導体装置及びその製造方法
JP2012089709A (ja) ワークの分割方法
KR102588785B1 (ko) 반도체 소자의 제조 방법
JP2011151070A (ja) ウエーハの加工方法
JP2015065209A (ja) ウェーハの分割方法
JP4553878B2 (ja) 半導体装置の製造方法
JP7182105B2 (ja) Ｉｉｉ族窒化物半導体デバイスの製造方法
JP2007207871A (ja) 複数の半導体装置を備えた半導体ウェハ
TW201923860A (zh) 層疊型元件的製造方法
JP7223828B2 (ja) 積層型素子の製造方法
JP2005136098A (ja) 半導体素子の製造方法
JP2009289809A (ja) 半導体装置の製造方法
CN114496885A (zh) 加工晶片和芯片形成晶片的制造方法
JP2006253595A (ja) 貼り合わせウエーハの製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150319

R150 Certificate of patent or registration of utility model

Ref document number: 5725430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250