DE102005010377B4

DE102005010377B4 - Waferbearbeitungs-Verfahren

Info

Publication number: DE102005010377B4
Application number: DE102005010377A
Authority: DE
Inventors: Satoshi Kobayashi; Yusuke Nagai; Yosuke Watanabe
Original assignee: Disco Corp
Current assignee: Disco Corp
Priority date: 2004-03-08
Filing date: 2005-03-07
Publication date: 2011-02-17
Anticipated expiration: 2025-03-08
Also published as: JP2005252126A; DE102005010377A1

Abstract

Waferbearbeitungs-Verfahren zum Unterteilen eines Wafers, der Funktionselemente in Bereichen aufweist, die durch Unterteilungslinien, die in einem Gittermuster auf der vorderen Oberfläche (2a) ausgebildet werden, entlang der Unterteilungslinien unterteilt werden, umfassend:
einen Ausbildungsschritt einer verschlechterten Schicht zum Ausbilden einer verschlechterten Schicht entlang der Unterteilungslinien in dem Inneren des Wafers durch Aufbringen eines Pulslaserstrahls, der fähig ist, durch den Wafer durchzutreten, entlang der Unterteilungslinien;
einen Unterteilungsschritt zum Unterteilen des Wafers in individuelle Chips entlang der Unterteilungslinien durch Ausüben einer externen Kraft entlang der Unterteilungslinien, wo die verschlechterte Schicht ausgebildet wurde;
einen Chip-Abstützschritt zum Unterstützen bzw. Abstützen der individuellen Chips (220) auf einem Abstützglied (7) mit einem Raum dazwischen in einer derartigen Weise, daß die rückwärtigen Oberflächen der Chips nach oben schauen; und
einen Entfernungsschritt der verschlechterten Schicht (210) zum Entfernen der verschlechterten Schicht, die auf den Seitenoberflächen der Chips (220), die auf dem Abstützglied abgestützt werden, mit einem...

Description

Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf ein Waferbearbeitungs-Verfahren zum Unterteilen eines Wafers, der Funktionselemente in Bereichen aufweist, die durch unterteilende bzw. Unterteilungslinien unterteilt sind bzw. werden, die in einem Gittermuster auf der vorderen Oberfläche angeordnet sind bzw. werden, entlang der Unterteilungslinien.
Beschreibung des Standes der Technik
In dem Herstellungsverfahren einer Halbleitervorrichtung wird eine Mehrzahl von Bereichen bzw. Flächen durch Unterteilungslinien unterteilt, die ”Straßen” genannt sind, die in einem Gittermuster auf der vorderen Oberfläche eines im wesentlichen scheibenartigen Halbleiterwafers angeordnet sind, und eine Schaltung (Funktionselement), wie ein IC und LSI, ist in jedem der unterteilten Bereiche ausgebildet. Individuelle bzw. einzelne Halbleiterchips werden durch ein Schneiden dieses Halbleiterwafers entlang der Unterteilungslinien ausgebildet, um ihn in die Bereiche zu unterteilen, die eine Schaltung bzw. einen Schaltkreis darauf ausgebildet aufweisen. Ein Wafer einer optischen Vorrichtung, beinhaltend bzw. umfassend Photoaufnahme-Elemente (Funktionselemente), wie Photodioden oder Licht emittierende Elemente (Fuktionselemente), wie Laserdioden, die auf die vordere Oberfläche eines Saphirsubstrats laminiert sind, wird auch entlang von Unterteilungslinien geschnitten, um in individuelle optische Vorrichtungen, wie Photodioden oder Laserdioden unterteilt zu werden, welche weit verbreitet in elektrischen Einrichtungen verwendet werden.
Ein Schneiden entlang der Unterteilungslinien des obigen Halbleiterwafers oder des Wafers der optischen Vorrichtung wird allgemein durch Verwenden einer Schneidmaschine, die ”Dicer” bzw. ”Zerteileinrichtung” genannt wird, ausgeführt. Diese Schneidmaschine umfaßt einen Ansaug- bzw. Einspanntisch, um ein Werkstück, wie einen Halbleiterwafer oder einen Wafer einer optischen Vorrichtung zu halten, Schneidmittel zum Schneiden des Werkstücks, das auf dem Einspanntisch gehalten ist, und Schneidzufuhrmittel zum Bewegen des Einspanntischs und der Schneidmittel relativ zueinander. Die Schneidmittel haben eine Spindeleinheit, welche eine Rotationsspindel, eine Schneidklinge, die auf der Spindel montiert bzw. festgelegt ist, und Antriebsmittel zum drehbaren Antreiben der Rotationsspindel umfaßt. Die Schneidklinge umfaßt eine scheibenartige Basis und eine ringförmige Schneidkante, welche auf dem Seitenrand-Umfangsabschnitt der Basis festgelegt ist und so dick wie etwa 20 μm ausgebildet ist, indem Diamant-Schleifkörner, die einen Durchmesser von beispielsweise etwa 3 μm aufweisen, an der Basis durch ein Elektroformen festgelegt bzw. fixiert werden.
Da die Schneidklinge eine Dicke von etwa 20 μm aufweist, müssen jedoch die Unterteilungslinien zum Trennen bzw. Unterteilen der Chips eine Breite von etwa 50 μm aufweisen, und folglich ist das Flächenverhältnis der Unterteilungslinien zu dem Wafer groß, wodurch die Produktivität gesenkt wird. Weiters ist, da ein Saphirsubstrat, Siliziumcarbidsubstrat usw. eine hohe Mohs'sche Härte aufweisen, ein Schneiden mit der obigen Schneidklinge nicht immer einfach.
Als ein Mittel zum Unterteilen eines plattenartigen Werkstücks, wie eines Halbleiterwafers oder dgl. wird gegenwärtig ein Laserbearbeitungs-Verfahren zum Aufbringen bzw. Anwenden eines Pulslaserstrahls, der fähig ist, durch das Werkstück hindurchzutreten, wobei sein Brennpunkt in das Innere des zu unterteilenden Bereichs festgelegt ist, auch versucht. In dem Unterteilungsverfahren, das von dieser Laserbearbeitungs-Technik Verwendung macht, wird das Werkstück durch ein Aufbringen eines Pulslaserstrahls eines Infrarotbereichs, welcher fähig ist, durch das Werkstück durchzutreten, von einer Seite des Werkstücks, wobei sein Brennpunkt in das Innere festgelegt bzw. eingestellt ist, um kontinuierlich eine verschlechterte Schicht entlang der Unterteilungslinien im Inneren des Werkstücks auszubilden, und ein Ausüben bzw. Aufbringen einer externe Kraft entlang der Unterteilungslinien unterteilt, deren Festigkeit bereits durch die Ausbildung der verschlechterten Schichten reduziert wurde. Dieses Verfahren ist durch das japanische Patent Nr. 3408805 geoffenbart (entspricht EP 1 338 371 A1 ).
Die verschlechterte Schicht verbleibt auf den Seitenoberflächen der Chips, die durch Ausbilden der verschlechterten Schicht entlang der Unterteilungslinien des Wafers und durch Ausüben einer externen Kraft entlang der Unterteilungslinien erhalten wurden, wo die verschlechterten Schichten ausgebildet wurden. Folglich tritt ein Problem auf, daß diese verschlechterten Schicht die Bruchfestigkeit von jedem Chip reduziert. Da die rückwärtige Oberfläche des Wafers auf eine vorbestimmte Dicke durch eine Schleifmaschine geschliffen wird, bevor der Wafer in individuelle bzw. einzelne Chips unterteilt wird, verbleiben Mikrosprünge, die durch ein Schleifen gebildet wurden, auf der rückwärtigen Oberfläche des Wafers, wodurch weiters die Bruchfestigkeit des Chips gemeinsam mit der obigen restlichen bzw. verbleibenden, verschlechterten Schicht verringert wird.
Zusammenfassung der Erfindung
Es ist ein Ziel bzw. Gegenstand der vorliegenden Erfindung, ein Waferbearbeitungs-Verfahren zur Verfügung zu stellen, das fähig ist, die Bruchfestigkeit eines Chips zu verbessern, beinhaltend bzw. umfassend die Schritte eines Ausbildens einer verschlechterten Schicht durch Aufbringen bzw. Anwenden eines Pulslaserstrahls entlang der unterteilenden bzw. Unterteilungslinien eines Wafers und eines Unterteilens des Wafers entlang der Unterteilungslinien, wo die verschlechterte Schicht ausgebildet wurde.
Gemäß der vorliegenden Erfindung kann zuerst das obige Ziel durch ein Waferbearbeitungs-Verfahren zum Unterteilen eines Wafers erreicht werden, der Funktionselemente in Bereichen aufweist, die durch Unterteilungslinien unterteilt werden, die in einem Gittermuster auf der vorderen Oberfläche ausgebildet werden, entlang der Unterteilungslinien, umfassend:
einen Ausbildungsschritt einer verschlechterten Schicht zum Ausbilden einer verschlechterten Schicht entlang der Unterteilungslinien in dem Inneren des Wafers durch Aufbringen bzw. Anwenden eines Pulslaserstrahls, der fähig ist, durch den Wafer durchzutreten, entlang der Unterteilungslinien;
einen Unterteilungsschritt zum Unterteilen des Wafers in individuelle bzw. einzelne Chips entlang der Unterteilungslinien durch Ausüben einer externen Kraft entlang der Unterteilungslinien, wo die verschlechterte Schicht ausgebildet wurde;
einen Chip-Abstützschritt zum Unterstützen bzw. Abstützen der individuellen Chips auf einem Abstütz- bzw. Supportglied mit einem Raum dazwischen in einer derartigen Weise, daß die rückwärtigen Oberflächen der Chips nach oben schauen bzw. gerichtet sind; und
einen Entfernungsschritt der verschlechterten Schicht zum Entfernen der verschlechterten Schicht, die auf den Seitenoberflächen der Chips, die auf dem Supportglied abgestützt werden, mit einem Raum dazwischen verblieben ist.
Gemäß der vorliegenden Erfindung kann zweitens das obige Ziel der vorliegenden Erfindung durch ein Waferbearbeitungs-Verfahren zum Unterteilen eines Wafers erreicht werden, der Funktionselemente in Bereichen aufweist, die durch Unterteilungslinien ausgebildet werden, die in einem Gittermuster auf der vorderen Oberfläche ausgebildet werden, entlang der Unterteilungslinien, umfassend:
einen Ausbildungsschritt einer verschlechterten Schicht, um eine verschlechterte Schicht entlang der Unterteilungslinien in dem Inneren des Wafers durch Aufbringen bzw. Anwenden eines Pulslaserstrahls, der fähig ist, durch den Wafer durchzutreten, entlang der Unterteilungslinien auszubilden;
einen Bandfestlegungsschritt zum Festlegen eines Supportbands bzw. -klebebands auf der vorderen Oberfläche des Wafers vor oder nach dem Ausbildungsschritt der verschlechterten Schicht;
einen Unterteilungsschritt zum Unterteilen des Wafers in individuelle Chips entlang der Unterteilungslinien durch Ausüben einer externen Kraft entlang der Unterteilungslinien, wo die verschlechterte Schicht des Wafers, der auf dem Supportband festgelegt wird, ausgebildet wurde;
ein Banddehnschritt zum Expandieren bzw. Dehnen des Supportbands, das an dem Wafer festgelegt wurde, welcher in individuelle Chips unterteilt wurde, um einen Raum zwischen benachbarten Chips auszubilden; und
einen Entfernungsschritt der verschlechterten Schicht, um die verschlechterte Schicht, die auf den Seitenoberfläche der Chips verbleibt, in einem Zustand zu entfernen, wo das Supportband gedehnt wurde und folglich ein Raum zwischen benachbarten Chips ausgebildet wurde.
Der obige Schritt zum Entfernen der verschlechterten Schicht wird vorzugsweise durch ein Ätzen, insbesondere ein Plasmaätzen ausgeführt. Weiters wird der obige unterteilende bzw. Unterteilungsschritt vorzugsweise durch ein Expandieren bzw. Dehnen des Supportklebebands bzw. Supportbands in dem obigen Band-Expansions- bzw. -Aufweitschritt ausgeführt.
Da das Waferbearbeitungs-Verfahren der vorliegenden Erfindung die obigen Schritte umfaßt, wird die verschlechterte Schicht durch ein Aufbringen eines Pulslaserstrahls auf den Wafer entlang der Unterteilungslinien ausgebildet, die in einem Gittermuster auf der vorderen Oberfläche des Wafers angeordnet sind bzw. werden, und die verschlechterte Schicht, die auf den Seitenoberflächen eines Chips verbleibt, der durch ein Unterteilen des Wafers entlang der Unterteilungslinien erhalten wird, wo die verschlechterte Schicht ausgebildet wurde, wird entfernt, wodurch es möglich gemacht wird, die Bruchfestigkeit des erhaltenen Chips zu verbessern.
Kurze Beschreibung der Zeichnungen
1 ist eine perspektivische Ansicht eines durch das Waferbearbeitungs-Verfahren der vorliegenden Erfindung zu unterteilenden Halbleiterwafers;
2 ist eine perspektivische Ansicht, die einen Zustand zeigt, wo die vordere Oberfläche des Halbleiterwafers, der in 1 gezeigt ist, auf ein Supportband bzw. Supportklebeband aufgebracht wird, das an einem ringförmigen Rahmen festgelegt ist;
3 ist ein Diagramm, das den Schritt eines Polierens der rückwärtigen Oberfläche des Wafers gemäß der vorliegenden Erfindung zeigt;
4 ist eine perspektivische Ansicht des Hauptabschnitts einer Laserstrahl-Bearbeitungsmaschine zum Ausführen des Ausbildungsschritts der verschlechterten Schicht in dem Waferbearbeitungs-Verfahren der vorliegenden Erfindung;
5 ist ein Blockdiagramm, das schematisch die Ausbildung von Laserstrahl-Aufbringmitteln der Laserstrahl-Bearbeitungsmaschine zeigt, die in 4 gezeigt ist;
6 ist ein schematisches Diagramm, das den Brennpunktdurchmesser eines Pulslaserstrahls zeigt;
7(a) und 7(b) sind Diagramme, die den Ausbildungsschritt der verschlechterten Schicht in dem Waferbearbeitungs-Verfahren der vorliegenden Erfindung zeigen;
8 ist ein Diagramm, das einen Zustand zeigt, wo die verschlechterten Schichten im Inneren des Wafers in dem Ausbildungsschritt der verschlechterten Schicht laminiert sind bzw. werden, der in 7(a) und 7(b) gezeigt ist;
9 ist eine perspektivische Ansicht des Wafers, welcher die dem Ausbildungsschritt der verschlechterten Schicht des Waferbearbeitungs-Verfahrens der vorliegenden Erfindung unterworfen wurde;
10 ist eine perspektivische Ansicht einer Ausbildung einer Unterteilungs-Vorrichtung zum Ausführen des Unterteilungsschritts in dem Waferbearbeitungs-Verfahren der vorliegenden Erfindung;
11(a) und 11(b) sind Diagramme, die den Unterteilungsschritt in dem Waferbearbeitungs-Verfahren der vorliegenden Erfindung zeigen;
12 ist eine perspektivische Ansicht, die einen Zustand zeigt, wo individuell unterteilte Chips, die in dem Chipunterstützungsschritt in dem Waferbearbeitungs-Verfahren der vorliegenden Erfindung ausgebildet wurden, auf einem Abstütz- bzw. Supportglied mit einem Raum dazwischen in einer derartigen Weise abgestützt werden, daß ihre rückwärtigen Oberflächen nach oben schauen;
13 ist eine Schnittansicht einer Plasmaätzvorrichtung zum Ausführen des Entfernungsschritts der verschlechterten Schicht in dem Waferbearbeitungs-Verfahren der vorliegenden Erfindung;
14 ist eine Schnittansicht, die einen Zustand zeigt, wo das Supportglied, das den Chip unterstützt, auf dem Werkstück-Halteabschnitt angeordnet ist, der eine untere Elektrode der Plasmaätzvorrichtung darstellt, die in 13 gezeigt ist;
15 ist ein Diagramm, das einen 3-Punkt-Biegetest zeigt;
16 ist ein Graph, der die Bruchfestigkeiten von Chips zeigt, die durch das Waferbearbeitungs-Verfahren der vorliegenden Erfindung erhalten wurden;
17 ist eine Schnittansicht des Hauptabschnitts einer Plasmaätzvorrichtung zum Ausführen eines Plasmaätzens mit einem Raum zwischen benachbarten Chips; und
18(a) und 18(b) sind Diagramme, die einen Zustand zeigen, wo der Band- bzw. Klebebanddehnschritt in dem Waferbearbeitungs-Verfahren der vorliegenden Erfindung in der Plasmaätzvorrichtung ausgeführt wird, die in 17 gezeigt ist.
Detaillierte Beschreibung der bevorzugten Ausbildungen
Bevorzugte Ausbildungen der vorliegenden Erfindung werden im Detail nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben.
1 ist eine perspektivische Ansicht eines Halbleiterwafers als ein Wafer, der gemäß der vorliegenden Erfindung zu bearbeiten ist. Der Halbleiterwafer 2, der in 1 gezeigt ist, ist ein Siliziumwafer, der eine Mehrzahl von unterteilenden bzw. Unterteilungslinien 21, die in einem Gittermuster auf der vorderen Oberfläche 2a ausgebildet sind, und Schaltungen 22 aufweist, die als Funktionselemente in einer Mehrzahl von Flächen bzw. Bereichen ausgebildet sind, die durch die Mehrzahl von Unterteilungslinien 21 unterteilt bzw. getrennt sind.
Der Bandfestlegungsschritt zum Legen bzw. Aufbringen der vorderen Oberfläche 2a des so ausgebildeten Halbleiterwafers 2 auf ein Abstütz- bzw. Supportklebeband, das an einem ringförmigen Rahmen festgelegt ist, wird zuerst ausgeführt. In diesem Band- bzw. Klebeband-Festlegungsschritt, wie er in 2 gezeigt ist, wird die vordere Oberfläche 2a des Halbleiterwafers 2 auf die Oberfläche des dehnbaren Supportklebebands 30 aufgebracht bzw. gelegt, das an dem ringförmigen Rahmen 3 festgelegt ist, (daher schaut die rückwärtige Oberfläche 2b des Halbleiterwafers 2 nach oben). Das obige Supportklebeband 30 wird durch Aufbringen eines Acrylharzklebers auf die Oberfläche eines 100 μm dicken dehnbaren Blattsubstrats, das aus Polyvinylchlorid (PVC) hergestellt ist, mit einer Beschichtungsstärke von etwa 5 μm in der dargestellten bzw. illustrierten Ausbildung hergestellt. Dieser Kleber hat die Eigenschaft, daß er seine Klebefestigkeit durch einen externen Stimulus bzw. Reiz, wie ultraviolette Strahlung oder dgl. reduziert.
Nachdem der obige Bandfestlegungsschritt ausgeführt wird, um die vordere Oberfläche 2a des Halbleiterwafers 2 auf das Supportklebeband 30 zu legen, das an dem ringförmigen Rahmen 3 festgelegt ist, kommt als nächstes der Schritt eines Schleifens der rückwärtigen Oberfläche 2b des Halbleiterwafers 2 auf eine vorbestimmte Dicke. Dieser Schleifschritt wird durch ein Verwenden einer Schleifmaschine 4 ausgeführt, die in 3 gezeigt ist. D. h. in dem Schleifschritt wird die Seite des Supportklebebands 30 des Halbleiterwafers 2 zuerst auf dem Einspanntisch 41 der Schleifmaschine 4 angeordnet (daher schaut die rückwärtige Oberfläche 2b des Halbleiterwafers 2 nach oben) und der Halbleiterwafer 2 wird auf dem Ansaug- bzw. Einspanntisch 41 durch ein Saugmittel (nicht gezeigt) durch Saugen gehalten, wie dies in 3 gezeigt ist. In 3 wird der ringförmige Rahmen 3, an welchem das Supportklebeband 30 festgelegt ist, weggelassen. Dieser ringförmige Rahmen 3 wird durch eine geeignete Klammer bzw. Klemme gehalten, die auf dem Einspanntisch 41 vorgesehen ist. Nachdem der Halbleiterwafer 2 auf dem Einspanntisch 41 gehalten ist, wird ein Schleifwerkzeug 43, das einen Schleifstein 42 aufweist, mit beispielsweise 6000 U/min gedreht und in Kontakt mit der rückwärtigen Oberfläche 2b des Halbleiterwafers 2 gebracht, während der Einspanntisch 41 beispielsweise mit 300 U/min gedreht wird, um die rückwärtige Oberfläche 2b des Halbleiterwafers 2 auf eine vorbestimmte Dicke zu schleifen.
Als nächstes kommt der Schritt eines Ausbildens einer verschlechterten Schicht entlang der Unterteilungslinien in dem Inneren des Wafers durch ein Aufbringen bzw. Anwenden eines Pulslaserstrahls, der fähig ist, durch den Wafer hindurchzutreten, entlang der Unterteilungslinien von der rückwärtigen Oberfläche 2b des Halbleiterwafers 2, welcher auf eine vorbestimmte Dicke geschliffen wurde. Dieser Ausbildungsschritt einer verschlechterten Schicht wird unter Verwendung einer Laserstrahl-Bearbeitungsmaschine 5 ausgeführt, die in 4 bis 6 gezeigt ist. Die Laserstrahl Bearbeitungsmaschine 5, die in 4 bis 6 gezeigt ist, hat einen Ansaug- bzw. Einspanntisch 51, um ein Werkstück zu erhalten, Laserstrahl-Aufbringmittel 52, um einen Laserstrahl auf das Werkstück aufzubringen, das auf dem Einspanntisch 51 gehalten ist, und Bildaufnahmemittel 53 zum Aufnehmen eines Bilds des Werkstücks, das auf dem Einspanntisch 51 gehalten ist. Der Einspanntisch 51 ist so ausgebildet, um durch ein Saugen das Werkstück zu halten und um in der Bearbeitungs-Zufuhrrichtung, die durch einen Pfeil X angedeutet ist, und in der schrittweisen Zufuhrrichtung, die durch einen Pfeil Y in 4 angedeutet ist, durch einen Bewegungsmechanismus bewegt zu werden, welcher nicht gezeigt ist.
Die obigen Laserstrahl-Aufbringmittel 52 beinhalten bzw. umfassen ein zylindrisches Gehäuse 521, das im wesentlichen horizontal angeordnet ist. In dem Gehäuse 521, wie dies in 5 gezeigt ist, sind Pulslaserstrahl-Oszillationsmittel 522 und ein optisches Transmissions- bzw. Übertragungssystem 523 installiert. Die Pulslaserstrahl-Oszillationsmittel 522 sind durch einen Pulslaserstrahl-Oszillator 522a, der aus einem YAG-Laser-Oszillator oder einem YVO4-Laser-Oszillator zusammengesetzt bzw. gebildet ist, und Wiederholungsfrequenz-Festlegungsmitteln 522b gebildet, die mit dem Pulslaserstrahl-Oszillator 522a verbunden sind. Das optische Übertragungssystem 523 umfaßt geeignete optische Elemente, wie einen Strahlteiler usw. Ein Kondensor 524, der Sammellinsen (nicht gezeigt) aufnimmt, die aus einem Satz von Linsen bestehen, welche eine bekannte Formation aufweisen können, ist an dem Ende des obigen Gehäuses 521 festgelegt. Ein Laserstrahl, der von den obigen Pulslaserstrahl-Oszillationsmitteln 522 oszilliert wird, erreicht den Kondensor 524 durch das optische Übertragungssystem 523 und wird von dem Kondensor 524 auf das Werkstück, das auf dem Einspanntisch 51 gehalten ist, mit einem vorbestimmten Brennpunktdurchmesser D aufgebracht. Dieser Brennpunktdurchmesser D wird durch den Ausdruck D (μm) = 4 × λ × f/(π × W) definiert, (wobei λ eine Wellenlänge (μm) des Pulslaserstrahls ist, W ein Durchmesser in (mm) des Pulslaserstrahls ist, der auf die Objektivlinse 524a aufgebracht ist, und f eine Brennweite (mm) der Objektivlinse 524a ist), wenn der Pulslaserstrahl, der eine Gauss'sche Verteilung aufweist, durch die Objektivkondensorlinse 524a des Kondensors 524 aufgebracht wird, wie dies in 6 gezeigt ist.
Die Bildaufnahmemittel 53, die an dem Ende des Gehäuses 521 montiert bzw. festgelegt sind, das die obigen Laserstrahl-Aufbringmittel 52 ausbildet, sind aus einem Infrarot-Beleuchtungsmittel zum Aufbringen von Infrarotstrahlung auf das Werkstück, einem optischen System zum Aufnehmen von Infrarotstrahlung, die durch die Infrarot-Beleuchtungsmittel aufgebracht ist, und einer Bildaufnahme-Vorrichtung (Infrarot CCD) zum Ausgeben eines elektrischen Signals entsprechend der Infrarotstrahlung, die durch das optische System aufgenommen ist, zusätzlich zu einer üblichen bzw. gewöhnlichen Bildaufnahme-Vorrichtung (CCD) zum Aufnehmen eines Bilds mit sichtbarer Strahlung in der illustrierten Ausbildung ausgebildet. Ein Bildsignal wird zu Steuer- bzw. Regelmitteln übertragen, welche später beschrieben werden.
Der Schritt zur Ausbildung der verschlechterten Schicht, welcher unter Verwendung der obigen Laserstrahl-Bearbeitungsmaschine 5 ausgeführt wird, wird unter Bezugnahme auf 4, 7(a) und 7(b) und 8 beschrieben.
In diesem Ausbildungsschritt einer verschlechterten Schicht wird die Seite des Supportklebebands 30 des Halbleiterwafers 2 zuerst auf dem Einspanntisch 51 der Laserstrahl-Bearbeitungsmaschine 5 angeordnet, die in 4 gezeigt ist, (daher schaut die rückwärtige Oberfläche 2b des Halbleiterwafers 2 nach oben) und der Halbleiterwafer 2 wird durch Saugen auf dem Einspanntisch 51 durch Saugmittel gehalten, welche nicht gezeigt sind. In 4, 7(a) und 7(b) und 8 ist der ringförmige Rahmen 3, an welchem der Supporttisch 30 festgelegt ist, weggelassen. Der ringförmige Rahmen 3 wird durch eine geeignete Klemme gehalten, die auf dem Einspanntisch 51 zur Verfügung gestellt ist. Der Einspanntisch 51, der durch Saugen den Halbleiterwafer 2 hält, wird in eine Position direkt unter den Bildaufnahmemitteln 53 durch Bewegungsmittel gebracht, welche nicht gezeigt sind.
Nachdem der Einspanntisch 51 direkt unter den Bildaufnahmemitteln 53 positioniert ist, wird eine Ausrichtungsarbeit zum Detektieren der zu bearbeitenden Fläche des Halbleiterwafers 2 unter Verwendung der Bildaufnahmemittel 53 und der Steuer- bzw. Regelmittel ausgeführt, welche nicht gezeigt sind. D. h., die Bildaufnahmemittel 53 und die Steuer- bzw. Regelmittel (nicht gezeigt) führen eine Bildbearbeitung, wie ein Musterabstimmen usw. durch, um eine Unterteilungslinie 21, die in einer vorbestimmten Richtung des Halbleiterwafers 2 ausgebildet ist, mit dem Kondensor 524 der Laserstrahl-Aufbringmittel 52 zum Aufbringen eines Laserstrahls entlang der Unterteilungslinie 21 auszurichten, wodurch die Ausrichtung einer Laserstrahl Aufbringposition ausgeführt wird. Die Ausrichtung der Laserstrahl-Aufbringposition wird auch an Unterteilungslinien 21 ausgeführt, welche auf dem Halbleiterwafer 2 ausgebildet sind und sich in einer Richtung senkrecht zu der vorbestimmten Richtung erstrecken. Obwohl die vordere Oberfläche 2a, auf welcher die Unterteilungslinie 21 des Halbleiterwafers 2 ausgebildet ist, an diesem Punkt nach unten schaut bzw. gerichtet ist, kann, da die Bildaufnahmemittel 53 Infrarot-Beleuchtungsmittel, ein optisches System zum Aufnehmen von Infrarotstrahlung und eine Bildaufnahme-Vorrichtung (Infrarot CCD) zum Ausgeben eines elektrischen Signals entsprechend der Infrarotstrahlung aufweisen, wie dies oben beschrieben ist, ein Bild der Unterteilungslinie 21 durch die rückwärtige Oberfläche 2b aufgenommen werden.
Nachdem die Unterteilungslinie 21, die auf dem Halbleiterwafer 2 ausgebildet ist, der auf dem Einspanntisch 51 gehalten ist, detektiert ist und die Ausrichtung der Laserstrahl-Aufbringposition, wie oben beschrieben, ausgeführt ist bzw. wird, wird der Einspanntisch 51 zu einem Laserstrahl-Aufbringbereich bewegt, wo der Kondensor 524 der Laserstrahl-Aufbringmittel 52 zum Aufbringen eines Laserstrahls angeordnet ist, wie dies in 7(a) gezeigt ist, um ein Ende (linkes Ende in 7(a)) der vorbestimmten Unterteilungslinie 21 an eine Position direkt bzw. unmittelbar unter dem Kondensor 524 der Laserstrahl-Aufbringmittel 52 zu bringen. Der Einspanntisch 51, d. h., der Halbleiterwafer 2 wird dann in der Richtung, die durch den Pfeil X1 in 7(a) angedeutet ist, mit bzw. bei einer vorbestimmten Zufuhrgeschwindigkeit bzw. -rate bewegt, während ein Pulslaserstrahl, der fähig ist, durch den Halbleiterwafer hindurchzutreten, von dem Kondensor 524 aufgebracht wird. Wenn die Aufbringposition des Kondensors 524 der Laserstrahl-Aufbringmittel 52 das andere Ende der Unterteilungslinie 21 erreicht, wie dies in 7(b) gezeigt ist, wird die Aufbringung bzw. Anwendung des Pulslaserstrahls ausgesetzt und die Bewegung des Einspanntischs 51, d. h. des Halbleiterwafers 2 wird gestoppt. In diesem Ausbildungsschritt einer verschlechterten Schicht wird durch ein Festlegen bzw. Einstellen des Brennpunkts P des Pulslaserstrahls auf eine Position nahe der vorderen Oberfläche 2a (unteren Oberfläche) des Halbleiterwafers 2 eine verschlechterte Schicht 210, welche zu der vorderen Oberfläche 2a (unteren Oberfläche) freigelegt ist, innerhalb bzw. einwärts von der vorderen Oberfläche 2a ausgebildet. Diese verschlechterte Schicht 210 ist bzw. wird als eine geschmolzene und wiederverfestigte Schicht ausgebildet, von welcher der Wafer einmal geschmolzen und dann wieder verfestigt wurde. Durch ein Ausbilden der verschlechterten Schicht 210, die zu der vorderen Oberfläche 2a des Halbleiterwafers 2 ausgesetzt bzw. freigelegt ist, kann der Halbleiterwafer 2 leicht durch Ausüben einer externen Kraft entlang der verschlechterten Schichten 210 unterteilt werden.
Die Bearbeitungs-Bedingungen in dem obigen Schritt zur Ausbildung einer verschlechterten Schicht sind beispielsweise wie folgt festgelegt.

Lichtquelle: LD erregter Q-Schalter Nd: YVO4-Laser
Wellenlänge: Pulslaser mit einer Wellenlänge von 1,064 nm
Pulsausgabe bzw. -leistung: 10 μJ
Brennpunktdurchmesser: 1 μm
Pulsbreite: 100 ns
Spitzenleistungsdichte am Brennpunkt: 3,2 × 10¹⁰ W/cm²
Wiederholungsfrequenz: 400 kHz
Bearbeitungszufuhr-Geschwindigkeit: 400 mm/s

Wenn der Halbleiterwafer 2 dick ist, wie dies in 8 gezeigt ist, wird der obige Schritt zur Ausbildung einer verschlechterten Schicht mehrere Male durch ein stufenweises Verändern des Brennpunkts P so ausgebildet, um eine Mehrzahl von verschlechterten Schichten 210 auszubilden. Da die einmal unter der oberen Bearbeitungsbedingungen ausgebildete verschlechterte Schicht so dick wie etwa 50 μm ist, werden sechs verschlechterte Schichten in dem Wafer 2, der eine Dicke von 300 μm aufweist, in der illustrierten Ausbildung ausgebildet. Als ein Ergebnis erstrecken sich die verschlechterten Schichten 210, die im Inneren des Halbleiterwafers 2 ausgebildet sind bzw. werden, von der vorderen Oberfläche 2a zu der rückwärtigen Oberfläche 2b entlang der Unterteilungslinie 21. Durch ein Ausführen des Schritts zur Ausbildung der verschlechterten Schicht entlang aller Unterteilungslinien 21, die auf dem Halbleiterwafer 2 ausgebildet sind, wird die verschlechterte Schicht 210 entlang aller Unterteilungslinien 21 in dem Halbleiterwafer 2 ausgebildet, wie dies in 9 gezeigt ist.
Nachdem die verschlechterte Schicht 210 entlang der Unterteilungslinien 21 in dem Inneren des Halbleiterwafers 2 durch den obigen Schritt zur Ausbildung der verschlechterten Schicht ausgebildet wurden, kommt der Schritt eines Unterteilens des Halbleiterwafers 2 entlang der Unterteilungslinien 21. Dieser Unterteilungsschritt wird durch Verwendung einer Unterteilungsvorrichtung ausgeführt, die in 10 in der illustrierten Ausbildung gezeigt ist. Die Unterteilungsvorrichtung 6, die in 10 gezeigt ist, hat Rahmenhaltemittel 61, um den obigen ringförmigen Rahmen 3 zu halten, und Bandexpansionsmittel 62, um das Supportklebeband 30 zu dehnen, welches an dem ringförmigen Rahmen 3 festgelegt ist, welcher an den Rahmenhaltemitteln 61 gehalten ist. Die Rahmenhaltemittel 61 umfassen ein ringförmiges Rahmenhalteglied 611 und eine Mehrzahl von Klemmen bzw. Klammern 612 als Festlegungsmittel, die an dem Außenumfang des Rahmenhalteglieds 611 angeordnet sind. Die obere Oberfläche des Rahmenhalteglieds 611 dient als eine Anordnungsoberfläche 611a, um den ringförmigen Rahmen 3 anzuordnen, und der ringförmige Rahmen 3 wird auf der Anordnungsoberfläche 611a angeordnet. Der ringförmige Rahmen 3, der an der Anordnungsoberfläche 611a angeordnet ist, wird an dem Rahmenhalteglied 611 mittels der Klemme 612 festgelegt bzw. fixiert. Die Rahmenhaltemittel 61, die so ausgebildet bzw. konstruiert sind, werden durch das Bandexpansionsmittel 62 in einer derartigen Weise unterstützt, daß sie sich in der vertikalen Richtung bewegen können.
Die Bandexpansionsmittel 62 umfassen eine Expansions- bzw. Dehntrommel 621, die an der Innenseite des obigen ringförmigen Rahmenhalteglieds 611 angeordnet sind. Diese Aufweit- bzw. Expansionstrommel 621 hat einen kleineren Innendurchmesser als den Innendurchmesser des ringförmigen Rahmens 3 und einen größeren Außendurchmesser als den Außendurchmesser des Halbleiterwafers 2, der auf dem Supportklebeband 30 festzulegen ist, das auf dem ringförmigen Rahmen 3 festgelegt ist. Die Dehntrommel 621 hat einen Abstütz- bzw. Supportflansch 622 an dem unteren Ende. Die Bandexpansionsmittel 62 in der illustrierten Ausbildung haben Abstütz- bzw. Supportmittel 63, welche sich in das ringförmige Rahmenhalteglied 611 in der vertikalen Richtung bewegen können. Die Supportmittel 63 umfassen eine Mehrzahl von Luftzylindern 631, die auf dem obigen Supportflansch 622 installiert sind, und ihre Kolbenstangen 632 sind mit der unteren Oberfläche des ringförmigen Rahmenhalteglieds 611 verbunden. Die Supportmittel 63, welche eine Mehrzahl von Luftzylindern 631 umfassen, bewegen das ringförmige Rahmenhalteglied 611 in der vertikalen Richtung zwischen einer Standardposition, wo die Anordnungsoberfläche 611a im wesentlichen bündig mit dem oberen Ende der Expansionstrommel 621 ist, und einer Expansionsposition, wo die Anordnungsoberfläche 611a unter dem oberen Ende der Expansionstrommel 621 um eine vorbestimmte Distanz angeordnet ist. Daher fungieren die Supportmittel 63, die die Mehrzahl von Luftzylindern 631 umfassen, als Bewegungsmittel zum Bewegen der Expansionstrommel 621 und des Rahmenhalteglieds 611 relativ zueinander in der vertikalen Richtung.
Der Unterteilungsschritt, welcher unter Verwendung der oben ausgebildeten Unterteilungsvorrichtung 6 ausgeführt wird, wird unter Bezugnahme auf 11(a) und 11(b) beschrieben. D. h., der ringförmige Rahmen 3, der den Halbleiterwafer 2 (in welchem die verschlechterte Schicht 210 entlang der Unterteilungslinien 21 ausgebildet wurde) durch das Supportklebeband 30 unterstützt, wie dies in 9 gezeigt ist, wird auf der Anordnungsoberfläche 611a des Rahmenhalteglieds 611 angeordnet, das die Rahmenhaltemittel 61 ausbildet und auf dem Rahmenhalteglied 611 durch die Klammer 612 festgelegt ist, wie dies in 11(a) gezeigt ist. An diesem Punkt ist das Rahmenhalteglied 611 an der Standardposition angeordnet, die in 11(a) gezeigt ist. Das ringförmige Rahmenhalteglied 611 wird dann zu der Expansionsposition, die in 11(b) gezeigt ist, durch ein Aktivieren der Mehrzahl von Luftzylindern 631 als den Supportmitteln 63 der Bandexpansionsmittel 62 abgesenkt (Bandexpansionsschritt). Daher wird der ringförmige Rahmen 3, der auf der Anordnungsoberfläche 611a des Rahmenhalteglieds 611 fixiert bzw. festgelegt ist, ebenfalls abgesenkt, wodurch das Supportklebeband 30, das an dem ringförmigen Rahmen 3 festgelegt ist, in Kontakt mit der oberen zu expandierenden Kante der Expansionstrommel 621 gelangt. Als ein Ergebnis wirkt eine Zugspannung radial auf den Halbleiterwafer 2, der auf dem Supportklebeband 30 festgelegt ist. Wenn eine Zugspannung bzw. -kraft radial auf den Halbleiterwafer 2 wirkt, wird der Halbleiterwafer 2 entlang der verschlechterten Schichten 210 in individuelle Halbleiterchips 20 unterteilt, da die Festigkeit der verschlechterten Schicht 210, die entlang der Unterteilungslinien 21 ausgebildet ist, reduziert wurde. Die Expansion oder Dehnung des Supportklebebands 30 in dem obigen Expansionsschritt kann durch die nach unten gerichtete Bewegung des Rahmenhalteglieds 611 eingestellt werden. Entsprechend Experimenten, die durch die Erfinder der vorliegenden Erfindung ausgeführt wurde, könnte, wenn das Supportklebeband 30 um etwa 20 mm gedehnt wurde, der Halbleiterwafer 2 entlang der verschlechterten Schichten 210 unterteilt werden.
Die folgenden Unterteilungsverfahren bzw. -methoden können neben dem obigen Unterteilungsverfahren angewandt werden.
D. h., ein Verfahren, in welchem der Halbleiterwafer 2, der auf das Supportklebeband 30 aufgebracht bzw. gelegt ist, (in welchem die verschlechterte Schicht 210 entlang der Unterteilungslinien 21 ausgebildet wurde) auf ein elastisches Gummi- bzw. Kunststoffblatt gebracht wird und die obere Oberfläche des Halbleiterwafers 2 mit einer Walze gepreßt wird, um den Halbleiterwafer 2 entlang der Unterteilungslinien 21 zu unterteilen, deren Festigkeit durch die Ausbildung der verschlechterten Schichten 210 reduziert wurde, kann angewandt bzw. eingesetzt werden. Alternativ können ein Verfahren, in welchem eine Ultraschallwelle als eine longitudinale Welle (Kompressionswelle), die eine Frequenz von etwa 28 kHz aufweist, entlang der Unterteilungslinien 21 angewandt bzw. angelegt wird, deren Festigkeit durch die Ausbildung der verschlechterten Schichten 210 reduziert wurde, ein Verfahren, in welchem ein pressendes bzw. Druckglied entlang der Unterteilungslinien 21 aufgebracht bzw. angewandt wird, deren Festigkeit durch die Ausbildung der verschlechterten Schichten 210 verringert wurde, oder ein Verfahren, in welchem ein Laserstrahl entlang der Unterteilungslinien 21 aufgebracht wird, deren Festigkeit durch die Ausbildung der verschlechterten Schichten 210 reduziert wurde, um einen Wärmeschock zu ergeben, angewandt wird.
Der Schritt eines Unterstützens der erhaltenen Chips auf einem Abstütz- bzw. Supportglied mit einem Raum zwischen benachbarten Chips in einer derartigen Weise, daß die rückwärtigen Oberflächen der Chips nach oben schauen, kommt nach dem obigen Unterteilungsschritt. In diesem Chip-Unterstützungsschritt werden in der gezeigten Ausbildung die individuellen Chips 220, die in 11(b) gezeigt sind, von der Oberfläche des Supportklebebands 30 abgenommen. In diesem Moment können, da die Klebefestigkeit des Acrylharzklebers, der auf die vordere Oberfläche des Supportklebebands 30 aufgebracht ist, durch Aufbringen bzw. Anwenden von Ultraviolettstrahlung auf das Supportklebeband 30 reduziert wird bzw. ist, die Halbleiterchips 20 leicht abgenommen werden. Danach werden die Chips 220, die von der Oberfläche des Supportklebebands 30 abgenommen sind, auf der vorderen Oberfläche des Supportglieds 7, wie dies in 12 gezeigt ist, mit einem Abstand S zwischen benachbarten Chips in einer derartigen Weise angeordnet, daß ihre rückwärtigen Oberflächen 220b nach oben schauen bzw. gerichtet sind. Das Abstütz- bzw. Supportglied 7 ist ein Glasblatt, das eine Dicke von etwa 3 mm aufweist, und weist eine Acrylharzkleberschicht, die eine Dicke von etwa 5 μm aufweist, auf der vorderen Oberfläche auf. Dieser Kleber hat die Eigenschaft, daß er seine Klebefestigkeit durch einen externen Stimulus bzw. Reiz, wie Ultraviolettstrahlung oder dgl. reduziert. Daher werden die vorderen Oberflächen 220a der Chips 220, die auf der vorderen Oberfläche des Supportglieds 7 angeordnet sind, auf das Supportglied 7 geklebt. Die verschlechterte Schicht 210 bleibt auf den Seitenoberflächen der Chips 220, die durch ein Unterteilen des Halbleiterwafers 2 entlang der verschlechterten Schichten 210 geteilt bzw. unterteilt sind.
Der Schritt eines Entfernens der verschlechterten Schicht 210, die auf den Seitenoberflächen der Chips 220 verblieben sind, die auf dem Supportglied 7 mit einem Abstand S zwischen benachbarten Chips angeordnet sind, kommt nach dem obigen Schritt eines Chipabstützens. Dieser Schritt eines Entfernens der verschlechterten Schicht wird durch eine Plasmaätzvorrichtung 8, wie sie in 13 gezeigt ist, in der illustrierten Ausbildung durchgeführt. Die Plasmaätzvorrichtung 8, die in 13 gezeigt ist, umfaßt ein Gehäuse 81 zum Ausbilden eines geschlossenen Raums 81a. Dieses Gehäuse 81 hat eine Bodenwand 811, eine obere Wand 812, linke und rechte Seitenwände 813, 814, eine Rückseitenwand 815 und eine vordere Seitenwand (nicht gezeigt). Eine Öffnung 814a zum Ein und Austragen eines Werkstücks ist in der rechten Seitenwand 814 ausgebildet. Ein Tor 82 zum Öffnen und Schließen der Öffnung 814a ist außerhalb der Öffnung 814 in einer derartigen Weise vorgesehen bzw. zur Verfügung gestellt, daß es sich in der vertikalen Richtung bewegen kann. Dieses Tor 82 wird durch Torbewegungsmittel 83 bewegt. Die Torbewegungsmittel 83 umfassen einen Luftzylinder 831 und eine Kolbenstange 832, die mit einem Kolben (nicht gezeigt) verbunden ist, der in dem Luftzylinder 831 installiert ist. Der Luftzylinder 831 ist an der Bodenwand 811 des obigen Gehäuses 81 durch eine Klammer bzw. einen Träger 833 festgelegt und das Ende (oberes Ende in der Figur) der Kolbenstange 832 ist mit dem obigen Tor 82 verbunden. Wenn das Tor 82 durch die Toröffnungsmittel 83 geöffnet wird, können die Chips 220 als Werkstücke, die auf der vorderen Oberfläche des Supportglieds 7 mit einem Abstand zwischen benachbarten Chips angeordnet sind, von der Öffnung 814a entnommen bzw. eingetragen werden. Ein Abzugs- bzw. Abgasloch 811a ist in der Bodenwand 811 des Gehäuses 81 ausgebildet und ist mit Gasaustragsmitteln 84 verbunden.
Eine untere Elektrode 85 und eine obere Elektrode 86, die einander gegenüberliegen, sind in dem geschlossenen Raum 81a installiert, der durch das obige Gehäuse 81 ausgebildet ist.
Die untere Elektrode 85 ist aus einem leitenden bzw. leitfähigen Material gefertigt und umfaßt einen scheibenförmigen bzw. -artigen Werkstück-Halteabschnitt 851 und einen säulenartigen Abstütz- bzw. Supportabschnitt 852, der von dem Zentrum der unteren Oberfläche des Werkstück-Halteabschnitts 851 vorragt. Der Supportabschnitt 852 ist in ein Loch 811b, das in der Bodenwand 811 des Gehäuses ausgebildet ist, so eingesetzt, daß die untere Elektrode 85, welche so aus dem Werkstück-Halteabschnitt 851 und dem säulenartigen Supportabschnitt 852 ausgebildet ist, in einem versiegelten Zustand in der Bodenwand 811 über einen Isolator 87 abgestützt ist. Die untere Elektrode 85, die so in der Bodenwand 811 des Gehäuses 81 abgestützt ist, ist bzw. wird elektrisch mit einer Hochfrequenz-Leistungsquelle 88 durch den Supportabschnitt 852 verbunden.
Ein kreisförmiger einpassender ausgenommener bzw. vertiefter Abschnitt 851a, welcher an der Oberseite offen ist, ist in dem oberen Abschnitt des Werkstück-Halteabschnitts 851 der unteren Elektrode 85 ausgebildet und ein scheibenartiges Saug-Halteglied 853, das aus einem porösen, keramischen Material gefertigt bzw. hergestellt ist, ist bzw. wird in den einpassenden ausgenommenen Abschnitt 851a eingepaßt. Eine Kammer 851b, die unter dem Saug-Halteglied 853 in dem einpassenden ausgenommenen Abschnitt 851a ausgebildet ist, kommuniziert bzw. steht in Verbindung mit Saugmitteln 89 durch einen Verbindungs- bzw. Kommunikationspfad 852a, der in dem Werkstück-Halteabschnitt 851 und dem Supportabschnitt 852 ausgebildet ist. Daher wird, wenn das Werkstück auf dem Saug-Halteglied 853 angeordnet ist und die Saugmittel 89 aktiviert sind, um den Kommunikationspfad bzw. -weg 852a mit einer negativen Druckquelle zu verbinden, ein negativer bzw. Unterdruck an die Kammer 851b angelegt, um das Werkstück, das auf dem Saug-Halteglied 853 angeordnet ist, durch Saugen zu halten. Das Saug-Halten des Werkstücks, das auf dem Saug-Halteglied 853 durch Saugen gehalten ist, wird durch Öffnen des Kommunikationspfads 852a gegenüber der Luft durch ein Aktivieren der Saugmittel 89 aufgehoben.
Ein Kühlpfad 851c ist in dem unteren Abschnitt des Werkstück-Halteabschnitts 851 ausgebildet, der die untere Elektrode 85 ausbildet. Ein Ende des Kühlpfads bzw. -wegs 851c ist mit einem Kühlmittel-Eintragspfad 852b verbunden, der in dem Supportabschnitt 852 ausgebildet ist, und das andere Ende des Kühlpfads 851c ist mit einem Kühlmittel-Austragspfad 852c verbunden, der in dem Supportabschnitt 852 ausgebildet ist. Der Kühlmittel-Eintragspfad 852b und der Kühlmittel-Austragspfad 852c stehen in Verbindung mit Kühlmittel-Zufuhrmitteln 90. Daher wird, wenn die Kühlmittel-Zufuhrmittel 90 aktiviert sind, ein Kühlmittel in dem Kühlmittel-Eintragspfad 852b, Kühlpfad 851c und Kühlmittel-Austragspfad 852c zirkuliert. Als ein Ergebnis wird Wärme, die durch eine Plasmabehandlung generiert bzw. erzeugt wird, welche später beschrieben wird, von der unteren Elektrode 85 zu dem Kühlmittel transferiert bzw. übertragen, wodurch ein abnormaler Anstieg in der Temperatur der unteren Elektrode 85 verhindert wird.
Die obige obere Elektrode 86 ist aus einem leitfähigen Material gebildet und umfaßt einen scheibenartigen Gasaustrags- bzw. -ausbringabschnitt 861 und einen säulenartigen Supportabschnitt 862, der von dem Zentrum der oberen Oberfläche des Gasausbringabschnitts 861 vorragt. In der oberen Elektrode 86, welche den Gasausbringabschnitt 861 und den säulenartigen Supportabschnitt 862, wie oben beschrieben, umfaßt, ist der Gasausbringabschnitt bzw. Gasaustragsabschnitt 861 gegenüberliegend dem Werkstück-Halteabschnitt 851 angeordnet, der die untere Elektrode 85 ausbildet, der Supportabschnitt 862 ist bzw. wird in ein Loch 812a eingesetzt, das in der oberen Wand 812 des Gehäuses 81 ausgebildet ist, und die obere Elektrode 86 ist durch ein Dichtglied 91 abgestützt, das in das Loch 812a in einer derartigen Weise eingesetzt ist, daß es sich in der vertikalen Richtung bewegen kann. Ein Bewegungsglied 863 ist an dem oberen Ende des Supportabschnitts 862 installiert und ist mit Anhebe-Antriebsmitteln 92 verbunden. Die obere Elektrode 86 ist durch den Supportabschnitt 862 geerdet.
Eine Mehrzahl von Austrags- bzw. Auswurflöchern 861a, welche zu der unteren Oberfläche offen sind, sind in dem scheibenartigen Gasausbringabschnitt 861 ausgebildet, der die obere Elektrode 86 darstellt. Die Mehrzahl von Ausbringlöchern 861a sind mit Gaszufuhrmitteln 93 durch einen Kommunikationspfad 861b, der in dem Gasauswurfabschnitt 861ausgebildet ist, und einen Kommunikations- bzw. Verbindungspfad 862a in Verbindung, der in dem Supportabschnitt 862 ausgebildet ist. Die Gaszufuhrmittel 93 führen ein gemischtes Gas für ein Erzeugen von Plasma zu, welches ein Gas auf Flourbasis, wie SF₆, CF₄, C₂F₆ oder dgl. und Helium (He) als Hauptbestandteile enthält bzw. umfaßt.
Die Plasmaätzvorrichtung 8 in der illustrierten Ausbildung hat Steuer- bzw. Regelmittel 94 zum Steuern bzw. Regeln der obigen Torbewegungsmittel 83, Gasaustragsmittel 84, Hochfrequenz-Leistungsquelle 88, Saugmittel 89, Kühlmittel-Zufuhrmittel 90, Anhebe-Antriebsmittel 92, Gaszufuhrmittel 93 usw. Daten betreffend den Innendruck inner halb des geschlossenen Raums 81a, der durch das Gehäuse 81 gebildet ist, Daten betreffend die Temperatur des Kühlmittels (d. h. die Temperatur der Elektrode) und Daten betreffend die Gasflüßgeschwindigkeit bzw. -rate werden entsprechend von den Gasaustragsmitteln 84, den Kühlmittel-Zufuhrmittel 90 und den Gaszufuhrmitteln 93 zu den Steuer- bzw. Regelmitteln 94 zugeführt, und die Steuer- bzw. Regelmittel 94 geben dann Steuer- bzw. Regelsignale zu den obigen Mitteln basierend auf diesen Daten aus.
Die Plasmaätzvorrichtung 8 in der illustrierten Ausbildung ist wie oben beschrieben ausgebildet und das Plasmaätzen der Chips 220, welche dem Chip-Unterstützungsschritt unterworfen wurden und auf dem Supportglied 7 mit einem Raum S zwischen benachbarten Chips angeordnet sind, wird nachfolgend beschrieben.
Die Torbewegungsmittel 83 werden zuerst aktiviert, um das Tor 82 in 13 so nach unten zu bewegen, um die Öffnung 814a zu öffnen, die in der rechten Seitenwand 814 des Gehäuses 81 ausgebildet ist. Danach wird das Supportglied 7, das die Chips 220 unterstützt bzw. trägt, in den geschlossenen Raum 81a, der durch das Gehäuse 81 gebildet ist, von der Öffnung 814a durch Eintrags-/Austragsmittel (nicht gezeigt) getragen und auf dem Saug-Halteglied 853 auf dem Werksstück-Halteabschnitt 851 angeordnet, der die untere Elektrode 85 bildet bzw. darstellt. An diesem Punkt wurde die obere Elektrode 86 durch Aktivieren der Anhebe-Antriebsmittel 92 angehoben. Dann werden die Saugmittel 89 aktiviert, um einen negativen bzw. Unterdruck an die Kammer 851b anzulegen, um das Supportglied 7 durch Saugen zu halten, das auf dem Saughalteglied 853 angeordnet ist (siehe 14).
Nachdem das Supportglied 7, das die Chips 220 auf der vorderen Oberfläche angeordnet hat, auf dem Saughalteglied 853 durch Saugen gehalten wird, werden die Torbewegungsmittel 83 aktiviert, um das Tor 82 in 13 so nach oben zu bewegen, um die Öffnung 814a zu schließen, die in der rechten Seitenwand 814 des Gehäuses 81 ausgebildet ist. Die Anhebe-Antriebsmittel 92 werden dann aktiviert, um die obere Elektrode 86 abzusenken, um den Abstand zwischen der unteren Oberfläche des Gasaustragsabschnitts 861 der oberen Elektrode 86 und den oberen Oberflächen der Chips 220, die auf dem Supportglied 7 abgestützt sind, das auf dem Werkstück-Halteabschnitt 851 der unteren Elektrode 85 gehalten ist, auf einen vorbestimmten Zwischen-Elektroden-Abstand (D) einzustellen, der für eine Plasmaätzbehandlung geeignet ist, wie dies in 14 gezeigt ist. Der Zwischen-Elektroden-Abstand (D) wird auf 10 mm in der illustrierten Ausbildung festgelegt.
Danach werden die Gasaustragsmittel 84 aktiviert, um den geschlossenen Raum 81a zu evakuieren, der durch das Gehäuse 81 ausgebildet ist. Nachdem der geschlossene Raum 81a evakuiert ist, werden die Gaszufuhrmittel 93 aktiviert, um ein gemischtes Gas von auf Fluor basierendem Gas und Helium als ein einem Plasma generierendes Gas zu der oberen Elektrode 86 zuzuführen. Das gemischte Gas, das von den Gaszufuhrmitteln 93 zugeführt wird, wird zu den Chips 220, die auf der vorderen Oberfläche des Supportglieds 7 angeordnet sind, das auf dem Saughalteglied 853 der unteren Elektrode 85 gehalten ist, von der Mehrzahl von Austragslöchern 861a durch den Kommunikationspfad 862a, der in dem Supportabschnitt 862 ausgebildet ist, und den Kommunikationspfad 861b ausgestoßen, der in dem Gasaustragsabschnitt 861 ausgebildet ist. Dann wird der Innendruck des geschlossenen Raums 81a auf einem vorbestimmten Gasdruck gehalten. Eine Hochfrequenzspannung wird zwischen der unteren Elektrode 85 und der oberen Elektrode 86 von der Hochfrequenz-Leistungsquelle 88 in einem Zustand angelegt, wo ein gemischtes Gas zum Generieren bzw. Erzeugen eines Plasmas zugeführt wird. Dadurch wird Plasma in dem Raum zwischen der unteren Elektrode 85 und der oberen Elektrode 86 generiert und eine aktive Substanz, die durch dieses Plasma generiert wird, wirkt auf die rückwärtigen Oberflächen und Seitenoberflächen der Chips 220, um die rückwärtigen Oberflächen und die Seitenoberfläche der Chips 220 zu ätzen. Als ein Ergebnis werden Mikrosprünge, die an den rückwärtigen Oberflächen der Chips 220 ausgebildet sind, durch das obige Polierverfahren entfernt und die verschlechterte Schicht 210, die in dem obigen Ausbildungsschritt der verschlechterten Schicht ausgebildet wurde und auf den Seitenoberflächen der Chips 220 verbleibt, wird ebenfalls entfernt.
[Beispiel]
Ein Siliziumwafer, der einen Durchmesser von 6 Zoll und eine Dicke von 500 μm aufweist, wurde auf eine Dicke von 300 μm geschliffen, der obige Ausbildungsschritt der verschlechterten Schicht und der Unterteilungsschritt wurden ausgeführt, um Chips zu erzeugen, die eine Länge (a) von 2 mm, eine Breite (b) von 2 mm und eine Dicke (h) von 300 μm aufweisen, und die obige Plasmaätzvorrichtung und ein Ätzgas, beinhaltend SF₆ und He als die Hauptbestandteile wurden verwendet, um ein Plasmaätzen für 3 Minuten auszuführen. Dieses Plasmaätzen wurde an 4 Gruppen, jede bestehend aus 100 Chips, durch Festlegen des Abstands bzw. Raums S zwischen benachbarten Chips auf 35 μm, 200 μm, 500 μm bzw. 1.000 μm ausgeführt. Wie dies in 15 gezeigt ist, wurde ein 3-Punkt-Biegetest durchgeführt, indem die Chips 220 auf einem Paar von Stützwalzen A und A angeordnet werden, die voneinander um einen vorbestimmten Abstand (L) entfernt sind, eine Preßwalze B an einem zentralen Punkt zwischen den Stützwalzen für die Chips 220 angeordnet wird und eine Last P auf diese Druckwalze angewandt bzw. aufgebracht wird, um die Bruchfestigkeit der Chips 220 zu messen.
Eine interne Spannung bzw. Belastung (σ), die im Inneren der Chips generiert wurde, wird als ”Bruchfestigkeit” bezeichnet und durch die folgende Gleichung ausgedrückt. σ = 3PL/2bh², worin P eine Bruchlast ist, die Einheiten b, h und L mm sind, und die Einheit von P N (Newton) ist, und die Einheit von σ MPa (Megapascal) ist.
Der obige 3-Punkt-Biegetest wurde an 100 Chips von jeder Gruppe ausgeführt, um die Bruchfestigkeiten der Chips aus der obigen Gleichung basierend auf der Bruchlast P an dem Punkt zu berechnen, wenn die Halbleiterchips gebrochen wurden, und ein durchschnittlicher bzw. Mittelwert davon wurde erhalten. Als ein Ergebnis war die Bruchfestigkeit (Mittelwert) 680 MPa, wenn die Chips plasmageätzt wurden, indem der Abstand S zwischen den benachbarten Chips auf 35 μm gesetzt bzw. eingestellt wurde, 900 MPa, wenn die Chips plasmageätzt wurden, indem der Abstand S zwischen benachbarten Chips auf 200 μm gesetzt wurde, 1.020 MPa, wenn die Chips durch ein Plasma geätzt bzw. plasmageätzt wurden, indem der Abstand S zwischen benachbarten Chips auf 500 μm gesetzt wurde, und 1.190 MPa, wenn die Chips plasmageätzt wurden, indem der Abstand S zwischen benachbarten Chips auf 1.000 μm gesetzt wurde, wie dies in 16 gezeigt ist.
Betreffend ein Vergleichsbeispiel, das in 16 gezeigt ist, wurde der obige 3-Punkt-Biegetest an 100 Chips ausgeführt, bevor ein Plasmaätzen durchgeführt wurde, um Bruchfestigkeiten aus der obigen Gleichung zu berechnen, basierend auf Bruchlasten P, wenn die Chips gebrochen wurden, und dann ein Mittelwert zu erhalten. Als ein Ergebnis war die Bruchfestigkeit (Mittelwert) 300 MPa, wie dies in 16 gezeigt ist.
Wie oben beschrieben, ist zu verstehen, daß die Bruchfestigkeit der Chips verbessert ist, indem das obige Plasmaätzen ausgeführt wird. Wenn das Plasmaätzen ausgeführt wird, indem der Abstand bzw. Raum S zwischen benachbarten Chips auf einen großen Wert festgelegt wird, kann die aktive Substanz, die durch die Plasmaentladung generiert wird, vollständig auf den Seitenoberflächen der Chips wirken, wodurch es möglich gemacht wird, die verschlechterte Schicht zu entfernen, die auf den Seitenoberflächen der Chips gebildet wurde.
Es wird nachfolgend eine Beschreibung einer anderen Ausbildung der vorliegenden Erfindung gegeben, in welcher ein Plasmaätzen in einem Zustand ausgeführt wird, wo ein Abstand zwischen benachbarten Chips ausgebildet wurde. In dieser Ausbildung ist, wie dies in 17 gezeigt ist, die Unterteilungs-Vorrichtung 6 mit der unteren Elektrode 85der Plasmaätzvorrichtung 8 zusammengebaut. D. h., die Unterteilungs-Vorrichtung 6 ist an der Bodenwand 811 der Plasmaätzvorrichtung 8 installiert bzw. angeordnet, um die untere Elektrode 85 zu umgeben. Der ringförmige Rahmen 3, der den Halbleiterwafer 2 (in welchem die verschlechterte Schicht 210) entlang der Unterteilungslinien 210 ausgebildet wurde) über das Supportklebeband 30 abstützt, wie dies in 9 gezeigt ist, ist bzw. wird auf der Anordnungsoberfläche 611a des Rahmensupportglieds 611 angeordnet, welches die Rahmenhaltemittel 61 ausbildet, und auf dem Rahmenhalteglied 611 durch die Klammer 612 festgelegt, wie dies in 18(a) gezeigt ist. An diesem Punkt ist das Rahmenhalteglied 611 an der Standardposition angeordnet, die in 18(a) gezeigt ist. Dann wird die Mehrzahl von Luftzylindern 631 als die Supportmittel 63 der Bandexpansionsmittel 62 aktiviert, um das ringförmige Rahmenhalteglied 611 zu der Expansionsposition abzusenken, die in 18(b) gezeigt ist. Daher wird der ringförmige Rahmen 3, der auf der Anordnungsoberfläche 611a des Rahmenhalteglieds 611 festgelegt ist, auch abgesenkt, wodurch das Supportklebeband 30, das an dem ringförmigen Rahmen 3 festgelegt ist, in Kontakt mit den oberen Kanten bzw. Rändern der Expansionstrommel 721 gelangt, wie dies in 18(b) gezeigt ist, um aufgeweitet bzw. expandiert zu werden (Bandexpansionsschritt). Als ein Ergebnis wirkt eine Zugkraft radial auf den Halbleiterwafer 2 auf dem Supportklebeband 30. Wenn die Zugkraft radial auf den Halbleiterwafer 2 wirkt, wird der Halbleiterwafer 2 in individuelle bzw. einzelne Halbleiterchips 220 entlang der verschlechterten Schichten 210 unterteilt, da die Festigkeit der verschlechterten Schicht 210, die entlang der Unterteilungslinien 21 ausgebildet ist, reduziert wurde. Und der Raum S ist zwischen benachbarten Halbleiterchips 220 ausgebildet. In der in 17 und 18(a) und 18(b) gezeigten Ausbildung wird durch ein Ausführen des Bandaufweit- bzw. -expansionsschritts der Schritt eines Unterteilens des Wafers in individuelle Halbleiterchips entlang der Unterteilungslinien ausgeführt und der Raum S wird zwischen benachbarten Chips ausgebildet. Der obige Unterteilungsschritt kann ausgeführt werden, bevor der Bandexpansionsschritt ausgeführt wird.
Nachdem der obige Bandexpansionsschritt ausgeführt ist, werden die Saugmittel 89, die in 13 gezeigt sind, aktiviert, um das Supportklebeband 30, das an den Halbleiterchips 220 festgelegt ist, mit dem Raum S zwischen benachbarten Chips auf dem Saug-Halteglied 853 durch Saugen zu halten. Der Schritt eines Entfernens der verschlechterten Schicht wird dann durch das obige Plasmaätzen ausgeführt.
Indem bzw. nachdem die Erfindung betreffend die Ausbildungen, die in den beiliegenden Zeichnungen gezeigt sind, beschrieben wurde, ist zu verstehen, daß die Erfindung nicht auf diese Ausbildungen beschränkt ist und daß verschiedene Änderungen und Modifikationen an der Erfindung gemacht werden können, ohne den Rahmen und den Geist derselben zu verlassen. Beispielsweise kann, obwohl der obige Schritt zum Entfernen der verschlechterten Schicht durch Plasmaätzen (Trockenätzen) ausgeführt wird, der Schritt zum Entfernen der verschlechterten Schicht auch durch Naßätzen oder chemisches mechanisches Polieren (CMP) ausgeführt werden.

Claims

Waferbearbeitungs-Verfahren zum Unterteilen eines Wafers, der Funktionselemente in Bereichen aufweist, die durch Unterteilungslinien, die in einem Gittermuster auf der vorderen Oberfläche (2a) ausgebildet werden, entlang der Unterteilungslinien unterteilt werden, umfassend: einen Ausbildungsschritt einer verschlechterten Schicht zum Ausbilden einer verschlechterten Schicht entlang der Unterteilungslinien in dem Inneren des Wafers durch Aufbringen eines Pulslaserstrahls, der fähig ist, durch den Wafer durchzutreten, entlang der Unterteilungslinien; einen Unterteilungsschritt zum Unterteilen des Wafers in individuelle Chips entlang der Unterteilungslinien durch Ausüben einer externen Kraft entlang der Unterteilungslinien, wo die verschlechterte Schicht ausgebildet wurde; einen Chip-Abstützschritt zum Unterstützen bzw. Abstützen der individuellen Chips (220) auf einem Abstützglied (7) mit einem Raum dazwischen in einer derartigen Weise, daß die rückwärtigen Oberflächen der Chips nach oben schauen; und einen Entfernungsschritt der verschlechterten Schicht (210) zum Entfernen der verschlechterten Schicht, die auf den Seitenoberflächen der Chips (220), die auf dem Abstützglied abgestützt werden, mit einem Raum dazwischen verblieben ist.
Waferbearbeitungs-Verfahren nach Anspruch 1, wobei der Schritt zum Entfernen der verschlechterten Schicht durch Ätzen ausgeführt wird.
Waferbearbeitungs-Verfahren nach Anspruch 2, wobei der Schritt zum Entfernen der verschlechterten Schicht durch Plasmaätzen ausgeführt wird.
Waferbearbeitungs-Verfahren zum Unterteilen eines Wafers (2), der Funktionselemente in Bereichen, die durch Unterteilungslinien (21) ausgebildet werden, die in einem Gittermuster auf der vorderen Oberfläche (2a) ausgebildet werden, entlang der Unterteilungslinien, umfassend: einen Ausbildungsschritt einer verschlechterten Schicht (210), um eine verschlechterte Schicht entlang der Unterteilungslinien (21) in dem Inneren des Wafers durch Aufbringen eines Pulslaserstrahls, der fähig ist, durch den Wafer durchzutreten, entlang der Unterteilungslinien auszubilden; einen Bandfestlegungsschritt zum Festlegen eines Supportbands (30) auf der vorderen Oberfläche des Wafers vor oder nach dem Ausbildungsschritt der verschlechterten Schicht (210); einen Unterteilungsschritt zum Unterteilen des Wafers in individuelle Chips entlang der Unterteilungslinien (21) durch Ausüben einer externen Kraft entlang der Unterteilungslinien, wo die verschlechterte Schicht (210) des Wafers (2), der auf dem Supportband (30) festgelegt wird, ausgebildet wurde; ein Banddehnschritt zum Expandieren des Supportbands (30), das an dem Wafer festgelegt wurde, welcher in individuelle Chips (220) unterteilt wurde, um einen Raum zwischen benachbarten Chips auszubilden; und einen Entfernungsschritt der verschlechterten Schicht, um die verschlechterte Schicht (210), die auf den Seitenoberflächen der Chips (220) verbleibt, in einem Zustand zu entfernen, wo das Supportband (30) gedehnt wurde und folglich ein Raum zwischen benachbarten Chips ausgebildet wurde.
Waferbearbeitungs-Verfahren nach Anspruch 4, wobei der Schritt zum Entfernen der verschlechterten Schicht durch Ätzen ausgeführt wird.
Waferbearbeitungs-Verfahren nach Anspruch 5, wobei der Schritt zum Entfernen der verschlechterten Schicht durch Plasmaätzen ausgeführt wird.
Waferbearbeitungs-Verfahren nach Anspruch 4, 5 oder 6, wobei der Unterteilungsschritt durch Expandieren des Supportbands (30) in dem Expansionsschritt ausgeführt wird.