CN1542909A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1542909A
CN1542909A CNA2004100430133A CN200410043013A CN1542909A CN 1542909 A CN1542909 A CN 1542909A CN A2004100430133 A CNA2004100430133 A CN A2004100430133A CN 200410043013 A CN200410043013 A CN 200410043013A CN 1542909 A CN1542909 A CN 1542909A
Authority
CN
China
Prior art keywords
adhesive
substrate
layer
semiconductor device
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100430133A
Other languages
English (en)
Other versions
CN100382232C (zh
Inventor
今井馨太郎
吾
高山彻
矢
后藤裕吾
美子
丸山纯矢
大野由美子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1542909A publication Critical patent/CN1542909A/zh
Application granted granted Critical
Publication of CN100382232C publication Critical patent/CN100382232C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Element Separation (AREA)

Abstract

提供一种半导体器件的制造方法，该方法包括在从基板上分离形成在基板上的包括半导体元件或集成电路的元件形成层将其粘结到另一个基板上的情况下能够控制基板和元件形成层的附着力的转移步骤。在形成在基板(第一基板)上的半导体元件或由多个半导体元件构成的集成电路与基板之间形成由好的附着力的材料制成的粘合剂，由此，能够在制造半导体元件的过程中防止半导体元件从基板上脱落，而且，通过在形成半导体元件之后去除粘合剂，更容易从基板上分离半导体元件。

Description

半导体器件及其制造方法
技术领域
本发明涉及包括将在基板上形成的例如薄膜晶体管(TFT)的半导体元件转移到另一个基板上的步骤的半导体器件的制造方法。
另外，本发明涉及包括将在基板上形成的由多个半导体元件(包括薄膜晶体管(TFT))构成的集成电路转移到另一个基板上的步骤的半导体器件的制造方法。
背景技术
最近几年中，关于以通过使用在同一个基板上形成的半导体薄膜(厚度大约从几nm到几百nm)形成的薄膜晶体管(TFT)为代表的半导体元件取得了各种技术发展。
为了保证半导体元件的特性，在制造工艺中需要一定程度的高温。目前，通过在制造工艺的一部分中引入激光结晶化显著降低了步骤温度(steptemperature)。结果，能够在玻璃基板上制造半导体元件，这在高温工艺中是不可能的。
但是，从基板的耐热性角度看，由于需要更低的温度，所以在例如塑料的柔性基板上制造半导体元件是极其困难的。
相反，已知在玻璃基板上形成半导体元件之后将半导体元件转移到例如塑料的柔性基板上的方法是一种有效的方法，因为该方法基本上可以去除对基板的热阻碍因素。
已经提出了多种将在基板上形成的半导体元件从基板上分离的方法。例如，(1)在玻璃基板上形成半导体元件，然后通过蚀刻溶解玻璃基板以便只分离出半导体元件，随后半导体元件粘结在塑料基板上的方法(参考：日本专利待审公开No.2002-184959)。(2)在基板上形成的半导体元件从基板上分离，然后粘结到柔性基板，例如塑料上的方法(参考：日本专利待审公开No.H10-125931)。
在方法(1)的情况下，虽然在基板上形成半导体元件之后基板与半导体元件完全分离，但是存在更长的工艺时间或者蚀刻材料或玻璃基板的高材料成本的问题。
在方法(2)的情况下，控制附着力和膜应力非常重要。即，虽然用较低的附着力和高膜应力更容易进行分离，但是当制造半导体元件时，存在脱落的问题。而且如果增强附着，则虽然在制造半导体元件的中间过程中不会出现半导体元件的脱落，但是在半导体元件形成之后，存在难以从基板上进行半导体元件的分离的问题。
                            发明内容
本发明的一个目的是提供一种半导体器件的制造方法，该方法包括转移步骤，该步骤在从基板上分离包括形成在基板上的半导体元件的元件形成层然后如方法(2)所进行的将其粘结到另一个基板上的情况下能够控制基板和元件形成层的附着力。
为了实现上述目的，根据本发明，当形成元件形成层时，增强基板与半导体元件的附着力。相反，在形成元件形成层之后，降低基板与半导体元件的附着力。
具体地，在制造半导体元件中，通过在形成在基板(称作第一基板)上的半导体元件与基板之间形成粘合剂，能够防止半导体元件从基板上脱落，然后，通过在形成半导体元件之后去除粘合剂使得半导体元件容易从基板上分离。
本发明的粘合剂由对为了更容易从基板上分离半导体元件而在基板上形成的金属层具有好的附着力的材料制成。具体地，使用当与金属层接触形成时能够与金属层中的金属反应形成金属化合物(包括硅化物)或合金的材料。
可以有意地进行热处理使粘合剂与金属层中的金属反应，但是通过在制造元件形成层(包括TFT)的后续步骤中的热处理等能促使反应的进行。
在基板上形成金属层，在金属层上形成粘合剂，然后，形成氧化层覆盖金属层和粘合剂。基板上的金属层与氧化层的附着力由粘合剂增强。然后，在氧化层上形成包括半导体元件的元件形成层。
在形成元件形成层之后可以采用蚀刻作为去除粘合剂的方法，并且通过蚀刻将粘合剂与已经形成的元件形成层的一部分一起去除。蚀刻可以采用湿法蚀刻或干法蚀刻。
通过蚀刻在元件形成层的一部分中形成的开口部分可以像现在那样保留，但是也可以用与由蚀刻去除的材料相同的绝缘材料或者在去除粘合剂之后用另一种绝缘材料填充。
元件形成层可以通过机械力(physical force)从基板上分离。这是由于去除粘合剂之后，在金属层和氧化层的界面中的附着力降低。但是，最初，由于在氧化层等上形成半导体元件的步骤，在基板上形成的金属层和氧化层在其界面容易彼此剥离，所以通过在界面上形成粘合剂增强附着力。随后，通过将分开的元件形成层粘结到另一个基板完成元件形成层的转移。
本发明的结构如下：在第一基板上形成金属层；在金属层的一部分上形成粘合剂；形成氧化层覆盖金属层和粘合剂；在氧化层上形成半导体元件；以及去除粘合剂。在这种情况下，在形成半导体元件中包括400℃或更高的热处理，优选600℃或更高，从而增强金属层与粘合剂的附着力。通过400℃或更高的热处理使金属层与粘合剂之间的界面变得稳定。此外，通过600℃或更高的热处理，金属层可以与粘合剂反应。
注意，在上述结构中，在元件形成层中包括半导体元件(例如TFT)。对于去除粘合剂的方法，最好在蚀刻元件形成层的一部分的同时去除粘合剂。
在上述结构中，虽然在形成元件形成层中通过热处理降低了在金属层与氧化层的界面中的附着力，但是由于通过在形成元件形成层中的热处理，粘合剂与金属层中包括的金属材料发生反应，所以在金属层上形成的粘合剂能具有更强的附着力。因此，可以形成元件形成层而不会从基本上脱落。
在形成元件形成层之后，通过蚀刻并去除粘合剂和元件形成层的一部分可以降低第一基板与元件形成层的附着力。
在上述结构中，在去除粘合剂之后，因为元件形成层能很容易与第一基板分离，所以进一步优选的第二基板通过第一粘合材料粘结到元件形成层上。
在上述结构中，第二基板和已经与第一基板分离的元件形成层通过第二粘合材料粘结到第三基板上，因此，元件形成层可以转移到与形成有元件形成层的第一基板不同的第三基板上。转移之后，可以从元件形成层上去除第二基板。
本发明的一个目的是提供一种半导体器件的制造方法，该方法包括转移步骤，在转移步骤中，在从基板上分离包括形成在基板上的由多个半导体元件构成的集成电路的元件形成层并且然后如方法(2)所进行的将其粘结到另一个基板上的情况下，能够控制基板和元件形成层的附着力。
为了实现上述目的，根据本发明，当形成元件形成层时，增强基板与半导体元件的附着力。相反，在形成元件形成层之后，降低基板与半导体元件的附着力。
具体地，在制造集成电路中，通过在形成在基板(称作第一基板)上的由多个半导体元件构成的集成电路与基板之间形成由良好的粘合材料构成的粘合剂，能够防止半导体元件从基板上脱落，然后，通过在形成集成电路之后去除粘合剂使得集成电路容易从基板上分离。注意，本发明的集成电路包括例如CPU(中央处理单元)、MPU(微处理单元)、存储器、微计算机和图像处理器的电路。
本发明的粘合剂由对为了更容易从基板上分离集成电路而在基板上形成的金属层具有好的附着力的材料制成。具体地，使用当与金属层接触形成时能够与金属层中的金属反应形成金属化合物(包括硅化物)或合金的材料。
可以有意地进行热处理使粘合剂与金属层中的金属反应，但是通过在制造元件形成层(包括集成电路)的后续步骤中的热处理等能促使反应的进行。
如上所述，基板上的金属层与氧化层的附着力由粘合剂增强，并且在氧化层上形成包括由多个半导体元件构成的集成电路的元件形成层。
在形成元件形成层之后可以采用蚀刻作为去除粘合剂的方法，并且通过蚀刻将粘合剂与已经形成的元件形成层的一部分一起去除。蚀刻可以采用湿法蚀刻或干法蚀刻。
通过蚀刻在元件形成层的一部分中形成的开口部分可以像现在那样保留，但是也可以在去除粘合剂之后用与由蚀刻去除的材料相同的绝缘材料或者用另一种绝缘材料填充。
元件形成层可以通过机械力从基板上分离。这是由于去除粘合剂之后，在金属层和氧化层的界面中的附着力又降低了。但是，最初，由于在氧化层等上形成集成电路(多个TFT)的步骤，在基板上形成的金属层和氧化层在其界面容易彼此剥离，所以通过在界面上形成粘合剂增强附着力。随后，通过将分开的元件形成层粘结到另一个基板完成元件形成层的转移。
本发明的结构如下：在第一基板上形成金属层；在金属层的一部分上形成粘合剂；形成氧化层覆盖金属层和粘合剂；在氧化层上形成由多个半导体元件构成的集成电路；以及去除粘合剂。在这种情况下，在形成半导体元件中包括400℃或更高的热处理，优选600℃或更高，从而增强金属层与粘合剂的附着力。通过400℃或更高的热处理使金属层与粘合剂之间的界面变得稳定。此外，通过600℃或更高的热处理，金属层可以与粘合剂反应。
注意，在上述结构中，在元件形成层中包括由多个半导体元件(例如TFT)构成的集成电路。最好在蚀刻元件形成层的一部分的同时去除粘合剂。
在上述结构中，虽然在形成元件形成层中通过热处理降低了在金属层与氧化层的界面中的附着力，但是由于通过在形成元件形成层中的热处理，粘合剂与金属层中包括的金属材料发生反应，所以在金属层上形成的粘合剂能具有更强的附着力。因此，可以形成元件形成层而不会从基板上脱落。
在形成元件形成层之后，通过蚀刻并去除粘合剂和元件形成层的一部分可以降低第一基板与元件形成层的附着力。
在上述结构中，在去除粘合剂之后，因为元件形成层很容易与第一基板分离，所以进一步优选的第二基板通过第一粘合材料粘结到元件形成层上。
在上述结构中，第二基板和已经与第一基板分离的元件形成层通过第二粘合材料粘结到第三基板上，因此，元件形成层可以转移到与形成有元件形成层的第一基板不同的第三基板上。转移之后，可以从元件形成层上去除第二基板。
根据本发明，预先在基板上形成粘合剂，从而增强在制造中基板和包括半导体元件(例如TFT)的元件形成层的附着力。因此，在制造时可以防止元件形成层从基板上脱落。另一方面，在形成元件形成层之后，因为可以去除粘合剂以降低基板与元件形成层的附着力，所以元件形成层能很容易与基板分离。换句话说，当制造半导体器件时，可以控制基板与元件形成层的附着力。
此外，根据本发明，预先在基板上形成粘合剂，从而增强在制造中基板和包括集成电路的元件形成层的附着力。因此，在制造时可以防止元件形成层从基板上脱落。另一方面，在形成元件形成层之后，因为可以去除粘合剂以降低基板与元件形成层的附着力，所以元件形成层很容易与基板分离。换句话说，当制造半导体器件时，可以控制基板与元件形成层的附着力。
通过阅读随后结合附图的详细介绍，本发明的这些和其它目的、特性和优点将变得更加明显。
                            附图说明
在附图中：
图1A到1D示出了本发明的结构；
图2A到2E示出了半导体器件的制造方法，包括转移步骤；
图3A到3D示出了半导体器件的制造方法，包括转移步骤；
图4A到4E示出了半导体器件的制造方法，包括转移步骤；
图5A到5B示出了半导体器件的制造方法，包括转移步骤；
图6A到6E示出了半导体器件的制造方法，包括转移步骤；
图7A和7B示出了半导体器件的制造方法，包括转移步骤；
图8A到8D示出了粘合剂的形状；
图9A到9D示出了TFT的制造方法；
图10A到10D示出了TFT的制造方法；
图11A到11C示出了在像素部分中形成的发光元件的结构；
图12示出了在像素部分中形成的液晶元件的结构；
图13A到13G示出了根据本发明形成的电子设备(electronics)；
图14A到14D示出了本发明的结构；
图15A到15E示出了半导体器件的制造方法，包括转移步骤；
图16A到16D示出了半导体器件的制造方法，包括转移步骤；
图17A到17E示出了半导体器件的制造方法，包括转移步骤；
图18A和18B示出了半导体器件的制造方法，包括转移步骤；
图19A到19E示出了半导体器件的制造方法，包括转移步骤；
图20A和20B示出了半导体器件的制造方法，包括转移步骤；
图21A到21D示出了粘合剂的形状；
图22A到22D示出了TFT的制造方法；
图23A到23D示出了TFT的制造方法；
图24示出了根据本发明制造的CPU；
图25示出了结合根据本发明制造的集成电路的模块。
                         具体实施方式
实施方式
[实施方式1]
参考图1A到1D介绍本发明的实施例方式。
图1A是形成本发明的粘合剂的基板的顶视图，而图1B示沿图1A中的虚线AA’截取的剖面图。即，在基板101上形成要与金属层102接触的岛形的粘合剂103，如图1B所示。注意，因为在金属层102与氧化层104之间形成粘合剂，所以这里所形成的粘合剂能够增强金属层102与后面要形成的氧化层104的附着力。
石英基板、玻璃基板等可以用作基板101的材料。但是，在当在后续的步骤中从基板上分离形成在基板上的元件形成层(包括TFT)时强度不够的情况下，可以将多个基板粘结在一起使用。
金属层102的材料可以是从由钨(W)、钼(Mo)、锝(Tc)、铼(Re)、钌(Ru)、锇(Os)、铑(Rh)、铱(Ir)、钯(Pd)、铂(Pt)、银(Ag)和金(Au)构成的组中选择的元素，或者包括这些元素作为主要成分的合金材料形成的单层，以及可替换的氮化物(例如氮化钛、氮化钨、氮化钽或氮化钼)的单层或其叠层。
在金属层102上形成的粘合剂103形成在在氧化层104上形成的TFT附近。即，如图1A所示，在形成粘合剂103之后，在由虚线围绕的区域105中形成TFT。注意，粘合剂103的排列和形状并不限于图1A中所示的，并且可以根据需要设计。
粘合剂103由对形成在基板101上的金属层102具有好的附着力的材料形成，从而元件形成层(包括TFT)容易从基板上分离。具体地，它是一种当材料与金属层102接触形成时，通过与金属层中的金属102反应形成金属化合物(包括硅化物)或合金的材料，例如，锗、碳、金属材料，例如硼、镁、铝、钛、钽、铁、钴、镍或锰以及形成硅化物的硅。
通过CVD(化学汽相淀积)、溅射、汽相淀积等淀积粘合剂103，然后构图。
氧化硅、氮氧化硅(SiOxNy)、氮化硅等可用作本发明的氧化层，并且可以通过溅射、CVD等形成。
根据本发明，在氧化层104上形成半导体元件的TFT 106之后，如图1C和1D所示去除粘合剂103。图1C是形成TFT 106的基板的顶视图，图1D是沿图1C的虚线BB’截取的剖面图。可以采用蚀刻方法(例如干法蚀刻和湿法蚀刻)作为去除粘合剂103的方法。粘合剂103与元件形成层107中的层间绝缘膜以及氧化层104的一部分一起被去除。在图1C中的区域(111)示出了去除粘合剂103的部分。
注意，虽然通过粘合剂103增强了与基板101上的氧化层104金属层102的附着力，但是通过去除粘合剂103削弱了附着力。
接着，在辅助基板(称作第二基板)110用在其与元件形成层107之间的粘合层(称作第一粘合层)109粘结到包括TFT 106的元件形成层107之后，可以通过机械力将元件形成层107和辅助基板110与基板101分离。在这种情况下，在基板101上的金属层102与氧化层104之间的界面中发生分离。下文中，由粘合材料形成的层称作粘合层。
根据本发明，在去除粘合剂103中形成的开口可以用绝缘材料填充。这里所用的绝缘材料可以是有机绝缘材料或者无机绝缘材料。具体地，氧化硅、氮化硅、氮氧化硅等可用作无机绝缘材料，而丙烯酸(包括光敏丙烯酸)、聚丙烯酸物(包括光敏聚丙烯酸物)、聚酰亚胺、聚酰胺、BCB(苯并环丁烯(benzocyclo butene))等可用作有机绝缘材料。
在随后的步骤中，用于从元件形成层107上分离辅助基板(第二基板)110的有效材料用作粘合层(第一粘合层)109。例如，采用经过紫外线照射或加热会削弱附着力的粘合材料。双面胶带也可以用作粘合材料。可以在元件形成层107和粘合层(第一粘合层)109之间形成由水溶性有机树脂制成的膜，在分离辅助基板(第二基板)110之后以便更容易去除粘合层(第一粘合层)109的其余部分。在这种情况下，可以在通过水洗去除由水溶性有机树脂形成的膜的同时去除粘合层(第一粘合层)109的其余部分。
在辅助基板110粘结到元件形成层107之后，元件形成层107和辅助基板110一起与基板101分离。此时，在基板101上的金属层102与氧化层104之间发生分离。通过使用粘合层(称作第二粘合层，这里未示出)将分离的元件形成层107粘结到另一个基板(称作第三基板)，例如柔性的塑料基板上。
热塑性或热固性的合成树脂可以用作例如塑料的柔性基板。例如，可以采用聚乙烯、聚丙烯、聚苯乙烯、聚酰胺、聚酰亚胺、聚酰胺-酰亚胺、聚碳酸酯(PC)、丙烯酸树脂、尼龙、聚甲基丙烯酸甲酯、丙烯酸-苯乙烯共聚物(AS树脂)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、聚酰亚胺聚乙烯、聚丙烯、氟化物树脂、聚苯乙烯树脂、聚烯烃树脂、黑色素树脂(melanin resin)、酚醛树脂、降冰片烯树脂(norborneneresin)等。
可以从例如反应固化粘合材料、热固化粘合材料、光固化粘合材料例如UV固化粘合材料以及厌氧性粘合材料等各种固化材料中选择粘合剂作为粘合层(第二粘合层)。但是，从工作效率考虑，最好使用UV固化粘合材料。
最后，去除辅助基板110，从而完成本发明的转移步骤。具体地，通过紫外线照射或加热，削弱粘合层(第一粘合层)109的附着力，从而从粘结在基板(第三基板)上的元件形成层107上分离辅助基板110。此外，当在元件形成层107和粘合层(第一粘合层)109之间形成由水溶性有机树脂制成的膜时，可以通过水洗去除由水溶性有机树脂制成的膜和粘合层(第一粘合层)109的其它部分。
[实施方式2]
参考图14A到14D介绍本发明的实施例方式。
图14A是形成本发明的粘合剂的基板的顶视图，而图14B示沿图14A中的虚线AA’截取的剖面图。即，在基板3101上形成要与金属层3102接触的岛形的粘合剂3103，如图14B所示。注意，因为在金属层3102与氧化层3104之间形成粘合剂，所以这里所形成的粘合剂能够增强金属层3102与后面要形成的氧化层3104的附着力。
石英基板、玻璃基板等可以用作基板3101的材料。但是，在当在后续的步骤中从基板上分离形成在基板上的元件形成层(包括多个集成电路)时强度不够的情况下，可以将多个基板粘结在一起使用。
金属层3102的材料可以是从由钨(W)、钼(Mo)、锝(Tc)、铼(Re)、钌(Ru)、锇(Os)、铑(Rh)、铱(Ir)、钯(Pd)、铂(Pt)、银(Ag)和金(Au)构成的组中选择的元素，或者包含这些元素作为主要成分的合金材料，和可替换的单层氮化物(例如氮化钛、氮化钨、氮化钽或氮化钼)的单层或其叠层。
在氧化层3104上形成的包括多个TFT的集成电路附近形成在金属层3102上形成的粘合剂3103。即，如图14A所示，在形成粘合剂3103之后，在由虚线围绕的区域3105中形成包括多个TFT的集成电路。注意，粘合剂3103的布置和形状并不限于图14A中所示的，并且可以根据需要设计。
粘合剂3103由对形成在基板3101上的金属层3102具有好的附着力的材料形成，从而元件形成层(包括多个TFT的多个集成电路)容易从基板上分离。具体地，它是一种当形成与金属层3102接触的材料时，通过与金属层3102中的金属反应形成金属化合物或合金的材料，例如，锗、碳、硼、金属材料例如镁、铝、钛、钽、铁、钴、镍或锰以及形成硅化物的硅。
通过CVD(化学汽相淀积)、溅射、汽相淀积等淀积粘合剂3103，然后构图。
氧化硅、氮氧化硅(SiOxNy)、氮化硅等可用作本发明的氧化层，并且可以通过溅射、CVD等形成。
根据本发明，在氧化层3104上形成包括多个TFT的多个集成电路3106之后，如图14C和14D所示去除粘合剂3103。图14C是形成集成电路3106的基板的顶视图，图14D是沿图14C的虚线BB’截取的剖面图。可以采用蚀刻方法(例如干法蚀刻和湿法蚀刻)作为去除粘合剂3103的方法。粘合剂3103与元件形成层3107中的一部分层间绝缘膜以及一部分氧化层3104一起被去除。在图14C中的区域(3111)示出了去除粘合剂3103的部分。
注意，虽然通过粘合剂3103增强了基板3101上的氧化层3104与金属层3102的附着力，但是通过去除粘合剂3103削弱了附着力。
接着，在辅助基板(第二基板)3110用在其与包括集成电路3106的元件形成层3107之间的粘合层(第一粘合层)3109粘结到包括集成电路3106的元件形成层107之后，可以通过机械力将元件形成层3107和辅助基板3110与基板3101分离。在这种情况下，在基板3101上的金属层3102与氧化层3104之间的界面中发生分离。
根据本发明，在去除粘合剂3103中形成的开口可以用绝缘材料填充。这里所用的绝缘材料可以是有机绝缘材料或者无机绝缘材料。具体地，氧化硅、氮化硅、氮氧化硅等可用作无机绝缘材料，而丙烯酸(包括光敏丙烯酸)、聚丙烯酸物(包括光敏聚丙烯酸物)、聚酰亚胺、聚酰胺、BCB(苯并环丁烯)等可用作有机绝缘材料。
在随后的步骤中，用于从元件形成层3107上分离辅助基板(第二基板)3110的有效材料用作粘合层(第一粘合层)3109。例如，采用经过紫外线照射或加热会削弱附着力的粘合材料。双面胶带也可以用作粘合材料。可以在元件形成层3107和粘合层(第一粘合层)3109之间形成由水溶性有机树脂制成的膜，以便在分离辅助基板(第二基板)3110之后更容易去除粘合层(第一粘合层)3109的其余部分。在这种情况下，可以在通过水洗去除由水溶性有机树脂形成的膜的同时去除粘合层(第一粘合层)3109的其余部分。
在辅助基板3110粘结到元件形成层3107之后，元件形成层3107和辅助基板3110一起与基板3101分离。此时，在基板3101上的金属层3102与氧化层3104之间发生分离。通过使用粘合层(也称作第二粘合层，这里未示出)将分离的元件形成层3107粘结到另一个基板(称作第三基板)，例如柔性的塑料基板上。
热塑性或热固性的合成树脂可以用作例如塑料的柔性基板。例如，可以采用聚乙烯、聚丙烯、聚苯乙烯、聚酰胺、聚酰亚胺、聚酰胺-酰亚胺、聚碳酸酯(PC)、丙烯酸树脂、尼龙、聚甲基丙烯酸甲酯、丙烯酸-苯乙烯共聚物(AS树脂)、聚对苯二甲酸乙二醇酯(PET)、萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、聚酰亚胺聚乙烯、聚丙烯、氟化物树脂、聚苯乙烯树脂、聚烯烃树脂、黑色素树脂(melanin resin)、酚醛树脂、降冰片烯树脂(norbornene resin)等。
可以从，例如，光固化粘合材料，例如反应固化粘合材料、热固化粘合材料、或UV固化粘合材料以及厌氧性粘合材料等各种固化材料中选择粘合剂作为粘合层(第二粘合层)。但是，从工作效率考虑，最好使用UV固化粘合材料。
最后，去除辅助基板3110，从而完成本发明的转移步骤。具体地，通过紫外线照射或加热，削弱粘合层(第一粘合层)3109的附着力，从而从粘结在基板(第三基板)上的元件形成层3107上分离辅助基板3110。此外，当在元件形成层3107和粘合层(第一粘合层)3109之间形成由水溶性有机树脂制成的膜时，可以通过水洗去除由水溶性有机树脂制成的膜和粘合层(第一粘合层)3109的其它部分。
实施例
下文中，介绍本发明的实施例。
[实施例1]
在本实施例中，参考图2A到2E以及图3A到3D介绍包括本发明的转移步骤的制造方法。
在图2A中，在第一基板201上形成金属层202，其上形成多个粘合剂203。
玻璃基板或石英基板可以用作本实施例中的第一基板201。注意，含有钡硼硅酸盐玻璃、铝(alumino)硼硅酸盐玻璃、铝硅酸盐玻璃等的玻璃基板是合适的材料。典型地，由Coming Incorporated制造的1737玻璃基板(畸变点667℃)、由Asahi Glass Co.，Ltd.制造的AN 100(畸变点670℃)等是可用的。在本实施例中使用AN 100。
金属层202的材料可以是从由钨(W)、钼(Mo)、锝(Tc)、铼(Re)、钌(Ru)、锇(Os)、铑(Rh)、铱(Ir)、钯(Pd)、铂(Pt)、银(Ag)和金(Au)构成的组中选择的元素或者包含这些元素作为主要成分的合金材料制成的单层，并且可选择的氮化物(例如氮化钛、氮化钨、氮化钽或氮化钼)的单层或其叠层。在本实施例中使用W(钨)作为主要成分的金属层202。形成的金属层202的厚度从10nm到200nm，优选从50nm到75nm。
可以通过溅射、CVD、汽相淀积形成金属层202，但是在本实施例中通过溅射淀积金属层202。另外，在通过溅射形成金属层202时，在第一基板201周围的附近处的膜的厚度容易变得不均匀，以固定第一基板201。因此，最好通过干法蚀刻只去除周围部分。
通过形成非晶硅膜并对其构图形成要形成在金属层202上的粘合剂203。
接着，形成氧化层204(图2B)。在本实施例中使用氧化硅靶通过溅射形成由氧化硅制成的厚度从150nm到200nm的膜。氧化层204的膜厚度最好为金属层202的膜厚度的两倍或更多。
在氧化层204上形成元件形成层301(图2C)。在元件形成层301中形成多个TFT(p沟道型TFT或n沟道型TFT)，并假设除了连接到这些TFT的布线211和绝缘膜210和212之外，包括连接到这些TFT的元件(例如发光元件或液晶元件)。另外，在本发明中没有特别限定包括TFT的元件形成层的制造方法。除了在实施例5中所示的制造方法之外，本发明还可以通过与公知制造方法的组合来实现。另外，TFT包括在氧化层204上的半导体膜的一部分中形成的杂质区205和沟道形成区206、绝缘膜207和栅电极208。
在本实施例中，当形成元件形成层301时，在形成包括氢的材料膜(半导体膜或金属膜)后，进行将至少包括氢的材料膜中包括的氢进行分散的热处理。在420℃或更高的温度下进行热处理，可以在元件形成层301的形成步骤之外单独进行，或者作为形成步骤以省略该步骤。例如，在通过CVD形成包括氢的非晶硅膜作为包括氢的材料膜之后，为了非晶硅膜的结晶化，利用500℃或更高的热处理，通过加热可以同时进行氢的扩散和多晶硅膜的形成。
另外，通过该热处理在金属层202和氧化层204之间形成包括具有晶体结构(未示出)的金属氧化物的层。另外，当在金属层202上形成粘合剂203，并且在其上叠置氧化层204时，在非晶条件中在金属层202和氧化层204之间形成大约从2nm到5nm厚的金属氧化物层(在本实施例中为氧化钨膜)，通过热处理也具有晶体结构，并形成由金属-氧化物(未示出)制成的层。
另外，在金属层202和氧化层204之间的界面中形成由金属-氧化物(未示出)制成的层，因此，在随后的步骤中元件形成层容易从基板上分离。另外，在形成元件形成层301时进行的热处理中，在本实施例中介绍了形成由金属-氧化物制成的层的情况。但是，本发明并不限于该方法，在形成金属层202和粘合剂203之后，采用形成金属-氧化物层然后形成氧化层204的方法。
另一方面，通过在形成元件形成层301时进行热处理可以增强粘合剂203与金属层202的附着力。换句话说，在本实施例中，通过增加热处理，由非晶硅膜形成的粘合剂203与所形成的金属层202中的钨(W)反应，形成硅化物(硅化钨：WSi2)。因此，可以增强粘合剂203与金属层202的附着力。另外，本发明并不限于通过在形成元件形成层301时进行热处理以使金属层中的金属与粘合剂反应的方法。在形成金属层和粘合剂之后使金属层中的金属与粘合剂反应的热处理可以与元件形成层301的形成分开进行。
当完成元件形成层301时，去除粘合剂203。具体地，通过干法蚀刻来蚀刻绝缘膜207、209、210和212、氧化层204的一部分以及粘合剂203，形成开口部分213(图2D)。
例如，当蚀刻由氧化硅形成的绝缘膜207、209、210和212以及氧化层204时，通过使用主要包括氟化碳(CF4)的蚀刻气体进行干法蚀刻。而且，当蚀刻粘合剂203时，由硅形成粘合剂203并且在其一部分中留下主要包括硅的部分，而跟与金属层(例如，W)的反应无关，通过使用主要包括溴化氢(HBr)和氯(Cl2)的蚀刻气体进行蚀刻。另外，当粘合剂203由硅形成，并且其一部分由于与金属层(W)反应形成硅化物(WSi)时，通过使用主要包括氟化硫(SF6)和溴化氢(HBr)的蚀刻气体蚀刻硅化物。
随后，在元件形成层301上形成有机树脂层214。通过在整个表面上涂敷用作有机树脂层214的材料的可溶于水或酒精的有机材料并对其固化，形成有机树脂层214。有机材料的成分可以是，例如，环氧系、丙烯酸酯系、硅系等。具体地，旋涂厚度为30μm的水溶性树脂(TOAGOSEI Co.，Ltd.：VL-WSHL10)，并曝光2分钟以临时固化，然后，用其背面在UV光线中曝光2.5分钟，随后，其表面曝光10分钟。曝光总共进行12.5分钟，以便完全固化。由此，形成有机树脂层214(图2E)。
部分削弱金属层202和氧化层204之间的界面(含有金属-氧化物的层)中的附着力，以便容易进行随后的分离步骤。通过沿要分离的区域的外围在金属层202或氧化层204上部分照射激光，或者沿要分离的区域的外围从外侧局部施压以破坏氧化层204的内部或界面的一部分来部分削弱附着力。具体地，例如金刚石笔等硬针状物垂直下压并带着所加的负载移动。最好，可以使用划线装置移动施加负载的笔，压力范围从0.1mm到2mm。如上所述，在进行分离之前，形成可以引起分离开始的具有选择性(部分)削弱附着力的部分，从而防止不良分离并改善工艺产量。
通过形成第一粘合层215，可以用之间的第一粘合层215将作为辅助基板的第二基板216粘结到有机树脂层214上(图2E)。作为用于形成第一粘合层215的材料，可以使用在随后的步骤中通过进行预定处理能够削弱附着力的已知材料，但是，在本实施例中介绍在随后的步骤中使用通过光照射削弱附着力的光敏双面胶带的情况。
通过物理方法将第一基板201从与辅助基板粘结在一起的元件形成层301上分离。在本实施例中，可以在金属层202和氧化层204的界面(含有金属氧化物的层)部分用较小的力(例如，人手、从喷嘴喷出的气体的气压、超声波等)分离第一基板201。具体地，可以通过劈开氧化钨膜、在氧化钨膜和氧化硅膜之间的界面或者氧化钨膜和钨膜之间的界面分离第一基板201。因此，可以从第一基板201上分离在氧化层204上形成的元件形成层301。图3A示出了分离的状态。
含有金属氧化物的层的一部分留在由于分离暴露出来的表面上。这是当在随后的步骤中将暴露的表面粘结到基板等上时引起附着力削弱的原因。因此，最好去除留在暴露表面上的含有金属氧化物的层的部分。为了去掉这一部分，可以使用例如氨水等碱溶液或者酸的水溶液(aqueous acids)。另外，可以在更容易使含有金属氧化物的层的部分分离的温度(至多430℃)下进行下面的步骤。
接着，形成第二粘合层217，用第二粘合层217将第三基板218粘结到氧化层204(和元件形成层301)上(图3B)。注意，通过第二粘合层217粘结的第三基板218与氧化层204(和元件形成层301)的附着力大于通过第一粘合层215粘结的第二基板216与有机树脂层214的附着力是很重要的。
最好用柔性基板(塑料基板)作为第三基板218。在本实施例中使用包括极性基团的由降冰片烯树脂(norbornene resin)构成的ARTON(由JSR corporation制造)作为第三基板218。
作为第二粘合层217的材料，可以采用各种固化材料，例如，反应固化粘合材料、热固性粘合材料、光固化粘合材料，例如，UV固化粘合材料、或者厌氧粘合材料。最好，粘合材料通过与包括银、镍、铝、或氮化铝的粉末或填充物混合而具有高导热性。
用作第一粘合层215的双面胶带的粘结强度通过来自第二基板216侧的UV射线的照射而降低，从而从元件形成层301上分离第二基板216(图3C)。此外，在本实施例中，用水清洗暴露的表面，从而溶解并去除第一粘合层215和有机树脂层214。由此，得到图3D中所示的结构。
根据上述方法，在第一基板201上形成的TFT可以分离并转移到另一个基板(第三基板218)上。
[实施例2]
在本实施例中，参考图4A到4E、5A和5B介绍与实施例1有部分不同的包括本发明的转移步骤的制造方法。
在图4A中，在第一基板401上形成金属层402，其上形成多个粘合剂403。
在本实施例中使用玻璃基板(AN 100)作为第一基板401，与实施例1相同。此外，对于金属层，也使用钨(W)作为主要成分的金属层402。注意，通过溅射淀积的金属层402的厚度从10nm到200nm，优选从50nm到75nm。
通过形成非晶硅膜并对其构图形成要形成在金属层402上的粘合剂403。
然后，形成氧化层404(图4B)。在本实施例中使用氧化硅靶通过溅射淀积由氧化硅制成的厚度从150nm到200nm的膜。氧化层404的膜厚度最好为金属层402的膜厚度的两倍或更多。
在氧化层404上形成元件形成层501(图4C)。在元件形成层501中形成多个TFT(p沟道型TFT或n沟道型TFT)，并假设除了连接到这些TFT的布线411、绝缘膜410之外，包括连接到这些TFT的元件(例如发光元件或液晶元件)。另外，在本发明中没有特别限定包括TFT的元件形成层的制造方法。除了在实施例5中所示的制造方法之外，本发明还可以通过与公知制造方法的组合来实现。另外，TFT包括在氧化层404上的半导体膜的一部分中形成的杂质区405和沟道形成区406、绝缘膜407和栅电极408。
在本实施例中形成元件形成层501的情况下，与实施例1相同，在形成包括氢的材料膜(半导体膜或金属膜)后，进行将至少包括氢的材料膜中包括的氢进行分散的热处理。另外，通过热处理在金属层402和氧化层404之间形成包括具有晶体结构(未示出)的金属氧化物构成的层。
另外，在金属层402和氧化层404之间的界面中形成由金属氧化物(未示出)制成的层，因此，在随后的步骤中元件形成层容易从基板上分离。
另一方面，通过在形成元件形成层501时进行热处理可以增强粘合剂403和金属层402的附着力。
在本实施例中，在包括在元件形成层501中的布线411形成之后，去除粘合剂403。具体地，通过干法蚀刻来蚀刻绝缘膜410的一部分以及粘合剂403，形成开口部分412(图4D)。
例如，当蚀刻由氧化硅形成的绝缘膜407、409和410以及氧化层404时，通过使用主要包括氟化碳(CF4)的蚀刻气体进行干法蚀刻。而且，当蚀刻粘合剂403时，由硅形成粘合剂403并且在其一部分中留下主要包括硅的部分，而跟与金属层(例如，W)的反应无关，通过使用主要包括溴化氢(HBr)和氯(Cl2)的蚀刻气体进行蚀刻。另外，当粘合剂403由硅形成，并且其一部分由于与金属层(W)反应而形成硅化物(WSi)时，通过使用主要包括氟化硫(SF6)和溴化氢(HBr)的蚀刻气体蚀刻硅化物。
然后，填充开口部分412，并且形成绝缘膜413以使元件形成层501的表面平坦(图4E)。注意，在本实施例中使用通过等离子体CVD形成的厚度为1μm到3μm的氮氧化物硅膜。绝缘膜当然并不限于氮氧化硅膜，而可以是由例如氮化硅或氧化硅等绝缘材料构成的单层、例如丙烯酸、聚酰亚胺或聚酰胺等有机绝缘材料或者这些材料的叠层。
注意，这里省略了在使用绝缘膜413使元件形成层501平坦之后的步骤的介绍，因为这些步骤可以通过使用与实施例1相同的材料和方法来进行。步骤如下：1.在元件形成层501上形成有机树脂层，并用之间的第一粘合层粘结作为辅助基板的第二基板的步骤；2.通过物理方法将第一基板401与同辅助基板(第二基板)粘结在一起的元件形成层501分离的步骤；3.形成第二粘合层并用之间的第二粘合层将第三基板粘结到氧化层(和元件形成层)上的步骤；以及4.从元件形成层上分离第二基板的步骤。
如上所述，可以得到图5A所示的用之间的第二粘合层417将元件形成层501转移到第三基板418上的结构。
此外，在本实施例中，在图4D中形成开口部分412，然后，形成绝缘膜419，以形成如图5B所示的结构。
如上所述，在第一基板401上形成的TFT可以分离并转移到另一个基板(第三基板418)上。
[实施例3]
在本实施例中，参考图6A到6E、7A和7B介绍与实施例1或2有部分不同的包括本发明的转移步骤的制造方法。
在图6A中，在第一基板601上形成金属层602，其上形成多个粘合剂603。
在本实施例中使用玻璃基板(AN 100)作为第一基板601，与实施例1相同。此外，对于金属层，也使用钨(W)作为主要成分的金属层602，与实施例1相同。注意，通过溅射淀积的金属层602的厚度从10nm到200nm，优选从50nm到75nm。
要形成在金属层602上的氧化层603是使用氧化硅靶通过溅射淀积成由氧化硅制成的厚度从150nm到200nm的膜。氧化层603的膜厚度最好为金属层602的膜厚度的两倍或更多。在本实施例中，氧化层603通过构图分成多个岛形部分。
接着，形成半导体膜604覆盖氧化层603。在本实施例中，通过等离子体CVD淀积非晶硅膜作为半导体膜(图6A)。构图半导体膜604，从而得到在氧化层603上形成的半导体a(605)和在隔离形成的两个氧化层之间形成的半导体b(606)。注意，半导体a(605)对应于随后形成的TFT的杂质区和沟道形成区，而半导体b(606)对应于本发明的粘合剂。
换句话说，本发明具有形成TFT的一部分的半导体a(605)和形成粘合剂的半导体b(606)同时形成的特征。
形成包括半导体a(605)作为其一部分的元件形成层701(图6C)。在元件形成层701中形成多个TFT(p沟道型TFT或n沟道型TFT)，并假设除了连接到这些TFT的布线613、绝缘膜612之外，包括连接到这些TFT的元件(例如发光元件或液晶元件)。另外，在本发明中没有特别限定包括TFT的元件形成层的制造方法。除了在实施例5中所示的制造方法之外，本发明还可以通过与公知制造方法的组合来实现。另外，TFT包括在氧化层603上的半导体a(605)的一部分中形成的杂质区607和沟道形成区608、栅绝缘膜609和栅电极610。
在本实施例中，当形成元件形成层701时，与实施例1相同，在形成包括氢的材料膜(半导体膜或金属膜)后，进行将至少包括氢的材料膜中包括的氢进行分散的热处理。另外，通过热处理在金属层602和氧化层603之间形成具有晶体结构(未示出)的由金属-氧化物构成的层。
另外，在金属层602和氧化层603之间的界面中形成由金属-氧化物(未示出)制成的层，因此，在随后的步骤中元件形成层701容易从第一基板601上分离。
另一方面，通过在形成元件形成层701时进行热处理可以增强作为粘合剂的半导体b(606)与金属层602的附着力。
在本实施例中，在包括在元件形成层701中的布线613形成之后，去除半导体b(606)(图6D)。具体地，通过干法蚀刻来蚀刻绝缘膜612的一部分以及半导体b(606)，形成开口部分614。
例如，当蚀刻由氧化硅形成的绝缘膜609、611和612以及氧化层603时，通过使用主要包括氟化碳(CF4)的蚀刻气体进行干法蚀刻。而且，当蚀刻作为粘合剂的半导体b(606)时，由硅形成半导体b(606)并且在其一部分内留下主要包括硅的部分，而跟与金属层(例如，W)的反应无关，通过使用主要包括溴化氢(HBr)和氯(Cl2)的蚀刻气体进行蚀刻。另外，当半导体b(606)由硅形成，并且其一部分由于与金属层(W)反应而形成硅化物(WSi)时，通过使用主要包括氟化硫(SF6)和溴化氢(HBr)的蚀刻气体蚀刻硅化物。
然后，填充开口部分614，并且形成绝缘膜615以使元件形成层701的表面平坦(图6E)。注意，在本实施例中使用通过等离子体CVD形成的厚度为1μm到3μm的氮氧化硅膜。绝缘膜当然并不限于氮氧化硅膜，而可以是由例如氮化硅或氧化硅等绝缘材料构成的单层、例如丙烯酸、聚酰亚胺或聚酰胺等有机绝缘材料或者这些材料的叠层。
注意，这里省略了在使用绝缘层615使元件形成层701平坦之后的步骤的介绍，因为这些步骤可以通过使用与实施例1相同的材料和方法来进行。步骤如下：1.在元件形成层701上形成有机树脂层，并用之间的第一粘合层粘结作为辅助基板的第二基板的步骤；2.通过物理方法将第一基板601与同辅助基板(第二基板)粘结在一起的元件形成层701分离的步骤；3.形成第二粘合层并用之间的第二粘合层将第三基板粘结到氧化层(和元件形成层)上的步骤；以及4.从元件形成层上分离第二基板的步骤。
如上所述，可以得到图7A所示的用之间的第二粘合层617将元件形成层701转移到第三基板618上的结构。
此外，在本实施例中，在图6D中形成开口部分614，然后，形成绝缘膜800，以形成如图7B所示的结构。
如上所述，在第一基板601上形成的TFT可以形成到另一个基板(第三基板618)上。
[实施例4]
在本实施例中参考图8A到8D介绍本发明中的粘合剂的布置和形状。
通过用物理方法从基板801上分离元件形成层802并粘结到另一个基板上来进行转移步骤，如图8A所示。在图8A的情况中，沿图8A中箭头所指方向分离元件形成层802。
当形成元件形成层802时，在元件形成层802的一部分的区域803中形成粘合剂，并在分离之前去除。图8B到8D中示出了在元件形成层802中的粘合剂的布置和形状的例子。
图8B示出了在沿形成有多个TFT 804的区域803中的分离方向XX’中排列的TFT 804中形成方形(square-shape)粘合剂805的情况。在这种情况下，最好方形粘合剂805为矩形，并且以矩形粘合剂的长边平行于分离方向XX’的方式排列。由此，粘合剂805具有方形，从而在去除粘合剂805之后容易从基板801上分离元件形成层802。
图8C示出了在沿形成有多个TFT 806的区域803中的分离方XX’中排列的TFT 806中形成三角形粘合剂807的情况。在这种情况下，最好三角形粘合剂807以三角形粘合剂807的底边垂直于分离方向XX’的方式排列。由此，粘合剂807具有三角形，从而在去除粘合剂807之后容易从基板801上分离元件形成层802。
图8D示出了在沿形成有多个TFT 808的区域803中的分离方向XX’中排列的多个TFT 808的行中形成直线形粘合剂809的情况。在这种情况下，直线形粘合剂809可以以与沿分离方向XX’排列的多个TFT 808的整个长度相等的方式或者与每个TFT 808的长度相等的方式形成。由此，粘合剂809具有直线形，从而在去除粘合剂807之后容易从基板801上分离元件形成层802。
在本实施例中所示的粘合剂的排列和形状分别是本发明的优选例子中的一个，而不是要限制根据本发明的粘合剂的形状。
[实施例5]
在本实施例中参考图9A到9D和10A到10D介绍了在一个基板上同时制造n沟道TFT和p沟道TFT的方法。
在基板901上形成金属层902，然后，其上形成粘合剂903。
在本实施例中，用玻璃基板(#1737)作为基板901。主要包括钨(W)的金属材料用作金属层902，与实施例1相同。通过构图形成粘合剂903，从而排列在随后要形成的TFT当中。
随后，在金属层902和粘合剂903上形成作为底部绝缘膜的氧化层904。在本实施例中，在300℃的淀积温度下通过等离子体CVD，通过使用SiH4和N2O作为材料气体(成分比：Si＝32％，O＝59％，N＝7％，H＝2％)淀积氮氧化硅膜，形成厚度为100nm的氧化层904。
此外，用SiH4气体作为淀积气体在300℃的淀积温度下通过不暴露在空气中的连续的等离子体CVD形成厚度为54nm的具有非晶结构(在这种情况下，为非晶硅层)的半导体层。该非晶硅层含有氢；通过随后的热处理，氢将会扩散，并且通过物理方法可以在氧化层内部或者与氧化层的界面上分离非晶硅膜。
然后，由旋转机涂覆含有10ppm重量比的镍的镍醋酸盐溶液。镍元素可以取代涂覆而被溅射到整个表面。然后，进行用于结晶化的热处理，以形成具有晶体结构(这里，为多晶硅层)的半导体膜。这里，在进行了用于脱氢的热处理(500℃ 1个小时)之后，进行用于结晶化的热处理(550℃ 4个小时)，从而形成具有晶体结构的硅膜。而且，用于脱氢的热处理(500℃ 1个小时)也具有将在非晶硅层中的氢扩散到金属层902和氧化层904之间的界面中的热处理的作用。而且，注意，虽然在这里使用镍作为促进硅的结晶化的金属元素的结晶化技术，但是也可以使用其它已知的结晶化技术，例如，固相生长和激光结晶化。
接着，在通过稀释的氢氟酸等去除在具有晶体结构的硅膜表面上的氧化层之后，在空气或氧气气氛中进行激光照射(XeCl：波长308nm)，用于提高结晶化率并修复在晶体颗粒中残留的缺陷。波长为400nm或更短的受激准分子激光器或者二次谐波或三次谐波的YAG激光器用作激光光源。总之，使用重复频率大约从10Hz到1000Hz的脉冲激光，通过光学系统将脉冲激光集中到从100mJ/cm2到500mJ/cm2，并以从90％到95％的重叠率发射，由此，扫描硅膜的表面。这里，在重复频率为30Hz和能量密度为470mJ/cm2的条件下在空气中进行激光照射。
注意，因为照射是在空气或氧气气氛中进行的，所以通过激光照射在表面形成氧化膜。虽然在这里显示了使用脉冲激光器的例子，但是也可以使用连续波激光器。当非晶半导体膜结晶时，最好通过使用能够连续振荡的固态激光器施加基波的二次谐波到四次谐波，以便得到具有更大晶粒尺寸的晶体。通常，可以采用Nd：YVO4激光器(基波波长1064nm)的二次谐波(波长532nm)或三次谐波(波长355nm)。具体地，通过使用非线性光学元件将从连续波类型YVO4激光器发出的具有10W输出的激光转换为谐波。而且，可以给出应用YVO4晶体和非线性光学元件到谐振器中来发出谐波的方法。然后，最好通过光学系统整形激光，从而具有矩形或椭圆形的形状，并用该激光照射表面。此时，需要大约从0.01MW/cm2到100MW/cm2(优选从0.1MW/cm2到10MW/cm2)的能量密度。以大约从10cm/s到2000cm/s的速度相对于激光移动半导体膜的同时用激光照射半导体膜。
除了通过该激光照射形成氧化膜之外，还通过用臭氧水(ozone water)处理表面120秒形成由氧化膜构成的总厚度从1nm到5nm的阻挡层。在本实施例中通过使用臭氧水形成阻挡层。但是，可以通过在氧气气氛中采用UV光照射来氧化具有晶体结构的半导体膜的表面的方法、采用氧气等离子体处理来氧化具有晶体结构的半导体膜的表面的方法、等离子体CVD、溅射、汽相淀积等淀积厚度从1nm到10nm的氧化膜形成阻挡层。而且，在形成阻挡层之前可以去除由激光照射形成的氧化膜。
在阻挡层上，通过溅射形成厚度从10nm到400nm的含有氩元素作为吸除点(gettering site)的非晶硅膜，在本实施例中为100nm。在本实施例中，使用硅靶在含有氩的气氛中形成含有氩元素的非晶硅膜。在使用等离子体CVD的情况下，在甲硅烷与氩的流量比(SiH4∶Ar)为1∶99、淀积压力为6.665 Pa(0.05Torr)、RF功率密度为0.087W/cm2并且淀积温度为350℃的淀积条件下形成含有氩元素的非晶硅膜。
然后，使用650℃的加热炉内热处理3分钟，进行吸除，以减少在具有晶体结构的半导体膜中的镍浓度。可以用灯退火设备代替加热炉。
随后，使用阻挡层作为蚀刻停止层有选择的去除作为吸除点的含有氩元素的非晶硅膜，随后，用稀释的氢氟酸有选择的去除阻档层。注意，因为在吸除期间镍要移动到具有高氧气浓度的区域，所以在吸除之后最好去除由氧化膜制成的阻挡层。
然后，在所得到的具有晶体结构的半导体膜(也称做多晶硅膜)的表面上由臭氧水形成薄氧化膜之后，形成由抗蚀剂制成的掩模，并对其进行蚀刻步骤，以获得需要的形状，从而形成彼此分离的岛形半导体层905和906。在半导体层905和906形成之后，去除由抗蚀剂制成的掩模(图9A)。
然后，用含有氢氟酸的蚀刻剂去除氧化膜，同时，清洗硅膜(半导体层905和906)的表面。随后，形成含有主要成分为硅的绝缘膜作为栅极绝缘膜907。在本实施例中，通过等离子体CVD形成厚度为115nm的氧化硅膜(图9B)。
接着，在栅极绝缘膜907上叠置厚度从20nm到100nm的第一导电膜908和厚度从100nm到400nm的第二导电膜909。在本实施例中，在栅极绝缘膜907上依次叠置作为第一导电膜908的50nm厚的氮化钽膜和作为第二导电膜909的370nm厚的钨膜。
对于形成第一导电膜908和第二导电膜909的导电材料，可以利用从由Ta、W、Ti、Mo、Al和Cu构成的组中选择的元素或者合金材料或含有这些元素作为主要成分的化合物材料。而且，用例如磷等杂质元素掺杂以多晶硅膜为代表的半导体膜，或者AgPdCu合金可以用作第一导电膜908和第二导电膜909。另外，本发明并不限于两层结构。例如，可以采用三层结构，其中依次叠置50nm厚的钨膜、500nm厚的铝和硅(Al-Si)的合金膜以及30nm厚的氮化钛膜。此外，在三层结构的情况下，可以用氮化钨代替钨作为第一导电膜，铝和钛(Al-Ti)的合金膜代替铝和硅(Al-Si)的合金膜作为第二导电膜，钛膜代替氮化钛膜作为第三导电膜。另外，也可以采用单层结构。
接着，通过如图9C所示的曝光步骤形成由抗蚀剂910和911制成的掩模。然后，进行第一蚀刻处理，形成栅电极和布线。在第一和第二蚀刻条件下进行第一蚀刻处理。最好进行ICP(感应耦合等离子体)蚀刻。通过在适当调整的蚀刻条件(即，加到缠绕电极上的功率、加到基板侧的电极上的功率、在基板侧上的电极的温度等)下对膜进行ICP蚀刻，蚀刻出具有所希望的锥形形状的膜。对于蚀刻气体，可以合适地采用以Cl2、BCl3、SiCI4或CCl4为代表的氯基气体、以CF4、SF6或NF3为代表的氟基气体或者O2。
基板侧(样品台)也接受150W的RF功率(13.56MHz)，以施加基本为负的自偏置电压。基板侧电极的尺寸为12.5cm×12.5cm，缠绕的电极为直径25cm的圆盘(这里，采用具有线圈的石英圆盘)。在第一蚀刻条件下蚀刻W膜，从而第一导电层的边缘部分为锥形。在第一蚀刻条件下，蚀刻W膜的速度为200.39nm/min，蚀刻TaN膜的速度为80.32nm/min，因此W与TaN的选择比大约为2.5。在第一蚀刻条件下成锥形的W膜的角度大约为26°。随后，第一蚀刻条件转换为第二蚀刻条件，而不去除由抗蚀剂910和911制成的掩模。第二蚀刻条件包括使用CF4和Cl2作为蚀刻气体，设置气体流量比为30∶30(sccm)，并在1Pa的压力下给予缠绕电极500W的RF(13.56MHz)功率，以产生用于蚀刻的等离子体大约30秒。基板侧(样品台)也接受20W的RF功率(13.56MHz)，以施加基本为负的自偏置电压。在包括CF4和Cl2的混合物的第二蚀刻条件下，蚀刻TaN膜和W膜到几乎相同的程度。在第二蚀刻条件下，蚀刻W膜的速度为58.97nm/min，蚀刻TaN膜的速度为66.43nm/min。为了蚀刻膜而不在栅极绝缘膜上留下任何残留物，蚀刻时间可以延长大约从10％到20％的比例。
在第一蚀刻处理中，通过以适当的形状形成由抗蚀剂制成的掩模并且通过加到基板侧的偏置电压的作用在第一导电层和第二导电层的边缘部分的周围形成锥形。锥形部分的角度可以设置为从15°到45°。
通过第一蚀刻处理形成由第一导电层和第二导电层(第一导电层912a、913a和第二导电层912b、913b)构成的第一成形导电层912和913。适当蚀刻作为栅极绝缘膜的绝缘膜907从10nm到20nm。栅极绝缘膜907具有没有被第一成形导电层912和913覆盖的变薄的区域。
接着，如图9D所示，不去除由抗蚀剂制成的掩模，通过第二蚀刻处理形成第一成形导电层914和915。这里，SF6、Cl2和O2用作蚀刻气体，气体流量比设为24/12/24sccm，并在1.3Pa的压力下对缠绕电极施加700W的RF(13.56MHz)功率，以产生等离子体，从而进行25秒的蚀刻。10W的RF功率(13.56MHz)也加到基板侧(样品台)，以施加基本为负的自偏置电压。在第二蚀刻处理中，蚀刻W膜的速度为227.3nm/min，蚀刻TaN的速度为32.1nm/min，W与TaN的选择比为7.1，蚀刻作为栅极绝缘膜911的SiON的速度为33.7nm/min，W与SiON的选择比为6.83。如上所述，在用SF6作为蚀刻气体的情况下，相对于栅极绝缘膜911的选择比如上面所述的那样高。因此，可以抑制膜的厚度的减小。在本实施例中，绝缘膜907的膜厚度减小大约8nm。
通过第二蚀刻处理，W的锥形角可以为70°。通过第二蚀刻处理，形成第二导电层914b和915b。此时，第一导电层几乎不被蚀刻成为第一导电层914a和915a。注意，第一导电层914a和915a具有与第一导电层912a和913a几乎相同的尺寸。实际上，存在第一导电层的宽度减小大约0.3μm的情况，即，与第二蚀刻处理之前相比，总的线宽大约减小0.6μm。但是，尺寸几乎是不变的。
此外，在采用依次叠置50nm厚的钨膜、500nm厚的铝和硅(Al-Si)的合金膜以及30nm厚的氮化钛膜的三层结构代替两层结构的情况下，在第一蚀刻处理的第一蚀刻条件下，其中：BCl3、Cl2和O2用作材料气体；气体流量比设为65/10/5(sccm)；300W的RF(13.56MHz)功率施加到基板侧(样品台)；并在1.2Pa的压力下对缠绕电极施加450W的RF(13.56MHz)功率，以产生等离子体，进行117秒的蚀刻。作为第一蚀刻处理的第二蚀刻条件，使用CF4、Cl2和O2，气体流量比设为25/25/10sccm，20W的RF(13.56MHz)功率也施加到基板侧(样品台)，并在1Pa的压力下对缠绕电极施加500W的RF(13.56MHz)功率，以产生等离子体。在上述条件下进行大约30秒的蚀刻已经足够了。在第二蚀刻处理中，使用BCl3和Cl2，气体流量比设为20/60sccm，100W的RF(13.56MHz)功率施加到基板侧(样品台)，并在1.2Pa的压力下对缠绕电极施加600W的RF(13.56MHz)功率，以产生等离子体，从而进行蚀刻。
接着，去除由抗蚀剂910和911制成的掩模，然后，形成由抗蚀剂918制成的掩模，进行第一掺杂处理，如图10A所示。可以通过离子掺杂或离子注入进行掺杂处理。注意，掩模918是用来保护形成p沟道TFT的半导体层及其附近区域的掩模。
在1.5×1015atoms/cm2的剂量和60keV到100keV加速电压的条件下通过掺杂磷(P)进行用于第一掺杂处理的离子掺杂。对于赋予n型导电性的杂质元素，通常使用磷(P)或砷(As)。在这种情况下，通过使用第二导电层914b和915b作为掩模，以自对准的方式在各半导体层中形成杂质区。当然，掩模918覆盖的区域没有掺杂。因此，形成第一杂质区919和第二杂质区3920。赋予n型导电性的杂质元素以1×1020atoms/cm3到1×1021atoms/cm3的浓度范围加入到第一杂质区919。这里，与第一杂质区具有相同的浓度范围的区域也称作n+区。
此外，由于第一导电层915a，以低于第一杂质区919的浓度形成第二杂质区920，并以1×1018atoms/cm3到1×1019atoms/cm3的浓度范围加入赋予n型导电性的杂质元素。注意，因为掺杂是通过使杂质通过具有锥形形状的第一导电层915a的部分进行的，所以第二杂质区920具有浓度梯度，其中向着锥形部分的端部浓度增加。这里，与第二杂质区920具有相同的浓度范围的区域称作n-区。
接着，在去除由抗蚀剂918制成的掩模之后，新形成另一个由抗蚀剂921制成的掩模，并进行第二掺杂处理，如图10B所示。可以通过离子掺杂或离子注入进行掺杂处理。注意，掩模921是用来保护形成n沟道TFT的半导体层及其附近区域的掩模。
在从1×1015atoms/cm2到2×1016atoms/cm2的剂量和50keV到100keV加速电压的条件下通过掺杂硼(B)进行用于第二掺杂处理的离子掺杂。在这种情况下，通过使用第二导电层914b和915b作为掩模，以自对准的方式在各半导体层中形成杂质区。当然，掩模921覆盖的区域没有掺杂。通过上述第二掺杂处理，形成第三杂质区922和第四杂质区923，其中赋予p型导电性的杂质元素加入到形成p沟道TFT的半导体层中。
而且，赋予p型导电性的杂质元素以1×1020到1×1021atoms/cm3的浓度范围加入到第三杂质区922。
此外，在与第一导电层914a的锥形部分重叠的区域中形成第四杂质区923，并以1×1018到1×1020atoms/cm3的浓度范围将赋予p型导电性的杂质元素加入。注意，因为掺杂是通过使杂质通过具有锥形形状的第一导电层914a的部分进行的，所以第四杂质区923具有浓度梯度，其中向着锥形部分的端部浓度增加。这里，与第四杂质区923具有相同的浓度范围的区域称作p-区。
通过上述步骤，在各半导体层中形成具有n型或p型导电性的杂质区。第二成形导电层914和915成为TFT的栅电极。
然后，进行激活加入到各半导体层中的杂质元素的步骤。通过使用灯光源的快速热退火(RTA)方法、从后表面发射YAG激光或受激准分子激光的方法、使用加热炉热处理或者这些方法的组合进行该激活步骤。
形成第一绝缘膜924。注意，在本实施例中使用通过等离子体CVD形成的50nm厚的氮氧化硅膜。绝缘膜当然并不限于氮氧化硅膜，还可以是由例如氮化硅或氧化硅等绝缘材料制成的单层或这些材料的叠层。
然后，在第一绝缘膜924上形成第二绝缘膜925。例如氮化硅、氮氧化硅和氧化硅等绝缘膜可以用作第二绝缘膜925。在本实施例中，使用通过等离子体CVD形成的50nm厚的氮化硅膜。
接着，形成由氮化硅膜制成的第二绝缘膜925，然后，进行热处理(温度从300℃到550℃用1到12个小时)，从而进行氢化半导体层的步骤(图10C)。该步骤是通过在第二绝缘膜925中含有的氢端接(terminating)半导体层的悬挂键(dangling bond)的步骤。对于氢化的另一个方法，可以在氢气氛中在350℃下热处理，或者等离子体氢化(使用由等离子体激发的氢)来进行。
接着，由有机绝缘材料在第二绝缘膜925上形成第三绝缘膜926。在本实施例中，形成厚度为1.6μm的丙烯酸树脂膜。然后，形成到达各杂质区的接触孔927。
因为在本实施例中使用的丙烯酸树脂膜为光敏丙烯酸，可以通过曝光丙烯酸树脂膜并对其显影，在所希望的位置提供接触孔。通过干法蚀刻来蚀刻第一绝缘膜924和第二绝缘膜925的一部分。第一绝缘膜924用作蚀刻停止层，以部分蚀刻第二绝缘膜925，然后，部分蚀刻第一绝缘膜924。由此，得到接触孔927。
在本实施例中，说明了通过使用有机树脂膜形成第三绝缘膜926之后形成接触孔的情况，但是，可以在形成第三绝缘膜926之前通过干法蚀刻来蚀刻第一绝缘膜924和第二绝缘膜925。在这种情况下，在蚀刻处理之后和形成第三绝缘膜926之前，基板最好在300℃到550℃的温度下进行1到12个小时的热处理。
然后，通过使用Al、Ti、Mo、W等形成布线928，如图10D所示，由此，在同一个基板上形成n沟道TFT 1001和p沟道TFT 1002。
[实施例6]
在本实施例中，参考图11A到11C介绍了在根据本发明形成的半导体器件中的平板的像素部分中包括发光元件的发光器件。图11A示出了发光元件的剖面结构，图11B和11C示出了发光元件的元件结构。注意，这里所示的发光元件包括电连接到电流控制TFT的第一电极以及与第一电极一起夹着电致发光层的第二电极。
在图11A中，在基板1101上形成粘合层1110和氧化层1109，并在其上形成薄膜晶体管(TFT)。图11A示出了电连接到发光元件1115的第一电极111上并具有控制加到发光元件1115的电流的功能的电流控制TFT 1122，以及用于控制加到电流控制TFT 1122的栅电极的视频信号的开关TFT 1121。
使用具有光阻挡作用的硅基板作为基板1101。但是，可以使用玻璃基板、石英基板、树脂基板、柔性基板材料(塑料)。另外，各TFT的有源层至少包括沟道形成区1102、源极区1103和漏极区1104。
各TFT的有源层被栅极绝缘膜1105覆盖，形成栅电极1106以与沟道形成区1102重叠，栅极绝缘膜1105在它们之间。提供层间绝缘膜1108以覆盖栅电极1106。例如聚酰亚胺、聚酰胺、丙烯酸(包括光敏丙烯酸)或者BCB(苯并环丁烯)的有机树脂膜可以用作层间绝缘膜1108以及例如氧化硅、氮化硅、氮氧化硅等含有硅的绝缘膜的材料。
在层间绝缘膜1108的开口部分中形成电连接到电流控制TFT 1122的源极区1103的布线1107，并形成电连接到漏极区1104的第一电极1111。注意，当第一电极1111为阳极时，电流控制TFT 1122最好为p沟道。当第一电极1111为阴极时，电流控制TFT 1122最好为n沟道。
可以根据其它实施例进行上述步骤，因此，在本实施例中省略其介绍。应当注意，在分离和转移步骤中形成的开口部分通过形成层间绝缘膜1108被填充。回蚀布线1107，以暴露出其一部分，然后，在布线1107上形成第一电极1111。形成绝缘层1112，以覆盖第一电极1111、布线1107等的端部。然后，在第一电极1111上形成电致发光层1113，其上形成第二电极1114，从而完成发光元件1115。
另外，在本实施例中，第一电极1111和第二电极1114的材料可以任意选择。但是，当形成作为阳极的电极时，最好使用具有大功函数(例如，4.0eV或更高的功函数)的导电材料。相反，当形成作为阴极的电极时，最好使用具有小功函数(例如，3.5eV或更小的功函数)的导电材料。当形成能够透射在电致发光层中产生的光的电极时，必须使用具有透光性的材料形成电极。在这种情况下，可以用具有透光性的材料只形成一个电极，另一个电极可以由具有阻挡光的作用的材料形成。但是，对于从两个电极侧发光的发光元件，能够使用具有透光性的材料形成该两个电极来形成所述发光元件。
在图11A所示的发光元件中，空穴从作为阳极的电极注入到电致发光层1113，而电子从作为阴极的电极注入到电致发光层1113。在电致发光层1113中发生空穴与电子的复合，从而获得光发射。
电致发光层1113至少包括发光层。电致发光层1113由叠置的用于具有载流子的不同功能的一层或多层形成，例如，空穴注入层、空穴传输层、阻挡层、电子传输层和电子注入层。
已知的低分子有机化合物、高分子有机化合物以及中分子有机化合物可以用作形成电致发光层1113的材料。注意，术语中分子有机化合物是指不具有升华特性但是分子量等于或小于20并且分子链的长度等于或小于10μm的有机化合物。
注意，下面所示的材料可以用作形成电致发光层1113的材料。
卟啉是有效的形成空穴注入层的空穴注入材料，在有机化合物的情况下，可以使用，例如，酞青染料(下文中称作H2-Pc)、铜酞青染料(下文中称作Cu-Pc)等。也可以使用经过化学掺杂处理的导电的高分子化合物材料，并且用聚苯乙烯砜(下文中称作PSS)掺杂的聚乙烯二羟噻吩(下文中称作PEDOT)、聚苯胺、聚乙烯咔唑(下文中称作PVK)等可以作为例子给出。
对于形成空穴传输层的空穴传输材料，优选芳香胺基(即，具有苯环-氮键的化合物)化合物。除了上述TPD之外，广泛使用的材料包括其衍生物，例如4，4’-二[N-(1-萘基)-N-苯基-氨基]-联苯(下文中称作“α-NPD”)。还使用星爆式芳香胺基化合物，包括：4，4’，4”-三(N，N-联苯-氨基)-三苯胺(下文中称作“TDATA“)；和4，4’，4”-三[N-(3-甲基苯基)-N-苯基-氨基]-三苯胺(下文中称作“MTDATA”)。
用于形成发光层的发光材料的特定例子包括例如三(8-羟基喹啉(quinolinolato))铝(下文中称作Alq3)、三(4-甲基-8-羟基喹啉)铝(下文中称作Almq3)和二(10-羟基苯(hydroxybenxo)[h]-羟基喹啉(quinolinate))铍(下文中称作BeBq2)，以及二(2-甲基-8-羟基喹啉)-(4-羟基-联苯基)-铝(下文中称作BAlq)、二[2-(2-羟基苯基)-苯并恶唑(benzooxazolate)]锌(下文中称作Zn(BOX)2)和二[2-(2-羟基苯)-苯并噻唑(benzothiazolate)]锌(下文中称作Zn(BTZ)2)。而且，可以使用各种荧光染料。也可以使用三个一组的电致发光材料，其主要例子包括与作为主要金属的铂或铱的合成物。已知的三个一组的电致发光材料包括三(2-苯基砒啶)铱(下文中称作Ir(ppy)3)、2，3，7，8，12，13，17，18-八乙基-21H以及23H-卟啉-铂(下文中称作PtOEP)。
金属络合物经常用作形成电子传输层的电子传输材料。其优选的例子包括：具有喹啉骨架或苯并喹啉骨架的金属络合物，例如上述的Alq3、Almq3、BeBq2；以及混合的配合基合成物，例如，Balq。其它例子包括具有恶唑基或噻唑基配合基的金属络合物，例如，Zn(BOX)2和Zn(BTZ)2。除金属络合物以外其它能够传输电子的材料为：恶二唑(oxadiazole)衍生物，例如，2-(4-联苯)-5-(4-特-丁基苯基)(4-tert-丁基苯基)-1，3，4-恶二唑(下文中称作PBD)和1，3-二[5-(p-tert-丁基苯基)-1，3，4-恶二唑-2-基]苯(下文中称作OXD-7)；三唑衍生物，例如，3-(4-tert-丁基苯基)-4-苯基-5-(4-联苯基)-1，2，4三唑(下文中称作TAZ)和3-(4-tert-丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基)-1，2，4-三唑(下文中称作p-EtTAZ)；以及菲咯啉衍生物，例如，红菲绕啉(下文中称作BPhen)和浴铜灵(下文中称作BCP)。
另外，在电致发光层包括阻挡层的情况下，由于上述BAlq、OXD-7、TAZ、p-EtTAZ、BPhen、BCP等具有高激发能级，所以可以有效地作为形成阻挡层的空穴阻挡材料。
图11B示出了第一电极1131为由具有透光性的材料制成的阳极，第二电极1133为由具有阻挡光的作用的材料制成的阴极的情况。在这种情况下，可以通过使用例如氧化铟锡(ITO)膜的透明导电膜、或者2％到20％的氧化锌(ZnO)混入氧化铟、IZO或In2O3-ZnO中的透明导电膜形成第一电极1131，而第二电极1133可以由Al、Ti、W等制成。这里示出了第一电极1131由ITO制成，第二电极1133由Al制成的情况。在电致发光层1132中产生的光从第一电极1131侧发出。注意，可以从上述材料中适当选择形成电致发光层1132的材料。
本发明并不限于上述结构。作为选择，第一电极1131可以是由具有阻挡光的作用的材料制成的阳极，而第二电极1133是由具有透光性的材料制成的阴极。在这种情况下，光从第二电极1133侧发出。
图11C示出了第一电极1141和第二电极1143都由具有透光性的材料制成的情况，并且第一电极1141为阳极，第二电极1143为阴极。在这种情况下，可以通过使用例如氧化铟锡(ITO)膜的透明导电膜、或者2％到20％的氧化锌(ZnO)混入氧化铟、IZO或In2O3-ZnO中的透明导电膜形成第一电极1141，与图11B相同，而第二电极1143由叠置的具有小功(small function)的Mg∶Ag(镁和银的合金)和ITO形成。在这种情况下，在电致发光层1142中产生的光从第一电极1141和第二电极1143的两侧发出。注意，也可以从上述材料中适当选择在该结构中形成电致发光层1142的材料。
[实施例7]
在本实施例中，参考图12介绍了在根据本发明形成的半导体器件中的平板的像素部分中包括液晶元件的液晶器件。
如图12所示，在基板1201上形成粘合层1215和氧化层1214，并在其上形成TFT 1202。TFT 1202由在层间绝缘膜1203的开口部分中形成的布线1204电连接到作为像素电极的第一电极1205。在第一电极1205上形成取向膜1206，并其被露出以进行摩擦处理。提供用于保持基板间隔的由有机树脂制成的柱形隔离物1207。注意，可以以相反的顺序形成取向膜1206和隔离物1207。
反之，相对基板1213包括着色层1208、平坦化膜1209、由透明导电膜构成的相对电极1210和取向膜1211。红色着色层、蓝色着色层和绿色着色层的每一个都被形成为着色层1208。
形成有元件的基板1201和相对的基板1213通过密封材料(未示出)粘结在一起。填充物混入密封材料中，并且粘结两个基板，同时通过填充物和隔离物保持均匀的间隔(优选从2.0μm到3.0μm)。在两个基板之间注入液晶1212，并最好用密封剂完全密封。注意，已知的液晶材料可以用作液晶1212。
在图12所示结构的情况下，光从相对基板1213侧入射，在液晶1212中被调制，并从形成元件的基板1201侧发出。
根据本发明，第一电极由具有反射性的金属膜(具体地，铝(合金)膜等)形成。在这种情况下，光从相对基板1213侧入射，在液晶1212中被调制，然后，重新从相对基板1213侧发出。在该结构的情况下，因为光不通过第一电极，所以可以形成存储器元件、电阻元件等。
[实施例8]
在本实施例中，介绍了通过将根据本发明制成的半导体元件并入到其部件中完成的各种电子设备。
这种电子设备包括视频摄像机、数字照相机、头戴显示器(护目镜型显示器)、汽车导航系统、投影机、汽车立体声系统、个人计算机、便携信息终端(具有能够回放移动计算机、蜂窝电话、便携式游戏机或电子书籍等的记录介质并显示图像的半导体器件的装置)等。在图13A到13G示出了其实际例子。
图13A示出了包括外框2001、支撑2002、显示屏幕单元2003、扬声器部分2004、视频输入端2005等的显示装置。显示屏幕单元2003包括在实施例6中介绍的发光元件或者在实施例7中介绍的液晶元件。显示装置包括用于个人计算机、TV广播、广告等所有的信息显示设备。
图13B示出了包括主体2201、外框2202、显示屏幕单元2203、键盘2204、外部连接端口2205、指示鼠标2206等的膝上计算机。显示屏幕单元2203包括在实施例6中介绍的发光元件或者在实施例7中介绍的液晶元件。
图13C示出了包括主体2301、显示屏幕单元2302、开关2303、操作键2304、红外端口2305等的移动计算机。显示屏幕单元2302包括在实施例6中介绍的发光元件或者在实施例7中介绍的液晶元件。
图13D示出了使用记录了节目的记录介质(下文中称作记录介质)的播放器。播放器包括主体2401、外框2402、显示屏幕单元A(2403)、显示屏幕单元B(2404)、记录介质读出部分2405、操作键2406、扬声器部分2407等。显示屏幕单元A(2403)和显示屏幕单元B(2404)包括在实施例6中介绍的发光元件或者在实施例7中介绍的液晶元件。播放器使用DVD(数字通用光盘)、CD等作为记录介质，从而能够享受音乐、电影、游戏或因特网的乐趣。
图13E示出了包括主体2501、显示屏幕单元2502、记录介质2503、操作键2504、天线2505等的便携书籍(电子书籍)。显示屏幕单元2502包括在实施例6中介绍的发光元件或者在实施例7中介绍的液晶元件。
图13F示出了包括主体2601、显示屏幕单元2602、外框2603、外部连接端口2604、遥控接收端口2605、图像接收端口2606、电池2607、音频输入端口2608、操作键2609、目镜部分2610等的视频摄像机。显示屏幕单元2602包括在实施例6中介绍的发光元件或者在实施例7中介绍的液晶元件。
图13G示出了包括主体2701、外框2702、显示屏幕单元2703、声音输入部分2704、声音输出部分2705、操作键2706、外部连接端口2707、天线2708等的蜂窝电话。显示屏幕单元2703包括在实施例6中介绍的发光元件或者在实施例7中介绍的液晶元件。
如上所述，根据本发明形成的半导体器件的应用范围极其广泛，并且可以用于所有的电子领域。
[实施例9]
在本实施例中，参考图15A到15E以及图16A到16D介绍包括本发明的转移步骤的制造方法。
在图15A中，在第一基板3201上形成金属层3202，其上形成多个粘合剂3203。
在本实施例中，玻璃基板或石英基板可以用作第一基板3201。注意，含有钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃等的玻璃基板是合适的材料。典型的，由Coming Incorporated制造的1737玻璃基板(畸变点667℃)、由AsahiGlass Co.，Ltd.制造的AN 100(畸变点670℃)等是可用的。在本实施例中使用AN 100。
金属层3202的材料可以是从由钨(W)、钼(Mo)、锝(Tc)、铼(Re)、钌(Ru)、锇(Os)、铑(Rh)、铱(Ir)、钯(Pd)、铂(Pt)、银(Ag)和金(Au)构成的组中选择的元素或者包含这些元素作为主要成分的合金材料，并且可选择的氮化物(例如氮化钛、氮化钨、氮化钽或氮化钼)的单层或其叠层。在本实施例中，使用W(钨)作为主要成分的金属层3202。形成的金属层3202的厚度从10nm到200nm，优选从50nm到75nm。
可以通过溅射、CVD或汽相淀积形成金属层3202，但是在本实施例中通过溅射淀积金属层3202。另外，当通过溅射形成金属层3202时，在第一基板3201周围的附近的膜的厚度容易变得不均匀，以固定第一基板3201。因此，最好通过干法蚀刻只去除周围部分。
通过形成非晶硅膜并对其构图形成要形成在金属层3202上的粘合剂3203。
接着，形成氧化层3204(图15B)。在本实施例中，使用氧化硅靶通过溅射形成由氧化硅制成的厚度从150nm到200nm的膜。氧化层3204的膜厚度最好为金属层3202的膜厚度的两倍或更多。
在氧化层3204上形成元件形成层3301(图15C)。在元件形成层3301中形成构成集成电路的多个TFT(p沟道型TFT和/或n沟道型TFT)，并且连接到这些TFT的布线3211和绝缘膜3210和3212也包括在元件形成层3301中。另外，在本发明中没有特别限定类似这种元件形成层的制造方法。除了在实施例13中所示的制造方法之外，本发明还可以通过与公知制造方法的组合来实现。另外，TFT包括在氧化层3204上的半导体膜的一部分中形成的杂质区3205和沟道形成区3206、绝缘膜3207和栅电极3208。
在本实施例中，当形成元件形成层3301时，在形成至少包括氢的材料膜(半导体膜或金属膜)后，进行将包括氢的材料膜中包括的氢进行分散的热处理。在420℃或更高的温度下进行热处理，可以在元件形成层3301的形成步骤之外单独进行，或者作为形成步骤以省略该步骤。例如，在通过CVD形成包括氢的非晶硅膜作为包括氢的材料膜之后，为了非晶硅膜的结晶化，利用500℃或更高的热处理，可以通过加热同时进行氢的扩散和多晶硅膜的形成。
另外，通过热处理在金属层3202和氧化层3204之间形成包括具有晶体结构(未示出)的金属-氧化物的层。另外，当在金属层3202上形成粘合剂3203，并且在其上叠置氧化层3204时，通过热处理，在非晶条件下，在金属层3202和氧化层3204之间形成大约从2nm到5nm厚的也具有晶体结构的金属-氧化物层(氧化钨膜)，并形成由金属-氧化物(未示出)制成的层。
另外，在金属层3202和氧化层3204之间的界面中形成由金属-氧化物(未示出)制成的层，因此，在随后的步骤中元件形成层容易从基板上分离。另外，在形成元件形成层3301时进行的热处理中，在本实施例中介绍了形成由金属-氧化物制成的层的情况。但是，本发明并不限于该方法，在形成金属层3202和粘合剂3203之后，采用形成金属-氧化物层然后形成氧化层3204的方法。
另一方面，通过在形成元件形成层3301时进行热处理可以增强粘合剂3203与金属层3202的附着力。换句话说，在本实施例中，通过热处理，由非晶硅膜形成的粘合剂3203与所形成的金属层3202中的钨(W)反应，形成硅化物(硅化钨：WSi2)。因此，可以增强粘合剂3203与金属层3202的附着力。另外，本发明并不限于通过在形成元件形成层3301时进行热处理使金属层中的金属与粘合剂反应的方法。在形成金属层和粘合剂之后，使金属层中的金属与粘合剂反应的热处理可以与元件形成层3301的形成分开进行。
当完成元件形成层3301时，去除粘合剂3203。具体地，通过干法蚀刻来蚀刻绝缘膜3210和3212的一部分以及粘合剂3203，形成开口部分3213(图15D)。
例如，当蚀刻由氧化硅形成的绝缘膜3207、3209、3210和3212以及氧化层3204时，通过使用主要包括氟化碳(CF4)的蚀刻气体进行干法蚀刻。而且，当蚀刻粘合剂3203时，由硅形成粘合剂3203并且在其部分内留下主要包括硅的部分，而跟与金属层(例如，W)的反应无关，通过使用主要包括溴化氢(HBr)和氯(Cl2)的蚀刻气体进行蚀刻。另外，当粘合剂3203由硅形成，并且其一部分由于与金属层(W)反应而形成硅化物(WSi)时，通过使用主要包括氟化硫(SF6)和溴化氢(HBr)的蚀刻气体蚀刻硅化物。
随后，在元件形成层3301上形成有机树脂层3214。通过在整个表面上涂敷用作有机树脂层3214的可溶于水或酒精的有机材料并对其固化，形成有机树脂层3214。有机材料的成分可以是，例如，环氧系、丙烯酸酯系、硅系等。具体地，旋涂厚度为30μm的水溶性树脂(TOAGOSEI Co.，Ltd.：VL-WSHL10)，并曝光2分钟以临时固化，然后，用其背面在UV光线中曝光2.5分钟，随后，其表面曝光10分钟，以便完全固化。曝光总共进行12.5分钟。由此，形成有机树脂层3214(图15E)。
部分削弱金属层3202和氧化层3204之间的界面(含有金属-氧化物的层)中的附着力，以便容易进行随后的分离步骤。通过沿要分离的区域的外围在金属层3202或氧化层3204上部分照射激光或者沿要分离的区域的外围从外侧局部施压以破坏氧化层3204的内部或界面的一部分来进行附着力的部分削弱。具体地，例如金刚石笔等硬针状物垂直下压并带着所加的负载移动。最好，可以使用划线装置移动施加负载的笔，压力范围从0.1mm到2mm。如上所述，在进行分离之前，形成可以引起分离开始的具有选择性(部分)削弱附着力的部分，从而防止不良分离并改善工艺产量。
通过形成第一粘合层3215，可以用之间的第一粘合层3215将作为辅助基板的第二基板3216粘结到有机树脂层3214上(图15E)。作为用于形成第一粘合层3215的材料，可以使用在随后的步骤中通过进行预定处理能够削弱附着力的已知材料，但是，在本实施例中，介绍在随后的步骤中使用通过光照射削弱附着力的光敏双面胶带的情况。
通过物理方法将第一基板3201从与辅助基板粘结在一起的元件形成层3301上分离。在本实施例中，可以在金属层3202和氧化层3204的界面(含有金属-氧化物的层)部分用较小的力(例如，人手、从喷嘴喷出的气体的气压、超声波等)分离第一基板3201。具体地，可以通过劈开氧化钨膜、在氧化钨膜和氧化硅膜之间的界面或者氧化钨膜和钨膜之间的界面来分离第一基板3201。因此，可以从第一基板3201上分离在氧化层3204上形成的元件形成层3301。图16A示出了分离的状态。
含有金属氧化物的层的一部分留在由于分离暴露出来的表面上。这是当在随后的步骤中将暴露的表面粘结到基板等上时引起附着力削弱的原因。因此，最好去除留在暴露表面上的含有金属氧化物的层的部分。为了去掉这一部分，可以使用例如氨水等碱的水溶液或者酸的水溶液。另外，可以在更容易使含有金属氧化物的层的部分分离的温度(至多430℃)下进行下面的步骤。
接着，形成第二粘合层3217，用之间的第二粘合层3217将第三基板3218粘结到氧化层3204(和元件形成层3301)上(图16B)。注意，通过第二粘合层3217粘结的第三基板3218与氧化层3204(和元件形成层3301)的附着力大于通过第一粘合层3215粘结的第二基板3216与有机树脂层3214的附着力是很重要的。
最好用柔性基板(塑料基板)作为第三基板3218。在本实施例中，使用包括极性基团的由降冰片烯树脂构成的ARTON(由JSR corporation制造)作为第三基板3218。
作为第二粘合层3217的材料，可以采用各种固化粘合材料，例如，反应固化粘合材料的光固化粘合材料、热固性粘合材料，或者UV固化粘合材料、或者厌氧粘合材料。最好，粘合材料通过与包括银、镍、铝、或氮化铝的粉末或填充物混合而具有高导热性。
用作第一粘合层3215的双面胶带的粘结强度通过来自第二基板3216侧的UV射线的照射而降低，从而从元件形成层3301上分离第二基板3216(图16C)。此外，在本实施例中，用水清洗暴露的表面，从而溶解并去除第一粘合层3215和有机树脂层3214。由此，得到图16D中所示的结构。
如上所述，可以在另一个基板(第三基板3218)上形成包括在第一基板3201上形成的多个TFT的集成电路。
[实施例10]
在本实施例中，参考图17A到17E、18A和18B介绍与实施例9有部分不同的包括本发明的转移步骤的制造方法。
在图17A中，在第一基板3401上形成金属层3402，其上形成多个粘合剂3403。
在本实施例中，使用玻璃基板(AN 100)作为第一基板3401，与实施例9相同。此外，对于金属层，也使用钨(W)作为主要成分的金属层3402，与实施例9相同。注意，通过溅射淀积的金属层3402的厚度从10nm到200nm，优选从50nm到75nm。
通过形成非晶硅膜并对其构图形成要形成在金属层3402上的粘合剂3403。
然后，形成氧化层3404(图17B)。在本实施例中，使用氧化硅靶通过溅射淀积由氧化硅制成的厚度从150nm到200nm的膜。氧化层3404的膜厚度最好为金属层3402的膜厚度的两倍或更多。
在氧化层3404上形成元件形成层3501(图17C)。在元件形成层3501中形成构成集成电路的多个TFT(p沟道型TFT和/或n沟道型TFT)以及在元件形成层3501中包括连接这些TFT的布线3411，绝缘膜3410等。另外，在本发明中没有特别限定这样的元件形成层的制造方法。除了在实施例13中所示的制造方法之外，本发明还可以通过与公知制造方法的组合来实现。另外，TFT包括在氧化层3404上的半导体膜的一部分中形成的杂质区3405和沟道形成区3406、绝缘膜3407和栅电极3408。
在本实施例中形成元件形成层3501的情况下，与实施例9相同，在形成至少包括氢的材料膜(半导体膜或金属膜)后，进行将包括氢的材料膜中包括的氢进行分散的热处理。另外，通过热处理在金属层3402和氧化层3404之间形成包括具有晶体结构(未示出)的金属氧化物的层。
另外，在金属层3402和氧化层3404之间的界面中形成含有金属氧化物(未示出)的层，因此，在随后的步骤中元件形成层容易从基板上分离。
另一方面，通过在形成元件形成层3501时进行热处理可以增强粘合剂3403和金属层3402的附着力。
在本实施例中，在包括在元件形成层3501中的布线3411形成之后，去除粘合剂3403。具体地，通过干法蚀刻来蚀刻绝缘膜3410的一部分以及粘合剂3403，形成开口部分3412(图17D)。
例如，当蚀刻由氧化硅形成的绝缘膜3407、3409和3410以及氧化层3404时，通过使用主要包括氟化碳(CF4)的蚀刻气体进行干法蚀刻。而且，当蚀刻粘合剂3403时，由硅形成粘合剂3403并且在其一部分中留下主要包括硅的部分，而跟与金属层(例如，W)的反应无关，通过使用主要包括溴化氢(HBr)和氯(Cl2)的蚀刻气体进行蚀刻。另外，当粘合剂3403由硅形成，并且其一部分由于与金属层(W)反应而形成硅化物(WSi)时，通过使用主要包括氟化硫(SF6)和溴化氢(HBr)的蚀刻气体蚀刻硅化物。
然后，填充开口部分3412，并且形成绝缘膜3413以使元件形成层3501的表面平坦(图17E)。注意，在本实施例中使用通过等离子体CVD形成的厚度为1μm到3μm的氮氧化硅膜。绝缘膜当然并不限于氮氧化硅膜，而可以是例如氮化硅或氧化硅等绝缘材料、由例如丙烯酸、聚酰亚胺或聚酰胺等有机绝缘材料构成的单层或者这些材料的叠层。
注意，这里省略了在使用绝缘膜3413使元件形成层3501光滑之后的步骤的介绍，因为这些步骤可以通过使用与实施例9相同的材料和方法来进行。步骤如下：(1)在元件形成层3501上形成有机树脂层，并其用之间的第一粘合层粘结作为辅助基板的第二基板的步骤；(2)通过物理方法将第一基板3401与同辅助基板(第二基板)粘结在一起的元件形成层3501分离的步骤；(3)形成第二粘合层并用其之间的第二粘合层将第三基板粘结到氧化层(和元件形成层)上的步骤；以及(4)从元件形成层上分离第二基板的步骤。
如上所述，可以得到图18A所示的用第二粘合层3417将元件形成层3501转移到第三基板3418上的结构。
此外，在本实施例中，在图17D中形成开口部分3412，然后，形成绝缘膜3419，以形成如图18B所示的结构。
如上所述，可以在另一个基板(第三基板3418)上形成在第一基板3401上形成的由多个TFT构成的集成电路。
[实施例11]
在本实施例中，参考图19A到19E、20A和20B介绍与实施例9或10有部分不同的包括本发明的转移步骤的制造方法。
在图19A中，在第一基板3601上形成金属层3602，其上形成氧化层3603。
在本实施例中使用玻璃基板(AN 100)作为第一基板3601，与实施例9相同。此外，对于金属层，也使用钨(W)作为主要成分的金属层3602，与实施例9相同。注意，通过溅射淀积的金属层3602的厚度从10nm到200nm，优选从50nm到75nm。
要形成在金属层3602上的氧化层3603是使用氧化硅靶通过溅射淀积由氧化硅制成的厚度从150nm到200nm的膜。氧化层3603的膜厚度最好为金属层3602的膜厚度的两倍或更多。在本实施例中，氧化层3603通过构图分成多个岛形部分。
接着，形成半导体膜3604覆盖氧化层3603。在本实施例中，通过等离子体CVD淀积非晶硅膜作为半导体膜(图19A)。露出半导体膜3604以构图，从而得到在氧化层3603上形成的半导体a(3605)和在隔离形成的两个氧化层之间形成的半导体b(3606)。注意，半导体a(3605)对应于随后形成的TFT的杂质区和沟道形成区，而半导体b(3606)对应于本发明的粘合剂。
换句话说，本发明具有形成TFT的一部分的半导体a(3605)和形成粘合剂的半导体b(3606)同时形成的特征。
形成包括半导体a(3605)作为其一部分的元件形成层3701(图19C)。在元件形成层3701中形成构成集成电路的多个TFT(p沟道型TFT或n沟道型TFT)，并且在元件形成层3701中包括连接这此TFT的布线3613、绝缘膜3612等。另外，在本发明中没有特别限定这种元件形成层的制造方法。除了在实施例13中所示的制造方法之外，本发明还可以通过与公知制造方法的组合来实现。另外，TFT包括在氧化层3603上的半导体a(3605)的一部分中形成的杂质区3607和沟道形成区3608、栅绝缘膜3609和栅电极3610。
在本实施例中，当形成元件形成层3701时，与实施例9相同，在形成至少包括氢的材料膜(半导体膜或金属膜)后，进行将包括氢的材料膜中包括的氢进行分散的热处理。另外，通过热处理在金属层3602和氧化层3603之间形成具有晶体结构(未示出)的含有金属氧化物的层。
另外，在金属层3602和氧化层3603之间的界面中形成含有金属氧化物(未示出)的层，因此，在随后的步骤中元件形成层3701容易从第一基板3601上分离。
另一方面，通过在形成元件形成层3701时进行热处理可以增强作为粘合剂的半导体b(3606)与金属层3602的附着力。
在本实施例中，在包括在元件形成层3701中的布线3613形成之后，去除半导体b(3606)(图19D)。具体地，通过干法蚀刻来蚀刻绝缘膜3612的一部分以及半导体b(3606)，形成开口部分3614。
例如，当蚀刻由氧化硅形成的绝缘膜3609、3611和3612以及氧化层3603时，通过使用主要包括氟化碳(CF4)的蚀刻气体进行干法蚀刻。而且，当蚀刻作为粘合剂的半导体b(3606)时，由硅形成半导体b(3606)并且在其一部分中留下主要包括硅的部分，而跟与金属层(例如，W)的反应无关，通过使用主要包括溴化氢(HBr)和氯(Cl2)的蚀刻气体进行蚀刻。另外，当半导体b(3606)由硅形成，并且其一部分由于与金属层(W)反应而形成硅化物(WSi)时，通过使用主要包括氟化硫(SF6)和溴化氢(HBr)的蚀刻气体蚀刻硅化物。
然后，填充开口部分3614，并且形成绝缘膜3615以使元件形成层3701的表面光滑(图19E)。注意，在本实施例中使用通过等离子体CVD形成的厚度为1μm到3μm的氮氧化硅膜。绝缘膜当然并不限于氮氧化硅膜，而可以是由例如氮化硅或氧化硅等绝缘材料、由例如丙烯酸、聚酰亚胺或聚酰胺等有机绝缘材料构成的单层或者这些材料的叠层。
注意，这里省略了在使用绝缘层3615使元件形成层7701光滑之后的步骤的介绍，因为这些步骤可以通过使用与实施例9相同的材料和方法来进行。步骤如下：(1)在元件形成层3701上形成有机树脂层，并用其之间的第一粘合层粘结作为辅助基板的第二基板的步骤；(2)通过物理方法将第一基板3601与同辅助基板(第二基板)粘结在一起的元件形成层3701分离的步骤；(3)形成第二粘合层并用其之间的第二粘合层将第三基板粘结到氧化层(和元件形成层)上的步骤；以及(4)从元件形成层上分离第二基板的步骤。
如上所述，可以得到图20A所示的用第二粘合层3617将元件形成层3701转移到第三基板3618上的结构。
此外，在本实施例中，在图19D中形成开口部分3614，然后，形成绝缘膜3800，以形成如图20B所示的结构。
如上所述，可以在另一个基板(第三基板3618)上形成由在第一基板3601上形成的多个TFT构成的集成电路。
[实施例12]
在本实施例中参考图21A到21D介绍本发明中的粘合剂的排列和形状。
执行分离在基板3801上形成的元件形成层3802并粘结到另一个基板上的转移步骤，如图21A所示。在图21A的情况中，沿图21A中箭头所指方向分离元件形成层3802。
当形成元件形成层3802时，在元件形成层3802的一部分的区域3803中形成粘合剂，并在分离之前去除。图21B到21D中示出了在元件形成层3802中的粘合剂的排列和形状的例子。
图21B示出了在沿形成有集成电路3804的区域3803中的分离方向XX’中排列的多个集成电路3804中形成方形粘合剂3805的情况。在这种情况下，最好方形粘合剂3805为矩形，并且以矩形粘合剂的长边平行于分离方向XX’的方式排列。由此，粘合剂3805具有方形，从而在去除粘合剂3805之后容易从基板3801上分离元件形成层3802。
图21C示出了在沿形成有集成电路3806的区域3803中的分离方向XX’中排列的多个集成电路3806中形成三角形粘合剂3807的情况。在这种情况下，最好三角形粘合剂3807以三角形粘合剂3807的底边垂直于分离方向XX’的方式排列。由此，粘合剂3807具有三角形，从而在去除粘合剂3807之后容易从基板3801上分离元件形成层3802。
图21D示出了在沿形成有集成电路3808的区域3803中的分离方向XX’中排列的多个集成电路3808的行中形成直线形粘合剂3809的情况。在这种情况下，直线形粘合剂3809可以以与沿分离方向XX’排列的多个集成电路3808的整个长度相等的方式或者与每个集成电路3808的长度相等的方式形成。由此，粘合剂3809具有直线形，从而在去除粘合剂3809之后容易从基板3801上分离元件形成层3802。
在本实施例中所示的粘合剂的排列和形状分别是本发明的优选例子中的一个，而不是要限制根据本发明的粘合剂的形状。
[实施例13]
在本实施例中参考图22A到22D和23A到23D介绍了在一个基板上同时制造n沟道TFT和p沟道TFT的方法。
在基板3901上形成金属层3902，然后，其上形成粘合剂3903。
在本实施例中，用玻璃基板(#1737)作为基板3901。主要包括钨(W)的金属材料用作金属层3902，与实施例9相同。通过构图形成粘合剂3903，从而排列在随后要形成的集成电路(包括多个TFT)当中。
随后，在金属层3902和粘合剂3903上形成也作为底部绝缘膜的氧化层3904。在本实施例中，在300℃的淀积温度下通过等离子体CVD，通过使用SiH4和N2O作为材料气体(成分比：Si＝32％，O＝59％，N＝7％，H＝2％)淀积氮氧化硅膜，形成厚度为100nm的氧化层3904。
此外，用SiH4气体作为淀积气体在300℃的淀积温度下通过不暴露在空气中的连续的等离子体CVD形成厚度为54nm的具有非晶结构(在这种情况下，为非晶硅层)的半导体层。该非晶硅层含有氢；通过随后的热处理，氢将会扩散，并且通过物理方法可以在氧化层内部或者与氧化层的界面上分离非晶硅膜。
然后，由旋转机涂覆含有10ppm重量比的镍的镍醋酸盐溶液。镍元素可以取代涂覆而被溅射到整个表面。然后，进行用于结晶化的热处理，以形成具有晶体结构(这里，为多晶硅层)的半导体膜。这里，在进行了用于脱氢的热处理(500℃ 1个小时)之后，进行用于结晶化的热处理(550℃ 4个小时)，从而形成具有晶体结构的硅膜。而且，用于脱氢的热处理(500℃ 1个小时)也具有将在非晶硅层中的氢扩散到金属层3902和氧化层3904之间的界面中的热处理的作用。而且，注意，虽然在这里使用镍作为促进硅的结晶化的金属元素的结晶化技术，但是也可以使用其它已知的结晶化技术，例如，固相生长和激光结晶化。
接着，在通过稀释的氢氟酸等去除在具有晶体结构的硅膜表面上的氧化层之后，在空气或氧气气氛中进行激光照射(XeCl：波长308nm)，用于提高结晶化率并修复在晶体颗粒中残留的缺陷。波长为400nm或更短的受激准分子激光或者二次谐波或三次谐波的YAG激光用作激光。总之，使用重复频率大约从10Hz到1000Hz的脉冲激光，通过光学系统将脉冲激光集中到从100mJ/cm2到500mJ/cm2，并以从90％到95％的重叠率发射，由此，扫描硅膜的表面。这里，在重复频率为30Hz和能量密度为470mJ/cm2的条件下在空气中进行激光照射。
注意，因为照射是在空气或氧气气氛中进行的，所以通过激光照射在表面形成氧化膜。虽然在这里显示了使用脉冲激光器的例子，但是也可以使用连续波激光器。当非晶半导体膜结晶时，最好通过使用能够连续振荡的固态激光器施加基波的二次谐波到四次谐波，以便得到具有更大晶粒尺寸的晶体。通常，可以采用Nd：YVO4激光器(基波波长1064nm)的二次谐波(波长532nm)或三次谐波(波长355nm)。具体地，通过使用非线性光学元件将从连续波类型YVO4激光器发出的具有10W输出的激光转换为谐波。而且，可以给出应用YVO4晶体和非线性光学元件到谐振器中发出谐波的方法。然后，最好通过光学系统整形激光，从而在表面上具有矩形或椭圆形的形状，并用该激光照射表面。此时，需要大约从0.01MW/cm2到100MW/cm2(优选从0.1MW/cm2到10MW/cm2)的能量密度。以大约从10cm/s到2000cm/s的速度相对于激光移动半导体膜的同时用激光照射半导体膜。
除了通过该激光照射形成氧化膜之外，还通过用臭氧水处理表面120秒形成由氧化膜构成的总厚度从1nm到5nm的阻挡层。在本实施例中通过使用臭氧水形成阻挡层。但是，可以通过在氧气气氛中采用UV光照射来氧化具有晶体结构的半导体膜的表面的方法、采用氧气等离子体处理来氧化具有晶体结构的半导体膜的表面的方法、等离子体CVD法、溅射法、汽相淀积法等淀积厚度从1nm到10nm的氧化膜形成阻挡层。而且，在形成阻挡层之前可以去除由激光照射形成的氧化膜。
在阻挡层上，通过溅射形成厚度从10mm到400nm的含有氩元素的非晶硅膜，作为吸除点，在本实施例中为100nm。在本实施例中，使用硅靶在含有氩的气氛中形成含有氩元素的非晶硅膜。在使用等离子体CVD的情况下，在甲硅烷与氩的流量比(SiH4∶Ar)为1∶99、淀积压力为6.665Pa(0.05Torr)、RF功率密度为0.087W/cm2并且淀积温度为350℃的淀积条件下形成含有氩元素的非晶硅膜。
然后，使用650℃的加热炉内热处理3分钟，进行吸除，以减少在具有晶体结构的半导体膜中的镍浓度。可以用灯退火设备代替加热炉。
随后，使用阻挡层作为蚀刻停止层有选择的去除作为吸除点的含有氩元素的非晶硅膜，随后，用稀释的氢氟酸有选择的去除阻档层。注意，因为在吸除期间镍要移动到具有高氧气浓度的区域，所以在吸除之后最好去除由氧化膜制成的阻挡层。
然后，在所得到的具有晶体结构的半导体膜(也称做多晶硅膜)的表面上由臭氧水形成薄氧化膜之后，形成由抗蚀剂制成的掩模，并对其进行蚀刻步骤，以获得需要的形状，从而形成彼此分离的岛形半导体层3905和3906。在半导体层3905和3906形成之后，去除由抗蚀剂制成的掩模(图22A)。
然后，用含有氢氟酸的蚀刻剂去除氧化膜，同时，清洗硅膜(半导体层3905和3906)的表面。随后，形成含有主要成分为硅的绝缘膜作为栅极绝缘膜3907。在本实施例中，通过等离子体CVD形成厚度为115nm的氧化硅膜(图22B)。
接着，在栅极绝缘膜3907上叠置厚度从20nm到100nm的第一导电膜3908和厚度从100nm到400nm的第二导电膜3909。在本实施例中，在栅极绝缘膜3907上依次叠置作为第一导电膜3908的50nm厚的氮化钽膜和作为第二导电膜3909的370nm厚的钨膜。
对于形成第一导电膜3908和第二导电膜3909的导电材料，可以利用从由Ta、W、Ti、Mo、Al和Cu构成的组中选择的元素或者合金材料或含有这些元素作为主要成分的化合物材料。而且，用例如磷等杂质元素掺杂的以多晶硅膜为代表的半导体膜，或者AgPdCu合金可以用作第一导电膜3908和第二导电膜3909。另外，本发明并不限于两层结构。例如，可以采用三层结构，其中依次叠置50nm厚的钨膜、500nm厚的铝和硅(Al-Si)的合金膜以及30nm厚的氮化钛膜。此外，在三层结构的情况下，可以用氮化钨代替钨作为第一导电膜，铝和钛(Al-Ti)的合金膜代替铝和硅(Al-Si)的合金膜作为第二导电膜，钛膜代替氮化钛膜作为第三导电膜。另外，也可以采用单层结构。
接着，通过如图22C所示的曝光步骤形成由抗蚀剂3910和3911制成的掩模。然后，进行第一蚀刻处理，形成栅电极和布线。在第一和第二蚀刻条件下进行第一蚀刻处理。最好进行ICP(感应耦合等离子体)蚀刻。通过在适当调整的蚀刻条件(即，加到缠绕电极上的功率、加到基板侧的电极上的功率、在基板侧上的电极的温度等)下对膜进行ICP蚀刻，蚀刻出具有所希望的锥形形状的膜。对于蚀刻气体，可以采用以Cl2、BCl3、SiCI4或CCl4为代表的氯基气体、以CF4、SF6或NF3为代表的氟基气体或者O2。
基板侧(样品台)也接受150W的RF功率(13.56MHz)，以施加基本为负的自偏置电压。基板侧电极的尺寸为12.5cm×12.5cm，缠绕的电极为直径25cm的圆盘(这里，采用具有线圈的石英圆盘)。在第一蚀刻条件下蚀刻W膜，从而第一导电层的边缘部分为锥形。在第一蚀刻条件下，蚀刻W膜的速度为200.39nm/min，蚀刻TaN膜的速度为80.32nm/min。因此W与TaN的选择比大约为2.5。在第一蚀刻条件下成锥形的W膜的角度大约为26°。随后，第一蚀刻条件转换为第二蚀刻条件，而不去除由抗蚀剂3910和3911制成的掩模。第二蚀刻条件包括使用CF4和Cl2作为蚀刻气体，设置气体流量比为30∶30(sccm)，并在1Pa的压力下给予缠绕电极500W的RF(13.56MHz)功率，以产生用于蚀刻的等离子体大约30秒。基板侧(样品台)也接受20W的PF功率(13.56MHz)，以施加基本为负的自偏置电压。在包括CF4和Cl2的混合物的第二蚀刻条件下，蚀刻TaN膜和W膜到几乎相同的程度。在第二蚀刻条件下，蚀刻W膜的速度为58.97nm/min，蚀刻TaN膜的速度为66.43nm/min。为了蚀刻膜而不在栅极绝缘膜上留下任何残留物，蚀刻时间可以延长大约从10％到20％的比例。
在第一蚀刻处理中，通过以适当的形状形成由抗蚀剂制成的掩模并且通过加到基板侧的偏置电压的作用在第一导电层和第二导电层的边缘部分的周围形成锥形。锥形部分的角度可以设置为从15°到45°。
通过第一蚀刻处理形成由第一导电层和第二导电层(第一导电层3912a、3913a和第二导电层3912b、3913b)构成的第一成形导电层3912和3913。适当蚀刻作为栅极绝缘膜的绝缘膜3907从10nm到20nm。栅极绝缘膜3907具有没有被第一成形导电层3912和3913覆盖的变薄的区域。
接着，如图22D所示，不去除由抗蚀剂制成的掩模，通过第二蚀刻处理形成第二成形导电层3914和3915。这里，SF6、Cl2和O2用作蚀刻气体，气体流量比设为24/12/24sccm，并在1.3Pa的压力下对缠绕电极施加700W的RF(13.56MHz)功率，以产生等离子体，从而进行25秒的蚀刻。10W的RF功率(13.56MHz)也加到基板侧(样品台)，以施加基本为负的自偏置电压。在第二蚀刻处理中，蚀刻W的速度为227.3nm/min，蚀刻TaN的速度为32.1nm/min，W与TaN的选择比为7.1，蚀刻作为栅极绝缘膜3907的SiON的速度为33.7nm/min，W与SiON的选择比为6.83。如上所述，在用SF6作为蚀刻气体的情况下，相对于栅极绝缘膜3907的选择比如上面所述的那样高。因此，可以抑制膜的厚度的减小。在本实施例中，绝缘膜3907的膜厚度减小大约8nm。
通过第二蚀刻处理，W的锥形角可以为70°。通过第二蚀刻处理，形成第二导电层3914b和3915b。此时，第一导电层几乎不被蚀刻成为第一导电层3914a和3915a。注意，第一导电层3914a和3915a具有与第一导电层3912a和3913a几乎相同的尺寸。实际上，存在第一导电层的宽度减小大约0.3μm的情况，即，与第二蚀刻处理之前相比，总的线宽大约减小0.6μm。但是，尺寸几乎是不变的。
此外，在采用依次叠置50nm厚的钨膜、500nm厚的铝和硅(Al-Si)的合金膜以及30nm厚的氮化钛膜的三层结构代替两层结构的情况下，在第一蚀刻处理的第一蚀刻条件下，其中：BCl3、Cl2和O2用作材料气体；气体流量比设为65/10/5(sccm)；300W的RF(13.56MHz)功率施加到基板侧(样品台)；并在1.2Pa的压力下对缠绕电极施加450W的RF(13.56MHz)功率，以产生等离子体，进行117秒的蚀刻。作为第一蚀刻处理的第二蚀刻条件，使用CF4、Cl2和O2，气体流量比设为25/25/10sccm，20W的RF(13.56MHz)功率也施加到基板侧(样品台)，并在1Pa的压力下对缠绕电极施加500W的RF(13.56MHz)功率，以产生等离子体。在上述条件下进行大约30秒的蚀刻已经足够了。在第二蚀刻处理中，使用BCl3和Cl2，气体流量比设为20/60sccm，100W的RF(13.56MHz)功率施加到基板侧(样品台)，并在1.2Pa的压力下对缠绕电极施加600W的RF(13.56MHz)功率，以产生等离子体，从而进行蚀刻。
接着，去除由抗蚀剂3910和3911制成的掩模，然后，进行第一掺杂处理，以得到由抗蚀剂3918制成的掩模，如图23A所示。可以通过离子掺杂或离子注入进行掺杂处理。注意，掩模3918是用来保护形成p沟道TFT的半导体层及其附近区域的掩模。
在1.5×1015atoms/cm2的剂量和60keV到100keV加速电压的条件下通过掺杂磷(P)进行用于第一掺杂处理的离子掺杂。对于赋予n型导电性的杂质元素，通常使用磷(P)或砷(As)。在这种情况下，通过使用第二导电层3914b和3915b作为掩模，以自对准的方式在各半导体层中形成杂质区。当然，掩模3918覆盖的区域没有掺杂。因此，形成第一杂质区3919和第二杂质区3920。赋予n型导电性的杂质元素以1×1020到1×1021atoms/cm3的浓度范围加入到第一杂质区3919。这里，与第一杂质区具有相同的浓度范围的区域也称作n+区。
此外，由于第一导电层3915a，以低于第一杂质区3919的浓度形成第二杂质区3920，并以1×1018到1×1019atoms/cm3的浓度范围加入赋予n型导电性的杂质元素。注意，因为掺杂是通过使杂质通过具有锥形形状的第一导电层3915a的部分进行的，所以第二杂质区3920具有浓度梯度，其中向着锥形部分的端部浓度增加。这里，与第二杂质区3920具有相同的浓度范围的区域称作n-区。
接着，在去除由抗蚀剂3918制成的掩模之后，新形成另一个由抗蚀剂3921制成的掩模，并进行第二掺杂处理，如图23B所示。可以通过离子掺杂或离子注入进行掺杂处理。注意，掩模3921是用来保护形成n沟道TFT的半导体层及其附近区域的掩模。
在从1×1015atoms/cm2到2×1016atoms/cm2的剂量和50keV到100keV加速电压的条件下通过掺杂硼(B)进行用于第二掺杂处理的离子掺杂。在这种情况下，通过使用第二导电层3914b和3915b作为掩模，以自对准的方式在各半导体层中形成杂质区。当然，掩模3921覆盖的区域没有掺杂。通过上述第二掺杂处理，形成第三杂质区3922和第四杂质区3923，其中赋予p型导电性的杂质元素加入到形成p沟道TFT的半导体层中。
而且，赋予p型导电性的杂质元素以1×1020到1×1021atoms/cm3的浓度范围加入到第三杂质区3922。
此外，在与第一导电层3914a的锥形部分重叠的区域中形成第四杂质区3923，并以1×1018到1×1020atoms/cm3的浓度范围将赋予p型导电性的杂质元素加入。注意，因为掺杂是通过使杂质通过具有锥形形状的第一导电层3914a的部分进行的，所以第四杂质区3923具有浓度梯度，其中向着锥形部分的端部浓度增加。这里，与第四杂质区3923具有相同的浓度范围的区域称作p-区。
通过上述步骤，在各半导体层中形成具有n型或p型导电性的杂质区。第二成形导电层3914和3915成为TFT的栅电极。
然后，进行激活加入到各半导体层中的杂质元素的步骤。通过组合使用灯光源的快速热退火(RTA)方法、从后表面发射YAG激光或受激准分子激光的方法、使用加热炉热处理进行该激活步骤。
形成第一绝缘膜3924。注意，在本实施例中使用通过等离子体CVD形成的50nm厚的氮氧化硅膜。绝缘膜当然并不限于氮氧化硅膜，还可以是例如氮化硅或氧化硅等绝缘材料的单层或这些材料的叠层。
然后，在第一绝缘膜3924上形成第二绝缘膜3925。例如氮化硅、氮氧化硅和氧化硅等绝缘膜可以用作第二绝缘膜3925。在本实施例中，使用通过等离子体CVD形成的50nm厚的氮化硅膜。
接着，形成由氮化硅膜制成的第二绝缘膜3925，然后，进行热处理(温度从300℃到550℃用1到12个小时)，从而进行氢化半导体层的步骤(图23C)。该步骤是通过在第二绝缘膜3925中含有的氢端接半导体层的悬挂键的步骤。作为氢化的另一个方法，可以在氢气氛中在350℃下热处理，或者等离子体氢化(使用由等离子体激发的氢)来进行。
接着，由有机绝缘材料在第二绝缘膜3925上形成第三绝缘膜3926。在本实施例中，形成厚度为1.6μm的丙烯酸树脂膜。然后，形成到达各杂质区的接触孔3927。
因为在本实施例中使用的丙烯酸树脂膜为光敏丙烯酸，可以通过曝光丙烯酸树脂膜并对其显影，在所希望的位置提供接触孔。通过干法蚀刻来蚀刻第一绝缘膜3924和第二绝缘膜3925的一部分。第一绝缘膜3924用作蚀刻停止层，以部分蚀刻第二绝缘膜3925，然后，部分蚀刻第一绝缘膜3924。由此，得到接触孔3927。
在本实施例中，说明了通过使用有机树脂膜形成第三绝缘膜3926之后形成接触孔的情况，但是，可以在形成第三绝缘膜3926之前通过干法蚀刻来蚀刻第一绝缘膜3924和第二绝缘膜3925。在这种情况下，在蚀刻处理之后和形成第三绝缘膜3926之前，基板最好在300℃到550℃的温度下进行1到12个小时的热处理。
然后，通过使用Al、Ti、Mo、W等形成布线3928，如图23D所示，由此，在同一个基板上形成n沟道TFT 3931和p沟道TFT3932。
[实施例14]
在本实施例中，参考图24介绍了在集成电路具有CPU的功能的情况下，根据本发明制造的集成电路的功能和结构。
当操作码输入到接口4001时，在分析单元4003(也称作指令译码器)中解密该代码，并且输入信号到控制信号产生单元4004(CPU时序控制)。根据输入的信号，控制信号从控制信号产生单元4004输出到算术逻辑单元4009(下文中称作ALU)和存储器电路(下文中称作寄存器)。
控制信号产生单元4004包括控制ALU 4009的ALU控制器4005(下文中称作ACON)、控制寄存器4010的单元4006(下文中称作RCON)、控制时序的时序控制器4007(下文中称作TCON)以及控制中断的中断控制器4008(下文中称作ICON)。
另一方面，当操作数输入到接口4001时，操作数输出到ALU 4009和寄存器4010。然后，根据从控制信号产生单元4004输入的控制信号进行处理，例如存储器读周期、存储器写周期、I/O读周期、I/O写周期。
寄存器4010包括通用寄存器、堆栈指针(SP)、程序指针(PC)等。
地址控制器4011(下文中称作ADRC)输出16位地址。
在本实施例中介绍的CPU的结构仅仅作为根据本发明制造的CPU示出，而不限制本发明的结构。因此，可以使用具有除本发明的结构之外的结构已知的CPU。
[实施例15]
参考图25介绍了根据本发明制造的集成电路引入到模块中，并且实际上是引入到电子设备中的状态，给出了蜂窝电话作为例子。
在图25中所示的蜂窝电话的模块包括印制布线板4406，其上安装有控制器4401、CPU 4402、存储器4411、电源电路4403、语音处理电路4429、发送器-接收器电路4404以及例如电阻器、缓冲器和电容元件等器件。注意，根据本发明制造的集成电路可以应用到控制器4401、CPU 4402、存储器4411、电源电路4403、语音处理电路4429等中。虽然未示出，但是通过FPC在印制布线板4406上安装面板。
从电源电压、键盘等输入的各种信号通过用于印制布线板的具有多个输入端的接口(I/F)部分4409输入到印制布线板4406。为印制布线板4406提供用于从天线发送和接收信号的天线的端口4410。
存储器4411包括VRAM、DRAM、快闪(flush)存储器等。要在面板中显示的图像数据存储在VRAM中，图像数据或语音数据存储在DRAM中，各种程序存储在快闪存储器中。
在电源电路4403中产生控制器4401、CPU 4402、语音处理电路4429、存储器4411和发送器-接收器电路4404的电源电压。根据面板的规格，为电源电路4403提供电流源。
在实施例14中介绍了CPU 4402的结构，不再进行介绍。根据输入信号，CPU发送包括各种指令的信号到存储器4411、发送器-接收器电路4404、语音处理电路4429、控制器4401等。
存储器4411、发送器-接收器电路4404、语音处理电路4429、控制器4401通过收到的指令进行各种操作。各种操作介绍如下。
从键盘输入的信号通过接口4409传送到安装在印制布线板4406上的CPU4402。在CPU 4402中，根据从键盘传送来的信号，将存储在VRAM中的图像数据转换为规定的格式，并发送到控制器4401。
在控制器4401中根据面板的规格数据处理从CPU 4402发来的包括图像数据的信号，并提供给面板。另外，控制器4401根据从电源电路4403输入的电源电压或者从CPU 4402输入的各种信号产生水平同步信号(Hsync signal)、垂直同步信号(Vsync signal)、时钟信号CLK和伏特交变电流(volts alternatingcurrent)(AC Cont)，并将这些信号提供给面板。
在发送器-接收器电路4404中，处理以电波的形式发送到天线的和从天线接收的信号，具体地，包括例如隔离器(isolator)、带通滤波器、VCO(压控振荡器)、LPF(低通滤波器)、耦合器和平衡-不平衡变换器(balun)等高频电路。从发送器-接收器电路4404中发送和接收的信号中包括语音信息的信号由CPU 4402的指令发送到语音处理电路4429。
由CPU 4402的指令发送的包括语音信息的信号在语音处理电路4429中解调为语音信号，并发送到扬声器。从话筒发来的语音信号在语音处理电路4429中调制，并由CPU 4402的指令发送到发送器-接收器电路4404。
根据本发明制造的集成电路可用于各种电路以及除例如隔离器、带通滤波器、VCO(压控振荡器)、LPF(低通滤波器)、耦合器和平衡-不平衡变换器等高频电路以外的上述电路中。
[实施例16]
通过使用根据本发明制成的集成电路，可以完成在实施例15中介绍的各种模块。因此，通过将这种模块引入可以完成各种电子设备。
这种电子设备包括视频摄像机、数字照相机、头戴显示器(护目镜型显示器)、汽车导航系统、投影机、汽车立体声系统、个人计算机、便携信息终端(具有能够回放移动计算机、蜂窝电话、便携游戏机或电子书籍等的记录介质并显示图像的半导体器件的装置)等。在图13A到13G示出了其实际例子。
图13A示出了包括外框2001、支撑2002、显示屏幕单元2003、扬声器部分2004、视频输入端2005等的显示装置。根据本发明制造的集成电路可用作操作显示装置的电路部分等。显示装置包括用于个人计算机、TV广播、广告等所有的信息显示设备。
图13B示出了包括主体2201、外框2202、显示屏幕单元2203、键盘2204、外部连接端口2205、指示鼠标2206等的膝上计算机。根据本发明制造的集成电路可用作操作膝上计算机的电路部分等。
图13C示出了包括主体2301、显示屏幕单元2302、开关2303、操作键2304、红外端口2305等的移动计算机。根据本发明制造的集成电路可用作操作移动计算机的电路部分等。
图13D示出了使用记录了节目的记录介质(下文中称作记录介质)的播放器。播放器包括主体2401、外框2402、显示屏幕单元A 2403、显示屏幕单元B2404、记录介质读出部分2405、操作键2406、扬声器部分2407等。播放器使用DVD(数字通用光盘)、CD等作为记录介质，从而能够享受音乐、电影、游戏或因特网的乐趣。根据本发明制造的集成电路可用作操作播放器的电路部分等。
图13E示出了包括主体2501、显示屏幕单元2502、记录介质2503、操作键2504、天线2505等的便携书籍(电子书籍)。根据本发明制造的集成电路可用作操作便携书籍的电路部分等。
图13F示出了包括主体2601、显示屏幕单元2602、外框2603、外部连接端口2604、遥控接收端口2605、图像接收端口2606、电池2607、音频输入端口2608、操作键2609、目镜部分2610等的视频摄像机。根据本发明制造的集成电路可用作操作视频摄像机的电路部分等。
图13G示出了包括主体2701、外框2702、显示屏幕单元2703、声音输入部分2704、声音输出部分2705、操作键2706、外部连接端口2707、天线2708等的蜂窝电话。根据本发明制造的集成电路可用作操作移动电话的电路部分等。
如上所述，根据本发明形成的集成电路的应用范围极其广泛，并且可以用于所有的电子领域。本申请基于2003年2月28日在日本专利局申请的日本专利申请序列号2003-053193和2003年2月28日在日本专利局申请的日本专利申请序列号2003-053243，其内容在这里引入作为参考。
虽然参考附图以例子的方式全面介绍了本发明，但是应当理解，各种改变和修改对于本领域的技术人员是显然的。因此，除非这种改变和修改超出下文中所限定的本发明的范围，否则应当理解为包括在其中。

Claims (56)

1.一种半导体器件的制造方法，包括以下步骤：
在第一基板上形成金属层；
在金属层的一部分上形成粘合剂；
形成氧化层以覆盖金属层和粘合剂；
在氧化层上形成半导体元件；以及去除粘合剂。
2.一种半导体器件的制造方法，包括以下步骤：
在第一基板上形成金属层；
在金属层的一部分上形成粘合剂；
形成氧化层以覆盖金属层和粘合剂；
在氧化层上形成包括半导体元件的元件形成层；以及通过蚀刻元件形成层的一部分去除粘合剂。
3.一种半导体器件的制造方法，包括以下步骤：
在第一基板上形成金属层；
在金属层的一部分上形成粘合剂；
形成氧化层以覆盖金属层和粘合剂；
在氧化层上形成包括半导体元件的元件形成层；
通过蚀刻元件形成层的一部分去除粘合剂；
通过粘合材料将第二基板粘结到元件形成层；以及通过物理方法将第二基板和元件形成层从第一基板上分离。
4.一种半导体器件的制造方法，包括以下步骤：
在第一基板上形成金属层；
在金属层的一部分上形成粘合剂；
形成氧化层以覆盖金属层和粘合剂；
在氧化层上形成包括半导体元件的元件形成层；
通过蚀刻元件形成层的一部分去除粘合剂；
通过第一粘合材料将第二基板粘结到元件形成层；
通过物理方法将第二基板和元件形成层从第一基板上分离；
通过第二粘合材料将第二基板和元件形成层粘结到第三基板上；以及从元件形成层上去除第二基板。
5.根据权利要求1的半导体器件的制造方法，其中金属层由钨、钼、锝、铼、钌、锇、铑、铱、钯、铂、银和金中的任意一种构成。
6.根据权利要求1的半导体器件的制造方法，其中元件形成层的制造步骤包括400℃或更高温度的热处理步骤，优选600℃或更高。
7.根据权利要求1的半导体器件的制造方法，其中形成半导体元件不与粘合剂重叠。
8.根据权利要求1的半导体器件的制造方法，其中使用将与在金属层中包括的金属发生化学反应的材料作为粘合剂。
9.根据权利要求1的半导体器件的制造方法，其中硅、锗、碳、硼、镁、铝、钛、钽、铁、钴、镍和锰中的任意一种用作粘合剂。
10.根据权利要求2的半导体器件的制造方法，其中金属层由钨、钼、锝、铼、钌、锇、铑、铱、钯、铂、银和金中的任意一种构成。
11.根据权利要求2的半导体器件的制造方法，其中元件形成层的制造步骤包括400℃或更高温度的热处理步骤，优选600℃或更高。
12.根据权利要求2的半导体器件的制造方法，其中形成半导体元件不与粘合剂重叠。
13.根据权利要求2的半导体器件的制造方法，其中使用将与在金属层中包括的金属发生化学反应的材料作为粘合剂。
14.根据权利要求2的半导体器件的制造方法，其中硅、锗、碳、硼、镁、铝、钛、钽、铁、钴、镍和锰中的任意一种用作粘合剂。
15.根据权利要求3的半导体器件的制造方法，其中金属层由钨、钼、锝、铼、钌、锇、铑、铱、钯、铂、银和金中的任意一种构成。
16.根据权利要求3的半导体器件的制造方法，其中元件形成层的制造步骤包括400℃或更高温度的热处理步骤，优选600℃或更高。
17.根据权利要求3的半导体器件的制造方法，其中形成半导体元件不与粘合剂重叠。
18.根据权利要求3的半导体器件的制造方法，其中使用将与在金属层中包括的金属发生化学反应的材料作为粘合剂。
19.根据权利要求3的半导体器件的制造方法，其中硅、锗、碳、硼、镁、铝、钛、钽、铁、钴、镍和锰中的任意一种用作粘合剂。
20.根据权利要求4的半导体器件的制造方法，其中金属层由钨、钼、锝、铼、钌、锇、铑、铱、钯、铂、银和金中的任意一种构成。
21.根据权利要求4的半导体器件的制造方法，其中元件形成层的制造步骤包括400℃或更高温度的热处理步骤，优选600℃或更高。
22.根据权利要求4的半导体器件的制造方法，其中形成半导体元件不与粘合剂重叠。
23.根据权利要求4的半导体器件的制造方法，其中使用将与在金属层中包括的金属发生化学反应的材料作为粘合剂。
24.根据权利要求4的半导体器件的制造方法，其中硅、锗、碳、硼、镁、铝、钛、钽、铁、钴、镍和锰中的任意一种用作粘合剂。
25.一种半导体器件的制造方法，包括以下步骤：
在第一基板上形成金属层；
在金属层的一部分上形成粘合剂；
形成氧化层以覆盖金属层和粘合剂；
在氧化层上制造包括多个半导体元件的集成电路；以及去除粘合剂。
26.一种半导体器件的制造方法，包括以下步骤：
在第一基板上形成金属层；
在金属层的一部分上形成粘合剂；
形成氧化层以覆盖金属层和粘合剂；
在氧化层上形成包括包含多个半导体元件的集成电路的元件形成层；以及通过蚀刻元件形成层的一部分去除粘合剂。
27.一种半导体器件的制造方法，包括以下步骤：
在第一基板上形成金属层；
在金属层的一部分上形成粘合剂；
形成氧化层以覆盖金属层和粘合剂；
在氧化层上形成包括包含多个半导体元件的集成电路的元件形成层；
通过蚀刻元件形成层的一部分去除粘合剂；
通过第一粘合材料将第二基板粘结到元件形成层；以及通过物理方法将第二基板和元件形成层从第一基板上分离。
28.一种半导体器件的制造方法，包括以下步骤：
在第一基板上形成金属层；
在金属层的一部分上形成粘合剂；
形成氧化层以覆盖金属层和粘合剂；
在氧化层上形成包括包含多个半导体元件的集成电路的元件形成层；
通过蚀刻元件形成层的一部分去除粘合剂；
通过第一粘合材料将第二基板粘结到元件形成层；
通过物理方法将第二基板和元件形成层从第一基板上分离；
通过第二粘合材料将第二基板和元件形成层粘结到第三基板上；以及从元件形成层上去除第二基板。
29.根据权利要求25的半导体器件的制造方法，其中金属层由钨、钼、锝、铼、钌、锇、铑、铱、钯、铂、银和金中的任意一种构成。
30.根据权利要求26的半导体器件的制造方法，其中金属层由钨、钼、锝、铼、钌、锇、铑、铱、钯、铂、银和金中的任意一种构成。
31.根据权利要求27的半导体器件的制造方法，其中金属层由钨、钼、锝、铼、钌、锇、铑、铱、钯、铂、银和金中的任意一种构成。
32.根据权利要求28的半导体器件的制造方法，其中金属层由钨、钼、锝、铼、钌、锇、铑、铱、钯、铂、银和金中的任意一种构成。
33.根据权利要求25的半导体器件的制造方法，其中元件形成层的制造步骤包括400℃或更高温度的热处理步骤，优选600℃或更高。
34.根据权利要求26的半导体器件的制造方法，其中元件形成层的制造步骤包括400℃或更高温度的热处理步骤，优选600℃或更高。
35.根据权利要求27的半导体器件的制造方法，其中元件形成层的制造步骤包括400℃或更高温度的热处理步骤，优选600℃或更高。
36.根据权利要求28的半导体器件的制造方法，其中元件形成层的制造步骤包括400℃或更高温度的热处理步骤，优选600℃或更高。
37.根据权利要求25的半导体器件的制造方法，其中形成集成电路不与粘合剂重叠。
38.根据权利要求26的半导体器件的制造方法，其中形成集成电路不与粘合剂重叠。
39.根据权利要求27的半导体器件的制造方法，其中形成集成电路不与粘合剂重叠。
40.根据权利要求28的半导体器件的制造方法，其中形成集成电路不与粘合剂重叠。
41.根据权利要求25的半导体器件的制造方法，其中使用将与在金属层中包括的金属发生化学反应的材料作为粘合剂。
42.根据权利要求26的半导体器件的制造方法，其中使用将与在金属层中包括的金属发生化学反应的材料作为粘合剂。
43.根据权利要求27的半导体器件的制造方法，其中使用将与在金属层中包括的金属发生化学反应的材料作为粘合剂。
44.根据权利要求28的半导体器件的制造方法，其中使用将与在金属层中包括的金属发生化学反应的材料作为粘合剂。
45.根据权利要求25的半导体器件的制造方法，其中硅、锗、碳、硼、镁、铝、钛、钽、铁、钴、镍和锰中的任意一种用作粘合剂。
46.根据权利要求26的半导体器件的制造方法，其中硅、锗、碳、硼、镁、铝、钛、钽、铁、钴、镍和锰中的任意一种用作粘合剂。
47.根据权利要求27的半导体器件的制造方法，其中硅、锗、碳、硼、镁、铝、钛、钽、铁、钴、镍和锰中的任意一种用作粘合剂。
48.根据权利要求28的半导体器件的制造方法，其中硅、锗、碳、硼、镁、铝、钛、钽、铁、钴、镍和锰中的任意一种用作粘合剂。
49.一种半导体器件，包括：
基板；
在基板上形成的粘合层；
在粘合层上形成的第一绝缘膜，其中第一绝缘膜至少通过粘合层粘合到基板上；
在第一绝缘膜上形成的至少一个薄膜晶体管；
在薄膜晶体管上形成的第二绝缘膜；
至少一个开口，其穿过第一绝缘膜和第二绝缘膜形成，暴露出粘合层的一部分；以及
第三绝缘膜，其形成在第二绝缘膜上并填充开口，其中第三绝缘膜与开口中的粘合层的暴露部分接触。
50.根据权利要求49的半导体器件，其中基板为塑料基板。
51.根据权利要求49的半导体器件，其中粘合层包括光固化材料或热固材料。
52.根据权利要求49的半导体器件，其中第三绝缘膜包括从由氮氧化硅、氮化硅、氧化硅、丙烯酸类、聚酰亚胺和聚酰胺构成的组中选择的材料。
53.一种半导体器件，包括：
基板；
在基板上形成的粘合层；
在粘合层上形成的第一绝缘膜，其中第一绝缘膜至少通过粘合层粘合到基板上；
包括多个薄膜晶体管的至少一个集成电路；
在多个薄膜晶体管上形成的第二绝缘膜；
至少一个开口，其穿过第一绝缘膜和第二绝缘膜形成，暴露出粘合层的一部分；以及
第三绝缘膜，在形成第二绝缘膜上并填充开口，其中第三绝缘膜与开口中的粘合层的暴露部分接触。
54.根据权利要求53的半导体器件，其中基板为塑料基板。
55.根据权利要求53的半导体器件，其中粘合层包括光固化材料或热固材料。
56.根据权利要求53的半导体器件，其中第三绝缘膜包括从由氮氧化硅、氮化硅、氧化硅、丙烯酸类、聚酰亚胺和聚酰胺构成的组中选择的材料。
CNB2004100430133A 2003-02-28 2004-02-27 半导体器件及其制造方法 Expired - Fee Related CN100382232C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP53243/2003 2003-02-28
JP2003053243 2003-02-28
JP53193/03 2003-02-28
JP53243/03 2003-02-28
JP53193/2003 2003-02-28
JP2003053193 2003-02-28

Publications (2)

Publication Number Publication Date
CN1542909A true CN1542909A (zh) 2004-11-03
CN100382232C CN100382232C (zh) 2008-04-16

Family

ID=32775243

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100430133A Expired - Fee Related CN100382232C (zh) 2003-02-28 2004-02-27 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US7091070B2 (zh)
EP (1) EP1453086A3 (zh)
KR (1) KR101057412B1 (zh)
CN (1) CN100382232C (zh)
TW (1) TWI328837B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102043300A (zh) * 2009-10-21 2011-05-04 乐金显示有限公司 使用塑料基板制造显示装置的方法
CN106158676A (zh) * 2016-07-27 2016-11-23 武汉新芯集成电路制造有限公司 一种晶圆表面的键合工艺及半导体器件结构
CN109524563A (zh) * 2018-11-16 2019-03-26 京东方科技集团股份有限公司 基板及其制备方法、显示面板

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864628B2 (en) * 2000-08-28 2005-03-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising light-emitting layer having triplet compound and light-emitting layer having singlet compound
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4254430B2 (ja) * 2003-08-07 2009-04-15 ソニー株式会社 半導体装置の製造方法
KR101207442B1 (ko) 2003-12-15 2012-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로장치의 제조방법, 비접촉형 박막 집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로 장치를 가지는 아이디 태그 및 동전
US7727854B2 (en) 2003-12-19 2010-06-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN1697187B (zh) * 2003-12-19 2011-05-04 株式会社半导体能源研究所 半导体集成电路、半导体器件和半导体集成电路的制造方法
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7566010B2 (en) * 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
CN100502018C (zh) * 2004-02-06 2009-06-17 株式会社半导体能源研究所 薄膜集成电路的制造方法和元件基片
CN1934707B (zh) * 2004-03-22 2014-09-10 株式会社半导体能源研究所 制造集成电路的方法
KR100600874B1 (ko) 2004-06-09 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
US7452786B2 (en) * 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
WO2006011664A1 (en) 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101123094B1 (ko) * 2004-10-13 2012-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 에칭 방법 및 반도체장치의 제조방법
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
US7482248B2 (en) * 2004-12-03 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2006196712A (ja) * 2005-01-13 2006-07-27 Toshiba Corp 薄膜素子の製造方法
US7566633B2 (en) * 2005-02-25 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI413152B (zh) 2005-03-01 2013-10-21 Semiconductor Energy Lab 半導體裝置製造方法
EP1708008B1 (en) * 2005-04-01 2011-08-17 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer and laser irradition apparatus
US8649895B2 (en) * 2005-04-19 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Managing method of building material and wireless chip applied to the method
WO2006123825A1 (en) 2005-05-20 2006-11-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
US7588969B2 (en) * 2005-05-31 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device
US7465674B2 (en) * 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2007043285A1 (en) * 2005-09-30 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
GB0602410D0 (en) * 2006-02-07 2006-03-15 Filtronic Compound Semiconduct A method of bonding a semiconductor wafer to a support substrate
JP2007249175A (ja) * 2006-02-20 2007-09-27 Seiko Epson Corp 電気光学装置の製造方法
CN101400599B (zh) 2006-03-10 2010-12-01 松下电器产业株式会社 各向异性形状部件的安装方法
US8900970B2 (en) 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
KR20080000202A (ko) 2006-06-27 2008-01-02 삼성전자주식회사 표시기판 및 이를 갖는 표시패널
KR100785037B1 (ko) * 2006-12-13 2007-12-12 삼성전자주식회사 ＧａＩｎＺｎＯ 다이오드
US7973316B2 (en) * 2007-03-26 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR100965837B1 (ko) * 2008-05-30 2010-06-28 전자부품연구원 플렉시블 기판에 형성된 트랜지스터 및 제조 방법
JP2010114106A (ja) * 2008-11-04 2010-05-20 Canon Inc 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP5132524B2 (ja) * 2008-11-04 2013-01-30 キヤノン株式会社 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
KR101046064B1 (ko) * 2008-12-11 2011-07-01 삼성전기주식회사 박막소자 제조방법
WO2010111601A2 (en) * 2009-03-26 2010-09-30 Semprius, Inc. Methods of forming printable integrated circuit devices and devices formed thereby
US8630326B2 (en) 2009-10-13 2014-01-14 Skorpios Technologies, Inc. Method and system of heterogeneous substrate bonding for photonic integration
US9922967B2 (en) 2010-12-08 2018-03-20 Skorpios Technologies, Inc. Multilevel template assisted wafer bonding
WO2012098981A1 (ja) 2011-01-20 2012-07-26 ローム株式会社 光学装置
TWI527207B (zh) 2011-10-21 2016-03-21 友達光電股份有限公司 可撓式有機發光裝置及其製作方法
DE102012022136B4 (de) * 2011-11-21 2014-01-23 Micronas Gmbh Halbleiter-Gassensor und Verfahren zur Messung eines Restgasanteils mit einem Halbleiter-Gassensor
US8563341B2 (en) * 2012-02-06 2013-10-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor array substrate and manufacturing method for the same
TWI669835B (zh) 2012-07-05 2019-08-21 日商半導體能源研究所股份有限公司 發光裝置
KR102173801B1 (ko) 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법
US11074025B2 (en) 2012-09-03 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8927398B2 (en) * 2013-01-04 2015-01-06 International Business Machines Corporation Group III nitrides on nanopatterned substrates
WO2014129519A1 (en) 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
JP2014170686A (ja) * 2013-03-04 2014-09-18 Toshiba Corp 表示素子の製造方法、表示素子及び表示装置
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6603486B2 (ja) 2014-06-27 2019-11-06 株式会社半導体エネルギー研究所 発光装置の作製方法
TWI695525B (zh) * 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
JP6863803B2 (ja) 2016-04-07 2021-04-21 株式会社半導体エネルギー研究所 表示装置
WO2017197132A1 (en) * 2016-05-11 2017-11-16 Skorpios Technologies, Inc. Iii-v chip preparation and integration in silicon photonics
US10354910B2 (en) 2016-05-27 2019-07-16 Raytheon Company Foundry-agnostic post-processing method for a wafer
CN109891551B (zh) 2016-11-03 2023-12-01 株式会社半导体能源研究所 半导体装置的制造方法
US10607922B1 (en) * 2018-10-24 2020-03-31 International Business Machines Corporation Controlling via critical dimension during fabrication of a semiconductor wafer

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256562A (en) * 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US6143582A (en) * 1990-12-31 2000-11-07 Kopin Corporation High density electronic circuit modules
DE4433833A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1758169A3 (en) 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
JP4619462B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US7060153B2 (en) * 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
US7579203B2 (en) 2000-04-25 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
SG101479A1 (en) * 2000-09-14 2004-01-30 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3974749B2 (ja) * 2000-12-15 2007-09-12 シャープ株式会社 機能素子の転写方法
US8415208B2 (en) 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
WO2003010825A1 (en) * 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
JP2003109773A (ja) 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP5057619B2 (ja) 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7351300B2 (en) 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102043300A (zh) * 2009-10-21 2011-05-04 乐金显示有限公司 使用塑料基板制造显示装置的方法
CN102043300B (zh) * 2009-10-21 2013-10-23 乐金显示有限公司 使用塑料基板制造显示装置的方法
CN106158676A (zh) * 2016-07-27 2016-11-23 武汉新芯集成电路制造有限公司 一种晶圆表面的键合工艺及半导体器件结构
CN109524563A (zh) * 2018-11-16 2019-03-26 京东方科技集团股份有限公司 基板及其制备方法、显示面板

Also Published As

Publication number Publication date
TWI328837B (en) 2010-08-11
US20060246636A1 (en) 2006-11-02
EP1453086A2 (en) 2004-09-01
US7732262B2 (en) 2010-06-08
KR20040077536A (ko) 2004-09-04
TW200504847A (en) 2005-02-01
CN100382232C (zh) 2008-04-16
EP1453086A3 (en) 2006-03-08
US7091070B2 (en) 2006-08-15
KR101057412B1 (ko) 2011-08-17
US20040256618A1 (en) 2004-12-23

Similar Documents

Publication Publication Date Title
CN1542909A (zh) 半导体器件及其制造方法
CN1294618C (zh) 半导体器件及剥离方法以及半导体器件的制造方法
CN1143394C (zh) 剥离方法、溥膜器件的转移方法和薄膜器件
CN1779984A (zh) 显示器件及其制造方法
CN1170458C (zh) 有源驱动型有机el显示装置及其制造方法
CN1263153C (zh) 半导体器件及其制作方法
CN100350633C (zh) 发光装置及其制造方法
CN100350632C (zh) 半导体显示器件
CN1288710C (zh) 半导体器件及其制造方法
CN1145215C (zh) 薄膜器件的转移方法及其应用
CN1897775A (zh) 发光器件和电子器件
CN1893145A (zh) 发光器件的制造方法
CN1734736A (zh) 电视机和电子设备以及半导体器件的制造方法
CN1422104A (zh) 发光器件
CN1790741A (zh) 半导体器件及制造该器件的方法
CN1458812A (zh) 显示器件
CN1913192A (zh) 发光元件、发光装置以及电子设备
CN1519929A (zh) 半导体芯片及其制作方法
CN1909751A (zh) 发光装置及其制造方法
CN101047207A (zh) 半导体器件及其制造方法
CN1713344A (zh) 激光处理装置、激光照射方法及半导体装置的制作方法
CN1886769A (zh) 制造显示设备的方法
CN1409373A (zh) 剥离方法及半导体器件的制造方法
CN1708852A (zh) 半导体装置及半导体装置的制作方法
CN1409374A (zh) 剥离方法以及制造半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080416

Termination date: 20180227