TWI328837B - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TWI328837B
TWI328837B TW093104805A TW93104805A TWI328837B TW I328837 B TWI328837 B TW I328837B TW 093104805 A TW093104805 A TW 093104805A TW 93104805 A TW93104805 A TW 93104805A TW I328837 B TWI328837 B TW I328837B
Authority
TW
Taiwan
Prior art keywords
layer
adhesive
substrate
forming
metal layer
Prior art date
Application number
TW093104805A
Other languages
English (en)
Other versions
TW200504847A (en
Inventor
Keitaro Imai
Toru Takayama
Yuugo Goto
Junya Maruyama
Yumiko Ohno
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200504847A publication Critical patent/TW200504847A/zh
Application granted granted Critical
Publication of TWI328837B publication Critical patent/TWI328837B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Description

1328837 (1) · 玖、發明說明 【發明所屬之技術領域】 含轉移步驟， 的半導體元件 法，包含轉移 件（包含薄膜 導體薄膜（約 TFT)所代表 乾一水準的高 爲減低步進溫 (在高溫製程 度，故極難在 後轉移諸如塑 有效方法，因 本發明關於製造半導體裝置的方法，包 將形成於基底上之諸如薄膜電晶體（TFT ) 轉移到另一基底。 此外，本發明關於製造半導體裝置的方 步驟，將形成於基底上之包括多個半導體元 電晶體（TFT ))的積體電路轉移到另一基β 【先前技術】 近年來，對使用形成於相同基底上的半 數nm至數百nm厚）所形成之薄膜電晶體< 的半導體元件做各種技術開發。 爲確保半導體元件特性，製程中需要 溫。目前，將雷射結晶引入一部分製程，大 度。結果，可在玻璃基底上製造半導體元件 是不可能的）。 但就基底熱電阻的觀點，因需要更低溫 諸如塑膠的撓性基底上製造半導體元件。 相反地，在玻璃基底上形成半導體元件 膠之撓性基底上之半導體元件的方法已知爲 可除去有害基底的熱。 幾種提議方法使形成於基底上的半導體元件脫離基 底。例如，（1 )半導體元件形成於玻璃基底上，再蝕刻 (2) · 1328837 只分離半導體元件來溶解玻璃基 到塑膠基底（日本特許公開N 〇. 成於基底上的半導體元件脫離基 的撓性基底（日本特許公開N 〇 . 在方法（1 )的情形，在基 基底雖完全脫離半導體元件，但 高材料成本或較長處理時間的問 在方法（2 )的情形，控制 即’以較低黏性和較高膜應力雖 元件時有剝落問題。若黏性提高 雖不發生半導體元件剝落，但形 使半導體元件脫離基底。 【發明內容】 本發明的目標是提供包含轉 的方法，若使形成於基底上包含 脫離基底再接到另一基底，則可 黏性，如方法（2 )。 爲達成上述目標，依據本發 基底和半導體元件的黏性提高。 後，基底和半導體元件的黏性下 詳言之，在形成於基底（所 體元件與基底間形成黏著劑，製 導體元件從基底剝落，再者，形 底，然後，半導體元件接 2002-184959) 。 （2)形 底，然後，接到諸如塑膠 Η 1 0- 1 2 5 93 1 )。 底上形成半導體元件後， 有蝕刻材料或玻璃基底之 題。 黏性和膜應力很重要。亦 較易分離，但製造半導體 ，則在製造半導體元件中 成半導體元件後，也難以 移步驟之製造半導體裝置 半導體兀件的兀件形成層 控制基底和元件形成層的 明，形成元件形成層時， 相反地，形成元件形成層 降。 謂的第一基底）上的半導 造半導體元件中可防止半 成半導體元件後除去黏著 -6- .(3) .(3)1328837 劑，較易使半導體元件脫離基底。 爲較易使半導體元件脫離基底，本發明的黏著劑由對 形成於基底上之金屬層有良好黏性的材料製成。詳言之， 使用接觸金屬層時可與金屬層內之金屬反應而形成金屬化 合物（包含矽化物）或合金的材料。 可故意對黏著劑與金屬層內之金屬的反應進行熱處 理，但可在稍後步驟製造元件形成層（包含TFT )中由熱 處理等促進反應。 金屬層形成於基底上，黏著劑形成於金屬層上，然後 形成氧化物層以覆蓋金屬層和黏著劑。黏著劑提高基底上 之金屬層和氧化物層的黏性。然後包含半導體元件的元件 形成層形成於氧化物層上》 蝕刻可做爲形成元件形成層後除去黏著劑的方法，蝕 刻可除去黏著劑，連同已形成的一部分元件形成層。濕蝕 刻或乾蝕刻可用於蝕刻。 除去黏著劑後，由蝕刻形成於該部分元件形成層的開 口部可保持原樣，但可塡入與蝕刻所除去相同的絕緣材 料。 元件形成層可由物理力脫離基底。這是因爲黏著劑除 去，故金屬層與氧化物層之介面的黏性再度下降。但首 先，由於形成於基底上的金屬層和氧化物層因在氧化物層 上形成半導體元件的步驟而容易在介面上剝落，故在介面 上形成黏著劑來提高黏性。隨後，將脫離的元件形成層接 到另一基底，完成元件形成層轉移。 (4) (4)1328837 本發明的結構如下：金屬層形成於第一基底上；黏著 劑形成於一部分金屬層上：形成氧化物層以覆蓋金屬層和 黏著劑；半導體元件形成於氧化物層上；除去黏著劑。在 此情形，4 0 0 °c以上（最好6 0 0 °c以上）的熱處理包含在 形成半導體元件，藉以提高金屬層和黏著劑的黏性。金屬 層與黏著劑間的介面藉400 °C以上的熱處理變穩定。再 者，金屬層可藉600°C以上的熱處理與黏著劑反應》 上述結構中，半導體元件（諸如TFT )包含在元件形 成層。至於除去黏著劑的方法，最好在蝕刻一部分元件形 成層的同時，除去黏著劑。 上述結構中，形成元件形成層中的熱處理雖降低金屬 層與黏著劑之介面的黏性，但因藉由形成元件形成層中的 熱處理，黏著劑與包含在金屬層內的金屬材料反應，故形 成於金屬層上的黏著劑可提高黏性。因此，可形成元件形 成層而不使元件形成層剝離基底。 元件形成層形成後，蝕刻並除去黏著劑和一部分元件 形成層，可降低第一基底和元件形成層的黏性。 上述結構中，除去黏著劑後，由於元件形成層容易脫 離第一基底，故最好第二基底經由第一黏著材料接到元件 形成層。 上述結構中，已脫離第一基底的第二基底和元件形成 層由第二黏著材料接到第三基底，因此，元件形成層可轉 移到異於第一基底的第三基底。轉移後，可從元件形成層 除去第二基底。 -8- (5) . (5) .1328837 本發明的目標是提供包含轉移步驟之製造半導體裝置 的方法’若使形成於基底上包含多個半導體元件之積體電 路的元件形成層脫離基底再接到另一基底，則可控制基底 和元件形成層的黏性，如方法（2 )。 爲達成上述目標，依據本發明，形成元件形成層時， 基底和半導體兀件的黏性提局。相反地，形成元件形成層 後’基底和半導體元件的黏性下降。 詳言之，在形成於基底（所謂的第一基底）上包括多 個半導體元件的積體電路與基底間形成良好黏性材料製成 的黏著劑’製造積體電路中可防止半導體元件從基底剝 落，再者，形成積體電路後除去黏著劑，較易使積體電路 脫離基底。本發明的積體電路包含諸如CPU (中央處理單 元）、MPU (微處理單元）、記憶體、微電腦、影像處理 器的電路。 爲較易使積體電路脫離基底，本發明的黏著劑由對形. 成於基底上之金屬層有良好黏性的材料製成。詳言之，使 用接觸金屬層時可與金屬層內之金屬反應而形成金屬化合 物（包含矽化物）或合金的材料。 可故意對黏著劑與金屬層內之金屬的反應進行熱處 理，但可在稍後步驟製造元件形成層（包含積體電路）中 由熱處理等促進反應。 如上述，_黏著劑提高基底上之金屬層和氧化物層的黏 性’包含多個半導體元件之積體電路的元件形成層形成於 氧化物層上》 -9- (6) (6)1328837 倉虫刻可做爲形成元件形成層後除去黏著劑的方法，蝕 刻可除去黏著劑’連同已形成的一部分元件形成層。濕蝕 刻或乾餓刻可用於蝕刻。 除去黏著劑後，由蝕刻形成於該部分元件形成層的開 口部可保持原樣，但可塡入與蝕刻所除去相同的絕緣材 料。 元件形成層可由物理力脫離基底。這是因爲黏著劑除 去，故金屬層與氧化物層之介面的黏性再度下降。但首 先’由於形成於基底上的金屬層和氧化物層因在氧化物層 上形成積體電路（多個TFT )的步驟而容易在介面上剝 落，故在介面上形成黏著劑來提高黏性。隨後，將脫離的 元件形成層接到另一基底，完成元件形成層轉移。 本發明的結構如下：金屬層形成於第一基底上；黏著 劑形成於一部分金屬層上；形成氧化物層以覆蓋金屬層和 黏著劑：包括多個半導體元件的積體電路形成於氧化物層 上；除去黏著劑。在此情形，400 °C以上（最好600 °C以 上）的熱處理包含在形成半導體元件，藉以提高金屬層和 黏著劑的黏性。金屬層與黏著劑間的介面藉4〇〇°C以上的 熱處理變穩定。再者，金屬層可藉600 °C以上的熱處理與 黏著劑反應。 上述結構中，包括多個半導體元件（諸如TFT )的積 體電路包含在元件形成層*最好在蝕刻一部分元件形成層 的同時，除去黏著劑。 上述結構中，形成元件形成層中的熱處理雖降低金屬 -10- (7) (7)1328837 層與黏著劑之介面的黏性，但因藉由形成元件形成層中的 熱處理，黏著劑與包含在金屬層內的金屬材料反應，故形 成於金屬層上的黏著劑可提高黏性。因此，可形成元件形 成層而不使元件形成層剝離基底。 元件形成層形成後，蝕刻並除去黏著劑和一部分元件 形成層，可降低第一基底和元件形成層的黏性。 上述結構中，除去黏著劑後，由於元件形成層容易脫 離桌一基底’故最好第二基底經由第一黏著材料接到元件 形成層。 上述結構中，已脫離第一基底的第二基底和元件形成 層由第二黏著材料接到第三基底，因此，元件形成層可轉 移到異於第一基底的第三基底。轉移後，可從元件形成層 除去第二基底。 依據本發明，黏著劑預先形成於基底上，藉以在製造 中提高基底和包含半導體元件（諸如TFT )之元件形成層 的黏性。因此，製造時可防止元件形成層剝離基底。另一 方面，元件形成層形成後，由於可除去黏著劑以降低基底 和元件形成層的黏性，故元件形成層容易脫離基底。換言 之，製造半導體裝置時，可控制基底和元件形成層的黏 性。 . 此外，依據本發明，黏著劑預先形成於基底上，藉以 在製造中提高基底和包含積體電路之元件形成層的黏性。 因此，製造時可防止元件形成層剝離基底。另一方面，元 件形成層形成後，由於可除去黏著劑以降低基底和元件形 -11 - (8) > (8) >1328837 成層的黏性，故元件形成層容易脫離基底。換言之，製造 半導體裝置時，可控制基底和元件形成層的黏性。 【實施方式】 實施例模式 [實施例模式1] 參考圖1A至1D說明本發明的貫施例模式。 圖1A是形成本發明的黏著劑之基底的頂視圖，而圖 1 B是沿圖1 A之虛線 A A ’所取的剖面圖。亦即，黏著劑 103形成於基底101上，宛如要接觸金屬層1〇2的島，如 圖1B。由於黏著劑形成於金屬層102與氧化物層1〇4 間，故黏著劑可提高金屬層102和氧化物層104的黏性。 石英基底、玻璃基底等可用於基底〗01的材料。但若 形成於基底上的元件形成層（包含TFT)在稍後步驟脫離 基底時，強度不足，則多個基底可接在一起並使用。 金屬層102的材料可爲選自鎢（W)、鉬（Mo)、鉻 (Tc) '鍊（Re)、钌（Ru)、餓（Os)、铑（Rd)、 銥（Ir)、鈀（Pd)、鉑（Pt)、銀（Ag)、金（Au)所 組成之群類中之元素的單一層，或包含該元素爲主成分的 合金材料，以及氮化物（諸如氮化鈦、氮化鎢、氮化鉅或 氮化鉬）或其疊層。 形成於金屬層102上的黏著劑103形成於氧化物層 104上的TFT附近。亦即，如圖1 A，黏著劑1〇3形成 後，TFT形成於虛線所包圍的區域105。黏著劑1〇3的配 -12- (9) (9)1328837 置和形狀不限於圖1 A。 黏著劑103由對形成於基底101上之金屬層1〇2有良 好黏性的材料形成，因而元件形成層（包含TFT )容易脫 離基底。詳言之，是材料接觸金屬層102時與金屬層1〇2 內之金屬反應形成金屬化合物或合金的材料，例如鍺、 碳、硼、鎂、鋁、鈦、钽、鐵、鈷、鎳、猛、形成矽化物 的矽。 黏著劑103由CVD (化學蒸鍍）、濺射 '蒸鍍等來 沉積，然後定圖形。 氧化矽、氮氧化矽（SiOxNy)、氮化矽等可用於本發 明的氧化物層，可由濺射、C V D等形成。 依據本發明，半導體元件的TFT 106形成於氧化物層 1 04後，黏著劑除去如圖1 c和1 D。圖1 c是形成TFT 1 0 6之基底的頂視圖，而圖1 D是沿圖1 C之虛線B B ’所取 的剖面圖。蝕刻方法（例如乾蝕刻和濕蝕刻）可做爲除去 黏著劑1 03的方法。以元件形成層1 07的間層絕緣膜和一 部分氧化物層1 〇 4除去黏著劑1 0 3。圖1 C的區域1 1 1顯 示除去黏著劑103的部分。 黏著劑103雖提高基底10〗上之金屬層1〇2和氧化物 層104的黏性，但除去黏著劑103減弱黏性。 接著，輔助基底（稱爲第二基底）110以黏著層（稱 爲第一黏著層）109接到包含TFT 106的元件形成層107 後’元件形成層107和輔助基底110可由物理力脫離基底 101。在此情形’分離發生在基底101上之金屬層102與 -13- (10) 1328837 氧化物層1 04間的介面。下文中，黏著材料形成 黏著層。 依據本發明，除去黏著劑】03中形成的開口部 絕緣材料。此處所用的絕緣材料可爲有機絕緣材料 絕緣材料。詳言之，氧化矽、氮化较、氮氧化矽等 無機絕緣材料，而壓克力（包含光敏壓克力）、 (包含光敏聚丙烯）、聚亞醯胺、聚醯胺、BCB ( 燒）等可用於有機絕緣材料。 使輔助基底（第二基底）110脫離元件形成層 有效材料用於黏著層（第—黏著層）〗〇9。例如， 外線照射或加熱減弱黏性的黏著材料。雙面膠帶也 黏著材料。輔助基底（第二基底）110分離後，爲 除去黏著層（第一黏著層）109的其餘部分，水溶 樹脂製成的膜可形成於元件形成層107與黏著層（ 著層）1 0 9間。在此情形，水洗除去水溶性有機樹 的膜的同時，可除去黏著層（第一黏著層）〗09的 分。 輔助基底110接到元件形成層107後，元件 107和輔助基底110 —起脫離基底101。此時，分 在基底101上的金屬層102與氧化物層104間。使 層（第二黏著層，此處未顯示），分離的元件形成 接到撓性之諸如塑膠基底的另一基底（稱爲第三基 熱塑性或熱固性合成樹脂可用於諸如塑膠的 底。例如，可利用聚乙烯、聚丙烯、聚苯乙烯、聚 1層稱爲 可塡以 或無機 可用於 聚丙烯 苯環丁 1 07的 利用紫 可用於 更容易 性有機 第一黏 脂製成 其餘部 形成層 離發生 用黏著 層107 底）。 撓性基 醯胺、 •14- (11) (11)1328837 聚亞㈣ '聚㈣胺、帛碳㈣（pc)、丙嫌酸樹 脂'尼龍、聚甲基丙烯酸甲酯、丙烯酸苯乙烧共聚物 (AS樹脂）'聚乙烯對酞酸酯（PET) 、pEN、pEs '聚 亞醯胺聚乙烯、氟化物樹脂、苯乙烯樹脂聚油酸酯樹 脂、密胺樹脂、酚醛樹脂等。 選自各種固化材料的黏著劑可用於黏著層（第二黏著 層），例如，反應固化黏著材料、熱固性黏著材料、諸如 UV固化黏著材料的光固化黏著材料、厭氧黏著材料。但 爲工作效率’最好使用uv固化黏著材料。 最後，除去輔助基底110,藉以完成本發明的轉移步 驟。詳言之，紫外線照射或加熱減弱黏著層（第一黏著 層）109的黏性，藉以使輔助基底11〇脫離接到基底（第 一基底）的兀件形成層1 0 7。再者，當水溶性有機樹脂製 成的膜形成於元件形成層107與黏著層（第—黏著層） 1 〇9間時，水洗除去水溶性有機樹脂製成的膜和黏著層 (第一黏著層）109的其餘部分。 [實施例模式2] 參考圖14A至14D說明本發明的實施例模式。 圖14A是形成本發明的黏著劑之基底的頂視圖，而 圖MB是沿圖14A之虛線AA’所取的剖面圖。亦即，黏 著劑3103形成於基底3101上，宛如要接觸金屬層31〇2 的島’如圖MB。由於黏著劑形成於金屬層3102 ifii氧化 物層3104間’故黏者劑可提闻金屬層3102和氧化物層 -15- (12) (12)1328837 3 1 Ο 4的黏性。 石英基底、玻璃基底等可用於基底3101的材料。但 若形成於基底上的元件形成層（包含多個積體電路）在稍 後步驟脫離基底時’強度不足，則多個基底可接在一起並 使用。 金屬層3102的材料可爲選自鎢（W)、鉬（1^〇)、 搭（Tc )、銶（Re )、釕（Ru )、餓（Os )、铑 (Rd)、銥（Ir)、鈀（Pd)、鉑（Pt)、銀（Ag)、金 (Au)所組成之群類中之元素的單一層，或包含該元素 爲主成分的合金材料，以及氮化物（諸如氮化鈦、氮化 鎢、氮化鉅或氮化鉬）或其疊層。 形成於金屬層3102上的黏著劑3103形成於氧化物層 3 104上之包括多個TFT的積體電路附近亦即，如圖 14A ’黏著劑3 103形成後，包括多個TFT的積體電路形 成於虛線所包圍的區域3105。黏著劑3103的配置和形狀 不限於圖1 4 A。 黏著劑3103由對形成於基底3101上之金屬層3102 有良好黏性的材料形成，因而元件形成層（包含多個TFT 的多個積體電路）容易脫離基底。詳言之，是材料接觸金 屬層3102時與金屬層3Π)2內之金屬反應形成金屬化合物 或合金的材料，例如鍺、碳、硼、鎂、鋁'鈦、钽、鐵' 鈷、鎳、錳、形成矽化物的矽。 黏著劑3103由CVD (化學蒸鍍）、濺射、蒸鍍等來 沉積’然後定圖形。 •16- (13) (13)1328837 氧化矽、氮氧化矽（SiOxNy ) '氮化矽等可用於本發 明的氧化物層，可由濺射、C V D等形成。 依據本發明，包括多個TFT的多個積體電路3 1 06形 成於氧化物層 3104後，黏著劑 3103除去如圖14 C和 14D。圖14C是形成積體電路3106之基底的頂視圖，而 圖]4D是沿圖14C之虛線BB’所取的剖面圖。蝕刻方法 (例如乾蝕刻和濕蝕刻）可做爲除去黏著劑3 1 03的方 法。以一部分間層絕緣膜和元件形成層3 1 0 7的一部分氧 化物層3104除去黏著劑3103。圖MC的區域31 1 1顯示 除去黏著劑3103的部分。 黏著劑3103雖提高基底3101上之金屬層3102和氧 化物層3104的黏性，但除去黏著劑3〗03減弱黏性。 接著’輔助基底（第二基底）3110以黏著層（第一 黏著層）3109接到包含積體電路3106的元件形成層3107 後，元件形成層3107和輔助基底3110可由物理力脫離基 底在此情形，分離發生在基底3101上之金屬層 3 1 0 2與氧化物層3 1 0 4間的介面。 依據本發明，除去黏著劑3103中形成的開口部可塡 U @緣材料。此處所用的絕緣材料可爲有機絕緣材料或無 機絕緣材料。詳言之，氧化矽、氮化矽、氮氧化矽等可用 機絕緣材料，而壓克力（包含光敏壓克力）、聚丙烯 (包含光敏聚丙烯）、聚亞醯胺、聚醯胺、BCB(苯環丁 烯）等可用於有機絕緣材料。 使輔助基底（第二基底）3110脫離元件形成層3107 -17- (14) (14)1328837 的有效材料用於黏著層（第一黏著層）3】〇9。例如，利用 線照射或加熱減弱黏性的黏著材料。雙面膠帶也可用 於黏著材料。輔助基底（第二基底）3Π0分離後，爲更 容易除去黏著層（第一黏著層）3109的其餘部分，水溶 性有機樹脂製成的膜可形成於元件形成層3107與黏著層 (第一黏著層）3 1 09間。在此情形，水洗除去水溶性有 機樹脂製成的膜的同時，可除去黏著層（第一黏著層） 3 109的其餘部分。 輔助基底3110接到元件形成層3107後，元件形成層 31〇7和輔助基底3110 —起脫離基底3101。此時，分離發 生在基底3101上的金屬層3102與氧化物層3104間。使 用黏著層（也稱爲第二黏著層，此處未顯示），分離的元 件形成層3 1 0 7接到撓性之諸如塑膠基底的另一基底（也 稱爲第三基底）。 熱塑性或熱固性合成樹脂可用於諸如塑膠的撓性基 底。例如’可利用聚乙烯、聚丙烯 '聚苯乙烯、聚醯胺、 聚亞醯胺、聚醯胺-亞醯胺、聚碳酸酯（PC)、丙烧酸樹 脂、尼龍、聚甲基丙烯酸甲酯 '丙烯酸-苯乙烯共聚物 (AS樹脂）、聚乙烯對酞酸酯（PET) 、PEN、pEs、聚 亞醯胺聚乙烯 '氟化物樹脂 '苯乙烯樹脂、聚油酸酯樹 脂、密胺樹脂、酚醛樹脂等。 選自各種固化材料的黏著劑可用於黏著層（第二黏著 層）’例如’反應固化黏著材料、熱固性黏著材料 '諸如 UV固化黏著材料的光固化黏著材料、厭氧黏著材料。但 -18- (15) 1328837 爲工作效率，最好使用UV固化黏著材料t 最後，除去輔助基底3110，藉以完成 步驟。詳言之，紫外線照射或加熱減弱黏著 層）3 1 09的黏性，藉以使輔助基底3丨】〇 (第三基底）的元件形成層3 107。再者， 樹脂製成的膜形成於元件形成層3107與黏 著層）3 1 0 9間時，水洗除去水溶性有機樹 黏著層（第一黏著層）3109的其餘部分。 實施例 下文中，說明本發明的實施例。 [實施例1 ] 此實施例中，參考圖2A至2E和3A: 發明包含轉移步驟的製造方法。 圖2A中，金屬層202形成於第一基底 黏著劑203形成於其上。 玻璃基底或石英基底等做爲此實施1 201。含有硼矽酸鋇玻璃、硼矽酸鋁玻璃、 的玻璃基底合適。可應用Corning公司所寥 基底（667 °C畸變點）、Asahi Glass公司 (670°C畸變點）。AN100用於此實施例。 金屬層2 02的材料可爲選自鎢（W)、 (Tc )、銶（Re )、釕（Ru ) '锇（Os ) 銥（Ir)，鈀（Pd)、鉑（Pt)、銀（Ag) 本發明的轉移 層（第一黏著 &離接到基底 胃水溶性有機 著餍（第一黏 脂製成的膜和 g 3 D，說明本 201上，多個 列的第一基底 砂酸銘玻璃寺 丨的1 737玻璃 听製的 AN 100 鉬（Μ 〇 )、鍩 、铑（Rd )、 、金（Au )所 -19- (16) (16)1328837 組成之群類中之元素的單一層，或包含該元素爲主成分的 合金材料，以及氮化物（諸如氮化鈦、氮化鎢、氮化鉬或 氮化鋁）或其疊層。包含W (鎢）爲主成分的金屬層202 用於此實施例。金屬層202可爲l〇nm至200nm厚’最好 50nm 至 75nmo 濺射、CVD、蒸鍍可形成金屬層202，但在此實施例 金屬層202由濺射來沉積。此外，當濺射形成金屬層202 時，第一基底201周邊附近的膜厚度容易變不均勻。因 此，最好乾蝕刻只除去周邊。 形成非晶矽膜並定圖形，形成要形成於金屬層2 02上 的黏著劑2 0 3。 接著，形成氧化物層204 (圖2B)。此實施例藉由 使用氧化矽靶的濺射，氧化矽製成的膜形成150nm至 200nm厚。氧化物層204的膜厚度最好是金屬層202的兩 倍以上。 元件形成層301形成於氧化物層204上（圖2C)。 多個TFT(p通道型TFT或η通道型TFT)形成於元件形 成層301，假設除了連接這些TFT的接線211及絕緣膜 210和212，還包含接到這些TFT的元件（例如發光元件 或液晶元件）。此外，製造包含TFT之元件形成層的方 法在本發明未特別限制。除了實施例5的製造方法，本發 明也可結合已知的製造方法。此外，TFT包含形成於氧化 物層204之一部分半導體膜的雜質區205和通道形成區 206、絕緣膜207、閘電極208。 -20- (17) 1328837 此實施例中’元件形成層3 Ο 1形成時， 材料膜（半導體膜或金屬膜）後，進行熱處 料膜內的氫散射。此熱處理可在420。(：以上 與元件形成層3 Ο 1的形成步驟分開進行。由 含氫的非晶矽膜做爲材料膜後，可由加熱同 和多晶矽膜形成，爲使非晶矽膜結晶，熱處 上。 此外’晶體結構的一層金屬氧化物（未 處理形成於金屬層202與氧化物層204間。 劑203形成於金屬層202上且疊上氧化物層 屬層202與氧化物層204間約2nm至5nm 的金屬氧化物層（在此實施例爲氧化鎢膜） 有晶體結構，形成該層金屬氧化物（未顯示 此外，此層金屬氧化物（未顯示）形成 與氧化物層204間，因此，元件形成層301 驟脫離基底。此外，形成元件形成層301時 理中，在此實施例說明形成該層金屬氧化物 發明不限於此方法，利用形成金屬層2 02和 形成金屬氧化物層和氧化物層204的方法。 另一方面，形成元件形成層30〗時所進 提高金屬層2 02和黏著劑203的黏性。換言 中，非晶矽膜所形成的黏著劑203與金屬Λ (W)反應，熱處理形成矽化物（矽化鎢 此，可提高金屬層202和黏著劑203的黏性 形成包含氫的 理使包含在材 溫度進行，可 I C V D形成包 時進行氫擴散 理爲 5 0 0 t以 顯示）由此熱 此外，當黏著 204時，在金 厚之非晶狀態 藉此熱處理也 )° 於金屬層202 容易在稍後步 所進行的熱處 的情形。但本 黏著劑203後 行的熱處理可 之，此實施例 I 202內的鎢 :WSi2 )。因 。此外，本發 -21 - (18) 1328837 明不限於形成元件形成層3 Ο 1時所進行的熱 內的金屬與黏著劑反應的方法。形成金屬層 金屬層內的金屬與黏著劑反應的熱處理，可 3 〇 1形成分開進行。 當元件形成層301完成時，除去黏著 之，乾蝕刻蝕去絕緣膜2 0 7、2 0 9、2 1 0、2 化物層204、黏著劑203，形成開口部213 ( 例如，蝕刻氧化矽形成的絕緣膜 207 2 12和氧化物層204時，使用主要包含氟< 蝕刻氣體進行乾蝕刻。再者，蝕刻黏著劑 203由矽形成時，不管與金屬層（例如鎢） 用主要包含硼化氣（HBr)和氯（Cl2)的 刻。此外，當黏著劑2 0 3由矽形成且一部 (W )的反應而形成矽化物（W S i )時，可 氟化硫（SF6 )和硼化氫（HBr )的蝕刻氣 物。 隨後，有機樹脂層2 1 4形成於元件形成 溶於水或酒精做爲有機樹脂層2 1 4之材料的 整個表面並固化，形成有機樹脂層214。有 爲環氧系列、丙烯酸系列、矽系列等。詳言 (TOAGOSEI 公司：VL-WSHL10)旋轉塗布 光2分鐘而暫時固化，然後，背部曝露於丨 鐘，然後，表面〗0分鐘。曝露共12.5分鐘 所以，形成有機樹脂層214 (圖2Ε) » 處理使金屬層 和黏著劑後使 與元件形成層 劑203 。詳言 12、一部分氧 圖 2D )。 ' 209 、 210、 匕碳（cf4 )的 203且黏著劑 的反應，可使 蝕刻氣體來蝕 分因與金屬層 使用主要包含 體來蝕刻矽化 層301上。將 有機材料塗在 機材料成分可 之，水溶樹脂 30μηι厚，曝 紫外線2.5分 以完全固化。 -22- (19) (19)1328837 金屬層202與氧化物層204間之介面（一層金屬氧化 物）的黏性部分減弱，以便進行稍後分離步驟。沿著要分 離之區域的周邊在金屬層202或氧化物層204上部分發射 雷射光，或沿著要分離之區域的周邊從外局部加壓以破壞 氧化物層2〇4的介面或一部分內部，來部分減弱黏性。詳 言之，諸如鑽石筆的硬針可垂直下降並隨施加負載而移 動。最好劃片裝置可用來移動筆，壓力爲 0.1mm至 2mm。如上述，分離前，形成具有選擇性（部分）減弱黏 性的部分，藉以防止不良分離並檜進良率。 形成第一黏著層215，輔助基底的第二基底216以第 一黏著層215接到有機樹脂層214(圖2E)。至於形成第 —黏著層215的材料，可使用在稍後步驟執行預定處理可 減弱黏性的已知材料，但在此實施例說明使用光照射可減 弱黏性之雙面膠帶的情形。 第一基底201由物理手段脫離接合輔助基底的元件形 成層301。此實施例中，在金屬層202與氧化物層204的 介面（該層金屬氧化物）部以相當小的力（例如人手、從 噴口灑出之氣體的氣壓、超音波等）可分離第一基底 201。詳言之，撕開氧化鎢膜、氧化鎢膜與氧化矽膜間的 介面、或氧化鎢膜與鎢膜間的介面，可分離第一基底 20 1。因此，形成於氧化物層2 04上的元件形成層301可 脫離第一基底201。圖3A顯示分離狀態。 一部分該層金屬氧化物留在表面上。這是露出表面接 到基底時減弱黏性的原因。因此，最好除去留在露出表面 -23- (20)1328837 上之 或液 行以 著層 3B ) 204 ( 接合 實施 基底 反應 材料 以包 性。 2 15； 件形 表面 214 〇 離並 部分的該層金屬氧化物。可使用諸如液態氨的液態鹼 態酸。此外，可在較易分離的溫度（最多4 3 (TC )進 下步驟。 接著，形成第二黏著層217，第三基底218以第二黏 2 1 7接到氧化物層204 (和元件形成層301 )(圖 。第二黏著層217所接合之第三基底218和氧化物層 和元件形成層3 0 1 )的黏性優於第一黏著層2〗5所 的第二基底216和有機樹脂層214。 撓性基底（塑膠基底）最好用於第三基底218。在此 例包含極性基的 ARTON ( JSR公司製造）用於第三 2 18° 各種固化材料可做爲第二黏著層2丨7的材料，例如， 固化黏著材料 '熱固性黏著材料、諸如uv固化黏著 的光固化黏著材料、厭氧黏著材料。最好黏著材料混 s銀、鎳、鋁、或氮化鋁的粉末或塡料而賦予高導熱 從弟一基底2 1 6側發射紫外線，減低用於第—黏著層 之雙面膠帶的接合強度’藉以分離第二基底216與元 成層(圖3C)。再者，此實施例中，水淸洗露出 ，藉以溶解並除去第一黏著層2]5和有機樹脂層 因此，可得到圖3D的結構。 依據上述方法，形成於第—基底2〇1上的可分 轉移到另一基底（第三基底218)。 -24- (21) 1328837 [實施例2] 此實施例中，參考圖4A至4E、5A和 異於實施例1之本發明包含轉移步驟的製造 圖4A中，金屬層402形成於第一基底 黏著劑4 0 3形成於其上。 玻璃基底（AN〗00 )用於此實施例的第 如實施例1。再者，至於金屬層，也使用包 主成分的金屬層402，如實施例1。金屬層 沉積10nm至200nm厚，最好50nm至75nm 形成非晶矽膜並定圖形，形成要形成於 的黏著劑4 0 3。 然後，形成氧化物層404 (圖4B )。 使用氧化矽靶的濺射，氧化矽製成的膜形 2 OOnrn厚。氧化物層404的膜厚度最好是金 倍以上。 元件形成層501形成於氧化物層4〇4 J 多個TFT(p通道型TFT或η通道型TFT) 成層501，假設除了連接這些TFT的接線 4 1 〇，還包含接到這些TFT的元件（例如發 元件）。此外，製造包含TFT之元件形成 發明未特別限制。除了實施例5的製造方法 結合已知的製造方法。此外’ TFT包含形 404之一部分半導體膜的雜質區405和通道 絕緣膜407、閘電極408。 5 B，說明部分 方法。 401上，多個 一基底401， 含W (鎢）爲 4〇2由濺射來 〇 金屬層402上 此實施例藉由 成 1 5 Onm 至 屬層402的兩 匕（圖4C )。 形成於元件形 411及絕緣膜 光元件或液晶 層的方法在本 ，本發明也可 成於氧化物層 形成區406、 -25- (22) 1328837 若在此實施例形成元件形成層50 ]，如實施例 形成包含氫的材料膜（半導體膜或金屬膜）後，進 理使包含在材料膜內的氫散射。此外，晶體結構的 屬氧化物（未顯示）由此熱處理形成於金屬層402 物層4 0 4間。 此外，此層金屬氧化物（未顯示）形成於金屬 與氧化物層404間，因此，元件形成層容易在稍後 離基底。 另一方面，形成元件形成層501時所進行的熱 提高金屬層402和黏著劑403的黏性。 此實施例中，包含在元件形成層501的接線4 後，除去黏著劑40 3。詳言之，乾蝕刻蝕去一部分 410和黏著劑403，形成開口部412 (圖4D) » 例如，蝕刻氧化矽形成的絕緣膜407、409、4 化物層404時，使用主要包含氟化碳（CF4 )的蝕 進行乾蝕刻。再者，蝕刻黏著劑403且黏著劑403 成時，不管與金屬層（例如W)的反應，可使用主 硼化氫（HBr )和氯（Cl2 )的蝕刻氣體來蝕刻。此 黏著劑40 3由矽形成且一部分因與金屬層（W)的 形成矽化物（WSi )時，可使用主要包含氟化硫 和硼化氫（HBr )的蝕刻氣體來蝕刻矽化物。 然後，充塡開口部412，形成絕緣膜413與元 層501的表面齊平（圖4E) »電漿CVD所形成之 3μιη厚的氮氧化矽膜用於此實施例。絕緣膜未特別 卜則 行熱處 一層金 與氧化 層 402 步驟脫 處理可 1 1形成 絕緣膜 1 0和氧 刻氣體 由矽形 要包含 外，當 反應而 (sf6 ) 件形成 1 μπι 至 限於氮 -26- (23) (23)1328837 氧化矽，可包括諸如氮化矽或氧化矽的絕緣材料、諸如壓 克力、聚亞醯胺、聚醯胺的有機絕緣材料、或其疊層r 由於可使用與實施例1相同的材料和方法，故省略使 用絕緣膜4 1 3使元件形成層5 0 1齊平後之步驟的說明《步 驟如下：1.在元件形成層501上形成有機樹脂層’將輔助 基底的第二基底接合第一黏著層；2.由物理手段使第一基 底401脫離接合輔助基底（第二基底）的元件形成層 50】；3.形成第二黏著層，以第二黏著層將第三基底接到 氧化物層（和元件形成層）；4 .使第二基底脫離元件形成 層。 如上述，可得到元件形成層5 0 1轉移到第三基底4 1 8 之圖5 A的結構。 再者，此實施例中，開口部412形成於圖4〇’然 後’絕緣膜4 1 9可形成圖5 B的結構。 如上述，形成於第一基底401上的TFT可分離並轉 移到另一基底（第三基底418)。 [實施例3] 此實施例中，參考圖6A至6E、7A和7B’說明部分 異於實施例1或2之本發明包含轉移步驟的製造方法。 圖6A中，金屬層602形成於第一基底601上’氧化 物層603形成於其上。 玻璃基底（AN 100 )用於此實施例的第一基底601， 如實施例1。再者，至於金屬層，也使用包含鎢（W)爲 -27- (24) (24)1328837 主成分的金屬層602，如實施例1。金屬層602由濺射來 沉積l〇nm至200nm厚’最好50nm至75nm。 要形成於金屬層602上的氧化物層603由使用氧化矽 靶的濺射沉積〗50nm至200ηηι厚的氧化矽製成。氧化物 層603的膜厚度最好是金屬層602的兩倍以上。此實施例 中，氧化物層603由定圖形分成多個島狀部。 接著，形成半導體膜604覆蓋氧化物層603。此實施 例中，電漿CVD沉積非晶矽膜做爲半導體膜（圖6A )。 半導體膜604定圖形，藉以得到形成於氧化物層60 3上的 半導體a 605和形成於二氧化物層間的半導體b 606。半 導體a 605對應於稍後要形成之TFT的雜質區和通道形成 區，而半導體b 6 06對應於本發明的黏著劑。 換言之，本發明的特徵是形成一部分TFT的半導體a 60 5和形成黏著劑的半導體b 606同時形成。 ’形成包含半導體a 605的元件形成層701 (圖6C)。 多個TFT (p通道型TFT或η通道型TFT)形成於元件形 成層701，假設除了連接這些TFT的接線613及絕緣膜 6 1 2 ’還包含接到這些T F T的元件（例如發光元件或液晶 兀件）。此外，製造包含TFT之兀件形成層的方法在本 發明未特別限制。除了實施例5的製造方法，本發明也可 結合已知的製造方法。此外’ TFT包含形成於氧化物層 603之一部分半導體a 605的雜質區607和通道形成區 608、閘極絕緣膜609、閘電極610。 此貫施例中’形成兀件形成層7 0 ]時，如實施例1 , -28- (25) (25)1328837 形成包含氫的材料膜（半導體膜或金屬膜）後，進行熱處 理使包含在材料膜內的氫散射。此外，晶體結構的一層金 屬氧化物（未顯示）由此熱處理形成於金屬層602與氧化 物層6 0 3間。 此外’此層金屬氧化物（未顯示）形成於金屬層602 與氧化物層6 0 3間的介面，因此，元件形成層7 〇 1容易在 稍後步驟脫離第一基底601。 另一方面’形成元件形成層701時所進行的熱處理可 提高金屬層602和黏著劑之半導體b 6 06的黏性。 包含在元件形成層701的接線613形成後，在此實施 例除去半導體b 606 (圖6D )。詳言之，乾蝕刻蝕去一部 分絕緣膜612和半導體b 606，形成開口部614 » 例如，鈾刻氧化矽形成的絕緣膜6 0 9、6 1 1、6 1 2和氧 化物層603時，使用主要包含氟化碳（CF4 )的蝕刻氣體 進行乾蝕刻。再者，蝕刻黏著劑的半導體b 606，半導體 b 606由矽形成，且主要包含矽的一部分留下時，不管與 金屬層（例如 W)的反應，可使用主要包含硼化氫 (HBr )和氯（Cl2 )的蝕刻氣體來蝕刻。此外，當半導體 b 606由矽形成且一部分因與金屬層（W)的反應而形成 矽化物（WSi)時，可使用主要包含氟化硫（SF6)和硼 化氫（Η B r )的蝕刻氣體來蝕刻矽化物。 然後，充塡開口部614，形成絕緣膜615與元件形成 層701的表面齊平（圖6E)。電漿CVD所形成之Ιμιη至 3μιη厚的氮氧化矽膜用於此實施例。絕緣膜未特別限於氮 -29- (26) (26)1328837 氧化矽’可包括諸如氮化矽或氧化矽的絕緣材料、諸如壓 克力、聚亞醯胺、聚醯胺的有機絕緣材料、或其疊層。 由於可使用與實施例1相同的材料和方法，故省略使 用絕緣膜6 1 5使元件形成層7 0 1齊平後之步驟的說明。步 驟如下：1.在元件形成層701上形成有機樹脂層，將輔助 基底的弟一基底接合第一黏著層；2.由物理手段使第一基 底601脫離接合輔助基底（第二基底）的元件形成層 701 ; 3_形成第二黏著層’以第二黏著層將第三基底接到 氧化物層（和元件形成層）；4.使第二基底脫離元件形成 層。 如上述，可得到元件形成層7 0 1轉移到第三基底6 1 8 之圖7 A的結構。 再者’此實施例中’開口部614形成於圖6D，然 後，絕緣膜800可形成圖7B的結構。 如上述，形成於第一基底601上的TFT可形成於另 一基底（第三基底618)上。 [實施例4] 參考圖8A至8D’說明本發明之黏著劑的配置和形 狀。 由物理手段分離形成於基底801上的元件形成層802 並接到另一基底來進行轉移步驟，如圖8A。在圖8A的情 形，元件形成層802在圖8A的箭號方向分離。 形成元件形成層802時’黏著劑形成於一部分元件形 -30- (27) (27)1328837 成層802的區域803，在分離前除去。形成於元件形成層 802之黏著劑的配置和形狀的例子顯示於圖8B至8D。 圖8B顯示方形黏著劑805形成於設在區域803之分 離方向XX’的TFT 8 〇4間。在此情形’最好方形黏著劑 805爲矩形，矩形長邊平行於分離方向XX’。因此，黏著 劑805具有方形，藉以在除去黏著劑805後，容易分離元 件形成層8 02與基底801。 圖8C顯示三角形黏著劑807形成於設在區域803之 分離方向XX5的TFT 806間。在此情形，最好三角形黏著 劑807的底垂直於分離方向XX’。因此，黏著劑807具有 三角形，藉以在除去黏著劑807後，容易分離元件形成層 8 02與基底801。 圖8D顯示線形黏著劑809形成於設在區域803之分 離方向XX’的多個TFT 8 0 8間。在此情形，線形黏著劑 8 09的長度可與設在分離方向XX’之多個TFT 8 08或各 TFT 8 08的全長相同。因此，黏著劑809具有線形，藉以 在除去黏著劑807後，容易分離元件形成層8 02與基底 801。 本實施例之黏著劑的配置和形狀是本發明的較佳例 子，並不限制本發明的黏著劑形狀。 [實施例5] 參考圖9A至9D和10A至10D，說明此實施例在一 基底上同時製造p通道TFT和η通道TFT的方法 -31 - (28) (28)1328837 金屬層902形成於基底901上，黏著劑9 03形成於其 上。 此實施例中，玻璃基底（#1737)用於基底901。主 要包含鎢（W )的金屬材料用於金屬層902 ’如實施例 1。定圖形形成黏著劑903，以設在TFT間。 隨後，也做爲底絕緣膜的氧化物層9〇4形成於金屬層 902和黏著劑903上。此實施例中，使用兮汨4和N2〇做 爲材料氣體（成分比：Si = 32%，0 = 59%，N = 7%， H = 2% )，在3 0 0°C沉積溫度由電漿CVD沉積氮氧化矽膜 100nm厚，形成氧化物層904。 再者，以Si H4氣體做爲沉積氣體，不暴露於大氣， 在3 00°C沉積溫度由電漿CVD形成54nm厚之非晶結構的 半導體層（在此情形，非晶矽層）。此非晶矽層含有氫； 隨後熱處理使氫散射，非晶矽膜可由物理手段在氧化物層 內或介面分離。 然後’旋轉器塗上含有lOppm重之鎳的醋酸鎳鹽溶 液。鎳元素可激射在整個表面上而不用塗布。然後，熱處 理以結晶形成晶體結構的半導體膜（此處爲多晶矽層）。 熱處理（500°C ’ 1小時）以脫氫後，再熱處理（550-C， 4小時）以結晶，藉以形成晶體結構的矽膜。脫氫的熱處 理（5 5 0 °C ’ 4小時）也有使包含在非晶矽層之氫擴散到 金屬層902與氧化物層904之介面的熱處理功能。此處雖 使用鎳做爲促進矽結晶之金屬元素的結晶技術，但可使用 其他已知結晶技術，例如固相生長和雷射結晶。 -32- (29) (29)1328837 接著，稀釋氫氟酸等除去結晶結構之矽膜表面上的氧 化物膜後，在大氣或氧氣氛中進行提高結晶速率並留在晶 粒之缺陷的雷射光照射（XeCl : 3 08nm波長）。400nm以 下波長的準分子雷射光或YAG雷射的二次諧波或三次諧 波用於雷射光。在任何情形，使用約〗OHz至1000Hz重 複頻率的脈衝雷射光，光學系統將脈衝雷射光從 100mJ/cm2會聚到 500mJ/cm2，以 90%至 95%重疊率發 射，因此，可掃瞄矽膜表面。在 30Hz重複頻率和 470m：i/Cm2能量密度的條件下，在大氣中進行雷射光照 射。 由於在大氣或氧氣氛中照射，故氧化物膜由雷射光照 射形成於表面上。此處雖顯示使用脈衝雷射的例子，但也 可使用連續波雷射。當非晶半導體膜結晶時，最好使用可 連續震盪的固態雷射來應用基波的二次諧波至四次諧波， 以得到大晶粒尺寸的晶體。通常可應用N d : Y V 0 4雷射. (10 64nm基波）的二次諧波（532nm波長）或三次諧波 (3 5 5nm波長）。詳言之，使用非線性光學元件，發自 10W輸出之連續波型YV〇4雷射的雷射光轉變成諧波。可 賦予YV〇4晶體和非線性光學元件用於共振器之發射諧波 的方法。然後’最好雷射光爲矩形或橢圓形以照射表面。 此時’需要約 0.01MW/cm2至100MW/cm2 (最好 0.1MW/cm2至1 〇M W/cm2 )的能量密度。以約l〇cm/s至 2000cm/s速率相對於雷射光移動半導體膜時，以雷射光 照射半導體膜。 -33- (30) (30)1328837 除了此雷射光照射所形成的氧化物膜，還以臭氧水處 理表面1 20秒，形成包括氧化物膜的障壁層共1 nm至 5 n m厚。在此實施例使用臭氧水形成障壁層。但障壁層可 由沉積lnm至10nm厚的氧化物膜形成，其方法爲：在氧 氣氛由UV光照射氧化晶體結構的半導體膜表面、氧電漿 處理 '電漿CVD、濺射 '蒸鍍等氧化晶體結構的半導體 膜表面。再者，形成障壁層前，可除去雷射光照射所形成 的氧化物膜。 在障壁層上，濺射形成做爲除氣處之含有氬元素的非 晶砂膜l〇nm至400nm厚，在此實施例爲l〇〇nm。此實施 例中，使用矽靶，在含有氬的氣氛形成含有氬元素的非晶 矽膜。若使用電漿CVD，則在矽烷對氬的流率（SiH4 : Ar)爲 1: 99、沉積壓力爲 6.665Pa ( 0.05Torr ) 、RF 功 率密度爲〇.〇87W/cm2、沉積溫度爲3 5 0°C的條件下，形 成含有氬元素的非晶矽膜。 然後，在65 0°C加熱的爐用於熱處理3分鐘以除氣， 降低晶體結構之半導體膜的鎳濃度。可用燈退火裝置取代 爐。 隨後，使用障壁層做爲蝕刻阻子，選擇性除去做爲除 氣處之含有氬元素的非晶矽膜，其後稀釋氫氟酸選擇性除 去障壁層。由於鎳在除氣時傾向移到高氧濃度的區域，故 最好在除氣後除去氧化物膜製成的障壁層。 然後，在晶體結構的矽膜表面上從臭氧水形成薄氧化 物膜（也稱爲多晶矽膜）後，形成抗蝕劑製成的光罩，進 -34- (31) 1328837 行蝕刻步驟得到所需形狀，藉以形成分開的島狀 905和906。島狀半導體層905和906形成後， 劑製成的光罩（圖9A)。 接著，以含有氫氟酸的蝕刻劑除去氧化物膜 淸洗矽膜（半導體層905和906 )表面。其後， 閘極絕緣膜907之含有矽的絕緣膜。此實施例 CVD形成氧化矽膜1 1 5nm厚（圖9B )。 接著，20nm至100nm厚的第一導電膜908 至400nm厚的第二導電膜909疊在閘極絕緣膜 此實施例中，做爲第一導電膜908的50nm厚氮 爲第二導電膜909的3 7 0nm厚鎢膜依序疊在鬧 9 0 7 上 » 至於形成第一導電膜90 8和第二導電膜909 料，可利用選自 T a、W、T i、Μ 〇、A1、C u所組 中的元素，或含有元素做爲主成分的合金材料或 料。再者，掺以諸如磷之雜質元素或AgPdCu合 矽膜的半導體膜可用於第一導電膜 908和第 909。此外，本發明不限於二層結構。例如，可 結構，其中依序疊上50nm厚鎢膜、500nm厚 (Al-Si)的合金膜、30nm厚氮化鈦膜。另外， 構的情形，可用氮化鎢取代鎢做爲第一導電膜， 鈦（Al-Ti)的合金膜取代鋁和砂（Al-Si)的合 第二導電膜’可用鈦膜取代氮化鈦膜做爲第三導 外，也可採用單層結構。 半導體層 除去抗會虫 ，同時， 形成做爲 中，電漿 和 1 0 0 n m 90 7 上。 化鉬和做 極絕緣膜 的導電材 合之群類 化合物材 金之多晶 二導電膜 採用三層 之鋁和矽 在三層結 可用鋁和 金膜做爲 電膜。此 -35- (32) (32)1328837 接著，曝光步驟形成抗蝕劑所製成的光罩9丨〇和9 j】 如圖9 C。然後，進行第一蝕刻處理以形成閘電極和接 線。在第一和第二蝕刻條件下進行第一蝕刻處理。最好進 行ICP (電感式耦合電漿）蝕刻。在適當調整的蝕刻條件 下（亦即’施於線圈電極的功率量、施於基底側之電極的 功率量、基底側的電極溫度等），ICp蝕刻可將膜蝕刻成 所需推拔形狀。例如Cl2 ' BC13、SiCi4或CC14的氯基氣 體、CF4、SF6或NF3的氟基氣體、或〇2可做爲蝕刻氣 體。 基底側也接受150W的RF功率（13.56mHZ)以施加 負自偏壓。基底側電極尺寸爲12.5cmxl2.5cm，線圈電極 爲直徑25cm的碟（此處爲提供線圈的石英碟）。在第一 蝕刻條件下蝕刻W膜’因而第一導電層邊緣部爲推拔 形。在第一蝕刻條件下，W膜蝕刻率爲200.3 9nm/min， TaN膜蝕刻率爲80.32nm/min，因此W對TaN的選擇比約 爲2.5。W膜在第一蝕刻條件下成約26°角。其後，第一 蝕刻條件換成第二蝕刻條件，而不除去抗蝕劑製成的光罩 910和91 1 »第二蝕刻條件包含使用CF4和Cl2做爲蝕刻 氣體，氣體流率設爲30:30(sccm)，在IPa壓力將 500W的RF ( 13.56MHz)功率給予線圈電極，產生電漿 以蝕刻約 30 秒。基底側也接受 20W 的 RF功率 (13.56MHz)以施加負自偏壓。在包含CF4與Cl2混合物 的第二蝕刻條件下，TaN膜和 W膜飩刻至幾乎相同程 度。在第二蝕刻條件下，W膜蝕刻率爲5 8.9 7nm/min， -36- (33) (33)1328837
TaN膜触刻率爲爲触刻膜而不在閘極絕緣 膜上留下殘留物，蝕刻時間能以約1 〇%至20%速率延長= 第一蝕刻處理中，藉由抗蝕劑製成的光罩形成適當形 狀及施於基底側之偏壓的效果，第一導電層和第二導電層 在邊緣部變尖細。推拔部角度可設爲15°至45°。 第一蝕刻處理形成包括第一導電層和第二導電層（第 —導電層912a、913a和第二導電層912b' 913b)的第一 形狀導電層912和913。做爲閘極絕緣膜的絕緣膜907適 當蝕刻l〇nm至20nm。閘極絕緣膜907具有未覆以第一 形狀導電層912和913的變薄區。 接著，第二蝕刻處理形成第一形狀導電層914和915 而不除去抗蝕劑製成的光罩如圖9D。SF6、Cl2、02做爲 蝕刻氣體，氣體流率設爲24/12/24sccm，在1.3Pa壓力將 700W的 RF ( 1 3.5 6MHz )功率施於線圈電極以產生電 漿，藉以蝕刻25秒。10W的RF功率（13.56MHz)也施 於基底側（樣本級）以施加負自偏壓。第二蝕刻處理中， W 蝕刻率爲 227.3nm/min，TaN 蝕刻率爲 32.1nm/min，W 對TaN的選擇比爲7.1，閘極絕緣膜907的Si ON蝕刻率 爲33.7nm/min，W對SiON的選擇比爲6.83。若SFe做爲 蝕刻氣體，則對閘極絕緣膜907的選擇比高如上述。因 此，可抑制膜厚度降低。此實施例中，絕緣膜907的膜厚 度降低約8nm。 藉由第二蝕刻處理中，W的推拔角可爲70°。第二蝕 刻處理可形成第二導電層914b和915b。此時，第一導電 -37- (34) (34)1328837 層幾乎不蝕刻爲第一導電層914a和915a。第一導電層 9I4a和915a的尺寸與第一導電層912a和913a幾乎相 同。實際上，第一導電層寬度可降低約0.3Mm’亦即’相 較於第二蝕刻處理前總線寬約0 · 6 μ m。但尺寸幾乎不變= 再者，採用三層結構取代二層結構’其中依序疊上 50nm厚鎢膜、500nm厚之錦和矽（Al-Si)的合金膜'
3 Onm厚氮化鈦膜，其第一蝕刻處理的第一蝕刻條件爲： BC13 ' Cl2、Ο:做爲蝕刻氣體；氣體流率設爲 65/10/5 (seem) : 300W的 RF ( 13·56ΜΗζ)功率施於基底側 (樣本級）：在1.2Pa壓力將450W的RF( 13.56MHz) 功率施於線圈電極以產生電漿，蝕刻1 1 7秒。至於第一蝕 刻處理的第二蝕刻條件，使用 CF4、Cl2、02，氣體流率 設爲 25/25/10sccm，20W 的 RF( 13.56MHz)功率施於基 底側（樣本級）：在 1 Pa 壓力將 500W 的 RF (13·56ΜΗζ )功率施於線圈電極。在上述條件下蝕刻約 3〇秒便足夠。第二蝕刻處理中，使用BC13和Cl2，氣體 流率設爲20/60sccm，1 OOW的RF ( 1 3·56ΜΗζ )功率施於 基底側（樣本級）·，在 1.2Pa壓力將 600W的 RF (13.56MHz)功率施於線圈電極以產生電漿，藉以蝕 刻。 接著，除去抗蝕劑製成的光罩910和911，然後，形 成抗蝕劑製成的光罩918進行第一掺雜處理如圖i〇A。離 子掺雜或離子植入可進行掺雜處理。光罩918是保護形成 P通道TFT之半導體層和其附近的光罩。 -38- (35) (35)1328837 在1·5χ1015原子/cm2劑量和60keV至]OOkeV的條 件下，掺入磷（P)來進行第一掺雜處理的離子掺雜。通 常磷（P)或砷（As)可做爲賦予η型導電性的雜質元 素。在此情形，使用第二導電層9Mb和915b做爲光罩， 雜質區以自動對正方式形成於各半導體層。當然，不掺雜 覆以光罩918的區域。因此，形成第一雜質區919和第二 雜質區920。賦予η型導電性的雜質元素以ix】〇2G原子 /cm3至1 xlO21原子/cm3濃度範圍力卩入第一雜質區919。 濃度範圍與第一雜質區相同的區域也稱爲n +區。 再者，第二雜質區92 0因第一導電層915a而濃度低 於第一雜質區919，加以lxlO18原子/cm3至lx 1 〇19原子 /cm3濃度範圍之賦予η型導電性的雜質元素。由於使雜質 通過第一導電層915a具有推拔形的部分來掺雜，故第二 雜質區920具有雜質濃度向推拔部端部增加的濃度梯度。 濃度範圍與第二雜質區920相同的區域也稱爲η·區。 抗蝕劑製成的光罩9 1 8除去後，新形成抗蝕劑製成的 另一光罩921，進行第二掺雜處理如圖10Β。離子掺雜或 離子植入可進行掺雜處理。光罩92 1是保護形成η通道 TFT之半導體層和其附近的光罩。 在 1 X 1〇15原子/cm2至 2 X 1016原子/cm2劑量和 5 01(^至10 01(^的條件下，掺入磷（8)來進行第二掺雜 處理的離子掺雜。在此情形，使用第二導電層914b和 915b做爲光罩，雜質區以自動對正方式形成於各半導體 層。當然，不掺雜覆以光罩921的區域。上述第二掺雜處 -39- (36) 1328837 理形成第三雜質區922和第四雜質區923。 性的雜質元素加入形成p通道TFT的半導體 再者，賦予p型導電性的雜質元素以 1〇21原子/cm3濃度範圍加入第三雜質區922 , 再者，第四雜質區923形成於與第一導 推拔部重疊的區域，加以lxlO18至1χ1〇2 度範圍之賦予p型導電性的雜質元素。由於 ~導電層914a具有推拔形的部分來掺雜， 923具有雜質濃度向推拔部端部增加的濃度 圍與第四雜質區92 3相同的區域也稱爲p-區 經由上述步驟，具有η型或p型導電性 於各半導體層。第二形狀導電層914和915 電極。 然後，進行激活加入各半導體層之雜質 使用燈光源的快速熱退火（RTA )方法、從] 雷射光或準分子雷射光的方法、使用爐的熱 以上方法來進行此激活步驟。 形成第一絕緣膜924。電漿CVD所形成 氮氧化矽膜用於此實施例。絕緣膜未限於氮 爲諸如氮化矽或氧化矽之絕緣材料製成的單 層。 然後，第二絕緣膜92 5形成於第一絕緣 如氮化矽、氮氧化矽、氧化矽的絕緣膜可用 92 5。此實施例中’使用電漿CVD所形成之 賦予P型導電 層。 1 X1020 至 1 X 〇 電層9 1 4a之 ^原子/cm3濃 使雜質通過第 故第四雜質區 梯度》濃度範 〇 的雜質區形成 變成TFT閘 元素的步驟。 孽面發射YAG 處理、或結合 之5 0 n m厚的 氧化砂膜，可 層 '或材料疊 膜924上。諸 於第二絕緣膜 50nm厚的氮 -40- (37) (37)1328837 化矽。 接著，形成氮化矽膜製成的第二絕緣膜92 5，然後’ 進行熱處理（3 0 0 °C至5 0 0 °C溫度1至1 2小時）’藉以進 行氫化半導體層的步驟（圖i〇c)。此步驟是由包含在第 二絕緣膜9 2 5的氫終結半導體層懸掛鍵的步驟。至於另一 氫化手段，可進行氫氣氛中350 °C的熱處理、或電漿氫化 (使用電漿所激發的氫）。 接著，第三絕緣膜926由有機絕緣材料形成於第二絕 緣膜92 5上。此實施例中，形成1.6μιη厚的丙烯酸樹脂 膜。然後，形成到達各雜質區的接觸孔927。 由於用於此實施例的丙烯酸樹脂膜爲光敏壓克力，故 將丙烯酸樹脂膜曝光並顯影，接觸孔可設在所需位置。乾 蝕刻蝕去部分第一絕緣膜924和第二絕緣膜925。第一絕 緣膜924做爲蝕刻阻子以部分蝕刻第二絕緣膜92 5，然 後’第一絕緣膜924部分蝕刻。因此，得到接觸孔92 7。 此實施例中，解釋使用有機樹脂膜形成第三絕緣膜 926後形成接觸孔的情形，但在形成第三絕緣膜926前， 乾蝕刻可蝕去第一絕緣膜924和第二絕緣膜925。在此情 形’在蝕刻處理後及形成第三絕緣膜926前，基底最好在 3 00°C至5 5 0°C溫度熱處理1至12小時。 然後’使用 Al、Ti、Mo、W等形成接線928，如圖 10D’結果，n通道TFT 1001和p通道TFT 1002可形成 於同一基底上。 -41 - (38) (38)1328837 [實施例6 ] 此實施例中，參考圖1 1 A至1 1 C，說明本發明所形成 之半導體裝置中包含面板像素部之發光元件的發光裝置。 圖1 1 A顯示發光元件的剖面結構，而圖1 1 B和1 1 C顯示 發光元件的元件結構。發光元件包含電連接電流控制TFT 的第一電極和與第一電極包夾電發光層的第二電極。 圖11A中，黏著層1110和氧化物層1109形成於基 底1]01上，薄膜電晶體（TFT)形成於其上。圖1IA顯 示電連接發光元件1 1 1 5之第一電極1 ] 1 1且具有控制送到 發光元件1 1 1 5之電流之功能的電流控制T F T 1 1 2 2，及控 制施於電流控制TFT 1 1 22之閘電極之視頻信號的交換 TFT 1121。 具有高阻隔效果的矽基底做爲基底1101。但可使用 玻璃基底、石英基底、樹脂基底' 撓性基底材料（塑 膠）。此外，各 TFT的活性層至少包含通道形成區 1102、源極區1103、汲極區1104。 各T F T的活性層覆以閘極絕緣膜1 1 〇 5，閘電極1 1 〇 6 與通道形成區1 1 〇 2重疊而閘極絕緣膜1 1 〇 5在其間。間層 絕緣膜1108覆蓋閘電極1106。諸如聚亞醯胺、聚醯胺、 壓克力（包含光敏壓克力）、或BCB (苯環丁烯）的有機 樹脂膜可用於間層絕緣膜1108的材料，以及含矽之諸如 氧化矽、氮化矽、氮氧化矽的絕緣膜。 電連接電流控制TFT 1122之源極區 no〗的接線 1107形成於間層絕緣膜1108的開口部，形成電連接汲極 -42- (39) (39)1328837 區1104的第一電極1111。當第一電極nil是陽極時，電 流控制TFT 1122最好是P通道。當第一電極11H是陰極 時’電流控制TFT 1〗22最好是η通道。 可依據其他實施例進行上述步驟，因此，此實施例省 略其說明。形成間層絕緣膜11 0 8充塡在分離和轉移步驟 所形成的開口。接線1 1 0 7蝕刻露出一部分，然後，第一 電極1111形成於接線1107上。絕緣層1112覆蓋第一電 極mi、接線1107等的端部。電發光層Π13形成於第一 電極1111上’第二電極1114形成於其上，藉以完成發光 元件1 1 1 5。 此外，在此實施例可任意選擇第一電極1111和第二 電極 U14的材料。但形成做爲陽極的電極時，最好使用 通常有大工作函數（例如，4. OeV以上的工作函數）的導 電材料。相反地，形成做爲陰極的電極時，要使用通常有 小工作函數（例如，3.5 eV以下的工作函數）的導電材 料。形成可傳輸產生於電發光層之光的電極時，須使用透 光性的材料來形成電極。在此情形，只有一電極可由透光 性的材料形成，另一電極可由具有阻光效果的材料形成。 但由透光性的材料形成兩電極，可形成能從兩電極發光的 發光元件。 圖 ΠΑ的發光元件中，電洞從電極注入電發光層 以做爲陽極，而電子從電極注入電發光層1113以做 爲陰極。電洞與電子的復合發生在電發光層1113，藉以 發光。 •43- (40) (40)1328837 電發光層1113至少包含發光層。重疊具有不同載子 功能的一層或多層（例如電洞注射層、電洞輸送層、阻隔 層 '電子輸送層、電子注射層），形成電發光層1113。 已知的低分子基有機化合物、高分子基有機化合物' 中間分子基有機化合物可做爲形成電發光層 Π13的材 料。中間分子基有機化合物一詞代表沒有昇華性但其分子 數等於或小於2〇且其分子鍊長度等於或小於ιομπι的有 機化合物。 以下的材料可做爲形成電發光層1Π3的材料。 在有機化合物的情形，H2-Pc、Cu-Pc等可做爲形成 電洞注射層的電洞注射材料。也可使用化學掺雜所處理的 導電高分子化合物，譬如掺以PSS的PEDOT、聚苯胺.、 PVK 等。 至於用於形成電洞輸送層的電洞輸送材料，最好是芳 香醯胺基（亦即具有苯環氮鍵的化合物）化合物。除了上 述TPD，廣用的材料還包含其衍生物，例如α -NPD。也 使用星形猝發芳香醯胺基化合物，包含 TDATA和 MTDATA。 用於形成發光層之發光材料的特例包含金屬複合物， 例如 Alq3、Almq3、BeBq2 ' BAlq、 Zn(BOX) 2、Zn (BTZ) 2。也可使用各種螢光染料。也可使用三重電發 光材料，其主要例子包含以銷或敍爲中心金屬的複合物。 已知三重電發光材料包含Ir(ppy) 3和pt〇Ep。 金屬複合物通常做爲形成電子輸送層的電子輸送材 -44- (41) 1328837 料。較佳例子包含：Alq3、Almq3、BeBq2' BAlqt 例子包含Zn ( BOX ) 2和Zn ( BTZ ) 2。比金屬複合 能輸送電子的其他材料爲：PBD、OXD-7、TAZ EtTAZ、BPhen、BCP。 此外，若電發光層包含阻隔層，則因高激勵能 準，上述 BAlq、OXD-7 ' TAZ、p-EtTAZ、BPhen、 有效做爲形成阻隔層的電洞阻隔材料。 圖ΠΒ顯示第一電極Π3]是透光性之材料製成 極而第二電極1133是具有阻光效果之材料製成之陰 結構。在此情形’第一電極1 1 3 1可使用諸如氧化 (ITO)膜的透明導電膜或2%至20%氧化鋅（Zn〇) 氧化銦' IZO'或Ιη2〇3·ΖηΟ的透明導電膜形成，而 電極1133可由Al'Ti'W等製成。此處顯示第— 1131由ITO製成，第二電極1133由A1製成。產生 發光層1132的光發自第一電極1131側。形成電發 1132的材料可適當選自上述材料。 本發明不限於上述結構。第一電極1131可爲具 光效果之材料製成的陽極，第二電極1133是透光性 料製成的陰極。在此情形，光發自第二電極1133側。 圖11C顯示第一電極1141和第二電極】143都 光性的材料製成，第一電極1141是陽極，第二電極 是陰極。在此情形’第一電極Π41可使用諸如氧化 (1丁〇)膜的透明導電膜或2°/。至20%氧化鋅（211〇) 氧化銦' IZO、或InaOrZnO的透明導電膜形成， 其他 物更 ' Ρ- 量位 BCP 之陽 極的 姻錫 混入 第二 電極 在電 光層 有阻 之材 由透 1143 銦錫 混入 如圖 -45- (42) (42)1328837 11B，而第二電極1143可重疊具有小函數的Mg: Ag (鎂 銀合金）與ITO形成。在此情形，產生在電發光層1 142 的光發自第一電極1141和第二電極1143的兩側。形成電 發光層1142的材料可適當選自上述材料。 [實施例7] 此實施例中，參考圖1 2，說明本發明所形成之半導 體裝置中包含面板像素部之液晶元件的液晶裝置。 如圖12，黏著層1215和氧化物層1214形成於基底 1201上，TFT 1202形成於其上。TFT 1202由形成於間層 絕緣膜1 2 03之開口部的接線1 204電連接做爲像素電極的 第一電極1205。定向膜1206形成於第一電極1205上， 露出做摩擦處理。提供保持基底空間之有機樹脂製成的柱 狀墊片1207。形成定向膜1206和柱狀墊片1207的次序 可顛倒。 相反地，對立基底1213包含有色層】208、平面化膜 1 209 '透明導電膜製成的對立電極1210、定向膜1211。 紅色層、藍色層、綠色層各形成有色層1208» 形成元件的基底120 1與對立基底1213由密封材料 (未顯示）接在一起。塡料混入密封材料，塡料和墊片保 持均勻空間時（最好2.0μιη至3·0μηι)接合二基底。液晶 1 2 1 2注入二基底間，以密封劑完美密封。已知的液晶材 料可用於液晶1 2 1 2。 在圖〗2之結構的情形’光從對立基底12〗3側入射， -46- (43) 1328837 在液晶1 2 1 2調變，從形成元件的基底 依據本發明，第一電極可由具有反 言之’鋁（合金）膜等）製成。在此情 1 2 1 3側入射，在液晶1 2 1 2調變’然後 1213側射出。由於光不穿過第一電極 元件、電阻元件等。 [實施例8 ] 此實施例中，說明本裝入發明所製 成的各種電子產品。 此電子產品包含攝影機、數位相機 鏡式顯示器）、汽車導航系統、投影機 電腦、攜帶型資訊終端（設有可播放行 帶型遊戲機或電子書等之記錄媒體並顯 置）等。其實例顯示於圖13A至13G。 圖13A顯示包含框架2001、支架 2003 '喇叭部2004、視頻輸入端2005 示幕單元2003包含實施例6的發光元 晶元件。顯示裝置包含個人電腦、電視 有資訊顯示裝置。 圖13B顯示包含主體2201、框架 2203、鍵盤2204、外部連接埠2205、t 型電腦。顯示幕單元2203包含實施例 施例7的液晶元件。 1 2 0 1側射出。 射性的金屬膜（詳 形，光從對立基底 ，再度從對立基底 ，故可形成記憶體 之半導體元件所完 '頭戴顯示器（蛙 '汽車音響、個人 動電腦、手機、攜 示影像的半導體裝 2002、顯示幕單元 等的顯示裝置。顯 件或實施例7的液 廣播、廣告等的所 2202、顯示幕單元 I鼠2206等的膝上 6的發光元件或實 -47- (44) (44)1328837 圖13C顯示包含主體23 0 1、顯示幕單元2302、開關 2 3 03、操作鍵2304、紅外埠23 05等的行動電腦。顯示幕 單元2 3 0 2包含實施例6的發光元件或實施例7的液晶元 件。 圖1 3 D顯示使用錄有程式之記錄媒體的播放器。播 放器包含主體2401、框架2402、顯示幕單元A 2403、顯 示幕單元B 2404'記錄媒體讀取部2405、操作鍵2406、 喇叭部2407等。顯示幕單元 A 2403和顯示幕單元 B 2 4 0 4各包含實施例6的發光元件或實施例7的液晶元 件。播放器使用DVD、CD等做爲記錄媒體，藉以享用音 樂、電影、遊戲或網際網路。 圖13E顯示包含主體2501、顯示幕單元2502、記錄 媒體2503、操作鍵25 04 '天線2505等的電子書。顯示幕 單元2 5 02包含實施例6的發光元件或實施例7的液晶元 件。 圖13F顯示包含主體2601、顯示幕單元2602、框架 2603、外部連接埠2604、遙控接收部2605、影像接收部 2606 '電池2607、聲音輸入部2608、操作鍵2609、目鏡 部2610等的攝影機。顯示幕單元2602包含實施例6的發 光元件或實施例7的液晶元件。 圖13G顯示包含主體2701、框架2702、顯示幕單元 2 703、聲音輸入部2704、聲音輸出部2 705、操作鍵 2706、外部連接埠2707、天線2708等的手機。顯示幕單 元2703包含實施例6的發光元件或實施例7的液晶元 -48- (45) (45)1328837 件。 如上述’本發明所形成之半導體裝置的應用範圍極 廣，可用於所有領域的電子產品。 [實施例9] 此實施例中’參考圖15A至15E和16A至16D，說 明本發明包含轉移步驟的製造方法。 圖15A中，金屬層3202疊在第一基底3 2 0 1上，多 個黏著劑3 2 03形成於其上。 玻璃基底或石英基底可做爲此實施例的第一基底 3201。含有硼矽酸鋇玻璃、硼矽酸鋁玻璃' 矽酸鋁玻璃等 的玻璃基底合適。可應用Corning公司所製的1737玻璃 基底（ 667 °C畸變點）'Asahi Glass公司所製的 AN100 (670 °C畸變點）。AN 100用於此實施例。 金屬層3202的材料可爲選自鎢（W ) '鉬（Mo )、 鍩（Tc )、銶（Re )、釕（Ru ) '餓（Os )、铑 (Rd)、銥（Ir)、鈀（Pd) '鉑（Pt)、銀（Ag)、金 (Au)所組成之群類中的元素，或包含該元素爲主成分 的合金材料，以及氮化物（諸如氮化駄、氮化鎢、氮化鉬 或氮化鉬）所形成的單一層或氮化物的疊層。包含 w (鎢）爲主成分的金屬層3 202用於此實施例。金屬層 3202 可爲 10nm 至 2〇〇nm 厚，最好 50nm 至 75nm。 濺射、CVD、蒸鍍可形成金屬層32 02，但在此實施 例金屬層3202由濺射來沉積。此外’當濺射形成金屬層 -49- (46) (46)1328837 3202時，第一基底3201周邊附近的膜厚度容易變不均 勻。因此，最好乾蝕刻只除去周邊。 形成非晶矽膜並定圖形，形成要形成於金屬層3 2 0 2 上的黏著劑3 203。 接著，形成氧化物層3 2 0 4 (圖1 5 B )。此實施例藉 由使用氧化矽靶的濺射，氧化矽製成的膜形成1 5〇nm至 200nm厚。氧化物層3204的膜厚度最好是金屬層32〇2的 兩倍以上。 元件形成層3 3 0 1形成於氧化物層3 2 04上（圖 15C)。構成積體電路的多個TFT(p通道型TFT和/或n 通道型 TFT)形成於元件形成層3301，除了連接這些 TFT的接線32 1 1，絕緣膜32 1 0和321 2也包含於元件形 成層3301。此外，製造元件形成層的方法在本發明未特 別限制。除了實施例1 3的製造方法，本發明也可結合已 知的製造方法。此外，TFT包含形成於氧化物層32 04之 —部分半導體膜的雜質區3205和通道形成區3206、絕緣 膜3207、閘電極3208。 此實施例中，元件形成層3 3 0 1形成時，形成至少包 含氫的材料膜（半導體膜或金屬膜’）後，進行熱處理使包 含在材料膜內的氫散射。此熱處理可在420 °C以上溫度進 行，可與元件形成層3301的形成步驟分開進行。由CVD 形成包含氫的非晶砂膜做爲材料膜後，可由加熱同時進行 氫擴散和多晶矽膜形成，爲使非晶矽膜結晶，熱處理爲 500°C以上。 -50- (47) (47)1328837 此外，晶體結構的一層金屬氧化物（未顯示）由此熱 處理形成於金屬層3202與氧化物層3204間。此外，當黏 著劑3203形成於金屬層3202上且疊上氧化物層3204 時’在金屬層3202與氧化物層3204間約2nm至5nm厚 之非晶狀態的金屬氧化物層（氧化鎢膜）藉此熱處理也有 晶體結構，形成該層金屬氧化物（未顯示）。 此外，此層金屬氧化物（未顯示）形成於金屬層 3202與氧化物層3204間的介面，因此，元件形成層容易 在稍後步驟脫離基底。此外，形成元件形成層3 3 0 1時所 進行的熱處理中，在此實施例說明形成該層金屬氧化物的 情形。但本發明不限於此方法，利用形成金屬層3202和 黏著劑3 2 03後形成金屬氧化物層和氧化物層3204的方 法。 另一方面，形成元件形成層3301時所進行的熱處理 可提高金屬層3202和黏著劑3203的黏性。換言之，此實 施例中，非晶矽膜所形成的黏著劑3 203與金屬層3202內 的鶴（W)反應，熱處理形成矽化物（矽化鎢：wSi2)。 因此，可提高金屬層3202和黏著劑3203的黏性。此外， 本發明不限於形成元件形成層3301時所進行的熱處理使 金屬層內的金屬與黏著劑反應的方法。形成金屬層和黏著 劑後使金屬層內的金屬與黏著劑反應的熱處理，可與元件 形成層330】形成分開進行。 當元件形成層3301完成時，除去黏著劑3203。詳言 之’乾蝕刻蝕去部分的絕緣膜3210和3212、黏著劑 -51 - (48) (48)1328837 3203，形成開□部 3213(圖 15D)。 例如，蝕刻氧化矽形成的絕緣膜 3 207、3 209、 3210、3212和氧化物層3204時’使用主要包含氟化碳 (CF4 )的蝕刻氣體進行乾蝕刻。再者，蝕刻黏著劑3 2 0 3 且黏著劑3 2 0 3由矽形成時，不管與金屬層（例如W )的 反應，可使用主要包含硼化氫（Η B r )和氯（C丨2 )的蝕刻 氣體來蝕刻。此外，當黏著劑3203由矽形成且一部分因 與金屬層（W)的反應而形成矽化物（WSi)時，可使用 主要包含氟化硫（SF6 )和硼化氫（HBr )的蝕刻氣體來蝕 刻矽化物。 隨後，有機樹脂層3 2 1 4形成於元件形成層3 3 0 1上。 將溶於水或酒精做爲有機樹脂層3214之材料的有機材料 塗在整個表面並固化，形成有機樹脂層3214。有機材料 成分可爲環氧系列、丙烯酸系列、矽系列等。詳言之，水 溶樹脂（TOAGOSEI公司：VL-WSHL10)旋轉塗布30μϊη 厚，曝光2分鐘而暫時固化，然後，背部曝露於紫外線 2.5分鐘，然後，表面10分鐘。曝露共12.5分鐘以完全 固化。所以，形成有機樹脂層3214 (圖]5Ε)。 金屬層3202與氧化物層3204間之介面（一層金屬氧 化物）的黏性部分減弱，以便進行稍後分離步驟。沿著要 分離之區域的周邊在金屬層3202或氧化物層3204上部分 發射雷射光，或沿著要分離之區域的周邊從外局部加壓以 破壞氧化物層3 2 04的介面或一部分內部，來部分減弱黏 性。詳言之，諸如鑽石筆的硬針可垂直下降並隨施加負載 -52- (49) (49)1328837 而移動。最好劃片裝置可用來移動筆，壓力爲〇.1 mm至 2mm。如上述’分離前，形成具有選擇性（部分）減弱黏 性的部分，藉以防止不良分離並增進良率。 形成第一黏著層3215，輔助基底的第二基底3216以 第一黏著層3215接到有機樹脂層3214(圖15E)。至於 形成第一黏著層3 2 1 5的材料，可使用在稍後步驟執行預 定處理可減弱黏性的已知材料，但在此實施例說明使用光 照射可減弱黏性之光敏雙面膠帶的情形。 第一基底320 1由物理手段脫離接合輔助基底的元件 形成層3301。此實施例中，在金屬層3202與氧化物層 3 2 〇4的介面（該層金屬氧化物）部以相當小的力（例如 人手 '從噴口灑出之氣體的氣壓、超音波等）可分離第一 基底3 2 (Π。詳言之，撕開氧化鎢膜、氧化鎢膜與氧化矽 膜間的介面、或氧化鎢膜與鎢膜間的介面，可分離第一基 底3201。因此，形成於氧化物層3204上的元件形成層 3301可脫離第一基底320 1。圖16A顯示分離狀態。 一部分該層金屬氧化物留在表面上。這是露出表面接 到基底時減弱黏性的原因。因此，最好除去留在露出表面 上之部分的該層金屬氧化物。爲除去該部分，可使用諸如 液態氨的液態鹼或液態酸。此外，可在較易分離的溫度 (最多43 0°C )進行以下步驟。 接著，形成第二黏著層3217，第三基底3218以第二 黏著層3217接到氧化物層3204 (和元件形成層3 3 0 1 ) (圖16B)。第二黏著層3217所接合之第三基底3218和 -53- (50) (50)1328837 氧化物層3 2 0 4 (和元件形成層3 3 〇丨）的黏性優於第—黏 者層3215所接合的第—基底3216和有機樹脂層3214。 撓性基底（塑膠基底）最好用於第三基底32 1 8。在 此實施例包含極性基的ARTONCJSR公司製造）用於第 三基底32 1 8。 各種固化材料可做爲第二黏著層32丨7的材料，例 如’反應固化黏著材料、熱固性黏著材料、諸如UV固化 黏著材料的光固化黏著材料、厭氧黏著材料。最好黏著材 料混以包含銀、鎳、鋁、或氮化鋁的粉末或塡料而賦予高 導熱性。 從第二基底3 2 1 6側發射紫外線，減低用於第—黏著 層3215之雙面膠帶的接合強度’藉以分離第二基底3216 與元件形成層3 3 0 1 (圖1 6C )。再者，此實施例中，水淸 洗露出表面’藉以溶解並除去第一黏著層3215和有機樹 脂層3214。因此，可得到圖〗6D的結構。 如上述，包括形成於第一基底3201上之多個TFT的 積體電路可形成於另一基底（第三基底3218)上。 [實施例10] 此實施例中，參考圖17A至17E、18A和18B，說明 部分異於實施例9之本發明包含轉移步驟的製造方法。 圖17A中，金屬層34〇2形成於第一基底34〇1上， 多個黏著劑3403形成於其上。 玻璃基底（AN 100)用於此實施例的第一基底3401， -54- (51) (51)1328837 如實施例9。再者，至於金屬層’也使用包含鎢（W)爲 主成分的金屬層3402 ’如實施例9。金屬層3 4 02由濺射 來沉積l〇nm至200nm厚’最好5〇nm至75nm。 形成非晶矽膜並定圖形’形成要形成於金屬層3 4 0 2 上的黏著劑3403。 然後，形成氧化物層34 04 (圖1 7 B )。此實施例藉 由使用氧化矽靶的濺射，氧化矽製成的膜形成150nm至 200nm厚。氧化物層3404的膜厚度最好是金屬層3402的 兩倍以上。 元件形成層 3501形成於氧化物層 3404上（圖 17C)。構成積體電路的多個TFT (p通道型TFT和/或η 通道型TFT)形成於元件形成層3501，連接這些TFT的 接線3 4 Π、絕緣膜3 4 1 0等包含在元件形成層3 5 0 1。此 外，元件形成層的製造方法在本發明未特別限制。除了實 施例13的製造方法，本發明也可結合已知的製造方法。 此外’ TFT包含形成於氧化物層3404之—部分半導體膜 的雜質區3405和通道形成區3406、絕緣膜3407、閘電極 3408 » 若在此實施例形成元件形成層3 5 0 1，如實施例9，則 形成至少包含氫的材料膜（半導體膜或金屬膜）後，進行 熱處理使包含在材料膜內的氫散射。此外，晶體結構的一 層金屬氧化物（未顯示）由此熱處理形成於金屬層3 402 與氧化物層3404間》 此外’此層金屬氧化物（未顯示）形成於金屬層 -55- (52) 1328837 3402與氧化物層3404間的介面，因此’元件形成層 在稍後步驟脫離基底。 另一方面，形成元件形成層3501時所進行的熱 可提高金屬層3402和黏著劑34〇3的黏性。 此實施例中，包含在元件形成層3 5 0 1的接線3 4 成後，除去黏著劑3403。詳言之，乾蝕刻蝕去一部 緣膜3410和黏著劑3403，形成開口部3412(圖I7D 例如，蝕刻氧化矽形成的絕緣膜 3 4 0 7、3 4 0 9、 和氧化物層3 4 04時，使用主要包含氟化碳（CF4 )的 氣體進行乾蝕刻。再者，蝕刻黏著劑3 403且黏著劑 由矽形成時，不管與金屬層（例如W)的反應，可使 要包含硼化氫（HBr )和氯（Cl2 )的蝕刻氣體來蝕刻 外，當黏著劑3 403由矽形成且一部分因與金屬層（ 的反應而形成矽化物（WSi ).時，可使用主要包含氟 (SF6 )和硼化氫（HBr )的蝕刻氣體來蝕刻矽化物。 然後，充塡開口部3412’形成絕緣膜3413以達 件形成層3501的表面平滑（圖17E)。電漿CVD所 之Ιμηι至3μηι厚的氮氧化矽膜用於此實施例。絕緣 特別限於氮氧化矽膜’可爲諸如氮化矽或氧化矽的絕 料、諸如壓克力 '聚亞醯胺、聚醯胺的有機絕緣材料 其疊層。 由於可使用與實施例9相同的材料和方法，故省 用絕緣膜3413達成元件形成層3501平滑後之步驟 明。步驟如下：1·在元件形成層3501上形成有機 容易 處理 1 1形 分絕 )。 3 4 10 蝕刻 3403 用主 。此 W ) 化硫 成元 形成 膜未 緣材 、或 略使 的說 樹脂 -56- (53) (53)1328837 層，將輔助基底的第二基底接合第一黏著層；2.由物理手 段使第一基底3 40 1脫離接合輔助基底（第二基底）的元 件形成層3501 ; 3.形成第二黏著層，以第二黏著層將第三 基底接到氧化物層（和元件形成層）；4 .使第二基底脫離 元件形成層。 如上述，可得到元件形成層3 5 0 1轉移到第三基底 3418之圖18A的結構。 再者，此實施例中，開口部34 12形成於圖1 7D，然 後，絕緣膜3419可形成圖18B的結構。 如上述，包括第一基底3401上之多個TFT的積體電 路可形成於另一基底（第三基底3418)上。 [實施例1 1 ] 此實施例中，參考圖1 9A至1 9E、20A和20B，說明 部分異於實施例9或10之本發明包含轉移步驟的製造方 法。 圖19A中，金屬層3602形成於第一基底3601上， 氧化物層3603形成於其上。 玻璃基底（AN 100)用於此實施例的第一基底3601， 如實施例9。再者，至於金屬層，也使用包含鎢（W)爲 主成分的金屬層3602，如實施例9。金屬層3602由濺射 來沉積l〇nm至200nm厚，最好50nm至75nm。 要形成於金屬層3 602上的氧化物層3 603由使用氧化 矽靶的濺射沉積150nm至200nm厚的氧化矽製成。氧化 (54) (54)1328837 物層3603的膜厚度最好是金屬層3602的兩倍以上。此實 施例中，氧化物層3603由定圖形分成多個島狀部。 接著，形成半導體膜36〇4覆蓋氧化物層3 603。此實 施例中，電漿 CVD沉積非晶矽膜做爲半導體膜（圖 19A )。半導體膜3604定圖形’藉以得到形成於氧化物 層3 603上的半導體a 3 605和形成於二氧化物層間的半導 體b 3606。半導體a 3605對應於稍後要形成之TFT的雜 質區和通道形成區，而半導體b 3 606對應於本發明的黏 著劑。 換言之，本發明的特徵是形成一部分TFT的半導體a 3605和形成黏著劑的半導體b3606同時形成。 形成包含半導體 a 3605的元件形成層 3701 (圖 19C)。構成積體電路的多個TFT(p通道型TFT或η通 道型TFT)形成於元件形成層3701，連接這些TFT的接 線3613、絕緣膜3612等包含在元件形成層3701。此外， 製造元件形成層的方法在本發明未特別限制。除了實施例 13的製造方法，本發明也可結合已知的製造方法。此 外’ TFT包含形成於氧化物層3603之—部分半導體3 3 605的雜質區3 607和通道形成區36〇8、閘極絕緣膜 3 609 ' 閘電極 3610。 此實施例中’形成元件形成層3 70 1時，如實施例 9’形成至少包含氫的材料膜（半導體膜或金屬膜）後， 進行熱處理使包含在材料膜內的氫散射。此外，晶體結構 的一層金屬氧化物（未顯示）由此熱處理形成於金屬層 -58- (55) (55)1328837 3 6 Ο 2與氧化物層3 6 Ο 3間。 此外，此層金屬氧化物（未顯示）形成於金屬層 3602與氧化物層3603間的介面，因此，元件形成層3701 容易在稍後步驟脫離第一基底3601。 另一方面，形成元件形成層3 7 0 1時所進行的熱處理 可提高金屬層3602和黏著劑之半導體b 3606的黏性。 包含在元件形成層3 7 0 1的接線3 6 1 3形成後’在此實 施例除去半導體b 3 606 (圖19D )。詳言之，乾蝕刻蝕去 —部分絕緣膜36 12和半導體b 3 606，形成開口部3614。 例如，蝕刻氧化矽形成的絕緣膜 3 6 0 9、3 6 1 1、3 6 1 2 和氧化物層3 603時，使用主要包含氟化碳（CF4 )的蝕刻 氣體進行乾蝕刻。再者，蝕刻黏著劑的半導體b 3 606，半 導體b 3606由矽形成，且主要包含矽的一部分留下時， 不管與金屬層（例如W)的反應，可使用主要包含砸化氫 (HBr )和氯（Cl2 )的蝕刻氣體來蝕刻。此外，當半導體 b 3606由矽形成且一部分'因與金屬層（W)的反應而形成 矽化物（WSi )時，可使用主要包含氟化硫（SF6 )和硼 化氫（HBr )的蝕刻氣體來蝕刻矽化物。 然後’充塡開口部3614，形成絕緣膜3615以達成元 件形成層3701的表面平滑（圖19E)。電漿CVD所形成 之Ιμπι至3μπι厚的氮氧化矽膜用於此實施例。絕緣膜未 特別限於氮氧化矽膜，可爲諸如氮化矽或氧化矽的絕緣材 料、包括諸如壓克力、聚亞醯胺、聚醯胺之有機絕緣材料 的單一層、或材料的疊層。 -59- (56) 1328837 由於可使用與實施例9相同的材料和方法，故省略使 用絕緣膜3615達成元件形成層37〇1平滑後之步驟的說 明。步驟如下：在元件形成層37〇】上形成有機樹脂 層’將輔助基底的第二基底接合第一黏著層；2由物理手 段使第一基底3 60 1脫離接合輔助基底（第二基底）的元 件形成層3701 ; 3.形成第二黏著層，以第二黏著層將第三 4-使第二基底脫離 基底接到氧化物層（和元件形成層） 元件形成層。 如上述’可得到兀件形成層3 7 Ο 1轉移到第三基底 36]8之圖20A的結構。 再者’此貫施例中’開口部3614形成於圖19D，然 後，絕緣膜3800可形成圖20B的結構。 如上述·’包括形成於第一基底3601上之多個TFT的 積體電路可形成於另一基底（第三基底3618)上。 [實施例12] 參考圖2〗A至21D’說明本發明之黏著劑的配置和形 狀。 分離形成於基底3801上的元件形成層3802並接到另 —基底來進行轉移步驟，如圖21A。在圖21A的情形，元 件形成層3802在圖21A的箭號方向分離。 形成元件形成層3 802時’黏著劑形成於—部分元件 形成層3802的區域3803，在分離前除去。形成於元件形 成層3 8 0 2之黏著劑的配置和形狀的例子顯示於圖2 1 B至 -60- (57) (57)1328837 2 1 D。 圖21B顯示方形黏著劑3 805形成於設在形成積體電 路3 804之區域3 803之分離方向 XX’的多個積體電路 3 804間。在此情形，最好方形黏著劑3 8 05爲矩形，矩形 黏著劑的長邊平行於分離方向XX’。因此’黏著劑3805 具有方形，藉以在除去黏著劑3 8 0 5後’容易分離元件形 成層3 802與基底3 80 1。 圖21C顯示三角形黏著劑3807形成於設在形成積體 電路3 8 065之區域3 8 03之分離方向XX’的多個積體電路 3 806間。在此情形，最好三角形黏著劑3807的底垂直於 分離方向XX’。因此，黏著劑3807具有三角形，藉以在 除去黏著劑3 8 07後，容易分離元件形成層3 802與基底 3 8 0 1 ° 圖21D顯示線形黏著劑3809形成於設在形成多個積 體電路3 8 08之區域8 03之分離方向XX’的多個積體電路 3 8 0 8間。在此情形，線形黏著劑3 8 09的長度可與設在分 離方向XX’之多個積體電路3808或每一積體電路3808的 全長相同。因此，黏著劑3809具有線形，藉以在除去黏 著劑3807後，容易分離元件形成層3802與基底3801。 本實施例之黏著劑的配置和形狀是本發明的較佳例 子，並不限制本發明的黏著劑形狀。 [實施例13] 參考圖22A至22D和23A至23D，說明此實施例在 -61 - (58) 1328837 —基底上同時製造p通道TFT和η通道TFT的] 金屬層3 902形成於基底3 90 1上，然後 3 9 0 3形成於其上。 此實施例中，玻璃基底（# 1 7 3 7 )用於基底 要包含鎢（W)的金屬材料用於金屬層3 902 ’ 9。定圖形形成黏著劑3903，以設在積體電路（ TFT )間。 隨後，也做爲底絕緣膜的氧化物層3904形 層3902和黏著劑3903上》此實施例中，使月 N20做爲材料氣體（成分比：Si = 3 2%，0 = 5 9% H = 2% )，在300°C沉積溫度由電漿CVD沉積氣 100nm厚，形成氧化物層3904。 再者，以 SiH4氣體做爲沉積氣體，不暴露 在3 00°C沉積溫度由電漿CVD形成54nm厚之非 半導體層（在此情形，非晶矽層）。此非晶矽層 隨後熱處理使氫散射，非晶矽膜可由物理手段在 內或介面分離。 然後，旋轉器塗上含有lOppm重之鎳的醋 液。鎳元素可濺射在整個表面上而不用塗布。然 理以結晶形成晶體結構的半.導體膜（此處爲多晶 熱處理（500°C，1小時）以脫氫後，熱處理（ 小時）以結晶，藉以形成晶體結構的矽膜。脫氫 (5 5 G °C，4小時）也有使包含在非晶矽層之氫 屬層3902與氧化物層3904之介面的熱處理功能 ί法 ，黏著劑 390]。主 如實施例 包含多個 成於金屬 丨S i Η 4和 ，Ν = 7% > 氧化矽膜 於大氣， 晶結構的 含有氫； 氧化物層 酸鎳鹽溶 後，熱處 砂層）。 5 5 0 〇C，4 的熱處理 擴散到金 。此處雖 -62- (59) (59)1328837 使用鎳做爲促進矽結晶之金屬元素的結晶技術，但可使用 其他已知結晶技術，例如固相生長和雷射結晶。 接著，稀釋氫氟酸等除去結晶結構之矽膜表面上的氧 化物膜後，在大氣或氧氣氛中進行提高結晶速率並留在晶 粒之缺陷的雷射光照射（XeCl: 308nm波長）。400nm以 下波長的準分子雷射光或YAG雷射的二次諧波或三次諧 波用於雷射光。在任何情形，使用約10Hz至1000Hz重 複頻率的脈衝雷射光，光學系統將脈衝雷射光從 100mJ/cm2會聚到 500mJ/cm2，以 90%至 95%重疊率發 射，因此，可掃瞄矽膜表面。在 3 0Hz重複頻率和 470m：i/Cm2能量密度的條件下，在大氣中進行雷射光照 射。 由於在大氣或氧氣氛中照射，故氧化物膜由雷射光照 射形成於表面上。此處雖顯示使用脈衝雷射的例子，但也 可使用連續波雷射。當非晶半導體膜結晶時，最好使用可 連續震盪的固態雷射來應用基波的二次諧波至四次諧波， 以得到大晶粒尺寸的晶體。通常可應用Nd : YV04雷射 (10 64nm基波）的二次諧波（532nm波長）或三次諧波 (355 nm波長）。詳言之，使用非線性光學元件，發自 10W輸出之連續波型YV04雷射的雷射光轉變成諧波。可 賦予YV04晶體和非線性光學元件用於共振器之發射諧波 的方法。然後，最好雷射光爲矩形或橢圓形以照射表面。 此時，需要約 0.01MW/cm2 至 100MW/cm2 (最好 O.IMW/cm2至 1 OMW/cm2 )的能量密度。以約 1 〇cm/s至 -63- (60) (60)1328837 2000cm/s速率相對於雷射光移動半導體膜時，以雷射光 照射半導體膜。 除了此雷射光照射所形成的氧化物膜，還以臭氧水處 理表面丨20秒，形成包括氧化物膜的障壁層共Inm至 5nm厚。在此實施例使用臭氧水形成障壁層。但障壁層可 由沉積1 nm至1 Onm厚的氧化物膜形成，其方法爲：在氧 氣氛由UV光照射氧化晶體結構的半導體膜表面、氧電漿 處理、電漿CVD、濺射、蒸鍍等氧化晶體結構的半導體 膜表面。再者，形成障壁層前，可除去雷射光照射所形成 的氧化物膜。 在障壁層上，濺射形成做爲除氣處之含有氬元素的非 晶矽膜l〇nm至400nm厚，在此實施例爲lOOnm»此實施 例中，使用矽靶，在含有氬的氣氛形成含有氬元素的非晶 矽膜。若使用電漿CVD，則在矽烷對氬的流率（siH4 : Ar)爲 1: 99、沉積壓力爲 6.665Pa(0.05T〇rr) 、RF 功 率密度爲〇.〇87W/cm2、沉積溫度爲350°C的條件下，形 成含有氬元素的非晶矽膜。 然後，在650 °C加熱的爐用於熱處理3分鐘以除氣， 降低晶體結構之半導體膜的鎳濃度。可用燈退火裝置取代 爐。 隨後，使用障壁層做爲蝕刻阻子，選擇性除去做爲除 氣處之含有氬元素的非晶矽膜，其後稀釋氫氟酸選擇性除 去障壁層。由於鎳在除氣時傾向移到高氧濃度的區域，故 最好在除氣後除去氧化物膜製成的障壁層。 -64 - (61) (61)1328837 然後，在晶體結構的矽膜表面上從臭氧水形成薄氧化 物膜（也稱爲多晶矽膜）後，形成抗蝕劑製成的光罩，進 行蝕刻步驟得到所需形狀，藉以形成分開的島狀半導體層 39〇5和3906。島狀半導體層3905和3906形成後，除去 抗蝕劑製成的光罩（圖22A)。 接著’以含有氫氟酸的蝕刻劑除去氧化物膜，同時， 淸洗矽膜（半導體層3905和3906)表面。其後，形成做 爲閘極絕緣膜3 9 0 7之含有矽的絕緣膜。此實施例中，電 漿CVD形成氧化矽膜il5nm厚（圖22B)。 接著，20nm至100nm厚的第一導電膜3 908和100nm 至4〇Onm厚的第二導電膜 3909疊在閘極絕緣膜3907 上。此實施例中，做爲第一導電膜3908的50nm厚氮化 鉅和做爲第二導電膜3909的370nm厚鎢膜依序疊在閘極 絕緣膜3907上。 至於形成第一導電膜3908和第二導電膜3909的導電 材料’可利用選自Ta、W、Ti、Mo、Al、Cu所組合之群 類中的元素’或含有元素做爲主成分的合金材料或化合物 材料。再者’掺以諸如磷之雜質元素或A g Pd Cu合金之多 晶矽膜的半導體膜可用於第一導電膜3908和第二導電膜 3909。此外’本發明不限於二層結構。例如，可採用三層 結構’其中依序疊上50nm厚鎢膜、500nm厚之鋁和矽 (Al-Si )的合金膜、30nm厚氮化鈦膜。另外，在三層結 構的情形，可用氮化鎢取代鎢做爲第一導電膜，可用鋁和 駄（Al-Ti)的合金膜取代鋁和矽（Al-Si)的合金膜做爲 -65- (62) (62)1328837 第二導電膜’可用鈦膜取代氮化鈦膜做爲第三導電膜e此 外’也可採用單層結構。 接著，曝光步驟形成抗蝕劑所製成的光罩3 9 1 0和 3 9 1 ]如圖2 2 C »然後，進行第一蝕刻處理以形成閘電極和 接線。在第一和第二蝕刻條件下進行第一蝕刻處理。最好 進行1CP (電感式耦合電漿）蝕刻。在適當調整的蝕刻條 件下（亦即，施於線圈電極的功率量、施於基底側之電極 的功率量、基底側的電極溫度等），ICP蝕刻可將膜蝕刻 成所需推拔形狀。例如Cl2、BCl3、SiCl4或CC14的氯基 氣體、CF4、SF6或NF3的氟基氣體 '或02可做爲蝕刻氣 體。 基底側也接受1 50W的RF功率（1 3.56MHz )以施加 負自偏壓。基底側電極尺寸爲12.5cmxl2.5cm，線圈電極 爲直徑25 cm的碟（此處爲提供線圈的石英碟）。在第一 蝕刻條件下蝕刻 W膜，因而第一導電層邊緣部爲推拔 形。在第一鈾刻條件下，W膜蝕刻率爲200.39nm/min， TaN膜蝕刻率爲80.32nm/min，因此W對TaN的選擇比約 爲2.5。W膜在第一蝕刻條件下成約26°角。其後，第一 蝕刻條件換成第二蝕刻條件，而不除去抗蝕劑製成的光罩 391 0和391 1。第二蝕刻條件包含使用CF4和Cl2做爲蝕 刻氣體，氣體流率設爲30 : 30 ( seem )，在IPa壓力將 500W的RF ( 13.56MHz)功率給予線圈電極，產生電漿 以蝕刻約 30秒。基底側也接受 20W的 RF功率 (13.56MHz)以施加負自偏壓。在包含CF4與Cl2混合物 -66- (63) (63)1328837 的第二蝕刻條件下，TaN膜和 W膜蝕刻至幾乎相同程 度。在第二蝕刻條件下，W膜蝕刻率爲 5 8.9 7nm/min， TaN膜蝕刻率爲66.43nm/min。爲蝕刻膜而不在閘極絕緣 膜上留下殘留物，蝕刻時間能以約1 0%至20%速率延長< 第一蝕刻處理中，藉由抗蝕劑製成的光罩形成適當形 狀及施於基底側之偏壓的效果，第一導電層和第二導電層 在邊緣部變尖細。推拔部角度可設爲15°至45°。 第一蝕刻處理形成包括第一導電層和第二導電層（第 —導電層3912a、 3913a和第二導電層3912b' 3913b)的 第一形狀導電層3 9 1 2和3 9 1 3。做爲閘極絕緣膜的絕緣膜 3907適當蝕刻lOum至20nm。閘極絕緣膜3907具有未覆 以第一形狀導電層3912和3913的變薄區。 接著，第二蝕刻處理形成第一形狀導電層 3 9 1 4和 3915而不除去抗蝕劑製成的光罩如圖22D。SF6、Cl2、02 做爲蝕刻氣體，氣體流率設爲2012/24 seem，在1.3Pa壓 力將700W的RF( 13.56MHz)功率施於線圈電極以產生 電漿，藉以蝕刻25秒。10W的RF功率（1 3 ·56ΜΗζ )也 施於基底側（樣本級）以施加負自偏壓。第二蝕刻處理 中，W 蝕刻率爲 2 2 7.3 nm/min ， TaN 蝕刻率爲 32.1nm/min，W對TaN的選擇比爲7.1 ’閘極絕緣膜3907 的SiON鈾刻率爲33_7nm/min，W對SiON的選擇比爲 6.83。若SF6做爲蝕刻氣體，則對閘極絕緣膜3907的選 擇比高如上述。因此，可抑制膜厚度降低。此實施例中’ 絕緣膜3907的膜厚度降低約。 -67- (64) (64)1328837 藉由第二蝕刻處理中，W的推拔角可爲70°。第二蝕 刻處理可形成第二導電層3914b和3915b。此時，第一導 電層幾乎不蝕刻爲第一導電層3914a和3915a。第一導電 層3914a和3915a的尺寸與第一導電層3912a和3913a幾 乎相同。實際上，第一導電層寬度可降低約〇.3μηι，亦 即，相較於第二蝕刻處理前總線寬約〇.6μηι。但尺寸幾乎 不變。 再者，採用三層結構取代二層結構’其中依序疊上 50nm厚鎢膜、500nm厚之鋁和矽（Al-Si )的合金膜、 3 Onm厚氮化鈦膜，其第一蝕刻處理的第一蝕刻條件爲-· BC13、Cl2、02做爲蝕刻氣體；氣體流率設爲 65/10/5 (seem) ;300W的 RF( 13.56MHz)功率施於基底側 (樣本級）：在].2Pa壓力將450W的RFC 13.56MHz) 功率施於線圈電極以產生電漿，蝕刻.I 1 7秒。至於第一蝕 刻處理的第二蝕刻條件，使用 CF4、Cl2、02 ’氣體流率 設爲 25/25/10sccm，20W 的 RF ( 13.56MHz)功率施於基 底側（樣本級）；在 IPa 壓力將 5 00W 的 RF (1 3.5 6 Μ Η z )功率施於線圈電極。在上述條件下蝕刻約 3 〇秒便足夠。第二蝕刻處理中，使用B C 13和C 12 ’氣體 流率設爲20/60sccm，100W的RF(13.56MHz)功率施於 基底側（樣本級）；在1.2Pa壓力將 600W的 RF (13.56MHz)功率施於線圈電極以產生電漿，藉以蝕 刻。 接著，除去抗蝕劑製成的光罩3 9 1 0和3 9 1 1 ’然後’ •68- 1328837 C65) 形成抗蝕劑製成的光罩3 9 1 8進行第一掺雜處理如圖 23A。離子掺雜或離子植入可進行掺雜處理。光罩3918 是保護形成P通道TFT之半導體層和其附近的光罩。 在1 · 5 X 1 0 15原子/ c m2劑量和6 0 k e V至]〇 〇 k e V的條 件下，掺入磷（P)來進行第一掺雜處理的離子掺雜。通 常磷（P)或砷（As)可做爲賦予η型導電性的雜質元 素。在此情形，使用第二導電層3914b和39】5b做爲光 罩’雜質區以自動對正方式形成於各半導體層。當然，不 掺雜覆以光罩3918的區域。因此，形成第一雜質區3919 和第二雜質區3920。賦予η型導電性的雜質元素以ΐχ l〇2Q原子/cm3至1 x 1 〇21原子/cm3濃度範圍加入第一雜質 區3919。濃度範圍與第一雜質區相同的區域也稱爲n + 區。 再者，第二雜質區3920因第一導電層3915a而濃度 低於第一雜質區3919，加以1 xlO18原子/cm3至1 χΙΟ19 原子/cm3濃度範圍之賦予η型導電性的雜質元素。由於使 雜質通過第一導電層3915a具有推拔形的部分來掺雜，故 第二雜質區3920具有雜質濃度向推拔部端部增加的濃度 梯度。濃度範圍與第二雜質區3 92 0相同的區域也稱爲η· 區。 抗蝕劑製成的光罩3 9 1 8除去後，新形成抗蝕劑製成 的另一光罩3921，進行第二掺雜處理如圖23Β。離子掺雜 或離子植入可進行掺雜處理。光罩3 92 1是保護形成η通 道TFT之半導體層和其附近的光罩。 -69- (66) 1328837 在 1 xlO15 原子 /cm2 至 2x]016 原子 /cm 50keV至lOOkeV的條件下，掺入磷（B)來進行 處理的離子掺雜。在此情形，使用第二導電層 3 9 1 5b做爲光罩，雜質區以自動對正方式形成於 層。當然，不掺雜覆以光罩3 92 1的區域。上述 處理形成第三雜質區3 922和第四雜質區3923。 導電性的雜質元素加入形成P通道TFT的半導體 再者，賦予p型導電性的雜質元素以lxl( 1 021原子/cm3濃度範圍加入第三雜質區3 922。 再者，第四雜質區3 923形成於與第一導電 之推拔部重疊的區域，加以lxlO18至1χ102() 濃度範圍之賦予p型導電性的雜質元素。由於使 第一導電層3914a具有推拔形的部分來掺雜，故 區3 92 3具有雜質濃度向推拔部端部增加的濃度 度範圍與第四雜質區3 92 3相同的區域也稱爲ρ·Τ| 經由上述步驟，具有η型或ρ型導電性的雜 於各半導體層。第二形狀導電層3914和3915 間電極、。 然後，進行激活加入各半導體層之雜質元素 使用燈光源的快速熱退火（RTA )方法、從背面: 雷射光或準分子雷射光的方法 '使用爐的熱處理 以上方法來進行此激活步驟。 形成第一絕緣膜3924。電漿CVD所形成之 的氮氧化矽膜用於此實施例。絕緣膜未限於氮氧 劑量和 第二掺雜 3914b 和 各半導體 第二掺雜 賦予ρ型 層。 )20 至 1 X 層 3 9 1 4a 原子/cm3 雜質通過 第四雜質 梯度》濃 [。 質區形成 變成TFT 的步驟。 發射YAG 、或結合 5 Onm 厚 化矽膜， -70- (67) (67)1328837 可爲諸如氮化矽或氧化矽之絕緣材料製成的單層、或材料 疊層。 然後，第二絕緣膜3 92 5形成於第一絕緣膜3 924上。 諸如氮化砂 '氮氧化砂、氧化砂的絕緣膜可用於第二絕緣 膜3925。此實施例中，使用電漿CVD所形成之50nm厚 的氮化矽。 接著，形成氮化矽膜製成的第二絕緣膜3 92 5，然 後，進行熱處理（3 0 0 °C至5 0 0 °C溫度1至1 2小時），藉 以進行氫化半導體層的步驟（圖23C)。此步驟是由包含 在第二絕緣膜3 925的氫終結半導體層懸掛鍵的步驟。至 於另一氫化手段，可進行氫氣氛中350 °C的熱處理、或電 漿氫化（使用電漿所激發的氫）。 接著’第三絕緣膜3M6由有機絕緣材料形成於第二 絕緣膜3925上。此實施例中，形成Ι·6μηι厚的丙烯酸樹 脂膜。然後，形成到達各雜質區的接觸孔3 927。 由於用於此實施例的丙烯酸樹脂膜爲光敏壓克力，故 將丙烯酸樹脂膜曝光並顯影，接觸孔可設在所需位置。乾 蝕刻蝕去部分第一絕緣膜3924和第二絕緣膜3925。第一 絕緣膜3 924做爲蝕刻阻子以部分蝕刻第二絕緣膜3 925， 然後’第一絕緣膜3924部分蝕刻。因此，得到接觸孔 3 92 7 ° 此實施例中，解釋使用有機樹脂膜形成第三絕緣膜 J926後形成接觸孔的情形，但在形成第三絕緣膜3926 前’乾餘刻可蝕去第_絕緣膜3924和第二絕緣膜3925。 -71 - (68) (68)1328837 在此情形’在蝕刻處理後及形成第三絕緣膜3 9 2 6前，基 底最好在3001至5 50°C溫度熱處理1至12小時。 然後，使用A1、T i、Μ 〇 ' W等形成接線3 9 2 8，如圖 23D’結果，η通道TFT 3931和ρ通道TFT 3932可形成 於同一基底上。 [實施例14] 此實施例中，參考圖24，說明本發明所製之積體電 路做爲CPU之積體電路的功能和結構。 當操作碼輸入介面4001時，碼在分析單元4003 (也 稱爲指令解碼器）解譯，信號輸入控制信號產生單元 4 004 ( CPU時序控制）。輸入信號時，控制信號從控制信 號產生單元4004輸出到算數邏輯單元4009 (ALU)和記 億體電路4010(暫存器）。. 控制信號產生單元4004包括控制ALU 4009的ALU 控制器4005 (ACON)、控制暫存器4010的單元4006 C RCON )、控制岔斷的岔斷控制器4008 (ICON)。 另一方面，當運算子輸入介面4001時，運算子輸出 到ALU 4 0 09和暫存器4010。然後，進行根據從控制信號 產生單元4004輸入之控制信號的處理，例如記憶體讀取 循環、記憶體寫入循環、I/O讀取循環、I/O寫入循環。 暫存器4〇1〇包括一般暫存器、堆疊指標（SP)、可 程式計數器（PC )等。 位址控制器4011 (ADRC)輸出16位元位址。 -72- (69) (69)1328837 此實施例的CPU結構只是說明本發明所製的CPU， 不限制本發明的結構。因此’可使用結構異於本發明的已 知 CPU « [實施例15] 參考圖25 ’說明本發明所製的積體電路裝入模組及 電子產品的狀態，以手機爲例。 圖25的手機模組包含印刷線路板44 〇6，其上安裝控 制器4401、CPU 4402、記億體4411、電源電路4403'語 音處理電路4429、收發電路4404、諸如電阻器、緩衝器 和電容器元件的裝置。本發明所製的積體電路可用於控制 器4401、CPU 4402、記憶體4411 '電源電路4403、語音 處理電路4429等。雖未顯示’但面板由Fpc裝在印刷線 路板4406上。 從電源電壓、鍵盤等輸入的各種信號經由設有多個輸 入端之印刷線路板的介面（1/F )部4409送入印刷線路板 4406。從天線4410收發信號的埠供給印刷線路板44〇6。 記億體44 1 1包含VRAM、DRAM、快閃記憶體等。 要顯示於面板的影像資料存入VRAM，影像資料或聲音資 料存入DRAM，各種程式存入快閃記憶體。 控制器4401、CPU 4402、語音處理電路4429、記億 體4411、收發電路4404的電源電壓產生在電源電路 4403。依據面板規格’電流源可供給電源電路44〇3。 實施例14說明CPU 4402的結構，不再解釋。根據 (70) (70)1328837 輸入的信號，CPU將包含各種指令的信號傳入記億體 44】】 ' 收發電路4404、語音處理電路4429、控制器4401 等。 記億體4411、收發電路44 04、語音處理電路4429、 控制器440 1由收到的指令進行各作業。 從鍵盤輸入的信號經由介面4409傳入裝在印刷線路 板4406上的CPU 4402。CPU 4402中，依據傳自鍵盤的 信號，存入VRAM的影像資料轉變成預定格式，送到控 制器4 4 0 1。 依據控制器44〇1的面板規格，包含送自 CPU 4402 之影像資料的信號被資料處理，送到面板。此外，根據從 電源電路4403輸入的電源電壓或從CPU 4402輸入的各 種信號，控制器4401產生Hsync信號、Vsync信號、時 脈信號C L K、交流電壓（A C C ο n t )，將這些信號送到面 板。 收發電路4404中’處理從天線收發做爲電波的信 號，詳言之，包含諸如隔離器的高頻電路、帶通濾波器' VCO (壓控振盪器）、LPF (低通濾波器）、耦合器、平 衡-不平衡轉換器。包含從收發電路4404收發之聲音資訊 的信號由CPU 4402的指令送到語音處理電路4429。 包含CPU 4 402的指令所送之聲音資訊的信號在語音 處理電路4429解調成語音信號，送到喇叭。送自麥克風 的語音信號在語音處理電路4429調變，由CPU 44 02的 指令送到收發電路4404。 -74- (71) (71)1328837 除了諸如隔離器的高頻電路、帶通濾波器、VCO (壓 控振盪器）'LPF (低通濾波器）、耦合器、平衡-不平衡 轉換器’本發明所製的積體電路可用於所有類型的電路和 上述電路。 [實施例16] 使用本發明所製的積體電路可完成實施例15的各種 模組。所以裝入此模組可完成各種電子產品。 此電子產品包含攝影機、數位相機、頭戴顯示器（蛙 鏡式顯示器）、汽車導航系統、投影機、汽車音響、個人 電腦、攜帶型資訊終端（設有可播放行動電腦、手機、攜 帶型遊戲機或電子書等之記錄媒體並顯示影像的半導體裝 置）等。其實例顯示於圖13A至13G。 圖13A顯示包含框架2001、支架2002、顯示幕單元 2 003、喇叭部2004、視頻輸入端2005等的顯示裝置。本 發明所製的積體電路可用於操作顯示裝置的電路部等。顯 示裝置包含個人電腦、電視廣播、廣告等的所有資訊顯示 裝置。 圖13B顯示包含主體2201、框架2202、顯示幕單元 2203、鍵盤2204、外部連接埠2205、滑鼠2206等的膝上 型電腦。本發明所製的積體電路可用於操作膝上型電腦的 電路部等。 圖13C顯不包含主體2301 '顯示幕單元2302、開關 2 3 03 '操作鍵23 04、紅外埠2 3 05等的行動電腦。本發明 -75- (72) (72)1328837 所製的積體電路可用於操作行動電腦的電路部等β 圖13D顯示使用錄有程式之記錄媒體的播放器。播 放器包含主體2401、框架2402、顯示幕單元A 2403、顯 示幕單元B 2404、記錄媒體讀取部2405、操作鍵2406、 喇叭部2407等。播放器使用 DVD、CD等做爲記錄媒 體，藉以享用音樂、電影、遊戲或網際網路。本發明所製 的積體電路可用於操作播放器的電路部等。 圖13E顯示包含主體2501、顯示幕單元2502、記錄 媒體2503、操作鍵25 04、天線2505等的電子書。本發明 所製的積體電路可用於操作電子書的電路部等。 圖13F顯示包含主體2601、顯示幕單元2602、框架 2603、外部連接捧2604、遙控接收部2605、影像接收部 2606、電池2607、聲音輸入部2608、操作鍵2609、目鏡 部2610等的攝影機。本發明所製的積體電路可用於操作 攝影機的電路部等。 圖13G顯示包含主體2701 '框架2702、顯示幕單元 2703、聲音輸入部 2704、聲音輸出部 2705、操作鍵 2706、外部連接埠2707'天線2708等的手機。本發明所 製的積體電路可用於操作手機的電路部等。 如上述’本發明所形成之半導體裝置的應用範圍極 廣’可用於所有領域的電子產品。 本發明得由熟悉技藝之人任施匠思而爲諸般修飾，然 皆不脫如申請範圍所欲保護者。 -76- (73) 1328837 【圖式簡單說明】 圖1 A至1 D顯示本 圖2A至2E顯示 步驟， 圖3A至3D顯示 步驟： 圖4A至4E顯示 步驟； 圖5A和5B顯示 步驟， 圖6A至6E顯示 步驟， 圖7A和7B顯示 步驟； 圖8A至8D顯示黏 圖9A至9D顯示製 圖10A至10D顯示 圖1 1 A至1 1 C顯示 圖12顯示形成於偉 圖13A至13G顯示 圖14A至14D顯示 圖1 5 A至1 5 E顯 移步驟； 圖16A至I6D顯 發明的結構； 製造半導體裝置的方法，包含轉移 製造半導體裝置的方法，包含轉移 製@半導體裝置的方法，包含轉移 製造半導體裝置的方法，包含轉移 製造半導體裝置的方法，包含轉移 製造半導體裝置的方法，包含轉移 著劑形狀； 造TFT的方法： 製造TFT的方法； 形成於像素部的發光元件結構； ί素部的液晶元件結構； 依據本發明所形成的電子產品； 本發明的結構： 示製造半導體裝置的方法，包含轉 示製造半導體裝置的方法，包含轉 -77- (74) (74)1328837 移步驟； 圖17A至17E顯示製造半導體裝置的方法，包含轉 移步驟； 圖18A和18B顯示製造半導體裝置的方法，包含轉 移步驟； 圖19A至19E顯示製造半導體裝置的方法，包含轉 移步驟； 圖20A和20B顯示製造半導體裝置的方法，包含轉 移步驟； 圖2 1 A至2 1 D顯示黏著劑形狀； 圖22A至22D顯示製造TFT的方法； 圖23A至23D顯示製造TFT的方法； 圖24顯示CPU; 圖 2 5顯示倂入依據本發明所製造之積體電路的模 組。 【符號說明】 10 1 基底 1 02 金屬層 103 黏著劑 104 氧化物層 105 區域 106 TFT 107 元件形成層 -78- (75) 區域 黏著層 輔助基底 基底 金屬層 黏著劑 氧化物層 區域 積體電路 元件形成層 區域 黏著層 輔助基底 第一基底 金屬層 黏著劑 氧化物層 元件形成層 接線 絕緣膜 絕緣膜 雜質區 通道形成區 絕緣膜 -79- (76) 閘電極 絕緣膜 開口部 有機樹脂層 第一黏著層 第二基底 第二黏著層 第三基底 第一基底 金屬層 黏著劑 氧化物層 元件形成層 接線 絕緣膜 雜質區 通道形成區 絕緣膜 閘電極 絕緣膜 開口部 絕緣膜 第二黏著層 第三基底 -80- (77) 絕緣膜 第一基底 金屬層 氧化物層 半導體膜 半導體a 半導體b 元件形成層 接線 絕緣膜 雜質區 通道形成區 絕緣膜 閘電極 開口部 絕緣膜 第二黏著層 第三基底 絕緣膜 基底 元件形成層 區域
TFT 黏著劑 -81 - (78)
TFT 黏著劑
TFT 黏著劑 基底 金屬層 黏著劑 氧化物層 半導體層 半導體層 閘極絕緣膜 第一導電膜 第二導電膜 光罩 光罩 第一形狀導電層 第一形狀導電層 第一形狀導電層 第一形狀導電層 光罩 第一雜質區 第二雜質區 光罩 第三雜質區 -82- (79) 第四雜質區 第一絕緣膜 第二絕緣膜 第二絕緣膜 接觸孔 接線
η通道TFT P通道TFT 基底 氧化物層 黏著層 第一電極 發光元件
交換TFT
電流控制TFT 通道形成區 源極區 汲極區 閘極絕緣膜 閘電極 間層絕緣膜 接線 絕緣層 電發光層 -83- (80)1328837 1114 第二電極 113 1 第一電極 113 3 第二電極 1132 電發光層 114 1 第一電極 1143 第二電極 1142 電發光層 120 1 基底 1202 TFT 12 14 氧化物層 12 15 黏著層 1203 間層絕緣膜 1204 接線 1205 第一電極 1206 定向膜 1207 柱狀墊片 12 13 對立基底 1208 有色層 1209 平面化膜 12 10 對立電極 12 12 液晶 200 1 框架 2002 支架 2003 顯示幕單元 (81) 1328837 2004 喇 2005 視 220 1 主 2202 框 2203 顯 2204 鍵 2205 外 2206 滑 2 3 0 1 主 23 02 顯 23 03 開 2 3 04 操 2 3 05 紅 240 1 主 2402 框 2403 2404 顯 2405 記 2406 操 2407 喇 2 5 0 1 主 2 5 02 顯 2 503 記 2 5 04 操 叭部 頻輸入端 體 架 示幕單元 rhn. 盤 部連接埠 鼠 體 示幕單元 關 作鍵 外埠 體 架 示幕單元 示幕單元 錄媒體讀取部 作鍵 叭部 體 示幕單元 錄媒體 作鍵 (82) 天線 主體 顯示幕單元 框架 外部連接埠 遙控接收部 影像接收部 電池 聲音輸入部 操作鍵 目鏡部 主體 框架 顯示幕單元 聲音輸入部 聲音輸出部 操作鍵 外部連接埠 天線 第一基底 金屬層 黏著劑 氧化物層 元件形成層 -86- (83) 接線 絕緣膜 絕緣膜 雜質區 通道形成區 絕緣膜 閘電極 絕緣膜 開口部 有機樹脂層 第一黏著層 第二基底 第二黏著層 第三基底 第一基底 金屬層 黏著劑 氧化物層 元件形成層 接線 絕緣膜 雜質區 通道形成區 絕緣膜 -87- (84) 閘電極 絕緣膜 開口部 絕緣膜 第二黏著層 第三基底 絕緣膜 第一基底 金屬層 氧化物層 半導體膜 半導體a 半導體b 元件形成層 接線 絕緣膜 雜質區 通道形成區 絕緣膜 閘電極 開口部 絕緣膜 第二黏著層 第三基底 -88- (85) 絕緣膜 基底 元件形成層 區域 積體電路 黏著劑 積體電路 黏著劑 積體電路 黏著劑 基底 金屬層 黏著劑 氧化物層 半導體層 半導體層 閘極絕緣膜 第一導電膜 第二導電膜 光罩 光罩 第一形狀導電層 第一形狀導電層 第一形狀導電層 -89- (86) 第一形狀導電層 光罩 第一雜質區 第二雜質區 光罩 第三雜質區 第四雜質區 第一絕緣膜 第二絕緣膜 第三絕緣膜 接觸孔 接線 η通道TFT P通道TFT 介面 分析單元 控制信號產生單元 ALU控制器 m—- 兀 岔斷控制器 算數邏輯單元 暫存器 位址控制器 印刷線路板 -90- (87) 1328837 440 1 控制器 4402 CPU 44 11 記億體 4403 電源電路 4429 語音處理電路 4404 收發電路 4409 介面部 44 10 天線

Claims (1)

1328837 ________ 拾、申請專利範圍 第93 1 048 05號專利申請案 中文申請專利範圍修正本 民國99年4月8曰修正 1.—種製造半導體裝置的方法，包括下列步驟： 在第一基底上形成金屬層； 在一部分金屬層上形成黏著劑； 形成氧化物層以覆蓋金屬層和黏著劑； 在氧化物層上形成半導體元件； 除去黏著劑。 2- 一種製造半導體裝置的方法，包括下列步驟： 在第一基底上形成金屬層： 在一部分金屬層上形成黏著劑； 形成氧化物層以覆蓋金屬層和黏著劑； 在氧化物層上形成包含半導體元件的元件形成層； 蝕刻一部分元件形成層來除去黏著劑。 3. 一種製造半導體裝置的方法，包括下列步驟： 在第一基底上形成金屬層： 在一部分金屬層上形成黏著劑； 形成氧化物層以覆蓋金屬層和黏著劑； 在氧化物層上形成包含半導體元件的元件形成層； 蝕刻一部分元件形成層來除去黏著劑； 由黏著材料將第二基底接到元件形成層； 由物理手段使第二基底和元件形成層脫離第一基底。 1328837 4. 一種製造半導體裝置的方法，包括下列步驟： 在第一基底上形成金屬層； 在一部分金屬層上形成黏著劑； 形成氧化物層以覆蓋金屬層和黏著劑； 在氧化物層上形成包含半導體元件的元件形成層； 蝕刻一部分元件形成層來除去黏著劑； 由第一黏著材料將第二基底接到元件形成層； 0 由物理手段使第二基底和元件形成層脫離第一基底； 由第二黏著材料將第二基底和元件形成層接到第三基 底； 從元件形成層除去第二基底。 5 · 如申請專利範圍第1項之製造半導體裝置的方 法，其中金屬層由鎢 '鉬、搭、銶、釕、餓、鍺、銥、 鈀、鉑、銀、金的任一種形成。 6. 如申請專利範圍第1項之製造半導體裝置的方 蠢法，其中元件形成層的形成步驟包含400°C以上的熱處理 步驟，最好600°C以上。 7. 如申請專利範圍第1項之製造半導體裝置的方 法，其中形成半導體元件不重疊黏著劑。 8. 如申請專利範圍第1項之製造半導體裝置的方 法’其中要與包含在金屬層之金屬化學反應的材料用於黏 著劑。 9. 如申請專利範圍第1項之製造半導體裝置的方 法，其中矽、鍺、碳、硼、鎂、鋁、鈦、鉅、鐵、鈷、 -2- 1328837 鎳 '錳的任一種用於黏著劑。 10. 如申請專利範圍第2項之製造半導體裝置的方 法，其中金屬層由鎢、鉬、鍩、銶、釕、餓、铑、銥、 鈀、鉑、銀、金的任一種形成。 11. 如申請專利範圍第2項之製造半導體裝置的方 法’其中元件形成層的形成步驟包含400°c以上的熱處理 步驟，最好6 0 0 °C以上。 12. 如申請專利範圍第2項之製造半導體裝置的方 _ 法’其中形成半導體元件不重疊黏著劑。 13. 如申請專利範圍第2項之製造半導體裝置的方 法’其中要與包含在金屬層之金屬化學反應的材料用於黏 著劑。 14. 如申請專利範圍第2項之製造半導體裝置的方 法’其中矽、鍺、碳、硼、鎂、鋁、鈦、鉬、鐵、鈷、 鎳、錳的任一種用於黏著劑。 15. 如申請專利範圍第3項之製造半導體裝置的方 φ 法，其中金屬層由鎢、鉬、鐯、鍊、釕、餓、铑、銥、 鈀、舶、銀、金的任一種形成。 16. 如申請專利範圍第3項之製造半導體裝置的方 法，其中元件形成層的形成步驟包含400°C以上的熱處理 步驟，最好600°C以上。 17. 如申請專利範圍第3項之製造半導體裝置的方 法，其中形成半導體元件不重疊黏著劑。 18. 如申請專利範圍第3項之製造半導體裝置的方 -3- 1328837 法’其中要與包含在金屬層之金屬化學反應的材料用於黏 著劑。 1 9·如申請專利範圍第3項之製造半導體裝置的方 法’其中矽、鍺 '碳、硼、鎂、鋁、鈦、鉅、鐵、鈷、 鎳、錳的任一種用於黏著劑。 20. 如申請專利範圍第4項之製造半導體裝置的方 法，其中金屬層由鶴、鉬、搭、銶 '釘、餓、錢、銥、 φ 鈀、鉑、銀、金的任一種形成。 21. 如申請專利範圍第4項之製造半導體裝置的方 法，其中元件形成層的形成步驟包含400 °C以上的熱處理 步驟，最好600°C以上。 22. 如申請專利範圍第4項之製造半導體裝置的方 法，其中形成半導體元件不重疊黏著劑。 23. 如申請專利範圍第4項之製造半導體裝置的方 法，其中要與包含在金屬層之金屬化學反應的材料用於黏 φ 著劑。 24. 如申請專利範圍第4項之製造半導體裝置的方 法，其中矽、鍺、碳、硼、鎂、鋁、鈦、鉬、鐵、鈷、 鎳 '錳的任一種用於黏著劑。 2 5. —種製造半導體裝置的方法，包括下列步驟： 在第一基底上形成金屬層； 在一部分金屬層上形成黏著劑； 形成氧化物層以覆蓋金屬層和黏著劑； 在氧化物層上製造包含多個半導體元件的積體電路； -4 - 1328837 除去黏著劑。 2 6. —種製造半導體裝置的方法，包括下列步驟： 在第一基底上形成金屬層； 在一部分金屬層上形成黏著劑； 形成氧化物層以覆蓋金屬層和黏著劑； 在氧化物層上形成包含多個半導體元件之包括積體電 路的元件形成層； 蝕刻一部分元件形成層來除去黏著劑。 27. —種製造半導體裝置的方法，包括下列步驟： 在第一基底上形成金屬層； 在一部分金屬層上形成黏著劑； 形成氧化物層以覆蓋金屬層和黏著劑； 在氧化物層上形成包含多個半導體元件之包括積體電 路的元件形成層； 蝕刻一部分元件形成層來除去黏著劑； 由第一黏著材料將第二基底接到元件形成層； 由物理手段使第二基底和元件形成層脫離第一基底。 2 8. —種製造半導體裝置的方法，包括下列步驟： 在第一基底上形成金屬層； 在一部分金屬層上形成黏著劑； 形成氧化物層以覆蓋金屬層和黏著劑； 在氧化物層上形成包含多個半導體元件之包括積體電 路的元件形成層； 蝕刻一部分元件形成層來除去黏著劑： -5- 1328837 由第一黏著材料將第二基底接到元件形成層 由物理手段使第二基底和元件形成層脫離第 由第二黏著材料將第二基底和元件形成層接 底； 從元件形成層除去第二基底。 29. 如申請專利範圍第25項之製造半導體 法’其中金屬層由鎢、鉬、鍩、銶 '釕、餓' ❿鈀、鈾、銀、金的任一種形成。 30. 如申請專利範圍第26項之製造半導體 法，其中金屬層由鎢 '鉬、鉻、銶、釕、餓、 钯、銷 '銀' 金的任一種形成。 31. 如申請專利範圍第27項之製造半導體 法，其中金屬層由鎢、鉬、鐯、銶、钌、餓、 把、纟自、銀、金的任一種形成。 32. 如申請專利範圍第28項之製造半導體 φ 法，其中金屬層由鎢、鉬、搭、鍊、釕、餓、 鈀、鉑、銀、金的任一種形成。 3 3 .如申請專利範圍第2 5項之製造半導體 法，其中元件形成層的形成步驟包含400°C以上 步驟，最好6 0 0 °C.以上。 34. 如申請專利範圍第26項之製造半導體 法，其中元件形成層的形成步驟包含400°C以上 步驟，最好600°C以上。 35. 如申請專利範圍第27項之製造半導體 —基底； 到第三基 裝置的方 铑、銥、 裝置的方 铑、銥、 裝置的方 鍺、銥、 裝置的方 姥 '銥、 裝置的方 的熱處理 裝置的方 的熱處理 裝置的方 -6- 1328837 法’其中元件形成層的形成步驟包含400 °C以上的熱處理 步驟，最好6 0 0 t：以上。 36. 如申請專利範圍第28項之製造半導體裝置的方 法’其中元件形成層的形成步驟包含40 or以上的熱處理 步驟，最好600t以上。 37. 如申請專利範圍第25項之製造半導體裝置的方 法’其中形成積體電路不重疊黏著劑。 38·如申請專利範圍第26項之製造半導體裝置的方 法’其中形成積體電路不重疊黏著劑。 39. 如申請專利範圍第27項之製造半導體裝置的方 法’其中形成積體電路不重疊黏著劑。 40. 如申請專利範圍第28項之製造半導體裝置的方 & ’其中形成積體電路不重疊黏著劑。 41·如申請專利範圍第25項之製造半導體裝置的方 & ’其中要與包含在金屬層之金屬化學反應的材料用於黏 著劑。 42.如申請專利範圍第26項之製造半導體裝置的方 $ ’ g中要與包含在金屬層之金屬化學反應的材料用於黏 著劑。 43 ·如申請專利範圍第27項之製造半導體裝置的方 $ ' 要與包含在金屬層之金屬化學反應的材料用於黏 著劑。 44·如申請專利範圍第28項之製造半導體裝置的方 $ 中要與包含在金屬層之金屬化學反應的材料用於黏 1328837 著劑。 45. 如申請專利範圍第25項之製造 法，其中矽 '鍺、碳、硼、鎂、鋁、鈦 鎳、錳的任一種用於黏著劑。 46. 如申請專利範圍第26項之製造 法，其中矽、鍺、碳、硼、鎂、鋁、鈦 鎳、錳的任一種用於黏著劑。 | 47.如申請專利範圍第27項之製造 法，其中矽、鍺、碳、硼、鎂、鋁、鈦 鎳、錳的任一種用於黏著劑。 48. 如申請專利範圍第28項之製造 法，其中矽、鍺、碳、硼、鎂、鋁、鈦 鎳、錳的任一種用於黏著劑。 49. 如申請專利範圍第1至4及25三 之製造半導體裝置的方法，其中，該黏著 φ 的一部份相接觸。 50. 如申請專利範圍第1至4及25三 之製造半導體裝置的方法，其中，該元件 該黏著劑上。 半導體裝置的方 、鉅、鐵、鈷、 半導體裝置的方 、鉅、鐵、鈷、 半導體裝置的方 、鉅、鐵、鈷、 半導體裝置的方 、鉅、鐵、銘、 I 2 8項中任一項 劑與該氧化物層 | 2 8項中任一項 形成層的部份在 1328837 402 403 ^年f月日修正替換頁 圖4A
404 \\\\\\\\ \ \ \ ~^ \ \ \ \ \ \ \ 圖4B 411 圖4C
412 圖4D
413 圖4E - _i 1^_E^L \_ —ί iyyy Λ 今州 — ^\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\^ 匕 -
TW093104805A 2003-02-28 2004-02-25 Semiconductor device and method of manufacturing the same TWI328837B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003053193 2003-02-28
JP2003053243 2003-02-28

Publications (2)

Publication Number Publication Date
TW200504847A TW200504847A (en) 2005-02-01
TWI328837B true TWI328837B (en) 2010-08-11

Family

ID=32775243

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093104805A TWI328837B (en) 2003-02-28 2004-02-25 Semiconductor device and method of manufacturing the same

Country Status (5)

Country Link
US (2) US7091070B2 (zh)
EP (1) EP1453086A3 (zh)
KR (1) KR101057412B1 (zh)
CN (1) CN100382232C (zh)
TW (1) TWI328837B (zh)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864628B2 (en) * 2000-08-28 2005-03-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising light-emitting layer having triplet compound and light-emitting layer having singlet compound
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
JP4254430B2 (ja) * 2003-08-07 2009-04-15 ソニー株式会社 半導体装置の製造方法
CN1894796B (zh) 2003-12-15 2010-09-01 株式会社半导体能源研究所 薄膜集成电路器件的制造方法和非接触薄膜集成电路器件及其制造方法
CN1697187B (zh) 2003-12-19 2011-05-04 株式会社半导体能源研究所 半导体集成电路、半导体器件和半导体集成电路的制造方法
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7727854B2 (en) * 2003-12-19 2010-06-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7566010B2 (en) * 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
WO2005076358A1 (en) * 2004-02-06 2005-08-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US7820529B2 (en) * 2004-03-22 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing integrated circuit
KR100600874B1 (ko) * 2004-06-09 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
US7452786B2 (en) * 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US7927971B2 (en) 2004-07-30 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101123094B1 (ko) * 2004-10-13 2012-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 에칭 방법 및 반도체장치의 제조방법
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
US7482248B2 (en) * 2004-12-03 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2006196712A (ja) * 2005-01-13 2006-07-27 Toshiba Corp 薄膜素子の製造方法
US7566633B2 (en) * 2005-02-25 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US9040420B2 (en) 2005-03-01 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling layers from substrates by etching
EP1708008B1 (en) * 2005-04-01 2011-08-17 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer and laser irradition apparatus
US8649895B2 (en) 2005-04-19 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Managing method of building material and wireless chip applied to the method
KR101241066B1 (ko) 2005-05-20 2013-03-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
US7588969B2 (en) * 2005-05-31 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
US7465674B2 (en) * 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN101916763B (zh) * 2005-09-30 2012-11-14 株式会社半导体能源研究所 半导体器件的制造方法
GB0602410D0 (en) * 2006-02-07 2006-03-15 Filtronic Compound Semiconduct A method of bonding a semiconductor wafer to a support substrate
JP2007249175A (ja) * 2006-02-20 2007-09-27 Seiko Epson Corp 電気光学装置の製造方法
WO2007105405A1 (ja) 2006-03-10 2007-09-20 Matsushita Electric Industrial Co., Ltd. 異方性形状部材のマウント方法およびマウント装置と、電子デバイスの製造方法と、電子デバイスと、表示装置
US8900970B2 (en) 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
KR20080000202A (ko) 2006-06-27 2008-01-02 삼성전자주식회사 표시기판 및 이를 갖는 표시패널
KR100785037B1 (ko) * 2006-12-13 2007-12-12 삼성전자주식회사 ＧａＩｎＺｎＯ 다이오드
US7973316B2 (en) * 2007-03-26 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR100965837B1 (ko) * 2008-05-30 2010-06-28 전자부품연구원 플렉시블 기판에 형성된 트랜지스터 및 제조 방법
JP5132524B2 (ja) * 2008-11-04 2013-01-30 キヤノン株式会社 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板
JP2010114106A (ja) * 2008-11-04 2010-05-20 Canon Inc 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
KR101046064B1 (ko) * 2008-12-11 2011-07-01 삼성전기주식회사 박막소자 제조방법
US8877648B2 (en) * 2009-03-26 2014-11-04 Semprius, Inc. Methods of forming printable integrated circuit devices by selective etching to suspend the devices from a handling substrate and devices formed thereby
US8630326B2 (en) 2009-10-13 2014-01-14 Skorpios Technologies, Inc. Method and system of heterogeneous substrate bonding for photonic integration
KR101617280B1 (ko) 2009-10-21 2016-05-03 엘지디스플레이 주식회사 플라스틱 기판을 이용한 표시장치 제조 방법
US9922967B2 (en) 2010-12-08 2018-03-20 Skorpios Technologies, Inc. Multilevel template assisted wafer bonding
US9130109B2 (en) * 2011-01-20 2015-09-08 Rohm Co., Ltd. Optical apparatus
TWI527207B (zh) 2011-10-21 2016-03-21 友達光電股份有限公司 可撓式有機發光裝置及其製作方法
DE102012022136B4 (de) * 2011-11-21 2014-01-23 Micronas Gmbh Halbleiter-Gassensor und Verfahren zur Messung eines Restgasanteils mit einem Halbleiter-Gassensor
US8563341B2 (en) * 2012-02-06 2013-10-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor array substrate and manufacturing method for the same
KR102091687B1 (ko) 2012-07-05 2020-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치의 제작 방법
KR102173801B1 (ko) 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법
US11074025B2 (en) 2012-09-03 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8927398B2 (en) * 2013-01-04 2015-01-06 International Business Machines Corporation Group III nitrides on nanopatterned substrates
WO2014129519A1 (en) 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
JP2014170686A (ja) * 2013-03-04 2014-09-18 Toshiba Corp 表示素子の製造方法、表示素子及び表示装置
CN105793957B (zh) 2013-12-12 2019-05-03 株式会社半导体能源研究所 剥离方法及剥离装置
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102368997B1 (ko) 2014-06-27 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 모듈, 전자 기기, 발광 장치의 제작 방법
TWI695525B (zh) * 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
JP6863803B2 (ja) 2016-04-07 2021-04-21 株式会社半導体エネルギー研究所 表示装置
JP2019519914A (ja) * 2016-05-11 2019-07-11 スコーピオズ テクノロジーズ インコーポレイテッド シリコンフォトニクスにおけるｉｉｉ−ｖチップの作成および集積化
US10354910B2 (en) 2016-05-27 2019-07-16 Raytheon Company Foundry-agnostic post-processing method for a wafer
CN106158676A (zh) * 2016-07-27 2016-11-23 武汉新芯集成电路制造有限公司 一种晶圆表面的键合工艺及半导体器件结构
KR102499027B1 (ko) 2016-11-03 2023-02-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US10607922B1 (en) * 2018-10-24 2020-03-31 International Business Machines Corporation Controlling via critical dimension during fabrication of a semiconductor wafer
CN109524563A (zh) * 2018-11-16 2019-03-26 京东方科技集团股份有限公司 基板及其制备方法、显示面板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256562A (en) * 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US6143582A (en) * 1990-12-31 2000-11-07 Kopin Corporation High density electronic circuit modules
DE4433833A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1495523A (zh) 1996-08-27 2004-05-12 ������������ʽ���� 转移方法和有源矩阵基板的制造方法
JP4619462B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US7060153B2 (en) * 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
US7579203B2 (en) 2000-04-25 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
SG148819A1 (en) * 2000-09-14 2009-01-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3974749B2 (ja) * 2000-12-15 2007-09-12 シャープ株式会社 機能素子の転写方法
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP4524561B2 (ja) * 2001-07-24 2010-08-18 セイコーエプソン株式会社 転写方法
JP2003109773A (ja) 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP5057619B2 (ja) 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7351300B2 (en) 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
EP1453086A2 (en) 2004-09-01
CN100382232C (zh) 2008-04-16
KR101057412B1 (ko) 2011-08-17
US7091070B2 (en) 2006-08-15
US20060246636A1 (en) 2006-11-02
US7732262B2 (en) 2010-06-08
US20040256618A1 (en) 2004-12-23
EP1453086A3 (en) 2006-03-08
TW200504847A (en) 2005-02-01
KR20040077536A (ko) 2004-09-04
CN1542909A (zh) 2004-11-03

Similar Documents

Publication Publication Date Title
TWI328837B (en) Semiconductor device and method of manufacturing the same
US7067926B2 (en) Semiconductor chip and method for manufacturing the same
TWI401772B (zh) 半導體裝置與顯示裝置的製造方法
JP4748943B2 (ja) 半導体装置の作製方法
TW564471B (en) Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP5073020B2 (ja) 半導体装置の作製方法
US7033848B2 (en) Light emitting device and method of manufacturing the same
CN100392860C (zh) 半导体器件，显示器件，发光器件以及其制作方法
TWI276019B (en) Semiconductor device and manufacturing method thereof
JP2003174153A (ja) 剥離方法および半導体装置の作製方法、および半導体装置
JP2012151483A (ja) 半導体装置の作製方法、及び半導体装置
TW200409183A (en) Semiconductor apparatus and fabrication method of the same
TW200947710A (en) Semiconductor device and manufacturing method thereof
TW200524168A (en) Method for manufacturing semiconductor device
TW201001564A (en) Semiconductor device and manufacturing method thereof, delamination method, and transferring method
TW200402757A (en) Peeling method
JP2003163337A (ja) 剥離方法および半導体装置の作製方法
JP2003195787A (ja) 発光装置の作製方法
JP2002352950A (ja) 発光装置およびその作製方法
JP4267394B2 (ja) 剥離方法、及び半導体装置の作製方法
JP2008226849A (ja) 発光装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees