JP2019519914A - シリコンフォトニクスにおけるｉｉｉ−ｖチップの作成および集積化 - Google Patents

シリコンフォトニクスにおけるｉｉｉ−ｖチップの作成および集積化 Download PDF

Info

Publication number
JP2019519914A
JP2019519914A JP2018559264A JP2018559264A JP2019519914A JP 2019519914 A JP2019519914 A JP 2019519914A JP 2018559264 A JP2018559264 A JP 2018559264A JP 2018559264 A JP2018559264 A JP 2018559264A JP 2019519914 A JP2019519914 A JP 2019519914A
Authority
JP
Japan
Prior art keywords
wafer
chip
transfer
iii
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018559264A
Other languages
English (en)
Inventor
ランバート，ダミアン
Original Assignee
スコーピオズ テクノロジーズ インコーポレイテッド
スコーピオズ テクノロジーズ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スコーピオズ テクノロジーズ インコーポレイテッド, スコーピオズ テクノロジーズ インコーポレイテッド filed Critical スコーピオズ テクノロジーズ インコーポレイテッド
Publication of JP2019519914A publication Critical patent/JP2019519914A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0236—Fixing laser chips on mounts using an adhesive
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4202—Packages, e.g. shape, construction, internal or external details for coupling an active element with fibres without intermediate optical elements, e.g. fibres with plane ends, fibres with shaped ends, bundles
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4244—Mounting of the optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4245—Mounting of the opto-electronic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02257—Out-coupling of light using windows, e.g. specially adapted for back-reflecting light to a detector inside the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02375—Positioning of the laser chips
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12097—Ridge, rib or the like
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12176—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Lasers (AREA)
  • Dicing (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

複合半導体レーザが、ＩＩＩ−Ｖウエハをトランスファウエハに固定することによって製造される。ＩＩＩ−Ｖウエハをトランスファウエハに固定した状態で、ＩＩＩ−Ｖウエハの基板が除去され、ＩＩＩ−Ｖウエハが複数のチップへとエッチングされる。トランスファウエハが単体へと分離される。トランスファウエハの一部分が、チップをシリコンデバイスの凹部に接合するためのハンドルとして使用される。チップは、半導体レーザのための利得媒質として使用される。
【選択図】図１４

Description

関連出願の相互参照
[0001]本出願は、「シリコンフォトニクスにおけるＩＩＩ−Ｖチップの作成および集積化（ＩＩＩ−Ｖ Ｃｈｉｐ Ｐｒｅｐａｒａｔｉｏｎ Ａｎｄ Ｉｎｔｅｇｒａｔｉｏｎ Ｉｎ Ｓｉｌｉｃｏｎ Ｐｈｏｔｏｎｉｃｓ）」という名称の２０１６年５月１１日付の米国特許仮出願第６２／３３４，８９５号の優先権を主張し、この米国特許仮出願の開示は、ここでの言及によってその全体があらゆる目的において本明細書に援用される。
[0002]本出願は、シリコンフォトニクスのための半導体ボンディングに関する。より具体的には、本出願は、これに限られるわけではないが、光学デバイスを生成するためのＩＩＩ−Ｖチップのシリコンプラットフォームとの集積化に関する。高度な電子機能（例えば、フォトニックデバイスのバイアス制御、変調、増幅、データシリアライゼーションおよびデシリアライゼーション、フレーミング、およびルーティング）が、シリコン集積回路上に展開されることがある。この１つの理由は、きわめて高度な機能および性能を有するデバイスの市場に受け入れられるコストでの製造を可能にするシリコン集積回路の設計および製造のためのグローバルなインフラストラクチャーの存在である。シリコンは、その間接エネルギーバンドギャップゆえに、発光または光増幅においては有用でない。
[0003]化合物半導体（例えば、リン化インジウム、ヒ化ガリウム、ならびに関連の三元および四元材料）が、それらの直接エネルギーバンドギャップゆえに、光通信、とりわけ発光デバイスおよびフォトダイオードに使用されている。しかしながら、これらの材料への高度な電気機能の集積化は、これらの材料におけるデバイスおよび回路の製造コストが高いため、特定分野の高性能用途に限られている。さらに、三元および四元材料のシリコンとの集積化は、材料間の格子不整合ゆえに難題である。
[0004]いくつかの実施形態において、製造コストを低減するために、より小さいＩＩＩ−Ｖウエハが、より大きいシリコンウエハ上で処理される。いくつかの実施形態において、ＩＩＩ−Ｖチップのファセットの位置は、劈開、スクライビング、および／またはダイシングの代わりに、フォトリソグラフィおよび／またはドライエッチングを使用して定められる。いくつかの実施形態において、ＩＩＩ−Ｖチップのサイズが小さくされ、したがってＩＩＩ−Ｖチップのサイズは、劈開、スクライビング、および／またはダイシングの方法に制約されない。
[0005]いくつかの実施形態においては、ゲインチップをシリコンデバイスへと接合することによって複合半導体レーザを生成するための方法が、トランスファ基板に接着剤を適用してトランスファウエハを形成するステップと、デバイスウエハを前記接着剤に接触させることにより、前記デバイスウエハを前記トランスファウエハに固定するステップと、前記デバイスウエハを前記トランスファウエハに固定した後に、前記デバイスウエハの一部分を除去するステップと、前記デバイスウエハの前記一部分の除去後に、前記デバイスウエハにトレンチをエッチングし、複数のチップを形成するステップと、前記トランスファ基板にトレンチをエッチングし、前記複数のチップのうちのチップと、前記トランスファウエハの一部分とを含むチップユニットを、単体へと分離するステップと、前記チップユニットの単体への分離後に、前記トランスファウエハの前記一部分をハンドルとして使用して前記チップをターゲットデバイスに整列させるステップと、前記チップを前記ターゲットデバイスへと接合するステップと、前記接着剤の一部分を除去し、前記トランスファウエハの前記一部分を前記チップから切り離すステップとを含む。いくつかの実施形態において、デバイスウエハはＩＩＩ−Ｖウエハであり、ターゲットデバイスはシリコンデバイスであり；トランスファ基板をエッチングするステップは、デバイスウエハにトレンチをエッチングした後に実行され；デバイスウエハは、裏面と、前面と、前面を裏面から分割するエッチストッパとを備え、裏面はＩＩＩ−Ｖ基板であり、前面は活性領域を備え、活性領域は多重量子井戸構造であり、デバイスウエハの一部分を除去するステップは、デバイスウエハの裏面を除去し；さらには／あるいはデバイスウエハは第１のウエハであり、本方法は、第２のウエハを接着剤へと固定するステップと、第２のウエハを接着剤へと固定した後に第２のウエハの一部分を除去するステップと、第２のウエハにトレンチをエッチングし、複数のチップを形成するステップとをさらに含み、第２のウエハにトレンチをエッチングするステップは、第２のウエハの一部分の除去後に実行される。いくつかの実施形態において、ターゲットデバイスは、シリコンを含んでおり、床を形成しているデバイス基板と、シリコンを含むデバイス層とを備え、デバイス層は壁を形成しており、床および壁によってターゲットデバイス内の凹部が定められ、光導波路がデバイス層内に形成されており、チップをシリコンデバイスに整列させるステップは、チップをターゲットデバイスの凹部に整列させることを含み、チップは、ファセットと、活性領域とを備え、ファセットはエッチングによるファセットであり、チップの活性領域は、複合半導体レーザが、チップの活性領域からの光ビームを、チップのファセットを通り、デバイス層の壁を通って、光導波路へと案内するように構成されるように、デバイス層内の光導波路に光学的に整列している。いくつかの実施形態において、本方法は、接着剤にトレンチを形成するステップ；トランスファ基板と接着剤との間に位置するストッパ層を適用するステップ；デバイスウエハにトレンチをエッチングした後にパッシベーション層を適用するステップ；および／またはチップユニットの単体への分離の前にデバイスウエハ上のパッドへとボンド材料を適用するステップ；をさらに含む。
[0006]いくつかの実施形態においては、半導体レーザが、ターゲットデバイスおよびチップを備え、ターゲットデバイスは、床を形成するデバイス基板と、デバイス層とを備え、デバイス層は壁を形成しており、床および壁によって凹部が定められており、デバイス層内に光導波路が定められており、チップは、凹部においてデバイス基板の床へと接合され、チップはファセットを備え、ファセットはエッチングによるファセットであり、チップは活性領域を備え、チップの活性領域は、半導体レーザが、チップの活性領域からの光ビームを、チップのファセットを通り、デバイス層の壁を通って、光導波路へと案内するように構成されるように、デバイス層内の光導波路に光学的に整列している。いくつかの実施形態において、チップは、ファセットからの光と結合する導波路リッジを備え、ファセットは導波路リッジに直交せず；チップは平行四辺形でない形状を有し、もしくはエッチングによるファセットは湾曲しており；チップは０．１μｍ以上１５μｍ以下の長さを有し、チップは０．１μｍ以上１５μｍ以下の幅を有し；さらには／あるいはチップはガーネットである。
[0007]いくつかの実施形態においては、複合デバイスを生成するための方法が、第１のウエハをトランスファウエハに固定するステップと、第２のウエハをトランスファウエハに固定するステップと、第１のウエハの一部分を除去するステップと、第２のウエハの一部分を除去するステップと、第１のウエハの一部分を除去した後かつ第２のウエハの一部分を除去した後に、第１のウエハおよび第２のウエハをエッチングして複数のチップを形成するステップと、トランスファウエハをエッチングし、複数のチップのうちのチップと、トランスファウエハの一部分とを備えるチップユニットを、単体へと分離するステップと、チップユニットの単体への分離後に、トランスファウエハの一部分をハンドルとして使用してチップをターゲットデバイスに整列させ、チップをターゲットデバイスに接合するステップと、トランスファウエハの一部分をチップから除去するステップとを含む。いくつかの実施形態において、第１のウエハの一部分を除去するステップおよび第２のウエハの一部分を除去するステップは、同時に実行される。いくつかの実施形態において、本方法は、チップの活性領域をターゲットデバイス内の導波路に光学的に結合させる光学ブリッジを形成するステップ；第１のウエハおよび第２のウエハをトランスファウエハに固定した後に第１のウエハおよび第２のウエハに金属を適用し、第１のウエハおよび第２のウエハ上にアンダーバンプメタライゼーションパッドを形成するステップ；および／または第１のウエハに誘電体層を適用し、第１のウエハの誘電体層をトランスファウエハ上の接着剤に接触させることによって、第１のウエハをトランスファウエハに固定するステップを含む。
ＩＩＩ−Ｖウエハの一実施形態の断面を簡略化して示している。 トランスファ基板の一実施形態の断面を簡略化して示している。 トランスファウエハの一実施形態の断面を簡略化して示している。 トランスファウエハに固定されたＩＩＩ−Ｖウエハの一実施形態の断面を簡略化して示している。 トランスファウエハに固定されたＩＩＩ−Ｖウエハの一実施形態の概略の上面図を示している。 接着剤の第１の部分を除去した後のトランスファウエハに固定されたＩＩＩ−Ｖウエハの実施形態の断面を簡略化して示している。 接着剤の第１の部分を除去した後のトランスファウエハに固定されたＩＩＩ−Ｖウエハの一実施形態の概略の上面図を示している。 ＩＩＩ−Ｖウエハの裏面を除去した後のトランスファウエハに固定されたＩＩＩ−Ｖウエハの一実施形態の断面を簡略化して示している。 フォトレジストを塗布した後のトランスファウエハに固定されたＩＩＩ−Ｖウエハの一実施形態の断面を簡略化して示している。 ＩＩＩ−Ｖウエハに金属を適用した後のトランスファウエハに固定されたＩＩＩ−Ｖウエハの一実施形態の断面を簡略化して示している。 フォトレジストの除去後のトランスファウエハに固定されたＩＩＩ−Ｖウエハの一実施形態の断面を簡略化して示している。 ハードマスクを適用した後のトランスファウエハに固定されたＩＩＩ−Ｖウエハの一実施形態の断面を簡略化して示している。 ハードマスクにトレンチを形成した後のトランスファウエハに固定されたＩＩＩ−Ｖウエハの一実施形態の断面を簡略化して示している。 ＩＩＩ−Ｖウエハの前面にトレンチを形成した後のトランスファウエハに固定されたＩＩＩ−Ｖウエハの一実施形態の断面を簡略化して示している。 パッシベーション層を適用した後のトランスファウエハに固定されたチップの一実施形態の断面を簡略化して示している。 トランスファウエハにマスクを適用した後のトランスファウエハに固定されたチップの一実施形態の断面を簡略化して示している。 ＵＢＭパッドを露出させた後のトランスファウエハに固定されたチップの一実施形態の断面を簡略化して示している。 ボンド材料をチップへと適用した後のトランスファウエハに固定されたチップの一実施形態の断面を簡略化して示している。 ハードマスクの一部分を除去した後のトランスファウエハに固定されたチップの一実施形態の断面を簡略化して示している。 接着剤にトレンチを形成した後のトランスファウエハに固定されたチップの一実施形態の断面を簡略化して示している。 トランスファウエハのマスクをエッチングした後のトランスファウエハに固定されたチップの一実施形態の断面を簡略化して示している。 トランスファ基板をエッチングした後のトランスファウエハに固定されたチップの一実施形態の断面を簡略化して示している。 チップユニットの一実施形態の断面を簡略化して示している。 シリコンデバイスへの接合の前のチップユニットの実施形態の断面を簡略化して示している。 シリコンデバイスへの接合後のチップユニットの実施形態の断面を簡略化して示している。 複合半導体デバイスの断面を簡略化して示している。 半導体レーザを生成するためのプロセスの一実施形態のフローチャートを示している。
[0035]添付の図面において、類似の構成要素および／または特徴は、同じ参照符号を有することができる。さらに、同じ種類のさまざまな構成要素を、参照符号の後ろにダッシュ記号および類似の構成要素を区別する第２の符号を続けることによって区別することができる。本明細書において第１の参照符号だけが用いられている場合に、その説明は、同一の第１の参照符号を有している類似の構成要素のいずれにも、第２の参照符号にかかわりなく適用可能である。図面は一定の縮尺ではない。
[0036]この説明は、好ましい典型的な実施形態を提示するにすぎず、本開示の技術的範囲、適用性、または構成を限定しようとするものではない。むしろ、好ましい典型的な実施形態の以下の説明は、好ましい典型的な実施形態の実施を可能にする説明を、当業者に提供する。添付の特許請求の範囲に記載される技術的思想および技術的範囲から逸脱することなく、構成要素の機能および配置にさまざまな変更を加えることができることを、理解すべきである。
[0037]実施形態は、シリコンフォトニクスにおける１つ以上のＩＩＩ−Ｖチップの作成および／または集積化に関する。シリコンは、他の半導体材料と比べて処理が比較的容易であるため、フォトニクスデバイスの作成に有用である。しかしながら、シリコンは間接バンドギャップを有する。直接バンドギャップが、特定の機能にとって、より効率的であることが多い。例えば、直接バンドギャップ材料は、多くの場合、より良好な光学エミッタ（例えば、レーザのための利得媒質として使用される）および変調器を形成する。ＩＩＩ−Ｖチップ（例えば、ＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓ、など）が、直接バンドギャップを有する。ＩＩＩ−Ｖチップをシリコンフォトニクスと組み合わせることによって、シリコンとＩＩＩ−Ｖチップとの間で機能を分けることができる。いくつかの実施形態は、ＩＩＩ−Ｖチップ上のメタライゼーションを可能にし、ＩＩＩ−Ｖチップを操作するためのハンドル（例えば、トランスファウエハ）を提供し、さらには／あるいは（例えば、樹脂の溶解によって）ハンドルの除去を相対的に容易にするために使用される。
[0038]１つ以上のＩＩＩ−Ｖウエハが、シリコントランスファウエハに固定される（例えば、ＩＩＩ−Ｖウエハは直径３インチであり、シリコントランスファウエハは直径１２インチである）。ＩＩＩ−Ｖウエハ内にチップを定める前に、ＩＩＩ−Ｖウエハの基板が除去される。ＩＩＩ−Ｖウエハ内のチップは、エッチングによって形成される。チップの側面は覆われている（例えば、酸化を軽減する）。トランスファ基板がエッチングされる。トランスファ基板の一部分が、チップを操作する（例えば、チップをシリコンデバイスに整列させる）ためのハンドルとして使用される。チップがシリコンデバイスに接合され、トランスファ基板の部分が除去される。
[0039]いくつかの実施形態においては、以下のうちの１つ以上が実現される。
・ＩＩＩ−Ｖ基板が、ＩＩＩ−Ｖチップの側面を腐食性の物質にさらすことなく除去される。ＩＩＩ−Ｖチップの側面は、ＩＩＩ−Ｖ基板が除去されるときには未だ定められていない。ＩＩＩ−Ｖウエハの縁は露出しているが、ＩＩＩ−Ｖチップの側面（ファセット）は存在していない（例えば、ＩＩＩ−Ｖウエハの縁は、ＩＩＩ−Ｖウエハの未処理排除ゾーンの一部である）。
・ＩＩＩ−Ｖ基板は、後に溶媒で除去することができる新たなハンドルに置き換えられる。
・ＩＩＩ−Ｖチップは、チップサイズがもはや劈開およびダイシング処理ではなく、むしろリソグラフィおよびエッチング処理によって定められるため、縮小が可能である。
・チップのサイズがより正確に定められる。チップのサイズの制限が、フォトリソグラフィの公差（例えば、良好なステッパ／スキャナによれば０．１μｍよりも良好）である一方で、劈開／ダイシングは２０〜５０μｍの位置決めの不正確さを有する。
・チップのファセットを覆うことによってチップを保護する（例えば、多重量子井戸などの活性領域を保護する）ために、パッシベーション／保護層（例えば、誘電体スペーサ）が適用される（例えば、パッシベーション層の適用において整列が不要であるため「自動整列」である）。例えば、パッシベーション層は、シリコンフォトニクスレシーバへの接合の際にチップのファセット／活性材料を空気／水分／酸化から保護する。
・ＩＩＩ−Ｖチップをほぼあらゆる形状で製作することができる。ダイシングにおいては、ＩＩＩ−Ｖチップは、通常は長方形に制限される。例えば、光導波路リッジをＩＩＩ−Ｖチップの結晶軸に沿って形成できる一方で、ＩＩＩ−Ｖチップのファセットが、導波路リッジに対して直交しない（反射が低減される）。
[0040]最初に図１を参照すると、ＩＩＩ−Ｖウエハ１００の実施形態が示されている。ＩＩＩ−Ｖウエハは、裏面１０４と、前面１０８と、裏面１０４を前面１０８から隔てるエッチストッパ１１２を含む。ＩＩＩ−Ｖウエハ１００は、２インチ以上８インチ以下（例えば、２、３、４、５、または６インチ）の直径を有する。いくつかの実施形態において、ＩＩＩ−Ｖウエハは、２００μｍ〜１０００μｍの間の高さ（厚さ）または３００μｍ〜７００μｍの間の厚さである。
[0041]ＩＩＩ−Ｖウエハは、デバイスウエハと呼ばれることもある。デバイスウエハについて、ＩＩＩ−Ｖ材料が説明されるが、デバイスウエハについて、他の材料を使用することも可能である。例えば、いくつかの実施形態においては、希土類結晶（例えば、光アイソレータおよび／またはサーキュレータを製作するためのＭＧＬガーネットなどのガーネット）が使用され、変調器を製作するためにニオブ酸リチウムを使用することができる。
[0042]裏面１０４は、基板または基板の一部分である。いくつかの実施形態において、基板は、ＩｎＰまたはＧａＡｓである。裏面１０４は、５０〜９００μｍの間（例えば、１００、２００、３００、または４００μｍ）の厚さを有する。いくつかの実施形態はＩＩＩ−Ｖ材料を使用するが、他の材料（例えば、直接バンドギャップ材料、半導体材料、および／またはＩＩ−ＶＩ材料）を使用することも可能である。
[0043]ＩＩＩ−Ｖウエハ１００の前面１０８は、電気的、光学的、磁気的、および／または圧電的特性を有する活性領域１１６（例えば、量子井戸を含むエピタキシ領域および／または変調器のための領域）を含む。いくつかの実施形態において、ＩＩＩ−Ｖウエハ１００の前面１０８は、ＩＩＩ−Ｖウエハ１００の前面１０８の前側の表面１２０とエッチストッパ１１２との間で測定される１μｍ〜１０μｍ（例えば、３、４、５、または６μｍ）の厚さを有する。
[0044]いくつかの実施形態においては、異なる素子について異なるＩＩＩ−Ｖウエハが使用される。例えば、第１のＩＩＩ−Ｖウエハが、利得媒質のためのエピタキシ層（例えば、活性領域１１６）を有し、第２のＩＩＩ−Ｖウエハが、変調器のためのエピタキシ層（例えば、活性領域１１６）を有する。
[0045]ＩＩＩ−Ｖウエハ１００の前側の表面１２０は、自然酸化物を除去し、さらには／あるいは誘電体の付着を改善するために洗浄される。いくつかの実施形態においては、ＩＩＩ−Ｖウエハ１００の前側の表面１２０を洗浄するために、ＢＯＥ（緩衝酸化物エッチング溶液）および／または希ＨＦ（フッ化水素酸）が使用される。
[0046]前面層１２４が、ＩＩＩ−Ｖウエハ１００の前側の表面１２０に適用される（例えば、堆積させられる）。いくつかの実施形態において、前面層１２４は、誘電体層（例えば、ＳｉＯ２またはＳｉＮｘ）である。いくつかの実施形態において、前面層１２４は、０．１μｍ〜０．５μｍの間の厚さ（例えば、０．２、０．２５、０．２７５、０．３、または０．３２５μｍの厚さ）である。いくつかの実施形態においては、低応力材料が、前面層１２４について選択される（例えば、−２０〜−５０ＭＰａ、圧縮）。いくつかの実施形態において、低応力材料は、（例えば、ＩＩＩ−Ｖウエハ１００の裏面１０４が除去された後の）前面１０８の一部分の変形、曲がり、および／または反り返りの防止を助けるために使用される。
[0047]図２は、トランスファ基板２００の一実施形態を示している。トランスファ基板２００は、シリコンウエハ（例えば、シリコン基板の入手性およびシリコンの処理の相対的な容易性ゆえに、結晶シリコン）である。いくつかの実施形態において、トランスファ基板２００は、他の材料で製作される。いくつかの実施形態において、トランスファ基板２００は、きわめて平坦であり、さらには／あるいは超平坦である。いくつかの実施形態において、トランスファ基板２００は、ＩＩＩ−Ｖウエハ１００の直径よりも大きい直径（例えば、６、８、または１２インチ）を有する。いくつかの実施形態において、トランスファ基板２００は、整列をより容易にするため、および／または複数のＩＩＩ−Ｖウエハ１００を１つのトランスファウエハに接合するために、ＩＩＩ−Ｖウエハ１００よりも大きい直径を有する。いくつかの実施形態においては、材料コストを削減（例えば、廃棄物を削減）するために、トランスファ基板２００は、ＩＩＩ−Ｖウエハ１００に等しい直径（例えば、±１０％）を有する。露光ツール整列マーク２０４が、トランスファ基板２００上に印刷される（例えば、カーフレーンが追加される）。
[0048]図３は、トランスファウエハ３００の一実施形態の断面を簡略化して示している。トランスファウエハ３００は、トランスファ基板２００と、ストッパ層３０４と、接着剤３０８とを含む。いくつかの実施形態においては、ストッパ層３０４は使用されない。
[0049]ストッパ層３０４は、トランスファ基板２００上に堆積させられる。いくつかの実施形態において、ストッパ層３０４は、酸化物および／または誘電体である。例えば、ＴＥＯＳ（テトラエチルオルトシリケート）がシリコン源として使用され、トランスファ基板２００上に酸化ケイ素（例えば、ＳｉＯ２）が堆積させられる。いくつかの実施形態において、ストッパ層３０４は、０．５μｍ〜５．０μｍの厚さ（例えば、２、３、３．５μｍ）である。いくつかの実施形態において、ストッパ層３０４は、後にトランスファ基板２００をエッチングするために使用される。いくつかの実施形態において、ストッパ層３０４の厚さは、（例えば、単体への分離のためのトランスファ基板を貫くエッチングのための）ボッシュプロセスの設計規則／要件に依存する。いくつかの実施形態において、ストッパ層３０４は随意であり、一部のボッシュエッチングプロセスにおいては使用されないかもしれない。
[0050]接着剤３０８は、トランスファ基板２００へと適用される（例えば、トランスファ基板２００上に適用され、あるいはストッパ層３０４がトランスファ基板２００と接着剤３０８との間に位置するようにストッパ層３０４の上に適用される）。いくつかの実施形態において、接着剤３０８は、１μｍ〜１０μｍおよび／または２μｍ〜５μｍの厚さである。いくつかの実施形態においては、接着剤３０８として、ＤｕＰｏｎｔ／Ｈｉｔａｃｈｉ Ｃｈｅｍｉｃａｌ ＨＤ ＭｉｃｒｏＳｙｓｔｅｍｓのＨＤ ３００７および／または３０１０樹脂が使用される。いくつかの実施形態において、接着剤３０８の厚さは、処理の詳細に依存する。いくつかの実施形態において、接着剤３０８は、可能な限り厚い（例えば、樹脂の製造業者が述べる樹脂の役に立つ厚さに基づく）。いくつかの実施形態においては、接着剤３０８を溶解させるために、ＮＭＰ（ｎ−メチル−ピロリドン）が使用される。接着剤３０８の表面積が大きいほど、ＮＭＰによる接着剤３０８の溶解に時間がかかる。しかしながら、所与の表面積において樹脂が厚いほど、樹脂はより迅速に溶解する。
[0051]図４は、トランスファウエハ３００に固定されたＩＩＩ−Ｖウエハ１００の一実施形態の断面を簡略化して示している。図５は、トランスファウエハ３００に固定されたＩＩＩ−Ｖウエハ１００の一実施形態の概略の上面図を示している。１つ以上のＩＩＩ−Ｖウエハ１００が、トランスファウエハ３００に固定される（例えば、１〜１５枚のＩＩＩ−Ｖウエハ１００が、トランスファウエハ３００に固定される）。図５においては、第１のＩＩＩ−Ｖウエハ１００−１、第２のＩＩＩ−Ｖウエハ１００−２、第３のＩＩＩ−Ｖウエハ１００−３、第４のＩＩＩ−Ｖウエハ１００−４、第５のＩＩＩ−Ｖウエハ１００−５、第６のＩＩＩ−Ｖウエハ１００−７、および第７のＩＩＩ−Ｖウエハ１００−７が、トランスファウエハ３００に固定されている。
[0052]ＩＩＩ−Ｖウエハ１００が、ＩＩＩ−Ｖウエハ１００の前面層１２４がトランスファウエハ３００の接着剤３０８に接触するようにＩＩＩ−Ｖウエハ１００を「裏返す」ことによって、トランスファウエハ３００に固定される。接着剤３０８が、ＩＩＩ−Ｖウエハ１００をトランスファウエハ３００に固定する。いくつかの実施形態において、トランスファウエハ３００に固定されたＩＩＩ−Ｖウエハ１００は、同様の種類の活性領域１１６を有する（例えば、すべてのＩＩＩ−Ｖウエハ１００が、レーザのための利得媒質用の活性領域１１６を有し、あるいはすべてのＩＩＩ−Ｖウエハ１００が、変調器のための活性領域１１６を有する）。いくつかの実施形態において、トランスファウエハ３００に固定されたＩＩＩ−Ｖウエハ１００は、異なる種類の活性領域１１６を有する（例えば、１つ以上が利得媒質用の活性領域１１６を有し、１つ以上が変調器のための活性領域１１６を有する）。
[0053]いくつかの実施形態において、接着剤３０８は、硬化させられる（例えば、トランスファウエハ３００に圧力を加え、ＩＩＩ−Ｖウエハ１００に圧力を加え、さらには／あるいは熱を加える）。
[0054]図６は、接着剤３０８の第１の部分を除去した後のトランスファウエハ３００に固定されたＩＩＩ−Ｖウエハ１００の実施形態の断面を簡略化して示している。図７は、接着剤３０８の第１の部分を除去した後のトランスファウエハ３００に固定されたＩＩＩ−Ｖウエハ１００の一実施形態の概略の上面図を示している。接着剤３０８の第１の部分と呼ばれることもあるＩＩＩ−Ｖウエハ１００とトランスファウエハ３００との間にない接着剤３０８が、除去される。いくつかの実施形態においては、ＮＭＰを使用してトランスファウエハ３００を浸漬させる。いくつかの実施形態において、接着剤は、ＩＩＩ−Ｖウエハ１００の縁部においてアンダーカットされる。いくつかの実施形態においては、接着剤３０８の第１の部分を除去するために酸素プラズマが使用される。
[0055]図８は、ＩＩＩ−Ｖウエハ１００の裏面１０４を除去した後のトランスファウエハ３００に固定されたＩＩＩ−Ｖウエハ１００の一実施形態の断面を簡略化して示している。ＩＩＩ−Ｖウエハ１００の裏面１０４が除去される。いくつかの実施形態においては、ＩＩＩ−Ｖウエハ１００の裏面１０４を除去するために、選択的エッチング剤が使用される。例えば、ＩｎＰを含む裏面１０４については、ＨＢｒ：酢酸（１：１）、ＨＣＩ：Ｈ３ＰＯ４（１：２）、および／またはＨＣＩが使用される。いくつかの実施形態においては、エッチストッパ１１２までのエッチングによってＩＩＩ−Ｖウエハ１００の裏面１０４が除去される。
[0056]図９は、フォトレジスト９０４を塗布した後のトランスファウエハ３００に固定されたＩＩＩ−Ｖウエハ１００の一実施形態の断面を簡略化して示している。ＵＢＭ（アンダーバンプメタライゼーション）フォトレジストが、ＵＢＭマスクのために適用される。例えば、ＰＭＧＩ／ＬＯＲ二重層またはネガレジストが、リフトオフアンダーカット９０８を生成するために使用される。
[0057]図１０は、ＩＩＩ−Ｖウエハ１００に金属１００２を適用してＩＩＩ−Ｖウエハ１００上にパッド１００４を形成した後のトランスファウエハ３００に固定されたＩＩＩ−Ｖウエハ１００の一実施形態の断面を簡略化して示している。いくつかの実施形態において、金属１００２は、ＵＢＭ金属スタックである。いくつかの実施形態において、ＵＢＭ金属スタックは、ＩＩＩ−Ｖの種類および接触の要件に応じてさまざまであってよい。
[0058]図１１は、フォトレジスト９０４の除去後のトランスファウエハ３００に固定されたＩＩＩ−Ｖウエハ１００の一実施形態の断面を簡略化して示している。ＵＢＭマスクはリフトオフされている。いくつかの実施形態において、ＵＢＭマスクは、溶媒ベースのリフトオフを使用してリフトオフされる。
[0059]図１２は、ハードマスク１２０４を適用した後のトランスファウエハ３００に固定されたＩＩＩ−Ｖウエハ１００の一実施形態の断面を簡略化して示している。ハードマスク１２０４が、ＩＩＩ−Ｖウエハ１００に適用される。いくつかの実施形態において、ハードマスク１２０４は、低温ＳｉＯ２（すなわち、ＳｉＯ２が低温で適用される）である。いくつかの実施形態において、低温は、５０℃〜２５０℃、または９０℃〜２１０℃（例えば、２００℃、１５０℃、または１００℃）である。いくつかの実施形態において、ハードマスク１２０４は、０．５〜２．０μｍの間の厚さ（例えば、１μｍ）である。いくつかの実施形態においては、層間の応力を低減するために低温が使用される（例えば、温度が高いほど、層間の熱不整合が大きくなり、層間の応力が大きくなる）。いくつかの実施形態において、ハードマスク１２０４は使用されない。例えば、ハードマスク１２０４は、ＩｎＰについて使用されるが、ハードマスク１２０４は、ＧａＡｓについては使用されない。いくつかの実施形態において、ＩｎＰは、電気通信の用途（例えば、１．２〜１．６μｍのレーザ波長）に使用される。
[0060]図１３は、ハードマスク１２０４にトレンチ１３０４を形成した後のトランスファウエハ３００に固定されたＩＩＩ−Ｖウエハ１００の一実施形態の断面を簡略化して示している。トレンチ１３０４は、ハードマスク１２０４内の壁によって定められる。トレンチ１３０４は、ハードマスク１２０４をパターニングし、次いでトレンチ加工することによって形成される。例えば、パターンが、フォトリソグラフィを使用してハードマスク１２０４上に形成される。トレンチ加工後に、フォトレジストが除去され、トランスファウエハ３００および／またはＩＩＩ−Ｖウエハ１００が洗浄される。
[0061]図１４は、ＩＩＩ−Ｖウエハ１００の前面１０８にトレンチ１４０４を形成した後のトランスファウエハ３００に固定されたＩＩＩ−Ｖウエハ１００の一実施形態の断面を簡略化して示している。トレンチ１４０４は、ファセット１４０８と呼ばれることもあるＩＩＩ−Ｖウエハ１００内の壁によって定められる。ファセット１４０８は、劈開によるファセットではなく、エッチングによるファセットである。いくつかの実施形態において、エッチングによるファセットは、劈開によるファセットほど滑らかではない。ＩＩＩ−Ｖウエハ１００の前面１０８は、チップを形成するようにエッチングされる。ＩＩＩ−Ｖウエハの前面１０８は、ハードマスク１２０４内のトレンチ１３０４を介してエッチングされる。エッチングは、前面層１２４（いくつかの実施形態においては、誘電体層）において停止する。
[0062]ファセット１４０８はエッチングされ、劈開によらないため、チップのサイズをより正確に定めることができる。劈開／ダイシングが、２０〜５０μｍの位置決めの不正確さを有する一方で、チップのサイズの限界は、フォトリソグラフィの公差（例えば、精密ステッパ／スキャナによれば０．１μｍよりも良好）である。したがって、いくつかの実施形態において、チップのサイズ（例えば、長さおよび／または幅）は、２０、１５、１０、または５μｍ以下であり、０．１、０．５、１．０、または２．０μｍ以上である。さらに、チップを、ほぼ任意の形状で製作することができる。ダイシングでは、チップは、通常は平行四辺形（例えば、長方形）に限定される。チップを定めるためにフォトリソグラフィを使用することで、チップは、平行四辺形でない（例えば、長方形でない）形状を有することができる。例えば、ファセット１４０８を、ファセット１４０８から出る光を集束または拡散させるように湾曲（例えば、上面図において見たときに湾曲）させることができる。いくつかの実施形態においては、チップが円形である。いくつかの実施形態において、チップの形状は、四辺形であるが、平行四辺形ではない（例えば、長さが異なる平行でない４つの辺、２辺だけが平行である台形、または凧）。いくつかの実施形態において、チップは、３、５、６、７、８、および／または９個の辺を有する。いくつかの実施形態においては、チップが、ＩＩＩ−Ｖチップの結晶軸に沿って形成された導波路リッジを有する一方で、ＩＩＩ−Ｖチップのファセット１４０８は、（例えば、反射を低減するために）導波路リッジに直交しない。
[0063]図１５は、パッシベーション層１５０８を適用した後のトランスファウエハ３００に固定されたチップ１５０４の一実施形態の断面を簡略化して示している。パッシベーション層１５０８は、トランスファウエハ３００およびチップ１５０４に適用される。パッシベーション層１５０８は、トレンチ１４０４の側面を覆い、したがってファセット１４０８を覆う。いくつかの実施形態において、パッシベーション層１５０８は、誘電体である。いくつかの実施形態において、パッシベーション層１５０８は、ＳｉＯ２またはＳｉＮｘである。いくつかの実施形態においては、低温堆積が使用される。いくつかの実施形態において、パッシベーション層１５０８は、０．１μｍ〜０．５μｍの間（例えば、０．２、０．３、または０．４μｍ）の厚さを有する。いくつかの実施形態において、パッシベーション層１５０８は、後の処理の際にチップ１５０４の側面（例えば、ファセット１４０８）を保護するために適用される。
[0064]図１６は、トランスファウエハ３００にマスク１６０４を適用した後のトランスファウエハ３００に固定されたチップ１５０４の一実施形態の断面を簡略化して示している。マスク１６０４は、ハードマスク（例えば、ＳｉＯ２）であり、トランスファ基板２００に適用される（例えば、堆積させられる）。いくつかの実施形態においては、マスク１６０４は使用されない（例えば、製造工場がボッシュエッチングのための厚いフォトレジストを適用できる場合、ハードマスクを使用しなくてもよい）。いくつかの実施形態において、ＳｉＯ２は、低温ＳｉＯ２である。
[0065]図１７は、チップ１５０４のパッド１００４を露出させた後のトランスファウエハ３００に固定されたチップ１５０４の一実施形態の断面を簡略化して示している。パッド１００４は、ＵＢＭパッドである。パッド１００４は、フォトリソグラフィによってパターンを定め、誘電体をエッチングし、フォトレジストを剥離し、ＩＩＩ−Ｖウエハ１００および／またはトランスファウエハ３００を洗浄することによって、露出させられる。
[0066]図１８は、ボンド材料１８０４をチップ１５０４へと適用した後のトランスファウエハ３００に固定されたチップ１５０４の一実施形態の断面を簡略化して示している。ボンド材料１８０４は、パッド１００４に適用される。いくつかの実施形態において、ボンド材料１８０４は、金属である。いくつかの実施形態において、ボンド材料１８０４は、はんだである。いくつかの実施形態においては、ボンド材料１０８４を堆積させるために、リフトオフリソグラフィ技術が使用される。あらゆる目的において本明細書に援用される２０１０年１０月１２日付の米国特許出願第１２／９０２，６２１号が、ボンド材料１８０４として使用される材料の例を提供する。
[0067]図１９は、ハードマスク１２０４の一部分を除去した後のトランスファウエハ３００に固定されたチップ１５０４の一実施形態の断面を簡略化して示している。ハードマスク１２０４は、（例えば、異方性誘電体エッチングを用いて）エッチングされる。エッチングは、チップ１５０４の側壁（例えば、ファセット１４０８）の保護に役立つ（パッシベーション層１５０８の）スペーサ１９０４を残す。
[0068]図２０は、接着剤３０８にトレンチを形成した後のトランスファウエハ３００に固定されたチップ１５０４の一実施形態の断面を簡略化して示している。接着剤３０８にトレンチが形成される。例えば、短い溶剤による溶解および／または酸素ドライエッチングが用いられる。いくつかの実施形態において、短い溶媒による溶解は、溶媒における１５分〜９０分（例えば、３０分〜６０分）の浸漬である。
[0069]図２１は、トランスファウエハ３００のマスク１６０４をエッチングした後のトランスファウエハ３００に固定されたチップ１５０４の一実施形態の断面を簡略化して示している。いくつかの実施形態においては、マスク１６０４がフォトリソグラフィを使用してエッチングされ、トレンチ２１０４が形成される。トランスファ基板２００上のマスク１６０４のエッチングは、トランスファウエハ３００（例えば、ストッパ層３０４のトレンチ１３０４）および／またはＩＩＩ−Ｖウエハ１００のトレンチ（例えば、トレンチ１３０４および１４０４）への整列によって実行される。
[0070]図２２は、トランスファ基板２００をエッチングした後のトランスファウエハ３００に固定されたチップ１５０４の一実施形態の断面を簡略化して示している。トランスファ基板２００は、マスク１６０４内のトレンチ２１０４を介してエッチングされる。エッチングは、ストッパ層３０４上で終了する。いくつかの実施形態においては、ボッシュエッチングが使用される。いくつかの実施形態において、トランスファ基板２００は、少なくとも５０％または７５％までエッチングされるが、（例えば、単体へと分離されるまでトランスファ基板の取り扱いのためのさらなる剛性をもたらすために）トランスファ基板２００を完全に貫通してエッチングされるのではない。いくつかの実施形態においては、ボッシュエッチングプロセスを、ＩＩＩ−Ｖウエハ１００および接着剤３０８に定められたトレンチ１４０４を介して実行することができる。いくつかの実施形態においては、厚いフォトレジストがパターン用のマスクとして使用され、ボッシュエッチング技術を用いてパターンをトランスファ基板２００へと転写する。
[0071]図２３は、チップユニット２３００の一実施形態の断面を簡略化して示している。チップユニット２３００は、（例えば、ブルーテープ上での引き伸ばしによって）単体に分離される。チップユニット２３００は、チップ１５０４と、トランスファウエハ３００の一部分２３０４とを含む。このように、多数のチップ１５０４をシリコン基板（例えば、トランスファ基板２００）上に生成することができる。いくつかの実施形態において、チップ１５０４は薄い（例えば、１μｍ以上１０μｍ以下、あるいは２μｍおよび６μｍの厚さ）。チップ１５０４は、シリコンフォトニクスへの接合のためのチップである。いくつかの実施形態において、チップ１５０４は、４０，０００μｍ＾２〜１００万μｍ＾２の間（例えば、５００μｍ×５００μｍ）の表面積（チップ１５０４の厚さに直交する）を有する。比較的小さな表面積は、接着剤３０８を溶解させることによるトランスファ基板２００の除去を比較的容易にすることができる。
[0072]図２４は、シリコンデバイス２４００への接合の前のチップユニット２３００の実施形態の断面を簡略化して示している。チップユニット２３００は、チップ１５０４がトランスファウエハ３００の部分２３０４の下方に位置するように「裏返し」にされる。シリコンデバイス２４００は、デバイス基板２４０４（例えば、シリコンオンインシュレータ（ＳＯＩ）ウエハのハンドル部分）と、埋め込み酸化物（ＢＯＸ）層２４０８（例えば、ＳＯＩウエハのＳｉＯ２）と、（例えば、ＳＯＩウエハの）デバイス層２４１２と、クラッド層２４１６とを含む。いくつかの実施形態において、クラッド層２４１６は、ＳｉＯ２である。いくつかの実施形態において、デバイス層２４１２は、結晶シリコンであり、さらには／あるいは光学および／または電気部品（例えば、デバイス層２４１２をエッチングすることによって形成された光導波路）を含む。いくつかの実施形態において、デバイス基板２４０４は、結晶シリコンである。
[0073]いくつかの実施形態において、シリコンデバイスは、ターゲットデバイスと呼ばれる。いくつかの実施形態においては、シリコン以外の材料が、ターゲットデバイスに使用される。例えば、ニオブ酸リチウムをチップとして使用することができ、ＩＩＩ−Ｖデバイス（例えば、レーザ）をターゲットデバイスとすることができる。したがって、チップ内チップの作成を行うことができる。
[0074]シリコンデバイス２４００に、チップ１５０４を受け入れるためのピット２４２０（例えば、凹部）が形成される。ピットは、デバイス基板２４０４、ＢＯＸ層２４０８、デバイス層２４１２、および／またはクラッド層２４１６の壁、ならびにデバイス基板２４０４の床によって定められる。ピット２４２０の床に、チップ１５０４のシリコンデバイス２４００への接合に使用されるパッド２４２４が位置する。いくつかの実施形態において、パッド２４２４は、パッド１００４と同様である。いくつかの実施形態においては、ボンド材料１８０４が、パッド１００４上へのボンド材料１８０４の配置に加え、あるいはパッド１００４上へのボンド材料１８０４の配置に代えて、パッド２４２４上に配置される。
[0075]いくつかの実施形態において、ピット２４２０は、チップ１５０４の活性領域１１６をシリコンデバイス２４００のデバイス層２４１２に整列させる（例えば、活性領域１１６をデバイス層２４１２の導波路に光学的に整列させ、あるいは突き合わせて結合させる）ために使用される台座２４２８（例えば、デバイス基板２４０４に定められる）を備える。
[0076]チップ１５０４は、シリコンデバイス２４００のピット２４２０に接合される。図２５は、シリコンデバイス２４００への接合後のチップユニット２３００の実施形態の断面を簡略化して示している。ボンド材料１８０４が、チップ１５０４をシリコンデバイス２４００のピット２４２０の床に接合する。いくつかの実施形態においては、トランスファウエハ３００の部分２３０４が、シリコンデバイス２４００のピット２４２０にチップ１５０４を配置し、さらには／あるいは整列させるためのハンドルとして使用される。あらゆる目的において本明細書に援用される２０１４年１０月８日付の米国特許出願第１４／５０９，９１４号が、シリコンデバイス（プラットフォーム）へのＩＩＩ−Ｖチップの接合を説明している。
[0077]図２６は、複合半導体デバイスの断面を簡略化して示している。トランスファウエハ３００の部分２３０４が、チップ１５０４から除去される。いくつかの実施形態においては、トランスファウエハ３００の部分２３０４は、溶媒への浸漬によって除去される。いくつかの実施形態においては、長い浸漬が使用される。長い浸漬は、３時間〜１０時間、または５時間〜８時間である。接着剤３０８が溶解し、トランスファ基板２００がチップ１５０４から外れる。いくつかの実施形態においては、トランスファウエハ３００の部分２３０４および／またはシリコンデバイス２４００が、（例えば、接着剤３０８の溶解時にトランスファウエハ３００の部分２３０４が落下するよう、垂直にし、あるいは「上下逆」の水平にして）溶媒に浸漬される。
[0078]スペーサ１９０４が、チップ１５０４の側壁（例えば、ファセット１４０８）に存在し、チップ１５０４とシリコンデバイス２４００のデバイス層２４１２との間に光学ブリッジ（例えば、光カプラ）を形成するときにチップ１５０４（例えば、チップ１５０４の活性領域１１６）の保護に役立つ。光学ブリッジの形成の例は、本明細書に援用される２０１４年８月４日に発行された米国特許第９，０９７，８４６号および２０１７年２月７日に出願された米国特許出願第１５／４２６，３６６号に記載されている。
[0079]図２７を参照すると、半導体レーザを生成するためのプロセス２７００の一実施形態のフローチャートが示されている。プロセス２７００は、ステップ２７０４において、第１のウエハを第２のウエハに固定することによって始まる。いくつかの実施形態において、第１のウエハは、ＩＩＩ−Ｖウエハ１００であり、第２のウエハは、トランスファウエハ３００である。いくつかの実施形態においては、接着剤（例えば、接着剤３０８）がトランスファ基板２００に塗布され、トランスファウエハ３００が形成される。いくつかの実施形態においては、第１のウエハを接着剤３０８に接触させることによって、第１のウエハが第２のウエハに固定される。いくつかの実施形態において、接着剤は、第１のウエハに塗布される。いくつかの実施形態においては、２つ以上のウエハが第２のウエハに固定される（例えば、図５を参照）。
[0080]ステップ２７０８において、第１のウエハの一部（例えば、裏面１０４）が除去される。いくつかの実施形態において、第１のウエハから除去される部分は、第１のウエハの基板（例えば、ＩｎＰまたはＧａＡｓ）である。いくつかの実施形態において、第１のウエハの基板の除去は、チップの側面（例えば、ファセット１４０８）が第１のウエハの基板の除去に使用される化学薬品から保護されるよう、第１のウエハを第２のウエハに固定した後かつ／または第１のウエハにチップを形成する前に行われる。
[0081]ステップ２７１２において、チップ（例えば、チップ１５０４）が、第１のウエハから形成される。いくつかの実施形態において、チップは、第１のウエハおよび／またはトランスファウエハ３００に固定された他のウエハをエッチングする（例えば、図１４で説明したとおりのトレンチをエッチングする）ことによって、第１のウエハに形成される。いくつかの実施形態においては、後の処理の際にファセット１４０８を保護するために、スペーサ１９０４がファセット１４０８に適用される（例えば、図１５を参照）。いくつかの実施形態においては、ＵＢＭパッド（例えば、パッド１００４）および／または接合のための材料（例えば、ボンド材料１８０４）が、チップへと適用される。ＵＢＭパッドおよび／または接合のための材料の適用は、ウエハレベルで実行され、いくつかの実施形態においては、接合の準備ができたチップ１５０４をより迅速に生成するために、一度にいくつかのＩＩＩ−Ｖウエハについて実行される。
[0082]ステップ２７１６において、チップユニット（例えば、チップユニット２３００）が単体へと分離される。チップユニットは、第１のウエハおよび第２のウエハの一部分から形成されたチップを含む。いくつかの実施形態において、チップユニットは、トランスファ基板２００および／またはストッパ層３０４のトレンチをエッチングすることによって単体へと分離される（例えば、図２２および図２３を参照）。
[0083]ステップ２７２０において、複数のチップのうちのチップが、第３のウエハに接合される。チップは、第２のウエハの部分をチップを移動させるためのハンドルとして使用して、第３のウエハに整列させられる。いくつかの実施形態において、第３のウエハは、シリコンデバイス２４００である。接合の後に、第２のウエハの部分がチップから除去される。いくつかの実施形態においては、接着剤３０８を除去する（例えば、溶解させる）ことによって、第２のウエハの部分が除去される。
[0084]いくつかの実施形態においては、チップ１５０４の活性領域１１６をシリコンデバイス２４００のデバイス層２４１２に結合させるために、光学ブリッジが形成される。シリコンデバイスと集積化されて半導体レーザを形成するＩＩＩ−Ｖチップの例として、２０１３年１２月２４日に発行された米国特許第８，６１５，０２５号、２０１６年４月１９日に発行された米国特許第９，３１６，７８５号、２０１６年２月２日に発行された米国特許第９，２５２，５６４号、および２０１７年２月７日に出願された米国特許出願第１５／４２６，８２３号が挙げられる。
[0085]特定の実施形態の特定の詳細を、本発明の実施形態の技術的思想および技術的範囲から逸脱することなく、任意の適切なやり方で組み合わせることが可能である。しかしながら、本発明の他の実施形態は、それぞれの個々の態様、またはこれらの個々の態様の特定の組み合わせに関する特定の実施形態に向けられ得る。
[0086]本発明の典型的な実施形態の上述の説明は、例示および説明の目的で提示されたものである。上述の説明は、すべてを網羅しようとしたものではなく、本発明を説明された形態そのものに限定しようとするものでもなく、以上の教示に照らして多数の変更および変種が可能である。例えば、カーフレーンなどの他のステップを、プロセス２７００に追加することができる。いくつかの実施形態においては、光学ブリッジが形成されるか否かに関係なく、シリコンウエハへと接合されるべきシリコンウエハよりも小さいウエハ（例えば、１、２、３、または４インチ）において利用可能な材料について、本開示において説明した技術を使用することによって、製造コストを下げることができる。例えば、ターゲットデバイス（例えば、シリコン）への光学的ブリッジを有さないＶＣＳＥＬ（垂直キャビティ面発光レーザ）を、シリコンデバイス２４００へと接合することができる。いくつかの実施形態において、開示された方法は、「非シリコン」材料（例えば、ＩＩＩ−Ｖ、ガーネット、ニオブ酸リチウム、など）のスケーリングおよび製造コストの削減を可能にする。したがって、非シリコン材料が、フォトリソグラフィおよびエッチングによって定められる任意の形状および／またはサイズを有することができる。きわめて小型かつ／または任意の形状の材料を、ターゲットデバイスのピット２４２０の深さが「非シリコン」材料の厚さ未満である領域（ピット２４２０の深さはゼロであってもよい）において、シリコンデバイス上に接合することができる。いくつかの実施形態においては、トレンチ以外のエッチングの特徴が実行され、さらには／あるいはトランスファ基板２００のエッチングが、ＩＩＩ−Ｖウエハのトレンチ１４０４のエッチングに整列しない。例えば、エッチングを使用して、基板２３０４の一部分よりも小さいチップ１５０４を製作することができ、さらには／あるいは任意の形状（例えば、エッチングによって可能な任意の形状）のチップ１５０４を製作することができる。基板２３０４の部分は、ハンドルとして使用するために充分に大きくてよく、チップ１５０４は、基板の部分よりも小さい断面を有するピット２４２０に収まるように小さくてよい。
[0087]また、実施形態は、フローチャート、フロー図、データフロー図、構造図、またはブロック図として示されるプロセスとして説明され得ることに、留意されたい。フローチャートは、動作を順次的なプロセスとして記述することができるが、動作の多くは並列または同時に実行することが可能である。さらに、動作の順序は並べ替えが可能であり、いくつかのステップが省略されてもよい。プロセスは、その動作が完了したときに終了するが、図には含まれていない追加のステップを有してもよい。プロセスは、方法、機能、手順、サブルーチン、サブプログラム、などに対応することができる。
[0088]「ａ」、「ａｎ」、または「ｔｈｅ」という記載は、とくに断らない限り、「１つ以上」を意味するように意図される。
[0089]言及された特許、特許出願、刊行物、および説明は、あらゆる目的のためにその全体が参照によって援用される。いずれも先行技術であると認められるものではない。

Claims (20)

  1. ゲインチップをシリコンデバイスへと接合することによって複合半導体レーザを生成するための方法であって、
    トランスファ基板に接着剤を適用してトランスファウエハを形成するステップと、
    デバイスウエハを前記接着剤に接触させることにより、前記デバイスウエハを前記トランスファウエハに固定するステップと、
    前記デバイスウエハを前記トランスファウエハに固定した後に、前記デバイスウエハの一部分を除去するステップと、
    前記デバイスウエハの前記一部分の除去後に、前記デバイスウエハにトレンチをエッチングし、複数のチップを形成するステップと、
    前記トランスファ基板にトレンチをエッチングし、前記複数のチップのうちのチップと、前記トランスファウエハの一部分とを含むチップユニットを、単体へと分離するステップと、
    前記チップユニットの単体への分離後に、前記トランスファウエハの前記一部分をハンドルとして使用して前記チップをターゲットデバイスに整列させるステップと、
    前記チップを前記ターゲットデバイスへと接合するステップと、
    前記接着剤の一部分を除去し、前記トランスファウエハの前記一部分を前記チップから切り離すステップと
    を含む方法。
  2. 前記デバイスウエハは、ＩＩＩ−Ｖウエハであり、
    前記ターゲットデバイスは、シリコンデバイスである、請求項１に記載の方法。
  3. 前記ターゲットデバイスは、
    シリコンを含んでおり、床を形成しているデバイス基板と、
    シリコンを含むデバイス層と
    を備え、
    前記デバイス層は、壁を形成しており、
    前記床および前記壁によって、前記ターゲットデバイス内の凹部が定められ、
    光導波路が、前記デバイス層内に形成されており、
    前記チップを前記シリコンデバイスに整列させるステップは、前記チップを前記ターゲットデバイスの前記凹部に整列させることを含み、
    前記チップは、
    ファセットと、
    活性領域と
    を備え、
    前記ファセットは、エッチングによるファセットであり、
    前記チップの前記活性領域は、前記複合半導体レーザが、前記チップの前記活性領域からの光ビームを、前記チップの前記ファセットを通り、前記デバイス層の壁を通って、前記光導波路へと案内するように構成されるように、前記デバイス層内の前記光導波路に光学的に整列している、請求項１に記載の方法。
  4. 前記トランスファ基板をエッチングするステップは、前記デバイスウエハにトレンチをエッチングした後に実行される、請求項１に記載の方法。
  5. 前記接着剤にトレンチを形成するステップ
    をさらに含む、請求項１に記載の方法。
  6. 前記デバイスウエハは、裏面と、前面と、前記前面を前記裏面から分割するエッチストッパとを備え、
    前記裏面は、ＩＩＩ−Ｖ基板であり、
    前記前面は、活性領域を備え、
    前記活性領域は、多重量子井戸構造であり、
    前記デバイスウエハの前記一部分を除去するステップは、前記デバイスウエハの前記裏面を除去する、請求項１に記載の方法。
  7. ストッパ層を適用するステップ
    をさらに含み、
    前記ストッパ層は、前記トランスファ基板と前記接着剤との間に位置する、請求項１に記載の方法。
  8. 前記デバイスウエハにトレンチをエッチングした後にパッシベーション層を適用するステップ
    をさらに含む、請求項１に記載の方法。
  9. 前記チップユニットの単体への分離の前に前記デバイスウエハ上のパッドへとボンド材料を適用するステップ
    をさらに含む、請求項１に記載の方法。
  10. 前記デバイスウエハは、第１のウエハであり、
    第２のウエハを前記接着剤へと固定するステップと、
    前記第２のウエハを前記接着剤へと固定した後に前記第２のウエハの一部分を除去するステップと、
    前記第２のウエハにトレンチをエッチングし、複数のチップを形成するステップと
    をさらに含み、
    前記第２のウエハにトレンチをエッチングするステップは、前記第２のウエハの前記一部分の除去後に実行される、請求項１に記載の方法。
  11. 床を形成するデバイス基板と、デバイス層とを備えており、前記デバイス層は壁を形成しており、前記床および前記壁によってターゲットデバイス内に凹部が定められており、前記デバイス層内に光導波路が定められているターゲットデバイスと、
    前記凹部において前記デバイス基板の前記床へと接合されたチップと
    を備える半導体レーザであって、
    前記チップは、ファセットを備え、
    前記ファセットは、エッチングによるファセットであり、
    前記チップは、活性領域を備え、
    前記チップの前記活性領域は、前記半導体レーザが、前記チップの前記活性領域からの光ビームを、前記チップの前記ファセットを通り、前記デバイス層の壁を通って、前記光導波路へと案内するように構成されるように、前記デバイス層内の前記光導波路に光学的に整列している、半導体レーザ。
  12. 前記チップは、前記ファセットからの光と結合する導波路リッジを備え、
    前記ファセットは、前記導波路リッジに直交しない、請求項１１に記載の半導体レーザ。
  13. 前記チップは、平行四辺形でない形状を有し、さらには／あるいは前記エッチングによるファセットは、湾曲している、請求項１１に記載の半導体レーザ。
  14. 前記チップは、０．１μｍ以上１５μｍ以下の長さを有し、かつ／または
    前記チップは、０．１μｍ以上１５μｍ以下の幅を有する、請求項１１に記載の半導体レーザ。
  15. 前記チップは、ガーネットである、請求項１１に記載の半導体レーザ。
  16. 複合半導体デバイスを生成するための方法であって、
    第１のウエハをトランスファウエハに固定するステップと、
    第２のウエハを前記トランスファウエハに固定するステップと、
    前記第１のウエハの一部分を除去するステップと、
    前記第２のウエハの一部分を除去するステップと、
    前記第１のウエハの前記一部分を除去した後かつ前記第２のウエハの前記一部分を除去した後に、前記第１のウエハおよび前記第２のウエハをエッチングして複数のチップを形成するステップと、
    前記トランスファウエハをエッチングし、前記複数のチップのうちのチップと、前記トランスファウエハの一部分とを備えるチップユニットを、単体へと分離するステップと、
    前記チップユニットの単体への分離後に、前記トランスファウエハの前記一部分をハンドルとして使用して前記チップをターゲットデバイスに整列させ、前記チップを前記ターゲットデバイスに接合するステップと、
    前記トランスファウエハの前記一部分を前記チップから除去するステップと
    を含む方法。
  17. 前記第１のウエハの前記一部分を除去するステップおよび前記第２のウエハの前記一部分を除去するステップは、同時に実行される、請求項１６に記載の方法。
  18. 前記チップの活性領域を前記ターゲットデバイス内の導波路に光学的に結合させる光学ブリッジを形成するステップ
    をさらに含む、請求項１６に記載の方法。
  19. 前記第１のウエハおよび前記第２のウエハに金属を適用し、前記第１のウエハおよび前記第２のウエハ上にアンダーバンプメタライゼーションパッドを形成するステップ
    をさらに含み、
    前記金属を適用するステップは、前記第１のウエハおよび前記第２のウエハを前記トランスファウエハに固定した後に実行される、請求項１６に記載の方法。
  20. 前記第１のウエハに誘電体層を適用するステップと、
    前記第１のウエハの前記誘電体層を前記トランスファウエハ上の接着剤に接触させることによって、前記第１のウエハを前記トランスファウエハに固定するステップ
    をさらに含む、請求項１６に記載の方法。
JP2018559264A 2016-05-11 2017-05-11 シリコンフォトニクスにおけるｉｉｉ−ｖチップの作成および集積化 Pending JP2019519914A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662334895P 2016-05-11 2016-05-11
US62/334,895 2016-05-11
PCT/US2017/032189 WO2017197132A1 (en) 2016-05-11 2017-05-11 Iii-v chip preparation and integration in silicon photonics
US15/592,704 US10312661B2 (en) 2016-05-11 2017-05-11 III-V chip preparation and integration in silicon photonics
US15/592,704 2017-05-11

Publications (1)

Publication Number Publication Date
JP2019519914A true JP2019519914A (ja) 2019-07-11

Family

ID=60267302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018559264A Pending JP2019519914A (ja) 2016-05-11 2017-05-11 シリコンフォトニクスにおけるｉｉｉ−ｖチップの作成および集積化

Country Status (3)

Country Link
US (2) US10312661B2 (ja)
JP (1) JP2019519914A (ja)
WO (1) WO2017197132A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10295740B2 (en) * 2016-07-07 2019-05-21 Mellanox Technologies, Ltd. Integrating silicon photonics and laser dies using flip-chip technology
US10678073B2 (en) 2016-07-22 2020-06-09 Skorpios Technologies, Inc. On-chip high capacitance termination for transmitters
US10168475B2 (en) * 2017-01-18 2019-01-01 Juniper Networks, Inc. Atomic layer deposition bonding for heterogeneous integration of photonics and electronics
TWI675402B (zh) * 2017-02-17 2019-10-21 美商美國亞德諾半導體公司 轉印方法及平行轉印方法
US10928588B2 (en) 2017-10-13 2021-02-23 Skorpios Technologies, Inc. Transceiver module for optical communication
JP7056436B2 (ja) * 2018-07-24 2022-04-19 住友電気工業株式会社 光半導体素子の製造方法、サセプタおよびその製造方法
JP7159750B2 (ja) * 2018-09-26 2022-10-25 住友電気工業株式会社 光半導体素子およびその製造方法
WO2020106974A1 (en) 2018-11-21 2020-05-28 Skorpios Technologies, Inc. Etched facet in a multi quantum well structure
FR3102575B1 (fr) * 2019-10-25 2021-11-26 Commissariat Energie Atomique Procédé de fabrication d’une puce photonique par report d’une vignette sur un substrat de réception
GB2600569B (en) * 2019-11-15 2022-12-14 Rockley Photonics Ltd Device Coupon and Method of Manufacture thereof
US10951003B1 (en) * 2020-02-25 2021-03-16 Inphi Corporation Light source for integrated silicon photonics
US11226457B2 (en) * 2020-05-28 2022-01-18 Cisco Technology, Inc. Laser and photonic chip integration
JP2022083779A (ja) * 2020-11-25 2022-06-06 富士通オプティカルコンポーネンツ株式会社 光デバイス、光通信装置及び光デバイスの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3147141B2 (ja) * 1995-08-30 2001-03-19 株式会社日立製作所 光アセンブリ
JP2985830B2 (ja) * 1997-05-19 1999-12-06 日本電気株式会社 光モジュール及びその製造方法
TWI328837B (en) * 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7326629B2 (en) * 2004-09-10 2008-02-05 Agency For Science, Technology And Research Method of stacking thin substrates by transfer bonding
KR100637929B1 (ko) * 2004-11-03 2006-10-24 한국전자통신연구원 하이브리드형 광소자
WO2006131983A1 (ja) * 2005-06-10 2006-12-14 Fujitsu Limited 光モジュールの製造方法、光モジュール及び光モジュール用プラットフォーム
FR2931587B1 (fr) 2008-05-21 2011-05-13 Commissariat Energie Atomique Procede de realisation d'un dispositif optique a composants optoelectroniques integres
RU2010152355A (ru) * 2008-05-22 2012-06-27 Коннектор Оптикс (Ru) Способ для прикрепления оптических компонентов на интегральные схемы на основе кремния
US9316785B2 (en) 2013-10-09 2016-04-19 Skorpios Technologies, Inc. Integration of an unprocessed, direct-bandgap chip into a silicon photonic device
US8615025B2 (en) 2009-10-13 2013-12-24 Skorpios Technologies, Inc. Method and system for hybrid integration of a tunable laser
US9882073B2 (en) * 2013-10-09 2018-01-30 Skorpios Technologies, Inc. Structures for bonding a direct-bandgap chip to a silicon photonic device
US8630326B2 (en) 2009-10-13 2014-01-14 Skorpios Technologies, Inc. Method and system of heterogeneous substrate bonding for photonic integration
US9097846B2 (en) 2011-08-30 2015-08-04 Skorpios Technologies, Inc. Integrated waveguide coupler
KR102031731B1 (ko) * 2012-12-18 2019-10-14 삼성전자주식회사 반도체 패키지 및 이의 제조방법
WO2015134979A1 (en) 2014-03-07 2015-09-11 Skorpios Technologies, Inc. Directional semiconductor waveguide coupler
US9209142B1 (en) * 2014-09-05 2015-12-08 Skorpios Technologies, Inc. Semiconductor bonding with compliant resin and utilizing hydrogen implantation for transfer-wafer removal
US10234626B2 (en) 2016-02-08 2019-03-19 Skorpios Technologies, Inc. Stepped optical bridge for connecting semiconductor waveguides
US10509163B2 (en) 2016-02-08 2019-12-17 Skorpios Technologies, Inc. High-speed optical transmitter with a silicon substrate

Also Published As

Publication number Publication date
US20170331248A1 (en) 2017-11-16
US20200083662A1 (en) 2020-03-12
WO2017197132A1 (en) 2017-11-16
US10312661B2 (en) 2019-06-04

Similar Documents

Publication Publication Date Title
JP2019519914A (ja) シリコンフォトニクスにおけるｉｉｉ−ｖチップの作成および集積化
US9991149B2 (en) Semiconductor bonding with compliant resin and utilizing hydrogen implantation for transfer-wafer removal
US11409059B1 (en) Techniques to combine two integrated photonic substrates
US10416380B1 (en) Suspended photonic waveguides with top side sealing
TWI823493B (zh) 平面光子電路及裝置用之晶圓級蝕刻方法
US9322996B2 (en) Simultaneous processing of multiple photonic device layers
GB2577608A (en) Method for III-V/silicon hybrid integration
US11906781B2 (en) End-face coupling structures underneath a photonic layer
US11378762B2 (en) Method for III-V/silicon hybrid integration
US11393945B2 (en) Optical semiconductor device and method for manufacturing optical semiconductor device
CN109417266B (zh) 硅光子学中的iii-v芯片制备和集成
CN113851924A (zh) 用于加工激光器件的方法
US20200124794A1 (en) Iii-v component with multi-layer silicon photonics waveguide platform
US11211523B2 (en) Method for manufacturing optical semiconductor device
US11953728B2 (en) Method for III-v/silicon hybrid integration
US20240072511A1 (en) Heterogeneous Integration Using a Germanium Handle Substrate
WO2022167551A1 (en) Method for iii-v/silicon hybrid integration
EP4437585A1 (en) A source wafer and methods related thereto for micro-transfer printing