CN109417266B - 硅光子学中的iii-v芯片制备和集成 - Google Patents

硅光子学中的iii-v芯片制备和集成 Download PDF

Info

Publication number
CN109417266B
CN109417266B CN201780043053.3A CN201780043053A CN109417266B CN 109417266 B CN109417266 B CN 109417266B CN 201780043053 A CN201780043053 A CN 201780043053A CN 109417266 B CN109417266 B CN 109417266B
Authority
CN
China
Prior art keywords
wafer
chip
transfer
iii
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780043053.3A
Other languages
English (en)
Other versions
CN109417266A (zh
Inventor
达米安·兰贝特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skorpios Technologies Inc
Original Assignee
Skorpios Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skorpios Technologies Inc filed Critical Skorpios Technologies Inc
Priority claimed from PCT/US2017/032189 external-priority patent/WO2017197132A1/en
Publication of CN109417266A publication Critical patent/CN109417266A/zh
Application granted granted Critical
Publication of CN109417266B publication Critical patent/CN109417266B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0236—Fixing laser chips on mounts using an adhesive
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02257—Out-coupling of light using windows, e.g. specially adapted for back-reflecting light to a detector inside the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02375—Positioning of the laser chips
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12097—Ridge, rib or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Semiconductor Lasers (AREA)

Abstract

通过将III‑V晶片固定到转移晶片来制造复合半导体激光器。去除III‑V晶片的衬底，并且将该III‑V晶片刻蚀成多个芯片，同时将该III‑V晶片固定到转移晶片。将该转移晶片单片化。该转移晶片的一部分用作手柄，用于将芯片键合在硅器件的凹槽中。该芯片用作半导体激光器的增益介质。

Description

硅光子学中的III-V芯片制备和集成
相关申请的交叉引用
本申请要求2016年5月11日提交的名称为“硅光子学中的III-V芯片制备和集成”的美国临时专利申请No.62/334,895的优先权，其公开内容通过引用整体并入本文用于所有目的。
背景技术
本申请涉及用于硅光子学的半导体键合(bonding)。更具体地，但不限于，将III-V芯片与硅平台集成以制作光学器件。有时在硅集成电路上部署高级电子功能(例如，光子器件偏置控制、调制、放大、数据串行化和反串行化、成帧和路由)。其中一个原因是存在用于设计和制造硅集成电路的全球基础设施，这使得能够以市场支持的成本生产具有非常先进功能和性能的器件。由于其间接能量带隙，硅尚未用于光发射或光放大。
化合物半导体(例如，磷化铟、砷化镓以及相关的三元和四元材料)因具有直接能量带隙，已经用于光通信，特别是用于发光器件和光电二极管。然而，由于以这些材料制造器件和电路的成本较高，因此在这些材料上集成先进的电子功能受限于利基(niche)及高性能应用。此外，由于材料之间的晶格失配，三元和四元材料与硅的集成是具有挑战性的。
发明内容
在一些实施方案中，在较大的硅晶片上处理较小的III-V晶片以降低制造成本。在一些实施方案中，使用光刻和/或干法刻蚀而非使用切割、划线和/或分割来限定III-V芯片的刻面位置。在一些实施方案中，减小了III-V芯片的尺寸，因此III-V芯片的尺寸不受切割、划线和/或分割方法的约束。
在一些实施方案中，通过将增益芯片键合到硅器件来制作复合半导体激光器的方法包括：将粘合剂施加到转移衬底以形成转移晶片；通过使器件晶片与粘合剂接触，将该器件晶片固定到该转移晶片上；在将该器件晶片固定到该转移晶片上之后去除该器件晶片的一部分；在器件晶片中刻蚀沟槽以形成多个芯片，其中，刻蚀沟槽在去除该器件晶片的一部分之后进行；在转移衬底中刻蚀沟槽以单片化芯片单元，其中该芯片单元包括：多个芯片中的一个芯片，以及该转移晶片的一部分；在单片化芯片单元之后将该芯片与目标器件对准，其中该转移晶片的一部分用作手柄以使该芯片与该目标器件对准；将该芯片键合到该目标器件上；并去除一部分粘合剂以将该转移晶片的一部分与芯片断开。在一些实施方案中，该器件晶片是III-V晶片且该目标器件是硅器件；在该器件晶片中刻蚀沟槽之后刻蚀该转移衬底；该器件晶片包括背面、正面和将正面与背面分开的刻蚀阻断层，该背面为III-V衬底，该正面包括有源区，有源区为多层量子阱结构，去除该器件晶片的一部分去除了该器件晶片的背面；和/或该器件晶片是第一晶片，并且该方法还包括：将第二晶片固定到该粘合剂上，在将该第二晶片固定到粘合剂上之后去除该第二晶片的一部分，并在第二晶片中刻蚀沟槽以形成多个芯片，其中在该第二晶片中刻蚀沟槽在去除该第二晶片的一部分之后进行。在一些实施方案中，该目标器件包括：包括硅的器件衬底，该器件衬底形成底；包括硅的器件层，其中：该器件层形成壁，该目标器件中的凹槽由底和壁限定，以及在该器件层中形成光波导；将该芯片与该硅器件对准包括将该芯片与该目标器件的凹槽对准；该芯片包括：刻面和有源区，该刻面为刻蚀端面；以及该芯片的有源区与该器件层中的光波导光学对准，使得复合半导体激光器配置为引导来自该芯片有源区的光穿过该芯片的刻面，穿过该器件层的壁并进入该光波导。在一些实施方案中，该方法还包括：包括在粘合剂中形成沟槽；施加阻断层，其中该阻断层位于转移衬底和粘合剂之间；在该器件晶片中刻蚀沟槽之后施加钝化层；和/或在单片化芯片单元之前，将键合材料施加到该器件晶片上的焊盘上。
在一些实施方案中，半导体激光器包括：目标器件，该目标器件包括：器件衬底，该器件衬底形成底；器件层，其中：该器件层形成壁，该目标器件中的凹槽由该底和该壁限定，和在该器件层中形成光波导；以及在凹槽中键合到器件衬底的底上的芯片，其中：该芯片包括刻面，该刻面为刻蚀端面，该芯片包括有源区，以及芯片的有源区与该器件层中的光波导光学对准，使得半导体激光器配置成引导来自该芯片的有源区的光穿过该芯片的刻面，穿过该器件层的壁并进入该光波导。在一些实施方案中，该芯片包括波导脊以将光耦合出该刻面，并且该刻面与该波导脊不垂直；该芯片具有非平行四边形形状或该刻蚀端面是弯曲的；该芯片的长度等于或大于0.1μm且等于或小于15μm，该芯片的宽度等于或大于0.1μm且等于或小于15μm；和/或该芯片是石榴石。
在一些实施方案中，用于制作复合器件的方法包括：将第一晶片固定到转移晶片上；将第二晶片固定到该转移晶片上；去除该第一晶片的一部分；去除该第二晶片的一部分；刻蚀该第一晶片和该第二晶片以形成多个芯片，其中刻蚀进行于去除该第一晶片的一部分之后以及去除该第二晶片的一部分之后；刻蚀该转移晶片以单片化芯片单元，其中该芯片单元包括：多个芯片中的的一个芯片，以及该转移晶片的一部分；在单片化芯片单元之后将该芯片键合到目标器件，其中该转移晶片的一部分用作手柄以使该芯片与该目标器件对准；并从该芯片上去除该转移晶片的该部分。在一些实施方案中，去除第一晶片的一部分和去除第二晶片的一部分同时进行。在一些实施方案中，该方法还包括：形成光桥，以将该芯片的有源区光学耦合至该目标器件中的波导；将金属施加到第一晶片和第二晶片上以在该第一晶片和该第二晶片上形成下凸块金属化焊盘，其中施加该金属在将该第一晶片和该第二晶片固定到该转移晶片之后进行；和/或将介电层施加到该第一晶片上，以及通过使该第一晶片的介电层与第二晶片上的粘合剂接触将该第一晶片固定到该转移晶片上。
附图的简要说明
图1描绘了III-V晶片的实施方案的简化截面图。
图2描绘了转移衬底的实施方案的简化截面图。
图3描绘了转移晶片的实施方案的简化截面图。
图4描绘了固定到转移晶片的III-V晶片的实施方案的简化截面图。
图5描绘了固定到转移晶片的III-V晶片的实施方案的简化俯视图。
图6描绘了在去除第一部分粘合剂之后固定到转移晶片的III-V晶片的实施方案的简化截面图。
图7描绘了在去除第一部分粘合剂之后固定到转移晶片的III-V晶片的实施方案的简化俯视图。
图8描绘了在去除III-V晶片的背面之后固定到转移晶片的III-V晶片的实施方案的简化截面图。
图9描绘了在施加光刻胶之后固定到转移晶片的III-V晶片的实施方案的简化截面图。
图10描绘了在将金属施加到III-V晶片之后固定到转移晶片的III-V晶片的实施方案的简化截面图。
图11描绘了在去除光刻胶之后固定到转移晶片的III-V晶片的实施方案的简化截面图。
图12描绘了在施加硬掩模之后固定到转移晶片的III-V晶片的实施方案的简化截面图。
图13描绘了在硬掩模中形成沟槽之后固定到转移晶片的III-V晶片的实施方案的简化截面图。
图14描绘了在III-V晶片的正面形成沟槽之后固定到转移晶片的III-V晶片的实施方案的简化截面图。
图15描绘了在施加钝化层之后固定到转移晶片的芯片的实施方案的简化截面图。
图16描绘了在将掩模应用于转移晶片之后固定到转移晶片的芯片的实施方案的简化截面图。
图17描绘了在暴露UBM焊盘之后固定到转移晶片的芯片的实施方案的简化截面图。
图18描绘了在将键合材料施加到芯片之后固定到转移晶片的芯片的实施方案的简化截面图。
图19描绘了在去除一部分硬掩模之后固定到转移晶片的芯片的实施方案的简化截面图。
图20描绘了在粘合剂中形成沟槽之后固定到转移晶片的芯片的实施方案的简化截面图。
图21描绘了在刻蚀转移晶片的掩模之后固定到转移晶片的芯片的实施方案的简化截面图。
图22描绘了在刻蚀转移衬底之后固定到转移晶片的芯片的实施方案的简化截面图。
图23描绘了芯片单元的实施方案的简化截面图。
图24描绘了在键合到硅器件之前芯片单元的实施方案的简化截面图。
图25描绘了在键合到硅器件之后的芯片单元的实施方案的简化截面图。
图26描绘了复合半导体器件的简化截面图。
图27描绘了用于产生半导体激光器的过程的实施方案的流程图。
在附图中，类似的组件和/或特征可以具有相同的附图标记。此外，相同类型的各种组件可以通过在附图标记后面加短划线和区分相似组件的第二标记来区分。如果在说明书中仅使用第一附图标记，则该描述适用于具有相同第一附图标记的任何一个类似组件，而与第二附图标记无关。附图不是按比例绘制的。
具体实施方案
该描述仅提供优选的示例性实施方案，并且不旨在限制本公开的范围、适用性或配置。此外，随后对优选示例性实施方案的描述将为本领域技术人员提供用于实现优选示例性实施方案的使能描述。应当理解，在不脱离所附权利要求中阐述的精神和范围的情况下，可以对元件的功能和布置进行各种改变。
实施方案涉及在硅光子学中制备和/或集成一个或多个III-V芯片。由于与其他半导体材料相比相对易于处理，硅可用于制备光子器件。但硅具有间接的带隙。对于某些功能，直接带隙通常更有效。例如，直接带隙材料通常制造更好的光学发射器(例如，用作激光器的增益介质)和调制器。III-V芯片(例如，GaAs、InP、InGaAs等)具有直接带隙。通过将III-V芯片与硅光子学件相结合，可以在硅和III-V芯片之间分离功能。一些实施方案用于在III-V芯片上实现金属化，以提供用于操纵III-V芯片的手柄(例如，转移晶片)，和/或用于相对容易地去除手柄(例如，通过溶解树脂)。
将一个或多个III-V晶片固定到硅转移晶片上(例如，III-V晶片的直径为3英寸，硅转移晶片的直径为12英寸)。在III-V晶片中限定芯片之前，去除III-V晶片的衬底。通过刻蚀形成III-V晶片中的芯片。覆盖芯片的侧面(例如，减少了氧化)。刻蚀转移衬底。转移衬底的一部分用作手柄以操纵芯片(例如，使芯片与硅器件对准)。将芯片键合到硅器件上，并去除转移衬底的该部分。
在一些实施方案中，实现以下一个或多个：
在没有将III-V芯片的侧面暴露于腐蚀性材料的情况下，去除III-V衬底。当去除III-V衬底时，III-V芯片的侧面尚未限定。尽管III-V晶片的边缘是暴露的，但是III-V芯片的侧面(刻面)不是暴露的(例如，III-V晶片的边缘是III-V晶片的未处理的排除在外的区域的一部分)。
利用稍后可由溶剂去除的新手柄替换III-V衬底。
III-V芯片可以按比例缩小，因为芯片尺寸不再由切割和分割工艺限定，而是由光刻和刻蚀工艺限定。
更精确地限定了芯片的尺寸。芯片尺寸的限制是光刻公差(例如，使用良好的步进器/扫描器的情况下优于0.1μm)，而切割/分割具有20至50μm的配准不精确性。
通过覆盖芯片的刻面以施加(例如，“自对准”，因为施加钝化层不需要对准)钝化/保护层(例如，电介质隔片)以保护芯片(例如，保护有源区，例如多量子阱)。例如，钝化层在键合到硅光子学件接收器期间保护芯片的刻面/活性材料免受空气/湿气/氧化。
可以制成几乎任何形状的III-V芯片。在切割中，III-V芯片通常限于矩形形状。例如，可以沿III-V芯片的晶轴形成波导脊，而III-V芯片的刻面与波导脊不垂直(减少反射)。
首先参考图1，示出了III-V晶片100的实施方案。III-V晶片包括背面104、正面108和将背面104与正面108分开的刻蚀阻断层112。III-V晶片100的直径等于或大于2英寸并且等于或小于8英寸(例如，2英寸、3英寸、4英寸、5英寸或6英寸)。在一些实施方案中，III-V晶片的高度(厚度)为200μm至1000μm或厚度为300μm至700μm。
III-V晶片有时被称为器件晶片。尽管III-V材料是针对器件晶片描述的，但是其他材料也可以用于器件晶片。例如，在一些实施方案中，使用了稀土晶体(例如，石榴石，诸如MGL石榴石来制造光隔离器和/或光循环器)并且可以使用铌酸锂来制造调制器。
背面104是衬底或衬底的一部分。在一些实施方案中，衬底是InP或GaAs。背面104的厚度为50至900μm(例如，100μm、200μm、300μm或400μm)。尽管一些实施方案使用III-V材料，但是也可以使用其他材料(例如，直接带隙材料、半导体材料和/或II-VI材料)。
III-V晶片100的正面108包括具有电、光、磁和/或压电特性的有源区116(例如，包括量子阱的外延区和/或用于调制器的区域)。在一些实施方案中，III-V晶片100的正面108在III-V晶片100的正面108的前表面120和刻蚀阻断层112之间的厚度经测量为1μm至10μm(例如，3μm、4μm、5μm或6μm)。
在一些实施方案中，不同的III-V晶片用于不同的元件。例如，第一III-V晶片具有用于增益介质的外延层(例如，有源区116)；第二III-V晶片具有用于调制器的外延层(例如，有源区116)。
清洗III-V晶片100的前表面120以去除自然氧化物和/或改善介电粘合。在一些实施方案中，BOE(缓冲氧化物刻蚀剂)和/或稀释HF(氢氟酸)用于清洗III-V晶片100的前表面120。
将面层124施加(例如，沉积)到III-V晶片100的前表面120上。在一些实施方案中，面层124是介电层(例如，SiO2或SiNx)。在一些实施方案中，面层124的厚度为0.1μm至0.5μm(例如，0.2μm、0.25μm、0.275μm、0.3μm或0.325μm厚)。在一些实施方案中，为面层124选择低应力材料(例如，-20至-50MPa，压缩)。在一些实施方案中，低应力材料用于帮助防止正面108的一部分变形、卷曲和/或滚动(例如，在去除III-V晶片100的背面104之后)。
图2描绘了转移衬底200的实施方案。转移衬底200是硅晶片(例如，晶体硅，因为硅衬底的可用性和硅的相对容易处理性)。在一些实施方案中，转移衬底200由其他材料制成。在一些实施方案中，转移衬底200非常平坦和/或超平。在一些实施方案中，转移衬底200的直径(例如，6英寸、8英寸或12英寸)大于III-V晶片100的直径。在一些实施方案中，转移衬底200的直径比III-V晶片100的直径更大，使得对准更容易和/或将多个III-V晶片100键合到一个转移晶片上。在一些实施方案中，转移衬底200的直径与III-V晶片100的直径相等(例如，+/-10％)，以降低材料成本(例如，更少的浪费)。曝光工具对准标记204印刷在转移衬底200上(例如，添加了切口通道)。
图3描绘了转移晶片300的实施方案的简化截面图。转移晶片300包括转移衬底200、阻断层304和粘合剂308。在一些实施方案中，没有使用阻断层304。
阻断层304沉积在转移衬底200上。在一些实施方案中，阻断层304是氧化物和/或电介质。例如，TEOS(正硅酸乙酯)用作硅源以在转移衬底200上沉积氧化硅(例如，SiO2)。在一些实施方案中，阻断层304的厚度为0.5μm至5.0μm(例如，2μm、3μm、3.5μm)。在一些实施方案中，阻断层304稍后用于刻蚀转移衬底200。在一些实施方案中，阻断层304的厚度取决于Bosch工艺设计规则/要求(例如，用于刻蚀穿过转移衬底以进行单片化)。在一些实施方案中，阻断层304是可选的，并且可以不用于一些Bosch刻蚀工艺。
将粘合剂308施加到转移衬底200上(例如，在转移衬底200上；或在阻断层304的顶部，使得阻断层304位于转移衬底200和粘合剂308之间)。在一些实施方案中，粘合剂308的厚度为1μm至10μm和/或2μm至5μm。在一些实施方案中，使用DuPont/Hitachi Chemical HDMicroSystems、HD 3007和/或HD 3010树脂作为粘合剂308。在一些实施方案中，粘合剂308的厚度取决于加工细节。在一些实施方案中，粘合剂308尽可能厚(例如，基于树脂制造商描述的树脂的工作厚度)。在一些实施方案中，NMP(N-甲基-吡咯烷酮)用于溶解粘合剂308。粘合剂308的表面积越大，NMP溶解粘合剂308所用的时间越长。但是，对于给定的表面积，树脂越厚，树脂溶解得越快。
图4描绘了固定到转移晶片300的III-V晶片100的实施方案的简化截面图。图5描绘了固定到转移晶片300的III-V晶片100的实施方案的简化俯视图。将一个或多个III-V晶片100固定到转移晶片300(例如，1到15个III-V晶片100固定到转移晶片300)。在图5中，将第一III-V晶片100-1、第二III-V晶片100-2、第三III-V晶片100-3、第四III-V晶片100-4、第五III-V晶片100-5，第六III-V晶片100-6和第七III-V晶片100-7固定到转移晶片300。
通过“翻转”III-V晶片100将III-V晶片100固定到转移晶片300，使得III-V晶片100的面层124接触转移晶片300的粘合剂308。粘合剂308将III-V晶片100固定到转移晶片300。在一些实施方案中，固定到转移晶片300的III-V晶片100具有类似类型的有源区116(例如，所有III-V晶片100具有用于激光器的增益介质的有源区116或所有III-V晶片100具有用于调制器的有源区116。在一些实施方案中，固定到转移晶片300的III-V晶片100具有不同类型的有源区116(例如，一个或多个具有用于增益介质的有源区116，以及一个或多个具有用于调制器的有源区116)。
在一些实施方案中，粘合剂308被固化(例如，向转移晶片300施加压力，向III-V晶片100施加压力，和/或施加热量)。
图6描绘了在去除粘合剂308的第一部分之后固定到转移晶片300的III-V晶片100的实施方案的简化截面图。图7描绘了在去除粘合剂308的第一部分之后固定到转移晶片300的III-V晶片100的实施方案的简化俯视图。去除没有位于III-V晶片100和转移晶片300之间的粘合剂308(有时称为粘合剂308的第一部分)。在一些实施方案中，NMP用于浸泡转移晶片300。在一些实施方案中，粘合剂将在III-V晶片100的边缘处被底切。在一些实施方案中，使用氧等离子体来去除粘合剂308的第一部分。
图8描绘了在去除III-V晶片100的背面104之后固定到转移晶片300的III-V晶片100的实施方案的简化截面图。去除了III-V晶片100的背面104。在一些实施方案中，选择性刻蚀剂用于去除III-V晶片100的背面104。例如，对于包含InP的背面104，使用HBr：乙酸(1：1)、HCl：H3PO4(1：2)和/或HCl。在一些实施方案中，通过刻蚀至刻蚀阻断层112去除III-V晶片100的背面104。
图9描绘了在施加光刻胶904之后固定到转移晶片300的III-V晶片100的实施方案的简化截面图。将UBM(下凸块金属化)光刻胶用于UBM掩模。例如，PMGI/LOR双层抗蚀剂或负性抗蚀剂用于产生底角切削量(liftoff undercut)908。
图10描绘了在将金属1002施加到III-V晶片100以在III-V晶片100上形成焊盘1004之后固定到转移晶片300的III-V晶片100的实施方案的简化截面图。在一些实施方案中，金属1002是UBM金属堆叠体。在一些实施方案中，UBM金属堆叠体可以根据III-V类型和接触要求而变化。
图11描绘了在去除光刻胶904之后固定到转移晶片300的III-V晶片100的实施方案的简化截面图。UBM掩模被剥离。在一些实施方案中，使用基于溶剂的剥离工艺来剥离UBM掩模。
图12描绘了在施加硬掩模1204之后固定到转移晶片300的III-V晶片100的实施方案的简化截面图。将硬掩模1204施加到III-V晶片100上。在一些实施方案中，硬掩模1204是低温SiO2(意味着在低温下施加SiO2)。在一些实施方案中，低温为50℃至250℃，或90℃至210℃(例如，200℃、150℃或100℃)。在一些实施方案中，硬掩模1204的厚度为0.5μm至2.0μm(例如，1μm)。在一些实施方案中，使用低温使得层之间的应力减小(例如，温度越高，层之间的热失配越高，并且层之间的应力越高)。在一些实施方案中，不使用硬掩模1204。例如，对于InP使用硬掩模1204，但对于GaAs不使用硬掩模1204。在一些实施方案中，InP用于电信应用(例如，用于1.2μm至1.6μm的激光波长)。
图13描绘了在硬掩模1204中形成沟槽1304之后固定到转移晶片300的III-V晶片100的实施方案的简化截面图。沟槽1304由硬掩模1204中的壁限定。通过图案化然后开槽硬掩模1204来形成沟槽1304。例如，使用光刻在硬掩模1204上形成图案。在开槽之后，清除光刻胶并清洗转移晶片300和/或III-V晶片100。
图14描绘了在III-V晶片100的正面108中形成沟槽1404之后固定到转移晶片300的III-V晶片100的实施方案的简化截面图。沟槽1404由III-V晶片100中的壁(有时称为刻面1408)限定。刻面1408是刻蚀端面，而不是切割的端面。在一些实施方案中，刻蚀端面不如切割的端面平滑。刻蚀III-V晶片100的正面108以形成芯片。通过硬掩模1204中的沟槽1304刻蚀III-V晶片的正面108。刻蚀在面层124(在一些实施方案中，介电层)上停止。
由于刻面1408被刻蚀而不被切割，因此可以更精确地限定芯片尺寸。芯片尺寸的限制是光刻公差(例如，使用精确的步进器/扫描器的情况下优于0.1μm)，而切割/分割具有20μm至50μm的配准不精确性。因此，在一些实施方案中，芯片尺寸(例如，长度和/或宽度)等于或小于20μm、15μm、10μm或5μm并且等于或大于0.1μm、0.5μm、1.0μm或2.0μm。此外，可以制成几乎任何形状的芯片。在分割中，芯片通常限于平行四边形形状(例如，矩形)。使用光刻来限定芯片，芯片可以具有非平行四边形(例如，非矩形)的形状。例如，刻面1408可以是弯曲的(例如，从俯视图看是弯曲的)以聚焦或漫射离开刻面1408的光。在一些实施方案中，芯片是圆形的。在一些实施方案中，芯片形状是四边形而不是平行四边形(例如，四个边长度不等且不平行；仅具有平行的两个边的梯形；或风筝形)。在一些实施方案中，芯片具有三个、五个、六个、七个、八个和/或九个侧面。在一些实施方案中，芯片具有沿III-V芯片的晶轴形成的波导脊，而III-V芯片的刻面1408与波导脊不垂直(例如，以减少反射)。
图15描绘了在施加钝化层1508之后固定到转移晶片300的芯片1504的实施方案的简化截面图。钝化层1508被施加到转移晶片300和芯片1504。钝化层1508涂覆沟槽1404的侧面，并因此涂覆刻面1408。在一些实施方案中，钝化层1508是电介质。在一些实施方案中，钝化层1508是SiO2或SiNx。在一些实施方案中，使用低温沉积。在一些实施方案中，钝化层1508的厚度为0.1μm至0.5μm(例如，0.2μm、0.3μm或0.4μm)。在一些实施方案中，施加钝化层1508以在后续处理期间保护芯片1504的侧面(例如，刻面1408)。
图16描绘了在将掩模1604施加到转移晶片300之后固定到转移晶片300的芯片1504的实施方案的简化截面图。掩模1604是硬掩模(例如，SiO2)并且被施加(例如，沉积)到转移衬底200。在一些实施方案中，不使用掩模1604(例如，如果晶片厂可以应用用于Bosch刻蚀的厚光刻胶，则可能不使用硬掩模)。在一些实施方案中，SiO2是低温SiO2。
图17描绘了在暴露芯片1504的焊盘1004之后固定到转移晶片300的芯片1504的实施方案的简化截面图。焊盘1004是UBM焊盘。通过利用光刻、刻蚀电介质、剥离光刻胶和清洗III-V晶片100和/或转移晶片300来限定图案来暴露焊盘1004。
图18描绘了在将键合材料1804施加到芯片1504之后固定到转移晶片300的芯片1504的实施方案的简化截面图。将键合材料1804施加到焊盘1004。在一些实施方案中，键合材料1804是金属。在一些实施方案中，键合材料1804是焊料。在一些实施方案中，剥离光刻技术用于沉积键合材料1084。2010年10月12日提交的美国专利申请No.12/902,621(通过引用并入本文用于所有目的)提供了用作键合材料1804的材料的示例。
图19描绘了在去除硬掩模1204的一部分之后固定到转移晶片300的芯片1504的实施方案的简化截面图。刻蚀硬掩模1204(例如，使用各向异性电介质刻蚀)。刻蚀留下(钝化层1508的)隔片1904，其有助于保护芯片1504的侧壁(例如，刻面1408)。
图20描绘了在粘合剂308中形成沟槽之后固定到转移晶片300的芯片1504的实施方案的简化截面图。形成粘合剂308中的沟槽。例如，使用短时溶剂溶解和/或氧气干刻蚀。在一些实施方案中，短时溶剂溶解为在溶剂中浸渍15分钟至90分钟(例如，30分钟至60分钟)。
图21描绘了在刻蚀转移晶片300的掩模1604之后固定到转移晶片300的芯片1504的实施方案的简化截面图。在一些实施方案中，使用光刻法刻蚀掩模1604，形成沟槽2104。通过将转移晶片300中的沟槽(例如，沟槽1304和1404)(例如，阻断层304中的沟槽1304)和/或III-V晶片100中的沟槽(例如，沟槽1304和1404)对准来刻蚀转移衬底200上的掩模1604。
图22描绘了在刻蚀转移衬底200之后固定到转移晶片300的芯片1504的实施方案的简化截面图。转移衬底200被刻蚀穿过掩模1604中的沟槽2104。刻蚀在阻断层304上结束。在一些实施方案中，使用Bosch刻蚀。在一些实施方案中，转移衬底200被刻蚀至少50％或75％，不是刻蚀完全穿透转移衬底200(例如，以为在单片化之前操纵转移衬底提供更大的刚性)。在一些实施方案中，可以进行Bosch刻蚀工艺穿过III-V晶片100中限定的沟槽1404和粘合剂308。在一些实施方案中，厚光刻胶用作图案的掩模，并使用Bosch刻蚀技术将图案转移到转移衬底200。
图23描绘了芯片单元2300的实施方案的简化截面图。芯片单元2300被单片化(例如，通过在蓝色胶带上拉伸)。芯片单元2300包括芯片1504和转移晶片300的部分2304。因此，可以在硅衬底(例如，转移衬底200)上产生许多芯片1504。在一些实施方案中，芯片1504是薄的(例如，厚度等于或大于1μm并且等于或小于10μm，或者2μm和6μm)。芯片1504用于与硅光子学件结合。在一些实施方案中，芯片1504具有40,000μm2至1000,000μm2(例如，500μm×500μm)的表面积(与芯片1504的厚度垂直)。相对小的表面积允许通过溶解粘合剂308相对容易地去除转移衬底200。
图24描绘了在键合到硅器件2400之前芯片单元2300的实施方案的简化截面图。芯片单元2300被“翻转”，使得芯片1504位于转移晶片300的部分2304下方。硅器件2400包括器件衬底2404(例如，绝缘体硅(SOI)晶片的手柄部分)、掩埋氧化物(BOX)层2408(例如，SOI晶片的SiO2)、器件层2412(例如，SOI晶片)和被覆层2416。在一些实施方案中，被覆层2416是SiO2。在一些实施方案中，器件层2412是晶体硅和/或包括光学和/或电子部件(例如，通过刻蚀器件层2412形成的光学波导)。在一些实施方案中，器件衬底2404是晶体硅。
在一些实施方案中，硅器件被称为目标器件。在一些实施方案中，除硅之外的材料用于目标器件。例如，可以使用铌酸锂作为芯片，并且III-V器件(例如，激光器)可以是目标器件。因此，可以做到在芯片中制备芯片。
在硅器件2400中形成用于接收芯片1504的凹坑2420(例如，凹槽)。凹坑由器件衬底2404、BOX层2408、器件层2412和/或被覆层2416中的壁以及器件衬底2404中的底限定。在凹坑2420的底上是用于将芯片1504键合到硅器件2400的焊盘2424。在一些实施方案中，焊盘2424类似于焊盘1004。在一些实施方案中，除了将键合材料1804放置在焊盘1004上之外或取而代之地，将键合材料1804放置在焊盘2424上。
在一些实施方案中，凹坑2420包括用于将芯片1504的有源区116与硅器件2400的器件层2412对准(例如，光学对准；对接-耦合有源区116与器件层2412中的波导)的基座2428(例如，在器件衬底2404中限定的)。
芯片1504被键合在硅器件2400的凹坑2420中。图25描绘了在键合到硅器件2400之后的芯片单元2300的实施方案的简化截面图。键合材料1804将芯片1504键合到硅器件2400的凹坑2420的底板上。在一些实施方案中，转移晶片300的部分2304用作手柄，用于将芯片1504放置和/或对准在硅器件2400的凹坑2420中。2014年10月8日提交的美国专利申请No.14/509,914(通过引用并入本文用于所有目的)描述了将III-V芯片键合到硅器件(平台)。
图26描绘了复合半导体器件的简化截面图。从芯片1504去除转移晶片300的部分2304。在一些实施方案中，通过浸泡在溶剂中去除转移晶片300的部分2304。在一些实施方案中，使用长时浸泡。长时浸泡为3小时至10小时，或5小时至8小时。粘合剂308被溶解，转移衬底200与芯片1504分离。在一些实施方案中，转移晶片300的部分2304和/或硅器件2400浸入溶剂中(例如，垂直地；或水平地“颠倒”，使得当粘合剂308溶解时转移晶片300的部分2304掉落)。
隔片1904位于芯片1504的侧壁(例如，刻面1408)上，以在芯片1504和硅器件2400的器件层2412之间形成光桥(例如，光耦合器)时帮助保护芯片1504(例如，芯片1504的有源区116)。在2014年8月4日公告的美国专利No.9,097,846和2017年2月7日提交的美国专利申请No.15/426,366中给出了形成光桥的例子，它们通过引用并入本文中。
参考图27，示出了用于制作半导体激光器的方法2700的实施方案的流程图。方法2700开始于步骤2704，将第一晶片固定到第二晶片。在一些实施方案中，第一晶片是III-V晶片100，第二晶片是转移晶片300。在一些实施方案中，将粘合剂(例如，粘合剂308)施加到转移衬底200以形成转移晶片300。在一些实施方案中，通过使第一晶片与粘合剂308接触，将第一晶片固定到第二晶片。在一些实施方案中，将粘合剂施加到第一晶片上。在一些实施方案中，不止一个晶片固定到第二晶片上(例如，参见图5)。
在步骤2708中，去除第一晶片的一部分(例如，背面104)。在一些实施方案中，从第一晶片去除的部分是第一晶片的衬底(例如，InP或GaAs)。在一些实施方案中，在将第一晶片固定到第二晶片之后和/或在第一晶片中形成芯片之前去除第一晶片的衬底，使得芯片的侧面(例如，刻面1408)免受用于去除第一晶片的衬底的化学品的影响。
在步骤2712中，从第一晶片形成芯片(例如，芯片1504)。在一些实施方案中，通过刻蚀固定到转移晶片300的第一晶片和/或其他晶片(例如，如图14所述的刻蚀沟槽)在第一晶片中形成芯片。在一些实施方案中，将隔片1904施加到刻面1408以在后续处理期间保护刻面1408(例如，参见图15)。在一些实施方案中，将UBM焊盘(例如，焊盘1004)和/或用于键合的材料(例如，键合材料1804)施加到芯片。在晶片层面施加UBM焊盘和/或用于键合的材料，并且在一些实施方案中，一次用于若干III-V晶片以更快地产生准备键合的芯片1504。
在步骤2716中，单片化芯片单元(例如，芯片单元2300)。芯片单元包括由第一晶片和第二晶片的一部分形成的芯片。在一些实施方案中，通过刻蚀转移衬底200和/或阻断层304中的沟槽来单片化芯片单元(例如，参见图22和23)。
在步骤2720中，将多个芯片中的芯片键合到第三晶片。使用第二晶片的一部分作为手柄使芯片与第三晶片对准以移动芯片。在一些实施方案中，第三晶片是硅器件2400。在键合之后，从芯片去除第二晶片的一部分。在一些实施方案中，通过去除(例如，溶解)粘合剂308来去除第二晶片的一部分。
在一些实施方案中，形成光桥以将芯片1504的有源区116与硅器件2400的器件层2412耦合。与硅器件集成以形成半导体激光器的III-V芯片的例子包括2013年12月24日公布的美国专利No.8,615,025；2016年4月19日公布的美国专利No.9,316,785；2016年2月2日公布的美国专利No.9,252,564；和2017年2月7日提交的美国专利申请No.15/426,823。
在不脱离本发明实施方案的精神和范围的情况下，可以以任何合适的方式组合特定实施方案的具体细节。然而，本发明的其他实施方案可以涉及与每个单独方面相关的特定实施方案，或这些单独方面的特定组合。
已经出于说明和描述的目的呈现了本发明的示例性实施方案的以上描述。其并非旨在穷举或将本发明限制于所描述的精确形式，并且鉴于上述教导，许多修改和变化是可能的。例如，可以将其他步骤(例如切口通道)添加到方法2700中。在一些实施方案中，通过使用本公开中描述的技术可以减少制造成本，本公开中描述的技术针对在将被键合到硅晶片上的比硅晶片(例如，1英寸、2英寸、3英寸或4英寸)更小的晶片上可获得的材料，无论是否形成光桥。例如，在没有光桥进入目标器件(例如，硅)中的情况下，VCSEL(垂直腔表面发射激光器)可以键合到硅器件2400。在一些实施方案中，所公开的方法能够使得“非硅”材料(例如，III-V、石榴石、铌酸锂等)的规模和制造成本降低。因此，非硅材料可具有通过光刻和刻蚀限定的任何形状和/或尺寸。非常小的和/或任何形状的材料可以键合到目标器件中的凹坑2420的深度小于“非硅”材料的厚度(凹坑2420的深度可以是零)的区域中的硅器件上。在一些实施方案中，刻蚀除沟槽之外的特征和/或刻蚀转移衬底200不与III-V晶片中的刻蚀沟槽1404对准。例如，刻蚀可用于制备小于衬底2304的一部分的芯片1504和/或制备任何形状(例如，刻蚀所允许的任何形状)的芯片1504。衬底2304的部分可以足够大以用作手柄，芯片1504可以很小以适合凹坑2420，凹坑2420具有小于衬底的一部分的截面图。
此外，注意，实施方案可以被描述为过程，该过程被描绘为流程图、作业图、数据流程图、结构图或框图。尽管流程图可以将操作描述为顺序过程，但是许多操作可以并行或同时进行。另外，可以重新安排操作的顺序并且可以省略步骤。过程在其操作完成时终止，但可能有其他步骤未包含在图中。过程可以对应于方法、功能、程序、子例程、子程序等。
除非特别指出相反的情况，否则对“一”、“一个”或“该”的引用旨在表示“一个或多个”。
所提及的专利、专利申请、出版物和描述通过引用整体并入本文用于所有目的。没有任何一个被承认是现有技术。

Claims (15)

1.一种通过将增益芯片键合到硅器件来制造复合半导体激光器的方法，所述方法包括：
将粘合剂施加到转移衬底上，以形成转移晶片；
通过使器件晶片与所述粘合剂接触，将所述器件晶片固定到所述转移晶片上；
在将所述器件晶片固定到所述转移晶片上之后，去除所述器件晶片的一部分；
在所述器件晶片中刻蚀沟槽以形成多个芯片，其中在去除所述器件晶片的一部分之后进行刻蚀沟槽；
在所述转移衬底中刻蚀沟槽以单片化芯片单元，其中所述芯片单元包括：
所述多个芯片中的一个芯片，和
所述转移晶片的一部分；
在单片化所述芯片单元之后将所述芯片与目标器件对准，其中所述转移晶片的一部分用作手柄以使所述芯片与所述目标器件对准；
将所述芯片键合到所述目标器件上；以及
在将所述芯片键合到所述目标器件上之后，去除所述粘合剂的一部分以将所述转移晶片的一部分与所述芯片断开。
2.如权利要求1所述的方法，其中：
所述器件晶片是III-V晶片，以及
所述目标器件是硅器件。
3.如权利要求1所述的方法，其中：
所述目标器件包括：
包括硅的器件衬底，所述器件衬底形成底，
包括硅的器件层，其中：
所述器件层形成壁，
所述目标器件中的凹槽由所述底和所述壁限定，以及
在所述器件层中形成光波导；
将所述芯片与所述硅器件对准包括将所述芯片与所述目标器件的凹槽对准；
所述芯片包括：
刻面，和
有源区，
所述刻面是刻蚀端面；以及
所述芯片的有源区与所述器件层中的光波导光学对准，使得所述复合半导体激光器配置为引导来自所述芯片的有源区的光束穿过所述芯片的刻面，穿过所述器件层的壁并进入所述光波导。
4.如权利要求1所述的方法，其中在所述器件晶片中刻蚀沟槽之后刻蚀所述转移衬底。
5.如权利要求1所述的方法，还包括在所述粘合剂中形成沟槽。
6.如权利要求1所述的方法，其中：
所述器件晶片包括背面、正面和将所述正面与所述背面分开的刻蚀阻断层，
所述背面是III-V衬底，
所述正面包括有源区，
所述有源区是多量子阱结构，以及
去除所述器件晶片的一部分去除了所述器件晶片的背面。
7.如权利要求1所述的方法，还包括施加阻断层，其中所述阻断层位于所述转移衬底和所述粘合剂之间。
8.如权利要求1所述的方法，还包括在所述器件晶片中刻蚀沟槽之后施加钝化层。
9.如权利要求1所述的方法，还包括在单片化所述芯片单元之前，将键合材料施加到所述器件晶片上的焊盘上。
10.如权利要求1所述的方法，其中，所述器件晶片是第一晶片，所述方法还包括：
将第二晶片固定到所述粘合剂上，
在将所述第二晶片固定到所述粘合剂上之后，去除所述第二晶片的一部分，和
在所述第二晶片中刻蚀沟槽以形成所述多个芯片，其中在去除所述第二晶片的一部分之后在所述第二晶片中刻蚀沟槽。
11.一种用于制造复合半导体器件的方法，所述方法包括：
将第一晶片固定到转移晶片上；
将第二晶片固定到所述转移晶片上；
去除所述第一晶片的一部分；
去除所述第二晶片的一部分；
刻蚀所述第一晶片和所述第二晶片以形成多个芯片，其中，刻蚀进行在去除所述第一晶片的一部分之后以及去除所述第二晶片的一部分之后；
刻蚀所述转移晶片以单片化芯片单元，其中，所述芯片单元包括：
所述多个芯片中的一个芯片，和
所述转移晶片的一部分；
在单片化芯片单元之后将所述芯片键合到目标器件，其中，所述转移晶片的一部分用作手柄以使所述芯片与所述目标器件对准；和
在将所述芯片键合到所述目标器件上之后，从所述芯片去除所述转移晶片的所述一部分。
12.如权利要求11所述的方法，其中，去除所述第一晶片的一部分和去除所述第二晶片的一部分同时进行。
13.如权利要求11所述的方法，还包括形成用于将所述芯片的有源区光学耦合到所述目标器件中的波导的光桥。
14.如权利要求11所述的方法，还包括将金属施加到所述第一晶片和所述第二晶片，以在所述第一晶片和所述第二晶片上形成下凸块金属化焊盘，其中在将所述第一晶片和所述第二晶片固定到所述转移晶片之后施加所述金属。
15.如权利要求11所述的方法，还包括：
将介电层施加到所述第一晶片上，以及
通过使所述第一晶片的介电层与所述转移晶片上的粘合剂接触，将所述第一晶片固定到所述转移晶片上。
CN201780043053.3A 2016-05-11 2017-05-11 硅光子学中的iii-v芯片制备和集成 Active CN109417266B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662334895P 2016-05-11 2016-05-11
US62/334,895 2016-05-11
PCT/US2017/032189 WO2017197132A1 (en) 2016-05-11 2017-05-11 Iii-v chip preparation and integration in silicon photonics

Publications (2)

Publication Number Publication Date
CN109417266A CN109417266A (zh) 2019-03-01
CN109417266B true CN109417266B (zh) 2021-05-07

Family

ID=65351634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780043053.3A Active CN109417266B (zh) 2016-05-11 2017-05-11 硅光子学中的iii-v芯片制备和集成

Country Status (2)

Country Link
EP (1) EP3455911A4 (zh)
CN (1) CN109417266B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022083779A (ja) * 2020-11-25 2022-06-06 富士通オプティカルコンポーネンツ株式会社 光デバイス、光通信装置及び光デバイスの製造方法
CN114649225A (zh) * 2020-12-17 2022-06-21 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675684A (en) * 1995-01-23 1997-10-07 Hitachi, Ltd. Optical module having semiconductor elements fixedly mounted thereon with improved accuracy
CN101262118A (zh) * 2007-03-06 2008-09-10 三洋电机株式会社 半导体激光元件的制作方法和半导体激光元件
CN101872744A (zh) * 2010-06-03 2010-10-27 清华大学 一种硅衬底上制作化合物半导体mmic芯片的方法
CN104170188A (zh) * 2012-03-14 2014-11-26 皇家飞利浦有限公司 Vcsel模块及其制造
CN105612612A (zh) * 2013-10-09 2016-05-25 斯考皮欧技术有限公司 未加工的直接带隙芯片在硅光子器件中的集成

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8085825B2 (en) * 2007-03-06 2011-12-27 Sanyo Electric Co., Ltd. Method of fabricating semiconductor laser diode apparatus and semiconductor laser diode apparatus
US9209596B1 (en) * 2014-02-07 2015-12-08 Soraa Laser Diode, Inc. Manufacturing a laser diode device from a plurality of gallium and nitrogen containing substrates
US9520697B2 (en) * 2014-02-10 2016-12-13 Soraa Laser Diode, Inc. Manufacturable multi-emitter laser diode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675684A (en) * 1995-01-23 1997-10-07 Hitachi, Ltd. Optical module having semiconductor elements fixedly mounted thereon with improved accuracy
CN101262118A (zh) * 2007-03-06 2008-09-10 三洋电机株式会社 半导体激光元件的制作方法和半导体激光元件
CN101872744A (zh) * 2010-06-03 2010-10-27 清华大学 一种硅衬底上制作化合物半导体mmic芯片的方法
CN104170188A (zh) * 2012-03-14 2014-11-26 皇家飞利浦有限公司 Vcsel模块及其制造
CN105612612A (zh) * 2013-10-09 2016-05-25 斯考皮欧技术有限公司 未加工的直接带隙芯片在硅光子器件中的集成

Also Published As

Publication number Publication date
EP3455911A1 (en) 2019-03-20
EP3455911A4 (en) 2020-04-15
CN109417266A (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
US10312661B2 (en) III-V chip preparation and integration in silicon photonics
US11409059B1 (en) Techniques to combine two integrated photonic substrates
US9991149B2 (en) Semiconductor bonding with compliant resin and utilizing hydrogen implantation for transfer-wafer removal
TWI823493B (zh) 平面光子電路及裝置用之晶圓級蝕刻方法
JP6205563B2 (ja) テンプレート支援ウェハ接合のための方法およびシステム
US9412620B2 (en) Three-dimensional integrated circuit device fabrication including wafer scale membrane
US9322996B2 (en) Simultaneous processing of multiple photonic device layers
CN109417266B (zh) 硅光子学中的iii-v芯片制备和集成
US11101617B2 (en) Wafer-level handle replacement
US20180143357A1 (en) Optical diffuser and its method of manufacture
JP4347091B2 (ja) 光学素子の製造方法
KR100857939B1 (ko) 레이저 다이오드 제조를 위한 웨이퍼 절단 방법 및 이를위한 웨이퍼 구조
TW202410311A (zh) 使用介電質對準標記及雷射剝離製程的半導體封裝形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant