KR102091687B1 - 발광 장치 및 발광 장치의 제작 방법 - Google Patents

발광 장치 및 발광 장치의 제작 방법 Download PDF

Info

Publication number
KR102091687B1
KR102091687B1 KR1020130073252A KR20130073252A KR102091687B1 KR 102091687 B1 KR102091687 B1 KR 102091687B1 KR 1020130073252 A KR1020130073252 A KR 1020130073252A KR 20130073252 A KR20130073252 A KR 20130073252A KR 102091687 B1 KR102091687 B1 KR 102091687B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
light emitting
emitting device
resin
Prior art date
Application number
KR1020130073252A
Other languages
English (en)
Other versions
KR20140005770A (ko
Inventor
요시하루 히라카타
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20140005770A publication Critical patent/KR20140005770A/ko
Application granted granted Critical
Publication of KR102091687B1 publication Critical patent/KR102091687B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Abstract

본 발명은, 500℃ 이상의 공정 온도에 견딜 수 있는, 가요성 유리를 사용한 발광 장치의 제작 방법과, 그 발광 장치를 제공한다.
제 2 기판을 흡착층을 사용하여 지지 기판에 접착시킨다. 그 제 2 기판의 표면에 투명 도전막으로 터치 패널용 전극을 형성한다. 그 제 2 기판을 트랜지스터와 발광 소자를 형성한 백 플레인 기판에 접착시킨다. 백 플레인 기판은 박리층과 버퍼층을 갖고, 박리층과 버퍼층 사이에서 박리함으로써 백 플레인 기판으로부터 제 1 기판을 분리하고, 분리에 의하여 노출된 버퍼층의 표면에 제 2 접착층을 사용하여 가요성의 제 3 기판을 접착시킨다. 제 2 기판과 흡착층 사이에서 박리함으로써 제 2 기판으로부터 지지 기판을 분리한다.

Description

발광 장치 및 발광 장치의 제작 방법{LIGHT-EMITTING DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 유기 일렉트로 루미네선스(Electro Luminescence, 이하 EL이라고도 함) 현상을 이용한 발광 장치와, 그 제작 방법에 관한 것이다.
근년에 들어, 유기 EL을 이용한 발광 소자(유기 EL 소자)에 관한 연구 개발이 활발히 진행되고 있다. 유기 EL 소자의 기본적인 구성은 한 쌍의 전극 사이에 발광성 유기 화합물을 포함한 층(EL층)을 끼운 것이다.
유기 EL 소자는 자기 발광형이므로, 유기 EL 소자를 사용한 발광 장치는 시인성이 뛰어나고, 백 라이트가 불필요하고, 소비 전력이 적은 등의 이점을 갖는다. 더구나 박형 경량화할 수 있거나, 입력 신호에 고속으로 응답할 수 있는 등의 이점도 갖는다.
또한, 유기 EL 소자를 사용한 발광 장치는 박형 경량화에 더하여 가요성이나 내충격성을 도모할 수 있다는 점에서 가요성을 갖는 기판(플렉시블 기판)의 채용이 검토되고 있다. 또한, 가요성을 갖는 기판의 채용은 발광 장치뿐만 아니라, 반도체 특성을 이용함으로써 기능하는 반도체 장치 등에도 적용되고 있다.
예를 들어, 특허문헌 1에는 필름 기판 위에 스위칭 소자인 트랜지스터나 유기 EL 소자를 구비한 플렉시블한 액티브 매트릭스형의 발광 장치가 기재되어 있다.
일본국 특개2003-174153호 공보
최근에 들어 유기 EL 소자를 구비한 플렉시블한 발광 장치를 제작하는 방법에 있어서, 지지 기판에 수지막을 개재(介在)하여 가요성 유리를 접착시키고, 그 유리 위에 트랜지스터, 유기 EL 소자 등을 제작하는 방법이 검토되고 있다.
그러나, 지지 기판 위에 수지막을 갖기 때문에 트랜지스터를 형성하는 반도체층을 가요성 유리 위에 직접 형성하면, 수지막으로부터 반도체층에 대한 불순물 오염이 문제가 되는 경우가 있다. 또한, 반도체층을 형성한 후에 행하는 고온 처리에 있어서도 수지막으로부터 반도체층으로의 불순물의 확산이 문제가 되는 경우가 있다. 또한, 수지막과 유리는 열 응력에 차이가 있기 때문에 가열 처리에 의하여 유리가 휘어져 지지 기판으로부터 떨어질 가능성이 있다.
그래서, 본 발명의 일 형태는 지지 기판에 가요성 유리를 수지막으로 접착시킨 기판을 사용한, 유기 EL 소자를 구비한 발광 장치의 제작 방법에 있어서, 500℃ 이상의 공정 온도에 견딜 수 있는 발광 장치의 제작 방법과, 그 발광 장치를 제공하는 것을 과제 중 하나로 한다.
수지막을 개재하여 가요성 유리를 접착시킨 지지 기판과는 다른 제작 기판 위에 트랜지스터와 유기 EL 소자를 형성한다. 그 트랜지스터 등을 형성한 제작 기판과, 수지막을 개재하여 가요성 유리를 접착시킨 지지 기판을 접착층에 의하여 접착시킨다.
즉, 본 발명의 일 형태는 제 1 기판 위에 박리층을 형성하고, 박리층 위에 버퍼층을 형성하고, 버퍼층 위에 복수의 트랜지스터를 형성하고, 트랜지스터 위에 절연층을 형성하고, 절연층 위에 트랜지스터와 전기적으로 접속되는 발광 소자를 형성함으로써, 백 플레인(Backplane) 기판을 제작하는 제 1 공정과, 지지 기판 위에 흡착층을 형성하고, 막 두께가 10μm 이상 500μm 이하의 제 2 기판을 흡착층에 접하도록 지지 기판에 접착시키는 제 2 공정과, 제 2 기판 위에 제 1 접착층을 도포하고, 제 2 기판과 백 플레인 기판의 발광 소자를 형성한 면을 제 1 접착층을 사용하여 접착하는 제 3 공정과, 박리층과 버퍼층 사이에서 박리함으로써 백 플레인 기판으로부터 제 1 기판을 분리하고 분리에 의하여 노출된 버퍼층의 표면에 제 2 접착층을 사용하여 제 3 기판을 접착시킨 제 4 공정과, 제 2 기판과 흡착층 사이에서 박리함으로써 제 2 기판과 지지 기판을 분리시키는 제 5 공정을 갖고, 제 1 공정 및 제 2 공정 후에 제 3 공정을 행하고, 그 후에 제 4 공정 및 제 5 공정을 행하는 발광 장치의 제작 방법이다. 여기서, 제 1 공정과 제 2 공정은 어느 공정을 먼저 행하여도 좋다. 또한, 제 4 공정과 제 5 공정은 어느 공정을 먼저 행하여도 좋다. 또한, 제 2 기판에는 가요성 유리를 사용하고, 제 3 기판에는 수지를 사용하는 것이 바람직하다.
상기 제작 방법에 의하여 500℃ 이상의 공정 온도로 트랜지스터를 형성할 수 있기 때문에, 고성능의 트랜지스터를 제작할 수 있다. 또한, 한 쌍의 기판 중 한쪽에 가요성 유리, 다른 쪽에 수지를 사용한 가요성을 갖는 얇은 발광 장치를 얻을 수 있다. 또한, 발광 소자가 가요성 유리로 밀봉되기 때문에 신뢰성이 높은 발광 장치를 제작할 수 있다.
또한, 제 2 공정에서는 제 2 기판을 지지 기판에 접착시킨 후, 제 2 기판 위에 터치 센서를 형성하고, 터치 센서 위에 절연층을 형성하고, 절연층 위에 착색층을 형성하는 것이 바람직하다.
상기 제작 방법에 의하여 한쪽의 기판에 착색층을 갖는 풀 컬러 표시가 가능한 얇은 가요성의 발광 장치를 얻을 수 있다. 또한, 발광 장치의 표면에 위치하는 얇은 기판에 접하여 터치 센서를 형성할 수 있기 때문에 터치 센서의 검출 감도를 향상시킬 수 있다.
또한, 본 발명의 일 형태는 가요성을 갖는 기판과, 기판 위의 제 2 접착층과, 제 2 접착층 위의 버퍼층과, 버퍼층 위의 트랜지스터와, 트랜지스터 위의 평탄화층과, 트랜지스터와 전기적으로 접속되는 평탄화층 위의 발광 소자와, 발광 소자 및 평탄화층 위의 제 1 접착층과, 제 1 접착층 위의 두께가 10μm 이상 500μm 이하의 유리 기판을 갖는 발광 장치이다. 또한, 가요성을 갖는 기판은 수지 기판인 것이 바람직하다.
상기 발광 장치의 구성에 의하여 한 쌍의 기판 중 한쪽에 가요성 유리, 다른 쪽에 수지를 사용한, 가요성을 갖는 얇은 발광 장치를 얻을 수 있다. 발광 소자가 가요성 유리로 밀봉되기 때문에 신뢰성이 높은 발광 장치를 얻을 수 있다.
또한, 유리 기판과 제 1 접착층 사이에 터치 센서 및 착색층을 갖고, 터치 센서 및 착색층 중 터치 센서가 유리 기판 측에 더 가깝게 위치하는 것이 바람직하다.
상기 발광 장치의 구성에 의하여, 한쪽의 기판에 착색층을 갖는, 풀 컬러 표시가 가능한 얇은 가요성의 발광 장치를 얻을 수 있다. 또한, 발광 장치의 표면에 위치하는 얇은 기판에 접하여 터치 센서를 형성할 수 있기 때문에 터치 센서의 검출 감도를 향상시킬 수 있다.
500℃ 이상의 공정 온도에 견딜 수 있는, 가요성 유리를 사용한 유기 EL 소자를 구비한 발광 장치의 제작 방법과, 그 발광 장치를 제공할 수 있다.
도 1의 (A)는 본 발명의 일 형태의 발광 장치를 설명하는 상면도이고, (B)는 본 발명의 일 형태의 발광 장치를 설명하는 단면도.
도 2의 (A) 내지 (F)는 본 발명의 일 형태의 발광 장치의 제작 방법을 설명하는 단면도.
도 3의 (A) 및 (B)는 본 발명의 일 형태의 발광 장치의 제작 방법을 설명하는 단면도.
도 4의 (A) 내지 (D)는 본 발명의 일 형태의 발광 장치의 제작 방법을 설명하는 단면도.
도 5의 (A) 및 (B)는 본 발명의 일 형태의 발광 장치의 제작 방법을 설명하는 단면도.
도 6의 (A) 내지 (C)는 본 발명의 일 형태의 발광 장치의 제작 방법을 설명하는 단면도.
도 7의 (A)는 본 발명의 일 형태의 발광 장치를 설명하는 상면도이고, (B)는 본 발명의 일 형태의 발광 장치를 설명하는 단면도.
도 8은 터치 패널의 일 형태를 설명하는 상면도.
도 9는 터치 패널의 일 형태를 설명하는 상면도.
도 10은 터치 패널의 일 형태를 설명하는 상면도.
도 11은 터치 패널의 일 형태를 설명하는 단면도.
도 12는 터치 패널의 일 형태를 설명하는 사시도.
도 13은 본 발명의 일 형태의 발광 소자를 설명하는 단면도.
본 발명의 일 형태의 발광 장치에 대하여 도면을 사용하여 설명한다.
(실시형태 1)
<발광 장치의 구성>
도 1의 (A)는 본 발명의 일 형태에 의한 발광 장치의 상면도이고, 도 1의 (B)는 도 1의 (A)에서의 A1-A2로 절단한 단면도이다.
도 1의 (A)에 도시된 발광 장치는 단자부(4501), 화소부(4502), 및 신호선 회로부(4503)를 갖는다.
도 1의 (B)에 도시된 바와 같이, 발광 장치는 화소부(4502)에 제 3 기판(903), 제 2 접착층(172), 박리층(101), 버퍼층(103), 복수의 트랜지스터, 절연층(114), 평탄화층(116), 발광 소자(130), 격벽(124), 제 1 접착층(171), 제 2 기판(902)을 갖는다.
도 1의 (B)에 도시된 바와 같이, 제 3 기판(903) 위에 복수의 트랜지스터가 구비되고, 트랜지스터(150) 및 트랜지스터(151)의 상부에는 각각 발광 소자(130)가 구비되어 있다. 각 트랜지스터는 게이트 전극층(106), 소스 전극층(112a) 및 드레인 전극층(112b), 반도체층(110), 및 게이트 절연층(108)을 구비한다. 트랜지스터(150) 및 트랜지스터(151)는 발광 소자를 구동하는 트랜지스터이다. 발광 소자(130)는, 그 하부에 위치하는 트랜지스터에 전기적으로 접속된다. 발광 소자(130)는 평탄화층(116) 위에 배치되고, 발광 소자(130)의 제 1 전극층(118)은 평탄화층(116)에 구비된 콘택트 홀을 통하여 트랜지스터에 전기적으로 접속되어 있다. 발광 소자(130)는 제 1 접착층(171) 및 제 2 기판(902)에 의하여 밀봉된다. 제 2 기판(902) 내측면에 나중에 기재하는 복수의 터치 센서를 갖고, 발광 장치가 터치 패널을 구비하여도 좋다.
본 실시형태에서는 톱 이미션(top-emission) 구조(상면 사출 구조)의 발광 장치에 대하여 예시하였지만, 보텀 이미션(bottom-emission) 구조(하면 사출 구조) 또는 듀얼 이미션(dual-emission) 구조(양면 사출 구조)의 발광 장치로 하여도 좋다.
발광 소자(130)는 트랜지스터에 전기적으로 접속된 제 1 전극층(118)과, 제 1 전극층(118) 위의 유기 화합물을 포함한 층(120)과, 유기 화합물을 포함한 층(120) 위의 제 2 전극층(122)을 갖는다. 제 1 전극층(118)의 단부는 격벽(124)으로 덮여 있다. 제 2 전극층(122)은 화소부(4502)의 전체 면에 걸쳐 형성되어 있다.
도 1의 (B)에 도시된 바와 같이, 발광 장치는 신호선 회로부(4503)에 트랜지스터(152)를 갖는다.
도 1의 (B)에 도시된 바와 같이, 발광 장치는 단자부(4501)에 도전층(915), 범프(4556), 이방성 도전막(4519), 및 FPC(Flexible Printed Circuit)(4518)를 갖는다. FPC(4518)에는 화소부(4502)의 구동 및 제어를 위한 각종 전기 부품이 배치되어 있다.
도전층(915)은 범프(4556) 및 이방성 도전막(4519)을 통하여 FPC(4518)와 전기적으로 접속된다. 또한, 범프(4556)를 제공하지 않아도 좋고, 도전층(915)은 이방성 도전막(4519)과 직접 접함으로써 FPC(4518)와 전기적으로 접속되는 것이 바람직하다.
도 7의 (A)는 본 발명의 다른 형태에 의한 발광 장치의 상면도이고, 도 7의 (B)는 도 7의 (A)에서의 B1-B2로 절단한 단면도이다. 도 7의 (A)에서는 제 2 기판(902) 측에 제작되는 터치 패널을 자세히 도시하였다.
도 7의 (A)에 도시된 발광 장치는 단자부(4501), 화소부(4502), 및 신호선 회로부(4503)를 갖는다.
도 7의 (B)에 도시된 바와 같이, 발광 장치는 화소부(4502)에 제 3 기판(903), 제 2 접착층(172), 박리층(101), 버퍼층(103), 복수의 트랜지스터, 절연층(114), 평탄화층(116), 발광 소자(130), 격벽(124), 제 1 접착층(171), 오버 코트층(168), 착색층(166), 차광막(164), 패시베이션층(163), 절연층(162), 도전층의 연결부(911b), 도전층의 본체부(912a), 도전층(920), 절연층(930) 및 제 2 기판(902)을 갖는다.
도 7의 (B)에 도시된 바와 같이, 제 3 기판(903) 위에 복수의 트랜지스터가 구비되고, 트랜지스터(150) 및 트랜지스터(151)의 상부에는 각각 발광 소자(130)가 구비되어 있다. 트랜지스터 및 발광 소자의 구성은 도 1의 (B)와 마찬가지다.
도 7의 (B)에 도시된 바와 같이, 제 2 기판(902) 측에는 도전층의 연결부(911b) 및 도전층의 본체부(912a)와, 도전층의 연결부(911b) 및 도전층의 본체부(912a)를 덮는 절연층(930)과, 복수의 도전층의 본체부(912a)를 전기적으로 접속시키는 도전층(920)을 갖는다. 도전층(920) 위에 착색층(166) 등을 제공하기 때문에, 도전층(920)과 착색층(166) 사이의 절연층(162)은 평탄화 기능을 갖는 것이 바람직하다. 또한, 패시베이션층(163)은 갖지 않아도 좋다.
도 7의 (B)에 도시된 바와 같이, 발광 장치는 신호선 회로부(4503)에 트랜지스터(152)를 갖는다.
도 7의 (B)에 도시된 바와 같이, 발광 장치는 단자부(4501)에 도전층(915), 범프(4556), 디스플레이 구동용 IC(511), 이방성 도전막(4519), 및 FPC(4518)를 갖는다.
도전층(915)은 범프(4556) 및 이방성 도전막(4519)을 통하여 FPC(4518)와 전기적으로 접속된다. 또한, 범프(4556)를 제공하지 않아도 좋고, 도전층(915)은 이방성 도전막(4519)과 직접 접함으로써 FPC(4518)와 전기적으로 접속되는 것이 바람직하다. 또한, 도전층(915)은 범프(4556)를 통하여 디스플레이 구동용 IC(511)와 전기적으로 접속된다. 또한, 범프(4556)를 제공하지 않아도 좋고, 도전층(915)은 디스플레이 구동용 IC(511)와 직접 접하는 것이 바람직하다. 도전층(915)을 통하여 디스플레이 구동용 IC(511)와 FPC(4518)는 전기적으로 접속된다.
제 3 기판(903) 위에는 화소부(4502)의 주위를 따라 데이터 라인(914)이 형성되어 있다(도 7의 (A) 참조). 데이터 라인(914)은 제 2 기판(902)의 내측면에 형성된 도전층(911)과 도전층(912)에서 발생한 전기적 신호를 FPC(4518)에 전달하는 역할을 한다.
제 3 기판(903) 위의 복수개의 접속부(512)는 제 2 기판(902)에 형성되어 있는 도전층(911)의 접속부(911d) 및 도전층(912)의 접속부(912d)와 대응하는 위치에 각각 형성된다. 그리고, 복수개의 접속부(512)와, 접속부(911d), 접속부(912d)는 도전성 부재에 의하여 전기적으로 접속된다. 이 때, 도전성 부재로서는 은 페이스트 등 다양한 도전성 물질을 사용할 수 있다. 한편, 접속부(512)는 각각 데이터 라인(914)과 전기적으로 접속되어 있고, 데이터 라인(914)은 FPC(4518)와 전기적으로 접속되어 있다.
FPC(4518)에는 터치 패널을 구동하거나, 제어하기 위한 터치 패널 구동용 IC(913)가 배치되어 있고, 터치 패널 구동용 IC(913)에는 제 2 기판(902)의 내측면에 형성된 도전층(911), 도전층(912), 도전층(920)에서 발생한 전기적 신호가 입력된다.
이하에서는, 본 발명의 일 형태에 따른 발광 장치에 있어서의 터치 패널의 구동 방법에 대하여 간단하게 설명한다. 또한, 본 명세서 중에서는, 피검지체의 근접 또는 접촉을 검지할 수 있는 센서를 터치 센서라고 부르고, 터치 패널은 터치 센서를 복수로 갖는다.
본 발명의 일 형태에 따른 발광 장치는, 발광 장치의 표면에 손가락, 도전성 물체, 또는 고유전율의 물체가 접근 또는 접촉한 경우, 이와 같은 접근에 의하여 초래된 도체의 정전 용량의 변화를 해석하여 터치를 검지한다. 이 때, 표면에 근접 또는 접촉한 물체의 좌표(및 그 누른 압력 값)가 출력된다.
터치 센서는 한 쌍의 전극을 구비하고, 이들 사이에 용량이 형성된다. 한 쌍의 전극 중, 한쪽의 전극에 입력 전압이 입력된다. 또한, 다른 쪽의 전극에 흐르는 전류(또는 다른 쪽의 전극의 전위)가 검출 회로에 의하여 검출된다. 도 7의 (A) 및 (B)에서는 터치 센서의 한 쌍의 전극으로서 도전층(911) 및 도전층(912)을 사용하는 예를 도시하였지만, 터치 센서의 한 쌍의 전극으로서 제 2 기판(902) 측의 전극(도전층(911) 및 도전층(912) 중 적어도 한쪽)과, 제 2 전극층(122)을 사용하여도 좋다.
화소부(4502)의 제 2 전극층(122)에는, 정전압으로서의 캐소드 전압이 인가된다. 본 발명의 일 형태의 발광 장치는, 제 2 기판(902) 측의 전극 및 제 2 전극층(122)으로 하나의 커패시터를 형성할 수 있다. 제 2 기판(902) 측의 전극 및 제 2 전극층(122) 사이의 정전 용량은 일정하게 유지된다. 이 상태에서 제 2 기판(902)의 상측 표면에 손가락, 도전성 물체, 또는 고유전율의 물체가 접근 또는 접촉되면, 손가락 등과 제 2 기판(902) 측의 전극이 제 2 커패시터를 형성하게 된다. 따라서, 전체적으로 보면 2개의 커패시터가 직렬로 접속되어 있는 형태로 이룸으로써 전체적인 정전 용량에 변화가 발생한다. 이와 같은 정전 용량의 변화가 발생한 위치 및 크기를 이용하여 터치 검지 시스템이 작동된다.
<발광 장치를 구성하는 부재>
이하에 본 발명의 일 형태의 발광 장치를 구성하는 부재에 대하여 설명한다.
(제 3 기판)
제 3 기판(903)에는 열이 가해져도 변형이 적은, 열 팽창 계수가 10ppm/K 이하의 기판을 사용하는 것이 바람직하다. 제 3 기판(903)에 열을 가하여도, 제 3 기판(903)에 접하는 수지나 배선에 크랙이 발생하기 어렵기 때문이다. 제 3 기판(903)에 사용할 수 있는 재료는, 예를 들어 폴리에틸렌테레프탈레이트 수지, 폴리에틸렌나프탈레이트 수지, 폴리아크릴로나이트릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트 수지, 폴리에테르술폰 수지, 폴리아미드 수지, 폴리스타이렌 수지, 폴리아미드이미드 수지, 폴리염화비닐 수지 등을 바람직하게 사용할 수 있다.
(박리층)
박리층(101)은 제 1 기판(901)과 트랜지스터(150) 사이에 형성되어 있다. 박리층(101)은, 텅스텐, 몰리브덴, 티타늄, 탄탈, 니오븀, 니켈, 코발트, 지르코늄, 루테늄, 로듐, 팔라듐, 오스뮴, 이리듐, 실리콘에서 선택된 원소, 또는 상기 원소를 포함하는 합금 재료, 또는 상기 원소를 포함하는 화합물 재료 중 적어도 하나로 이루어지고, 단층 또는 적층의 층이다. 실리콘을 포함한 층의 결정 구조는 비정질, 미결정, 다결정 중 어떤 경우라도 좋다. 또한, 산화 알루미늄, 산화 갈륨, 산화 아연, 이산화 티타늄, 산화 인듐, 산화 인듐 주석, 산화 인듐 아연, 및 In-Ga-Zn-계 금속 산화물 등의 금속 산화물 중 어느 것을 사용하여도 좋다.
박리층(101)이 단층 구조인 경우, 바람직하게는 텅스텐층, 몰리브덴층 또는 텅스텐과 몰리브덴의 혼합물을 포함한 층을 형성한다. 또는, 텅스텐의 산화물 또는 산화 질화물을 포함한 층, 몰리브덴의 산화물 또는 산화 질화물을 포함한 층, 또는 텅스텐과 몰리브덴의 혼합물의 산화물 또는 산화 질화물을 포함한 층을 형성한다. 또한, 텅스텐과 몰리브덴의 혼합물이란 예를 들어, 텅스텐과 몰리브덴의 합금에 상당한다.
또한, 박리층(101)으로서, 텅스텐을 포함한 층과 텅스텐의 산화물을 포함한 층의 적층 구조를 형성하는 경우, 텅스텐을 포함한 층을 형성하고, 그 상층에 산화물로 형성되는 절연층을 형성함으로써, 텅스텐층과 절연층의 계면에 텅스텐 산화물을 포함한 층이 형성되는 것을 활용하여도 좋다. 또한, 텅스텐을 포함한 층의 표면을 열 산화 처리, 산소 플라즈마 처리, 오존수 등의 산화력이 강한 용액을 사용한 처리 등을 행하여 텅스텐의 산화물을 포함한 층을 형성하여도 좋다.
본 실시형태에서는, 제 3 기판(903)과 박리층(101)이 제 2 접착층(172)을 개재하여 접착된 예를 나타냈지만, 본 발명의 일 형태의 발광 장치는, 박리층(101)을 구비하지 않아도 좋다. 예를 들어, 제 3 기판(903)과 버퍼층(103)이 제 2 접착층(172)을 개재하여 접착되어 있어도 좋다.
또한, 본 실시형태에서는 톱 이미션 구조의 발광 장치를 예시하기 때문에, 박리층(101)의 투광성을 불문하지만, 보텀 이미션 구조나 듀얼 이미션 구조의 발광 장치가 박리층(101)을 갖는 경우에는 박리층(101)에 투광성을 갖는 재료를 사용한다.
(제 2 기판)
제 2 기판(902)에는 두께가 10μm 이상 500μm 이하의 유리 기판을 사용하는 것이 바람직하다. 이 정도의 두께로 하면 가볍고 가요성을 갖게 할 수 있다.
(버퍼층)
버퍼층(103)의 재료는, 산화 실리콘막, 산화 갈륨막, 산화 하프늄막, 산화 이트륨막, 또는 산화 알루미늄막 등의 산화 절연막, 또는 질화 실리콘막, 또는 질화 알루미늄막 등의 질화 절연막, 또는 산화 질화 실리콘막, 또는 산화 질화 알루미늄막 등의 산화 질화 절연막, 또는 질화 산화 실리콘막 등의 질화 산화 절연막 중에서 선택된 하나의 절연막, 또는 복수가 적층된 절연막으로 형성할 수 있다. 또한, "질화 산화 실리콘"이란, 그 조성으로서, 산소보다 질소의 함유량이 많은 것을 가리키고, "산화 질화 실리콘"이란, 그 조성으로서, 질소보다 산소의 함유량이 많은 것을 가리킨다.
(게이트 전극층)
게이트 전극층(106)의 재료는, 몰리브덴, 티타늄, 탄탈, 텅스텐, 알루미늄, 구리, 크롬, 네오디뮴, 스칸듐 등의 금속 재료 또는 이들을 주성분으로 하는 합금 재료를 사용하여 형성할 수 있다. 또한, 게이트 전극층(106)으로서 인 등의 불순물 원소를 도핑한 다결정 실리콘막으로 대표되는 반도체막, 니켈 실리사이드 등의 실리사이드막을 사용하여도 좋다. 게이트 전극층(106)은 단층 구조로 하여도 좋고, 적층 구조로 하여도 좋다.
(게이트 절연층)
게이트 절연층(108)의 재료는, 산화 실리콘막, 산화 갈륨막, 산화 하프늄막, 산화 이트륨막, 또는 산화 알루미늄막 등의 산화 절연막, 또는 질화 실리콘막, 또는 질화 알루미늄막 등의 질화 절연막, 또는 산화 질화 실리콘막, 또는 산화 질화 알루미늄막 등의 산화 질화 절연막, 또는 질화 산화 실리콘막 등의 질화 산화 절연막 중에서 선택된 하나의 절연막, 또는 복수가 적층된 절연막으로 형성할 수 있다.
게이트 절연층(108)은 플라즈마 CVD(Chemical Vapor Deposition)법이나 스퍼터링법으로 형성한다. 플라즈마 CVD법을 사용하는 경우, 특히 마이크로파의 전계 에너지를 이용하여 플라즈마를 발생시켜 플라즈마에 의하여 게이트 절연막의 원료 가스를 여기시키고, 여기시킨 원료 가스를 피형성물 위에서 반응시켜 반응물을 퇴적시키는 플라즈마 CVD법(마이크로파 플라즈마 CVD법이라고도 함)을 사용하여 형성하는 것이 바람직하다. 게이트 절연층(108)의 막 두께는 5nm 이상 300nm 이하로 한다.
(반도체층)
반도체층(110)은 실리콘 또는 산화물 반도체를 사용할 수 있다. 상기 발명의 제작 방법에 있어서 제 1 기판(901) 위에 반도체층(110)을 형성한다. 그래서, 반도체층(110)을 500℃ 이상의 온도로 형성, 또는 어닐 처리를 행할 수 있다. 따라서, 전계 효과 이동도, 온 전류가 높은 트랜지스터를 제작할 수 있다. 또한, 상기 반도체층(110)에 사용할 수 있는 산화물 반도체의 자세한 사항은 실시형태 2에서 설명한다.
(소스 전극층 및 드레인 전극층)
소스 전극층(112a) 및 드레인 전극층(112b)에 사용하는 도전막으로서는, 예를 들어, Al, Cr, Cu, Ta, Ti, Mo, W 중에서 선택된 원소를 포함한 금속막, 또는 상술한 원소를 포함한 금속 질화물막(질화 티타늄막, 질화 몰리브덴막, 질화 텅스텐막) 등을 사용할 수 있다. 또한, Al, Cu 등의 금속막의 하측 및 상측 중 한쪽, 또는 양쪽 모두에 Ti, Mo, W 등의 고융점 금속막 또는 이들의 금속 질화물막(질화 티타늄막, 질화 몰리브덴막, 질화 텅스텐막)을 적층한 구성으로 하여도 좋다. 또한, 소스 전극층(112a) 및 드레인 전극층(112b)에 사용하는 도전막으로서는, 도전성의 금속 산화물로 형성하여도 좋다. 도전성 금속 산화물로서는 산화 인듐(In2O3 등), 산화 주석(SnO2 등), 산화 아연(ZnO), 인듐 주석 산화물(ITO), 산화 인듐 아연 산화물(In2O3-ZnO 등), 또는 이들의 금속 산화물 재료에 산화 실리콘이 포함시킨 것을 사용할 수 있다.
(절연층)
절연층(114)은 플라즈마 CVD법을 사용하여 실란(SiH4)과 질소(N2)의 혼합 가스를 공급하여 형성하는 질화 실리콘막을 사용하는 것이 바람직하다. 또한, 절연층(114)은 게이트 절연층(108)과 마찬가지의 재료를 사용하여 형성하여도 좋다.
(평탄화층)
평탄화층(116)은 폴리이미드 수지 또는 아크릴 수지 등의 유기 수지 재료, 또는 산화 실리콘 등의 무기 절연 재료로 형성할 수 있다.
(발광 소자)
발광 소자(130)는 제 1 전극층(118)과 제 2 전극층(122)에 협지된 유기 화합물을 포함한 층(120)을 갖는다. 유기 화합물을 포함한 층(120)은 적어도 발광층을 포함한 것이며, 복수의 층을 갖는다. 유기 화합물을 포함한 층(120)에 대해서는 실시형태 3에서 설명한다.
본 실시형태에서는 톱 이미션 구조의 발광 장치에 대하여 예시하기 때문에, 제 2 전극층(122)에는 가시광을 투과하는 도전막을 사용한다. 제 1 전극층(118)에는 가시광을 반사하는 도전막을 사용하는 것이 바람직하다. 또한, 제 1 전극층(118)과 제 2 전극층(122)은 한쪽이 양극으로서 기능하고, 다른 쪽이 음극으로서 기능한다.
가시광을 투과하는 도전막으로서는 예를 들어, 산화 인듐, ITO, 인듐 아연 산화물, ZnO, 갈륨을 첨가한 ZnO 등을 사용하여 형성할 수 있다. 또한, 금, 백금, 니켈, 텅스텐, 크롬, 몰리브덴, 철, 코발트, 구리, 팔라듐, 또는 티타늄 등의 금속 재료, 또는 이들 금속 재료의 질화물(예를 들어, 질화 티타늄) 등도 투과성을 가질 정도로 얇게 형성함으로써 사용할 수 있다. 또한, 그래핀 등을 사용하여도 좋다.
가시광을 반사하는 도전막으로서는 예를 들어, 알루미늄, 금, 백금, 은, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 또는 팔라듐 등의 금속 재료, 알루미늄과 티타늄의 합금, 알루미늄과 니켈의 합금, 알루미늄과 네오디뮴의 합금 등의 알루미늄을 포함한 합금(알루미늄 합금) 또는 은과 구리의 합금 등의 은을 포함한 합금을 사용하여 형성할 수 있다. 은과 구리의 합금은 내열성이 높기 때문에 바람직하다. 또한, 상기 금속 재료나 합금에 란탄, 네오디뮴, 또는 게르마늄 등이 첨가되어도 좋다.
제 1 전극층(118)에 가시광을 반사하는 도전막을 사용함으로써 발광 소자로부터의 광의 추출 효율을 향상시킬 수 있어 바람직하다.
(격벽)
격벽(124)은 무기 절연 재료 또는 유기 절연 재료를 사용하여 형성할 수 있다. 예를 들어, 유기 절연 재료로서는 네거티브형이나 포지티브형의 감광성을 갖는 수지 재료, 비감광성을 갖는 수지 재료 등을 사용할 수 있고, 구체적으로는 폴리이미드 수지, 또는 아크릴 수지 등으로 형성할 수 있다.
(착색층, 차광막, 오버 코트층)
착색층(166)은, 특정한 파장 대역의 광을 투과하는 유색층이다. 예를 들어, 적색 파장 대역의 광을 투과하는 적색(R) 컬러 필터, 녹색 파장 대역의 광을 투과하는 녹색(G) 컬러 필터, 청색 파장 대역의 광을 투과하는 청색(B) 컬러 필터 등을 사용할 수 있다. 각 컬러 필터는 공지의 재료를 사용하여 인쇄법, 잉크젯법, 포토리소그래피법을 사용한 에칭 방법 등에 의하여 각각 원하는 위치에 형성한다.
또한, 여기서는, RGB의 3색을 사용한 방법에 대하여 설명하였지만, 이에 한정되지 않고, RGBY(황색) 등의 4색을 사용한 구성 또는 5색 이상의 구성으로 하여도 좋다.
차광막(164)은 인접한 화소의 발광 소자(130)로부터의 광을 차광하여 인접한 화소들간에서의 혼색을 억제한다. 여기서 착색층(166)의 단부가 차광막(164)과 중첩되도록 제공함으로써 광 누설을 억제할 수 있다. 차광막(164)은 발광 소자(130)로부터의 발광을 차광하는 재료를 사용할 수 있고, 금속이나 유기 수지 등의 재료를 사용하여 형성할 수 있다. 또한, 차광막(164)이나 오버 코트층(168)은 화소부(4502)에만 제공하여도 좋고, 신호선 회로부(4503) 등의 화소부(4502) 이외의 영역까지 제공하여도 좋다.
절연층(162)에는 평탄화층(116)과 마찬가지의 재료를 사용할 수 있다. 또한, 패시베이션층(163)에는 게이트 절연층(108) 등에 사용할 수 있는 무기 절연 재료를 적용할 수 있다.
오버 코트층(168)은, 아크릴 수지, 폴리이미드 수지 등의 유기 수지막에 의하여 형성할 수 있다. 오버 코트층(168)에 의하여 착색층(166)에 함유된 불순물 성분 등이 유기 화합물을 포함한 층(120) 측으로 확산되는 것을 방지할 수 있다. 또한 오버 코트층(168)은 유기 수지막과 무기 절연막의 적층 구조로 하여도 좋다. 무기 절연막으로서는 질화 실리콘, 산화 실리콘 등을 사용할 수 있다. 또한, 오버 코트층(168)을 제공하지 않은 구성으로 하여도 좋다.
(제 1 접착층)
제 1 접착층(171)은 제 2 전극층(122)과 제 2 기판(902) 사이에 제공되고, 제 2 기판(902)과 제 3 기판(903)을 접착시킨다. 제 1 접착층(171)으로서는, 광 경화형의 접착제, 반응 경화형 접착제, 열경화형 접착제, 또는 혐기형 접착제를 사용할 수 있다. 예를 들어 에폭시 수지, 아크릴 수지, 이미드 수지 등을 사용할 수 있다. 또한, 접착제에 광 파장 이하 크기의 건조제(제올라이트 등)나 굴절률이 큰 필러(산화티타늄이나 지르코늄 등)를 혼합함으로써, 발광 소자(130)의 신뢰성이 향상되거나, 또는 발광 소자(130)로부터의 광 추출 효율이 향상되기 때문에 바람직하다.
(제 2 접착층)
제 2 접착층(172)은, 제 1 접착층(171)과 마찬가지의 재료를 사용할 수 있다.
(터치 패널)
이하에서는, 본 발명의 일 형태에 따른 발광 장치에 있어서, 제 2 기판(902)의 일 표면에 형성되어 있는 터치 패널에 대하여 설명한다.
도 8 및 도 9는 각각, 도 7에 도시된 발광 장치의 제 2 기판(902) 및 그 일 표면 위에 형성되어 있는 도전층(911) 및 도전층(912)을 도시한 상면도이다. 도 10은 도 7에 도시된 발광 장치의 제 2 기판(902) 및 그 일 표면 위에 형성되어 있는 도전층(911), 도전층(912) 및 도전층(920)을 도시한 상면도이다. 도 11은 도 10에서의 C1-C2로 절단한 단면도이다. 도 12는 도 7에 도시된 발광 장치의 제 2 기판(902) 및 그 일 표면 위에 형성되어 있는 도전층(911), 도전층(912) 및 도전층(920)을 도시한 사시도이다.
제 3 기판(903)과 대향하는 제 2 기판(902)의 면에는 도전층(911), 도전층(912), 절연층(930), 및 도전층(920)이 순차적으로 형성되어 있다.
본 발명의 일 형태에 따른 발광 장치는 발광 장치의 제 2 기판(902)의 내측면에 터치 패널 기능의 발현을 위한 도전층으로서 ITO막을 형성한다.
도전층(911) 및 도전층(912)은 제 3 기판(903)과 대향하는 제 2 기판(902)의 면에 복수로 형성된다. 도전층(911)은 제 1 방향(도 8의 X 방향)을 따라 서로 나란하게 형성되고, 복수개의 본체부(912a)를 갖는 도전층(912)은 제 1 방향에 대하여 실질적으로 수직인 제 2 방향(도 9의 Y 방향)을 따라 서로 나란하게 형성된다. 도 8 및 도 9에 도시된 바와 같이, 도전층(911) 및 도전층(912)은 교대로 배치된다. 즉, 제 2 기판(902) 위에는 복수개의 도전층(911)이 제 1 방향(도 8의 X 방향)을 따라 서로 나란하게 형성되어 있고, 이와 같은 복수개의 도전층(911) 사이에 복수개의 도전층(912)이 제 2 방향(도 9의 Y 방향)을 따라 서로 나란하게 형성되어 있다.
여기서, 하나의 도전층(911)을 도 8에 패턴(1000)으로서 도시하였다. 도전층(911)은 각각 복수개의 본체부(911a), 복수개의 연결부(911b), 하나의 연장부(911c), 및 하나의 접속부(911d)를 포함한다. 본체부(911a)는 대략 마름모형(정방형)으로 형성되고, 제 1 방향, 예를 들어 도 8의 X 방향을 따라 복수개가 일렬로 형성되어 있다. 연결부(911b)는 서로 인접된 본체부(911a) 사이에 형성되고, 서로 인접되어 있는 본체부(911a) 사이를 연결하는 역할을 갖는다. 연장부(911c)는 도전층의 본체부(911a)의 일 단부로부터 연장되어 형성되어 있다. 복수개의 도전층(911)에서는, 모든 연장부(911c)가 동일 방향, 예를 들어 도 8의 Y 방향으로 연장되어 각 연장부(911c)가 모두 제 2 기판(902)의 일 단부, 즉 도 8에서 보았을 때 상측에 모이도록 형성될 수 있다. 또한, 연장부(911c)의 단부에는 접속부(911d)가 형성되어 있다. 접속부(911d)는 나중에 기재하는 도전성 부재를 개재하여 제 3 기판(903)의 데이터 라인(914)에 전기적으로 접속된다.
한편, 하나의 도전층(912)을 도 9에 패턴(2000)으로서 도시하였다. 도전층(912)은 각각 복수개의 본체부(912a), 하나의 연장부(912c), 및 하나의 접속부(912d)를 포함한다. 본체부(912a)는 대략 마름모형(정방형)으로 형성되고, 제 2 방향, 예를 들어 도 9의 Y 방향을 따라 복수개가 일렬로 형성되어 있다. 여기서, 상술한 도전층(911)과 달리 도전층(912)은 연결부를 포함하지 않고, 따라서 각각의 본체부(912a)가 서로 연결되지 않는 경우가 있다. 이 때, 각각의 본체부(912a)는 나중에 기재하는 도전층(920)에 의하여 서로 연결된다. 한편, 연장부(912c)는 도전층의 본체부(912a)의 일 단부로부터 연장되어 형성되어 있다. 복수개의 도전층(912)에서는, 모든 연장부(912c)가 동일 방향, 예를 들어 도 9의 Y 방향으로 연장되어 각 연장부(912c)가 모두 제 2 기판(902)의 일 단부, 즉 도 9에서 보았을 때 상측에 모이도록 형성될 수 있다. 또한, 연장부(912c)의 단부에는 접속부(912d)가 형성되어 있다. 접속부(912d)는 나중에 기재하는 도전성 부재를 개재하여 제 3 기판(903)의 데이터 라인(914)에 전기적으로 접속된다.
도 11 및 도 12에 도시된 바와 같이, 절연층(930)은 제 3 기판(903)과 대향하는 제 2 기판(902)의 면에 도전층(911), 도전층(912)을 덮도록 형성한다. 절연층(930)은 도전층(911), 도전층(912)과 도전층(920)을 절연시키는 역할을 갖는다. 그리고, 절연층(930)의 소정의 위치, 예를 들어 도전층(912)의 본체부(912a)가 서로 대면하는 단부 부근에는 콘택트 홀(931)이 형성될 수 있다. 콘택트 홀(931)을 통하여 도전층(912)의 본체부(912a)와 도전층(920)이 서로 연결된다.
도 10 내지 도 12에 도시된 바와 같이 도전층(920)은 제 3 기판(903)과 대향하는 제 2 기판(902)의 면에 형성된다. 이 때, 도전층(920)은 절연층(930)의 콘택트 홀(931)을 충전하도록 형성되고, 도전층(912)이 서로 인접된 본체부(912a) 사이를 전기적으로 접속하는 역할을 갖는다.
이와 같은 구성에 의하여, 서로 직교하는 방향으로 형성되는 도전층(911)과 도전층(912)을 서로 교차시키지 않도록 할 수 있다. 그래서, 도전층(911)과 도전층(912) 사이의 전기적 단락을 방지할 수 있다.
여기서, 도전층(911), 도전층(912), 도전층(920)은 예를 들어 산화 인듐(In2O3 등), 산화 주석(SnO2 등), ZnO, ITO, 인듐 아연 산화물, 또는 이들의 금속 산화물 재료에 산화 실리콘을 포함시킨 것으로 형성할 수 있다. 그리고, 이와 같은 도전층(911), 도전층(912), 도전층(920)은 포토리소그래피 공정을 사용하여 형성할 수 있다. 즉, 증착, 스핀 코팅, 스퍼터링, 잉크젯 등의 방법을 사용하여 형성된 ITO층을 패터닝하여 도전층(911), 도전층(912), 도전층(920)을 형성할 수 있다. 또한, 절연층(930)은 게이트 절연층(108)과 마찬가지의 무기 절연 재료를 사용하여 형성할 수 있다.
상기 구성에 의하여, 제 2 기판(902)의 내측면에 도전층(911), 도전층(912), 도전층(920) 및 절연층(930)을 형성할 수 있다. 그래서, 터치 패널을 갖고, 또 얇고 가요성을 갖는 발광 장치를 제작할 수 있다.
<발광 장치의 제작 방법>
도 2 내지 도 6에 본 발명의 일 형태의 발광 장치 제작 방법에 대하여 도시하였다. 이하에서 기재하는 각 구성 요소를 구성하는 재료는 상술한 사항을 참작할 수 있는 것으로 한다.
우선, 제 1 기판(901) 위에 박리층(101)을 형성한다(도 2의 (A) 참조). 제 1 기판(901)으로서는, 유리 기판, 석영 기판, 사파이어 기판, 세라믹 기판, 금속 기판 등을 사용할 수 있다. 박리층(101)은 상술한 재료를 사용하여 스퍼터링법이나 플라즈마 CVD법, 도포법, 인쇄법, 증착법 등으로 형성할 수 있다. 또한, 도포법은 스핀 코팅법, 액적 토출법, 디스펜서법을 포함한다.
다음에, 박리층(101) 위에 버퍼층(103)을 형성한다(도 2의 (B) 참조). 버퍼층(103)은 질화 실리콘막이나 산화 질화 실리콘막, 질화 산화 실리콘막 등의 질소와 실리콘을 포함한 절연층을 플라즈마 CVD법에 의하여 성막 온도를 250℃ 내지 400℃로 하여 형성함으로써 치밀하며 투수성이 매우 낮은 층으로 할 수 있다.
이어서, 버퍼층(103) 위에 도전막을 형성하고, 도전막을 선택적으로 에칭함으로써 게이트 전극층(106)을 형성한다. 이어서, 게이트 전극층(106)에 접하도록 게이트 절연층(108)을 형성한다. 다음에, 반도체층(110)을 형성한다. 반도체층(110)은 스퍼터링법, 플라즈마 CVD법 등에 의하여 형성할 수 있다. 이어서 도전막을 스퍼터링법에 의하여 형성한다. 이 도전막을 선택적으로 에칭하여 소스 전극층(112a) 및 드레인 전극층(112b), 그리고 도전층(915)을 형성한다(도 2의 (C) 참조).
다음에, 절연층(114)을 반도체층(110), 소스 전극층(112a) 및 드레인 전극층(112b)과 접하도록 형성한다. 다음에, 평탄화층(116)을 절연층(114) 위에 형성한다(도 2의 (D) 참조). 평탄화층(116)과 절연층(114)에는 개구를 제공한다. 이로써, 트랜지스터의 소스 전극층(112a) 또는 드레인 전극층(112b)과, 나중에 형성되는 제 1 전극층(118)을 전기적으로 접속할 수 있다. 또한, 나중에 도전층(915)과 이방성 도전막(4519)이나 범프(4556), FPC(4518) 등을 전기적으로 접속할 수 있다.
다음에 도전막을 형성하고, 도전막을 선택적으로 에칭함으로써 제 1 전극층(118)을 형성한다(도 2의 (E) 참조).
다음에, 격벽(124)을 제 1 전극층(118)의 단부를 덮도록 형성한다. 격벽(124)은 인접되는 제 1 전극층(118)을 전기적으로 절연한다(도 2의 (F) 참조). 또한, 격벽(124)은 그 상면에 형성되는 막이 끊어지지 않도록 순 테이퍼 형상을 갖는 것이 바람직하다. 또한 순 테이퍼 형상이란, 베이스가 되는 층에 다른 층이 완만한 각도로 두께를 증대시켜 접하는 구성을 가리킨다.
다음에, 증착법에 의하여 유기 화합물을 포함한 층(120)을 제 1 전극층(118)과 격벽(124)에 접하도록 형성한다(도 3의 (A) 참조). 유기 화합물을 포함한 층(120)에 고분자 재료를 사용하는 경우는 도포법에 의하여 형성할 수도 있다.
다음에, 유기 화합물을 포함한 층(120)에 접하도록, 제 2 전극층(122)을 형성한다(도 3의 (B) 참조). 제 2 전극층(122)은 증착법, 또는 스퍼터링법에 의하여 형성할 수 있다.
상술한 공정에 의하여 트랜지스터(150) 위에 발광 소자(130)를 형성할 수 있다. 제 1 기판(901) 위에 트랜지스터(150)와 발광 소자(130)가 형성된 기판을 백 플레인 기판(1)이라고 부르기로 한다.
다음에, 지지 기판(700)에 흡착층(600)을 형성한다(도 4의 (A) 참조). 지지 기판(700)으로서 두께가 0.5mm 이상 1mm 이하의 유리를 사용하는 것이 바람직하다. 흡착층(600)은 제작 공정에서의 가열이나 화학 처리에 대한 내구성이 있다. 흡착층(600)으로서 사용하는 접착 재료는 백금을 포함한 촉매를 포함한 실리콘(silicone) 수지가 바람직하다.
이어서 흡착층(600)에 접하도록 제 2 기판(902)을 접착시킨다(도 4의 (B) 참조). 흡착층(600)을 개재하여 지지 기판(700)에 제 2 기판(902)을 접착시킨 기판을 대향 기판(2)이라고 부른다. 지지 기판(700)은 흡착층(600)에 의하여 제 2 기판(902)과 접착된다. 또한, 나중의 공정에서 지지 기판(700)은 제 2 기판(902)으로부터 박리할 수 있다.
다음에, 백 플레인 기판(1)과 대향 기판(2)을 접착시키는 공정을 행한다. 우선, 대향 기판(2)의 제 2 기판(902) 표면에 제 1 접착층(171)을 도포한다(도 4의 (C) 참조).
제 1 접착층(171)을 도포한 면에 발광 소자(130) 등이 제공된 백 플레인 기판(1)의 면을 접착시킨다(도 5의 (A) 및 (B) 참조).
제 1 접착층(171)이 경화한 후, 제 1 기판(901)을 박리하고(도 6의 (A) 참조), 제 2 접착층(172)을 사용하여 제 3 기판(903)을 박리층(101)(또는 버퍼층(103))에 접착시킨다(도 6의 (B) 참조).
제 3 기판(903)으로의 전치 공정은 다양한 방법을 적절히 사용할 수 있다. 예를 들어, 박리층(101)으로서 피박리층과 접하는 측에 금속 산화막을 포함한 층을 형성한 경우에는, 상기 금속 산화막을 결정화하여 취약화함으로써, 피박리층을 제작 기판으로부터 박리할 수 있다. 또한, 내열성이 높은 제작 기판과 피박리층 사이에 박리층으로서 수소를 포함한 비정질 실리콘막을 형성한 경우에는, 레이저 광의 조사 또는 에칭으로 상기 비정질 실리콘막을 제거함으로써, 피박리층을 제작 기판으로부터 박리할 수 있다. 또한, 박리층으로서 피박리층과 접하는 측에 금속 산화막을 포함한 층을 형성하고, 상기 금속 산화막을 결정화하여 취약화하고, 또 박리층의 일부를 용액이나 NF3, BrF3, ClF3 등의 불화 가스를 사용한 에칭으로 제거한 후, 취약화된 금속 산화막에서 박리할 수 있다. 또한, 박리층(101)으로서 질소, 산소나 수소 등을 포함한 막(예를 들어, 수소를 포함한 비정질 실리콘막, 수소 함유 합금막, 산소 함유 합금막 등)을 사용하여, 박리층에 레이저 광을 조사하여 박리층(101) 내에 함유된 질소, 산소나 수소를 가스로서 방출시켜 피박리층과 기판의 박리를 촉진하는 방법을 사용하여도 좋다.
또는, 피박리층이 형성된 제작 기판을 기계적으로 삭제하거나 또는 용액이나 NF3, BrF3, ClF3 등의 불화 가스에 의한 에칭으로 제거하는 방법 등을 사용할 수 있다. 이 경우에는 박리층을 제공하지 않아도 좋다.
또한, 상술한 박리 방법을 복수 조합함으로써 더 용이하게 전치 공정을 행할 수 있다. 즉, 레이저 광의 조사, 가스나 용액 등에 의한 박리층에 대한 에칭, 날카로운 나이프나 메스 등을 사용한 기계적인 삭제 등을 행하여 박리층과 피박리층을 박리하기 쉬운 상태로 하고 나서, 물리적인 힘(기계 등에 의한 힘)으로 박리할 수도 있다.
그 이외의 박리 방법으로서는 박리층(101)을 텅스텐으로 형성한 경우는, 암모니아수와 과산화 수소수의 혼합 용액에 의하여 박리층(101)을 에칭하면서 박리하면 좋다.
상술한 공정에 의하여 트랜지스터(150)와 발광 소자(130)를 제 1 기판(901)으로부터 경량이고, 가요성을 갖는 제 3 기판(903)으로 전치할 수 있다.
다음에 지지 기판(700)을 상기 발광 장치로부터 박리한다(도 6의 (C) 참조). 박리법은 예를 들어, 지지 기판(700)과 제 2 기판(902) 사이에 있는 흡착층(600)에 날카로운 칼날로 칼집을 내고 제 2 기판(902)으로부터 지지 기판(700)을 박리하면 좋다.
본 발명의 일 형태의 발광 장치 제작 방법에 의하여 제 2 기판(902)과 제 3 기판(903)으로 발광 장치를 제작할 수 있다. 제 2 기판(902)의 두께가 10μm 이상 500μm 이하의 유리이므로 발광 장치의 중량을 가볍게 할 수 있다. 또한, 제 3 기판(903)은 수지이므로 가요성을 갖는 발광 장치를 얻을 수 있다.
이하에서는, 도 7의 (A) 및 (B)의 구성을 적용하는 경우의 제작 방법을 도 4의 (D)를 사용하여 도시하였다.
제 2 기판(902)이 흡착층(600)에 의하여 지지 기판(700)과 접착되어 있는 상태(도 4의 (B) 참조)로 이하의 공정을 행한다.
우선, 제 2 기판(902) 위에 도전층(911) 및 도전층(912)을 형성하고, 도전층(911) 및 도전층(912)을 덮는 절연층(930)을 형성한 후, 절연층(930)에 개구를 제공하고, 도전층(912)의 일부를 노출시킨다. 그리고, 절연층(930) 및 도전층(912) 위에 도전층(920)을 형성한다. 각 구성에 대해서는 상술한 설명을 참작할 수 있다.
다음에, 도전층(920)을 덮도록 절연층(162)을 CVD법, 스퍼터링법 등으로 형성한다. 이어서, 절연층(162)에 접하도록 패시베이션층(163)을 형성한다. 다음에, 포토리소그래피 공정을 사용하여 차광막(164)을 형성한다. 이어서, 포토리소그래피 공정을 사용하여 착색층(166)을 형성한다. 다음에, 착색층(166)과 접하도록 오버 코트층(168)을 형성한다. 오버 코트층(168)에 의하여 착색층(166) 중에 포함되는 색소의 열 확산을 방지할 수 있다.
상술한 공정에 의하여 제 2 기판(902) 위에 터치 패널이나 컬러 필터 등을 형성할 수 있다.
(실시형태 2)
본 실시형태에서는 실시형태 1에서의 반도체층에 사용할 수 있는 산화물 반도체에 대하여 자세히 설명한다.
상기 산화물 반도체로서는, 예를 들어 In계 금속 산화물, Zn계 금속 산화물, In-Zn계 금속 산화물, 또는 In-Ga-Zn계 금속 산화물 등을 적용할 수 있다. 또한, 상기 In-Ga-Zn계 금속 산화물에 포함되는 Ga의 일부 또는 모두 대신에 다른 금속 원소를 포함한 금속 산화물을 사용하여도 좋다.
상기 다른 금속 원소로서는, 예를 들어 갈륨보다 산소 원자와 많이 결합할 수 있는 금속 원소를 사용하면 좋고, 예를 들어 티타늄, 지르코늄, 하프늄, 게르마늄, 및 주석 중 어느 하나 또는 복수의 원소를 사용하면 좋다. 또한, 상기 다른 금속 원소로서는 란탄, 세륨, 프라세오디뮴, 네오디뮴, 사마륨, 유로퓸, 가돌리늄, 테르븀, 디스프로슘, 홀뮴, 에르븀, 툴륨, 이테르븀, 및 루테튬 중 어느 하나 또는 복수의 원소를 사용하면 좋다. 이들 금속 원소는 스테빌라이저로서의 기능을 갖는다. 또한, 이들 금속 원소의 첨가량은 금속 산화물이 반도체로서 기능하는 것이 가능한 양이다. 갈륨보다 산소 원자와 많이 결합할 수 있는 금속 원소를 사용하고, 또한 금속 산화물 중에 산소를 공급함으로써 금속 산화물 중의 산소 결함을 적게 할 수 있다.
또한, 원자수비가 In:Ga:Zn=1:1:1인 제 1 산화물 반도체층, 원자수비가 In:Ga:Zn=3:1:2인 제 2 산화물 반도체층, 및 원자수비가 In:Ga:Zn=1:1:1인 제 3 산화물 반도체층의 적층에 의하여 반도체층(110)을 구성하여도 좋다. 상기 적층에 의하여 반도체층(110)을 구성함으로써 예를 들어 트랜지스터의 전계 효과 이동도를 높일 수 있다.
또한, 상기 산화물 반도체를 C Axis Aligned Crystalline Oxide Semiconductor(CAAC-OS라고도 함)로 하여도 좋다.
CAAC-OS는 복수의 결정부를 갖는 산화물 반도체의 하나이다. 결정부에서는, c축이 산화물 반도체층의 피형성면의 법선 벡터 또는 표면의 법선 벡터에 평행한 방향으로 정렬되고, 또 ab면에 수직인 방향에서 보아 금속 원자가 삼각 형상 또는 육각 형상으로 배열되고, c축에 수직인 방향에서 보아 금속 원자가 층상으로, 또는 금속 원자와 산소 원자가 층상으로 배열된다. 또한, 본 명세서에서 단순이 "수직"이라고 기재한 경우, 85° 이상 95° 이하의 범위도 포함된다. 또한, 단순히 "평행"이라고 기재한 경우, -5° 이상 5° 이하의 범위도 포함된다.
예를 들어, 다결정인 산화물 반도체 스퍼터링용 타깃을 사용한 스퍼터링법에 의하여 CAAC-OS를 형성할 수 있다. 스퍼터링용 타깃에 이온이 충돌하면, 스퍼터링용 타깃에 포함되는 결정 영역이 ab면으로부터 벽개(劈開)되어 ab면에 평행한 면을 갖는 평판 형상, 또는 펠릿(pellet) 형상의 스퍼터링 입자로서 박리될 수 있다. 이 경우, 평판 형상의 스퍼터링 입자가 결정 상태를 유지한 채 기판까지 도달함으로써, 스퍼터링용 타깃의 결정 상태가 기판에 전사된다. 이로써, CAAC-OS가 형성된다.
또한, CAAC-OS를 형성하기 위하여, 이하의 조건을 적용하는 것이 바람직하다.
예를 들어, 불순물 농도를 저감하여 CAAC-OS를 형성함으로써, 불순물에 의하여 산화물 반도체의 결정 상태가 붕괴되는 것을 억제할 수 있다. 예를 들어, 성막실 내에 존재하는 불순물(수소, 물, 이산화 탄소, 및 질소 등)을 저감시키는 것이 바람직하다. 또한 성막 가스 내의 불순물을 저감시키는 것이 바람직하다. 예를 들어, 성막 가스로서 노점이 -80℃ 이하, 바람직하게는 -100℃ 이하인 성막 가스를 사용하는 것이 바람직하다.
또한 막을 형성할 때의 기판 가열 온도를 높게 함으로써 기판 부착 후에 스퍼터링 입자의 마이그레이션이 일어난다. 구체적으로는 기판 온도를 100℃ 이상 740℃ 이하로 하여 막을 형성한다. 막을 형성할 때의 기판 가열 온도를 높게 함으로써 평판 형상의 스퍼터링 입자가 기판까지 도달한 경우, 기판 위에서 마이그레이션이 일어나고 평탄한 면으로 향하여 기판에 부착된다.
또한, 성막 가스 중의 산소의 비율을 높이고 전력을 최적화함으로써, 막을 형성할 때의 플라즈마 대미지를 경감하는 것이 바람직하다. 성막 가스 중의 산소 비율은 30vol％ 이상, 바람직하게는 100vol％로 한다.
스퍼터링용 타깃의 일례로서, In-Ga-Zn-O 화합물 타깃에 대하여 이하에서 기재한다.
InOx 분말, GaOy 분말, 및 ZnOz 분말을 소정의 비율로 혼합시키고, 가압 처리를 행한 후에 1000℃ 이상 1500℃ 이하의 온도로 가열 처리를 행함으로써, 다결정인 In-Ga-Zn-O 화합물 타깃을 제작한다. 또한, x, y 및 z는 임의의 정수(正數)이다. 여기서, 소정의 비율은 예를 들어, InOx 분말, GaOy 분말, 및 ZnOz 분말이 2:2:1, 8:4:3, 3:1:1, 1:1:1, 4:2:3, 또는 3:1:2의 mol수비다. 또한, 분말의 종류, 및 이들을 혼합하는 비율은 제작하는 스퍼터링용 타깃에 따라 적절히 변경하면 좋다.
채널 형성 영역이 상기 CAAC-OS인 트랜지스터는, 가시광이나 자외광의 조사에 의한 전기 특성의 변동이 낮으므로 신뢰성이 높다.
상기 산화물 반도체를 포함한 트랜지스터는, 밴드 갭이 넓기 때문에 열 여기로 인한 누설 전류가 낮다. 또한, 정공의 유효 질량이 10 이상으로 무겁고, 터널 장벽의 높이가 2.8eV 이상으로 높다. 이로써, 터널 전류가 적다. 또한, 반도체층 내의 캐리어가 매우 적다. 그러므로, 오프 전류를 낮게 할 수 있다. 예를 들어, 오프 전류는 실온(25℃)에서 채널 폭 1μm당 1×10-19A(100zA) 이하이다. 더 바람직하게는 1×10-22A(100yA) 이하이다. 트랜지스터의 오프 전류는 낮으면 낮을수록 좋지만, 트랜지스터의 오프 전류의 하한 값은 약 1×10-30A/μm이라고 어림잡을 수 있다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는 실시형태 1에서의 발광 소자(130)에 적용할 수 있는 구성의 일례에 대하여 자세히 설명한다.
도 13의 (A)에 도시된 발광 소자(130)는, 한 쌍의 전극(제 1 전극층(118), 제 2 전극층(122)) 사이에 유기 화합물을 포함한 층(120)이 끼워진 구조를 갖는다. 또한, 이하의 본 실시형태의 설명에서는 예로서, 제 1 전극층(118)을 양극으로서 사용하고 제 2 전극층(122)을 음극으로서 사용하는 것으로 한다.
또한, 유기 화합물을 포함한 층(120)은 적어도 발광층을 포함하여 형성되어 있으면 좋고, 발광층 이외의 기능층을 포함하는 적층 구조이어도 좋다. 발광층 이외의 기능층으로서는 정공 주입성이 높은 물질, 정공 수송성이 높은 물질, 전자 수송성이 높은 물질, 전자 주입성이 높은 물질, 바이폴러성 물질(전자 수송성 및 정공 수송성이 높은 물질) 등을 포함한 층을 사용할 수 있다. 구체적으로는, 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 등의 기능층을 적절히 조합하여 사용할 수 있다. 유기 화합물을 포함한 층(120)에는, 저분자계 화합물 및 고분자계 화합물 중 어느 것이나 사용할 수도 있고, 무기 화합물을 포함하여도 좋다. 유기 화합물을 포함한 층(120)을 구성하는 층은 각각 증착법(진공 증착법을 포함함), 전사법, 인쇄법, 잉크젯법, 도포법 등의 방법으로 형성할 수 있다.
도 13의 (A)에 도시된 발광 소자(130)는, 제 1 전극층(118)과 제 2 전극층(122) 사이에 발생한 전위 차이에 의하여 전류가 흐르고, 유기 화합물을 포함한 층(120)에서 정공과 전자가 재결합하여 발광하는 것이다. 즉, 유기 화합물을 포함한 층(120)에 발광 영역이 형성되는 구성이 되어 있다.
본 발명에 있어서, 발광 소자(130)로부터의 발광은, 제 1 전극층(118), 또는 제 2 전극층(122) 측으로부터 외부로 추출된다. 따라서, 제 1 전극층(118) 또는 제 2 전극층(122)의 어느 한쪽은 투광성을 갖는 물질로 형성된다.
또한, 유기 화합물을 포함한 층(120)은 도 13의 (B)에 도시된 바와 같이 제 1 전극층(118)과 제 2 전극층(122) 사이에 복수로 적층되어 있어도 좋다. n(n은 2 이상의 자연수)층의 적층 구조를 갖는 경우에는, m(m은 자연수이며 1 이상 n-1 이하)번째의 유기 화합물을 포함한 층(120)과 (m+1)번째의 유기 화합물을 포함한 층(120) 사이에는 각각 전하 발생층(120a)을 제공하는 것이 바람직하다.
전하 발생층(120a)은, 유기 화합물과 금속 산화물의 복합 재료, 금속 산화물, 유기 화합물과 알칼리 금속, 알칼리 토금속, 또는 이들 화합물과의 복합 재료 외에, 이들을 적절히 조합하여 형성할 수 있다. 유기 화합물과 금속 산화물의 복합 재료로서는, 예를 들어, 유기 화합물과 산화 바나듐이나 산화 몰리브덴이나 산화 텅스텐 등의 금속 산화물을 포함한다. 유기 화합물로서는, 방향족 아민 화합물, 카바졸 유도체, 방향족 탄화 수소 등의 저분자 화합물, 또는 이들의 저분자 화합물의 올리고머, 덴드리머, 폴리머 등 다양한 화합물을 사용할 수 있다. 또한, 유기 화합물로서는 정공 수송성 유기 화합물로서 정공 이동도가 10-6cm2/Vs 이상인 것을 적용하는 것이 바람직하다. 다만, 전자보다 정공의 수송성이 높은 물질이면 이들 이외의 물질을 사용하여도 좋다. 또한, 전하 발생층(120a)으로서 사용하는 이들 재료는 캐리어 주입성, 캐리어 수송성이 뛰어나기 때문에 발광 소자(130)의 저전류 구동 및 저전압 구동을 실현할 수 있다.
또한, 전하 발생층(120a)은, 유기 화합물과 금속 산화물의 복합 재료와 다른 재료를 조합하여 형성하여도 좋다. 예를 들어, 유기 화합물과 금속 산화물의 복합재료를 포함한 층과 전자 공여성 물질 중에서 선택된 하나의 화합물 및 전자 수송성이 높은 화합물을 포함한 층을 조합하여 형성하여도 좋다. 또한, 유기 화합물과 금속 산화물의 복합 재료를 포함한 층과, 투명 도전막을 조합하여 형성하여도 좋다.
이와 같은 구성을 갖는 발광 소자(130)는, 에너지의 이동이나 소광 등의 문제가 발생하기 어렵고, 재료의 선택 폭이 넓어진다는 점에서 높은 발광 효율과 긴 수명을 함께 갖는 발광 소자로 하는 것이 용이하다. 또한, 한쪽 발광층에서 인광 발광, 다른 쪽 발광층에서 형광 발광을 얻는 것도 용이하다.
또한, 전하 발생층(120a)이란, 제 1 전극층(118)과 제 2 전극층(122)에 전압을 인가하였을 때 전하 발생층(120a)에 접하여 형성되는 한쪽의 유기 화합물을 포함한 층(120)에 대하여 정공을 주입하는 기능을 갖고, 다른 쪽의 유기 화합물을 포함한 층(120)에 전자를 주입하는 기능을 갖는다.
도 13의 (B)에 도시된 발광 소자(130)는, 유기 화합물을 포함한 층(120)으로서 사용하는 발광 물질의 종류를 바꿈으로써 다양한 발광색을 얻을 수 있다. 또한, 발광 물질로서 발광색이 상이한 복수의 발광 물질을 사용함으로써, 넓은 스펙트럼의 발광이나 백색 발광을 얻을 수도 있다.
도 13의 (B)에 도시된 발광 소자(130)를 사용하여, 백색 발광을 얻는 경우, 복수의 EL층의 조합으로서는, 적색, 청색 및 녹색의 광을 포함하여 백색으로 발광하는 구성으로 하여도 좋고, 예를 들어, 청색의 형광 재료를 발광 물질로서 포함한 제 1 발광층과, 녹색과 적색의 인광 재료를 발광 물질로서 포함한 제 2 발광층을 갖는 구성을 들 수 있다. 또한, 적색의 발광을 나타내는 제 1 발광층과, 녹색의 발광을 나타내는 제 2 발광층과, 청색의 발광을 나타내는 제 3 발광층을 갖는 구성으로 할 수도 있다. 또는, 보색 관계에 있는 광을 방출하는 발광층을 갖는 구성이라도 백색 발광을 얻을 수 있다. 발광층이 2층 적층된 적층형 소자에 있어서, 제 1 발광층으로부터 얻어지는 발광의 발광색과 제 2 발광층으로부터 얻어지는 발광의 발광색을 보색의 관계로 하는 경우, 보색의 관계로서는 청색과 황색, 또는 청록색과 적색 등을 들 수 있다.
또한, 상술한 적층형 소자의 구성에 있어서, 적층된 발광층들 사이에 전하 발생층을 배치함으로써, 전류 밀도를 낮게 유지한 채 고휘도 영역에서 장수명 소자를 실현할 수 있다. 또한, 전극 재료의 저항으로 인한 전압 강하를 작게 할 수 있으므로 대면적에서 균일하게 발광하는 것이 가능하다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
1: 백 플레인 기판
2: 대향 기판
101: 박리층
103: 버퍼층
106: 게이트 전극층
108: 게이트 절연층
110: 반도체층
112a: 소스 전극층
112b: 드레인 전극층
114: 절연층
116: 평탄화층
118: 제 1 전극층
120: 유기 화합물을 포함한 층
120a: 전하 발생층
122: 제 2 전극층
124: 격벽
130: 발광 소자
150: 트랜지스터
151: 트랜지스터
152: 트랜지스터
162: 절연층
163: 패시베이션층
164: 차광막
166: 착색층
168: 오버 코트층
171: 제 1 접착층
172: 제 2 접착층
511: 디스플레이 구동용 IC
512: 접속부
600: 흡착층
700: 지지 기판
901: 제 1 기판
902: 제 2 기판
903: 제 3 기판
911: 도전층
911a: 본체부
911b: 연결부
911c: 연장부
911d: 접속부
912: 도전층
912a: 본체부
912c: 연장부
912d: 접속부
913: 터치 패널 구동용 IC
914: 데이터 라인
915: 도전층
920: 도전층
930: 절연층
931: 콘택트 홀
1000: 패턴
2000: 패턴
4501: 단자부
4502: 화소부
4503: 신호선 회로부
4518: FPC
4519: 이방성 도전막
4556: 범프

Claims (20)

  1. 발광 장치의 제작 방법으로서,
    제 1 기판 위에 박리층을 형성하는 단계;
    상기 박리층 위에 복수의 트랜지스터를 형성하는 단계;
    상기 복수의 트랜지스터 중 하나와 전기적으로 접속되는 발광 소자를 형성하는 단계;
    지지 기판 위에 흡착층을 형성하는 단계;
    상기 흡착층을 사용하여 상기 지지 기판에 막 두께가 10μm 이상 500μm 이하인 제 2 기판을 부착하는 단계;
    상기 제 2 기판을 제 1 접착층으로 도포하는 단계;
    상기 제 1 접착층을 사용하여, 상기 제 2 기판을 상기 발광 소자, 상기 복수의 트랜지스터, 상기 박리층, 및 상기 제 1 기판에 접착하는 단계;
    노출된 표면을 형성하기 위해, 상기 박리층 부근에서의 분리에 의해 상기 발광 소자 및 상기 복수의 트랜지스터로부터 상기 제 1 기판을 분리하는 단계;
    제 2 접착층을 사용하여 상기 노출된 표면에 제 3 기판을 접착하는 단계; 및
    상기 제 2 기판과 상기 흡착층 사이의 분리에 의해 상기 제 2 기판으로부터 상기 지지 기판을 분리하는 단계를 포함하는, 발광 장치의 제작 방법.
  2. 제 1 항에 있어서,
    상기 제 2 기판을 상기 지지 기판에 접착시킨 후, 상기 제 2 기판 위에 터치 센서가 형성되고, 상기 터치 센서 위에 절연층이 형성되고, 상기 절연층 위에 착색층이 형성되는, 발광 장치의 제작 방법.
  3. 제 1 항에 있어서,
    상기 박리층은 텅스텐, 몰리브덴, 티타늄, 탄탈, 니오븀, 니켈, 코발트, 지르코늄, 루테늄, 로듐, 팔라듐, 오스뮴, 이리듐, 및 실리콘 중 적어도 하나를 함유하는, 발광 장치의 제작 방법.
  4. 제 1 항에 있어서,
    상기 박리층은 텅스텐을 함유하는, 발광 장치의 제작 방법.
  5. 제 1 항에 있어서,
    상기 박리층과 상기 복수의 트랜지스터 사이에 산화 실리콘층, 산화 갈륨층, 산화 하프늄층, 산화 이트륨층, 산화 알루미늄층, 질화 실리콘층, 질화 알루미늄층, 산화 질화 실리콘층, 산화 질화 알루미늄층, 또는 질화 산화 실리콘층을 형성하는 단계를 더 포함하는, 발광 장치의 제작 방법.
  6. 제 1 항에 있어서,
    상기 제 1 접착층은 에폭시 수지층, 아크릴 수지층, 또는 이미드 수지층인, 발광 장치의 제작 방법.
  7. 제 1 항에 있어서,
    상기 제 1 접착층은 광 경화형 접착층인, 발광 장치의 제작 방법.
  8. 제 1 항에 있어서,
    상기 제 2 접착층은 에폭시 수지층, 아크릴 수지층, 또는 이미드 수지층인, 발광 장치의 제작 방법.
  9. 제 1 항에 있어서,
    상기 제 2 접착층은 광 경화형 접착층인, 발광 장치의 제작 방법.
  10. 제 1 항에 있어서,
    상기 제 2 기판은 유리 기판인, 발광 장치의 제작 방법.
  11. 발광 장치로서,
    가요성을 갖는 기판;
    상기 가요성을 갖는 기판 위의 제 2 접착층;
    상기 제 2 접착층 위의 버퍼층;
    상기 버퍼층 위의 트랜지스터;
    상기 트랜지스터 위의 평탄화층;
    상기 평탄화층 위에 있고, 상기 트랜지스터와 전기적으로 접속되는 발광 소자;
    상기 발광 소자 및 상기 평탄화층 위의 제 1 접착층;
    상기 제 1 접착층 위에 있고, 상기 가요성을 갖는 기판과 대향하는 평탄화된 표면을 포함하는 절연층;
    상기 절연층과 중첩되는 터치 센서; 및
    상기 절연층 및 상기 터치 센서 위에 있고, 막 두께가 10μm 이상 500μm 이하인 유리 기판을 포함하는, 발광 장치.
  12. 제 11 항에 있어서,
    상기 유리 기판과 상기 제 1 접착층 사이에 착색층을 더 포함하고,
    상기 터치 센서는 상기 착색층보다 상기 유리 기판 측에 더 가깝게 위치하는, 발광 장치.
  13. 제 11 항에 있어서,
    상기 제 2 접착층은 에폭시 수지층, 아크릴 수지층, 또는 이미드 수지층인, 발광 장치.
  14. 제 11 항에 있어서,
    상기 제 2 접착층은 광 경화형 접착층인, 발광 장치.
  15. 제 11 항에 있어서,
    상기 버퍼층은 산화 실리콘층, 산화 갈륨층, 산화 하프늄층, 산화 이트륨층, 산화 알루미늄층, 질화 실리콘층, 질화 알루미늄층, 산화 질화 실리콘층, 산화 질화 알루미늄층, 또는 질화 산화 실리콘층인, 발광 장치.
  16. 제 11 항에 있어서,
    상기 평탄화층은 폴리이미드 수지층, 아크릴 수지층, 또는 산화 실리콘층인, 발광 장치.
  17. 제 11 항에 있어서,
    상기 제 1 접착층은 에폭시 수지층, 아크릴 수지층, 또는 이미드 수지층인, 발광 장치.
  18. 제 11 항에 있어서,
    상기 제 1 접착층은 광 경화형 접착층인, 발광 장치.
  19. 제 11 항에 있어서,
    상기 가요성을 갖는 기판은 수지 기판인, 발광 장치.
  20. 제 11 항에 있어서,
    상기 가요성을 갖는 기판은 폴리에틸렌테레프탈레이트 수지 기판, 폴리에틸렌나프탈레이트 수지 기판, 폴리아크릴로나이트릴 수지 기판, 폴리이미드 수지 기판, 폴리메틸메타크릴레이트 수지 기판, 폴리카보네이트 수지 기판, 폴리에테르술폰 수지 기판, 폴리아미드 수지 기판, 폴리스타이렌 수지 기판, 폴리아미드이미드 수지 기판, 또는 폴리염화비닐 수지 기판인, 발광 장치.
KR1020130073252A 2012-07-05 2013-06-25 발광 장치 및 발광 장치의 제작 방법 KR102091687B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-151158 2012-07-05
JP2012151158 2012-07-05

Publications (2)

Publication Number Publication Date
KR20140005770A KR20140005770A (ko) 2014-01-15
KR102091687B1 true KR102091687B1 (ko) 2020-03-20

Family

ID=49877854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130073252A KR102091687B1 (ko) 2012-07-05 2013-06-25 발광 장치 및 발광 장치의 제작 방법

Country Status (4)

Country Link
US (2) US9184211B2 (ko)
JP (5) JP2014029853A (ko)
KR (1) KR102091687B1 (ko)
TW (2) TWI669835B (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102091687B1 (ko) 2012-07-05 2020-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치의 제작 방법
KR102173801B1 (ko) 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법
US11074025B2 (en) 2012-09-03 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR102239367B1 (ko) 2013-11-27 2021-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
US9229481B2 (en) 2013-12-20 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102334815B1 (ko) * 2014-02-19 2021-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 박리 방법
TWI696023B (zh) * 2014-02-28 2020-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法及電子裝置的製造方法
DE112015001124T5 (de) 2014-03-06 2016-11-17 Semiconductor Energy Laboratory Co., Ltd. Lichtemittierende Vorrichtung
KR102292148B1 (ko) * 2014-03-13 2021-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 제작 방법, 및 전자 기기의 제작 방법
TWI679560B (zh) * 2014-03-13 2019-12-11 日商半導體能源研究所股份有限公司 觸控面板
JP6468686B2 (ja) * 2014-04-25 2019-02-13 株式会社半導体エネルギー研究所 入出力装置
US10073571B2 (en) 2014-05-02 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor and touch panel including capacitor
JP6596224B2 (ja) 2014-05-02 2019-10-23 株式会社半導体エネルギー研究所 発光装置及び入出力装置
JP2015228367A (ja) 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 半導体装置、入出力装置、及び電子機器
JP2016006640A (ja) * 2014-05-30 2016-01-14 株式会社半導体エネルギー研究所 検知器、入力装置、入出力装置
JP6518133B2 (ja) * 2014-05-30 2019-05-22 株式会社半導体エネルギー研究所 入力装置
JP6425114B2 (ja) * 2014-07-02 2018-11-21 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 折り畳み式表示装置及び電気機器
JP6497858B2 (ja) * 2014-07-11 2019-04-10 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
CN106537485B (zh) * 2014-07-25 2019-07-16 株式会社半导体能源研究所 显示装置及电子设备
KR102375250B1 (ko) * 2014-09-04 2022-03-15 엘지디스플레이 주식회사 터치 스크린 일체형 유기 발광 표시 장치 및 터치 스크린 일체형 유기 발광 표시 장치 제조 방법
KR102326807B1 (ko) * 2014-11-26 2021-11-15 엘지디스플레이 주식회사 유기발광표시장치 및 이의 제조방법
US10516118B2 (en) 2015-09-30 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Electronic device, display device, method for manufacturing the same, and system including a plurality of display devices
US10558265B2 (en) 2015-12-11 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Input device and system of input device
JP6822858B2 (ja) 2016-01-26 2021-01-27 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
KR102465377B1 (ko) 2016-02-12 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP2017152252A (ja) * 2016-02-25 2017-08-31 株式会社ジャパンディスプレイ 表示装置
JP6863803B2 (ja) 2016-04-07 2021-04-21 株式会社半導体エネルギー研究所 表示装置
KR102438255B1 (ko) 2017-05-31 2022-08-30 엘지디스플레이 주식회사 표시 장치
KR102467371B1 (ko) * 2017-11-09 2022-11-14 엘지디스플레이 주식회사 전계발광 표시장치 및 그 제조방법
US10437402B1 (en) * 2018-03-27 2019-10-08 Shaoher Pan Integrated light-emitting pixel arrays based devices by bonding
US10325894B1 (en) 2018-04-17 2019-06-18 Shaoher Pan Integrated multi-color light-emitting pixel arrays based devices by bonding
KR102595915B1 (ko) * 2018-06-18 2023-10-31 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
JP7240624B2 (ja) * 2018-12-07 2023-03-16 大日本印刷株式会社 表示装置形成用基板、表示装置及び表示装置の製造方法
US11011669B2 (en) 2019-10-14 2021-05-18 Shaoher Pan Integrated active-matrix light emitting pixel arrays based devices
US10847083B1 (en) 2019-10-14 2020-11-24 Shaoher Pan Integrated active-matrix light emitting pixel arrays based devices by laser-assisted bonding

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746654B1 (ko) 2000-02-01 2007-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
KR101050464B1 (ko) 2008-07-21 2011-07-19 삼성모바일디스플레이주식회사 디스플레이 패널 및 그 제조 방법

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
US6956324B2 (en) 2000-08-04 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6739931B2 (en) 2000-09-18 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
SG118118A1 (en) 2001-02-22 2006-01-27 Semiconductor Energy Lab Organic light emitting device and display using the same
TW546857B (en) 2001-07-03 2003-08-11 Semiconductor Energy Lab Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003109773A (ja) 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP5057619B2 (ja) 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003229548A (ja) * 2001-11-30 2003-08-15 Semiconductor Energy Lab Co Ltd 乗物、表示装置、および半導体装置の作製方法
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN100391004C (zh) 2002-10-30 2008-05-28 株式会社半导体能源研究所 半导体装置以及半导体装置的制作方法
JP4748986B2 (ja) 2002-11-01 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20040099926A1 (en) 2002-11-22 2004-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and light-emitting device, and methods of manufacturing the same
JP2004174664A (ja) * 2002-11-27 2004-06-24 Fuji Photo Film Co Ltd ハードコートフィルムの切断方法、並びにハードコート処理物品およびその製造方法
KR100484109B1 (ko) * 2002-12-14 2005-04-18 삼성에스디아이 주식회사 기판 제조방법, 이 기판제조방법을 이용한 유기 전계발광표시장치의 제조방법 및 유기 전계 발광 표시장치
EP1434264A3 (en) 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
AU2003292609A1 (en) * 2003-01-15 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Separating method and method for manufacturing display device using the separating method
TWI328837B (en) 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
EP1542272B1 (en) 2003-10-06 2016-07-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7084045B2 (en) 2003-12-12 2006-08-01 Seminconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4836445B2 (ja) * 2003-12-12 2011-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN100594619C (zh) 2004-05-21 2010-03-17 株式会社半导体能源研究所 半导体器件及其制造方法
US7307006B2 (en) 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP5200538B2 (ja) 2005-08-09 2013-06-05 旭硝子株式会社 薄板ガラス積層体及び薄板ガラス積層体を用いた表示装置の製造方法
KR101346241B1 (ko) 2005-11-29 2013-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 안테나 및 그의 제작방법, 안테나를 가지는 반도체장치 및그의 제작방법, 및 무선통신 시스템
US7727809B2 (en) 2006-05-31 2010-06-01 Semiconductor Energy Laboratory Co., Ltd. Attachment method, attachment apparatus, manufacturing method of semiconductor device, and manufacturing apparatus of semiconductor device
JP4866200B2 (ja) * 2006-10-05 2012-02-01 パナソニック株式会社 発光デバイスの製造方法
KR101447044B1 (ko) 2006-10-31 2014-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7924350B2 (en) 2007-10-12 2011-04-12 Au Optronics Corporation Capacitance type touch panel
US8119490B2 (en) 2008-02-04 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
KR101753574B1 (ko) 2008-07-10 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
KR102040563B1 (ko) 2008-07-10 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US8494021B2 (en) 2008-08-29 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Organic laser device
EP2178133B1 (en) 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
US8610155B2 (en) 2008-11-18 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, method for manufacturing the same, and cellular phone
KR101702329B1 (ko) 2008-12-17 2017-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
TWI552123B (zh) 2009-01-28 2016-10-01 半導體能源研究所股份有限公司 顯示裝置
JP2010244694A (ja) * 2009-04-01 2010-10-28 Seiko Epson Corp 有機ｅｌ装置、電子機器
JP5593630B2 (ja) * 2009-04-01 2014-09-24 セイコーエプソン株式会社 有機ｅｌ装置および電子機器
US8911653B2 (en) 2009-05-21 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting device
KR101651206B1 (ko) 2009-05-26 2016-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작 방법
SG176602A1 (en) 2009-06-24 2012-01-30 Semiconductor Energy Lab Method for reprocessing semiconductor substrate and method for manufacturing soi substrate
US8766269B2 (en) 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
JP2011013511A (ja) * 2009-07-03 2011-01-20 Casio Computer Co Ltd 保護板付き電子部材
US8576209B2 (en) 2009-07-07 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device
CN101996535A (zh) * 2009-08-25 2011-03-30 精工爱普生株式会社 电光学装置和电子设备
KR20120059512A (ko) 2009-08-27 2012-06-08 아사히 가라스 가부시키가이샤 플렉시블 기재-지지체의 적층 구조체, 지지체를 갖는 전자 디바이스용 패널 및 전자 디바이스용 패널의 제조 방법
JP5562597B2 (ja) 2009-08-28 2014-07-30 荒川化学工業株式会社 支持体、ガラス基板積層体、支持体付き表示装置用パネル、および表示装置用パネルの製造方法
KR101882887B1 (ko) 2009-09-16 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
JP2011075809A (ja) * 2009-09-30 2011-04-14 Toppan Printing Co Ltd 液晶表示パネル
WO2011043178A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
JP5418130B2 (ja) * 2009-10-15 2014-02-19 大日本印刷株式会社 静電容量式タッチパネルセンサおよび当該タッチパネルセンサの製造方法
JP4992958B2 (ja) * 2009-11-30 2012-08-08 カシオ計算機株式会社 板状部材接合体の製造方法、及び、透明基板付き電子部材の製造方法
US9000442B2 (en) 2010-01-20 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, flexible light-emitting device, electronic device, and method for manufacturing light-emitting device and flexible-light emitting device
KR102172343B1 (ko) * 2010-02-05 2020-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
JP5430470B2 (ja) * 2010-03-31 2014-02-26 株式会社半導体エネルギー研究所 発光装置、及びその作製方法
US8507322B2 (en) 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
KR101845480B1 (ko) 2010-06-25 2018-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2012020677A1 (ja) * 2010-08-09 2012-02-16 新日鐵化学株式会社 繰返し屈曲用途向けフレキシブル回路基板、これを用いた電子機器及び携帯電話
KR101778229B1 (ko) 2010-10-29 2017-09-14 삼성디스플레이 주식회사 유기 발광 표시 장치
US8669702B2 (en) 2010-11-19 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Lighting device
KR101521114B1 (ko) * 2010-12-03 2015-05-19 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조 방법
US8772795B2 (en) 2011-02-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and lighting device
US9781783B2 (en) 2011-04-15 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, light-emitting system, and display system
KR20120123963A (ko) * 2011-05-02 2012-11-12 엘지전자 주식회사 디스플레이 모듈 및 이를 구비한 이동 단말기
US8711292B2 (en) * 2011-11-22 2014-04-29 Atmel Corporation Integrated touch screen
KR101472806B1 (ko) * 2012-01-30 2014-12-15 삼성디스플레이 주식회사 터치 패널 및 터치 패널을 포함하는 표시 장치
KR102091687B1 (ko) 2012-07-05 2020-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치의 제작 방법
KR102173801B1 (ko) 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746654B1 (ko) 2000-02-01 2007-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
KR101050464B1 (ko) 2008-07-21 2011-07-19 삼성모바일디스플레이주식회사 디스플레이 패널 및 그 제조 방법

Also Published As

Publication number Publication date
TW201409753A (zh) 2014-03-01
US20160056224A1 (en) 2016-02-25
TWI669835B (zh) 2019-08-21
KR20140005770A (ko) 2014-01-15
US20140008668A1 (en) 2014-01-09
TW201906196A (zh) 2019-02-01
US10074703B2 (en) 2018-09-11
US9184211B2 (en) 2015-11-10
JP2020004739A (ja) 2020-01-09
JP6602832B2 (ja) 2019-11-06
JP2023053142A (ja) 2023-04-12
TWI645578B (zh) 2018-12-21
JP2014029853A (ja) 2014-02-13
JP2018029084A (ja) 2018-02-22
JP2021182553A (ja) 2021-11-25

Similar Documents

Publication Publication Date Title
KR102091687B1 (ko) 발광 장치 및 발광 장치의 제작 방법
KR102278524B1 (ko) 발광 장치 제작 방법
JP6466012B2 (ja) 発光装置及びその作製方法
JP7127802B2 (ja) タッチ検出機能付き表示装置及びその製造方法
KR102611500B1 (ko) 유기발광표시장치와 그의 제조방법
TW201244204A (en) Light-emitting device and electronic device using light-emitting device
TW201526329A (zh) 有機發光裝置及其製備方法
KR20130033259A (ko) 유기 발광 소자와 그 제조 방법, 유기 표시 패널, 유기 표시 장치
WO2021218428A1 (zh) 显示面板及其制作方法、显示装置
JP2007095518A (ja) 有機エレクトロルミネッセンス表示装置
JP6732076B2 (ja) 発光装置の作製方法
KR102261213B1 (ko) 플렉시블 유기발광 표시장치
KR100940020B1 (ko) 유기 전계발광표시소자 및 그 제조방법
JP2011031472A (ja) フィルム積層体およびそれを用いた有機ｅｌ素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant