CN1263153C - 半导体器件及其制作方法 - Google Patents

半导体器件及其制作方法 Download PDF

Info

Publication number
CN1263153C
CN1263153C CNB011109718A CN01110971A CN1263153C CN 1263153 C CN1263153 C CN 1263153C CN B011109718 A CNB011109718 A CN B011109718A CN 01110971 A CN01110971 A CN 01110971A CN 1263153 C CN1263153 C CN 1263153C
Authority
CN
China
Prior art keywords
film
gate electrode
gate insulating
insulating film
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB011109718A
Other languages
English (en)
Other versions
CN1312589A (zh
Inventor
山崎舜平
小山润
须泽英臣
小野幸治
荒尾达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1312589A publication Critical patent/CN1312589A/zh
Application granted granted Critical
Publication of CN1263153C publication Critical patent/CN1263153C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种高可靠性的半导体显示器件。一种半导体显示器件包括：形成在绝缘表面上的半导体膜；与半导体膜接触的栅绝缘膜；与栅绝缘膜接触的第一栅电极；与第一栅电极接触的第二栅电极；其中第二栅电极端部具有锥形截面，其中半导体膜包括：沟道形成区，与沟道形成区接触的轻掺杂漏区，与轻掺杂漏区接触的源区和漏区，其中沿沟道纵向的第一栅电极的第一宽度宽于沿沟道纵向的第二栅电极的第二宽度，其中轻掺杂漏区与第一栅电极重叠，栅绝缘膜夹于其间。

Description

半导体器件及其制作方法
技术领域
本发明涉及到半导体显示器件，它是使用半导体元件(半导体薄膜元件)。而且，本发明还涉及到在显示部分使用半导体显示器件的电子学设备。
背景技术
采用制作在具有绝缘表面的衬底上的半导体薄膜(厚为几个至几百个纳米)以制作薄膜晶体管(TFT)的技术，近些年来已成为公众注意的中心。薄膜晶体管被广泛地用于电子学器件如IC以及半导体显示器件，特别是正迅速发展成为用于液晶显示和EL显示器件的开关元件。
EL显示器件也称为有机EL显示器件(OELDs)和有机发光二极管(OLEDs)。
EL显示器件是自发光的。EL器件具有这样的结构，其中一个含有有机化合物的层(EL层)夹于一对电极(一个阳极和一个阴极)之间，而且EL层通常具有叠层结构。一个典型的叠层结构的例子是由Eastman Kodak公司的Tang等开发的由空穴输运层、发光层和电子输运层构成的叠层结构。这种结构具有极高的发光效率，当前在研发的大多数EL显示器件都使用这种结构。
对具有阳极层、EL层和阴极层的EL元件施加电场，则产生电致发光。在有机化合物中由单重激发态回到基态(荧光)或由三重激发态回到基态(磷光)都会产生发光，这两种发光在本发明的EL显示器件中都可以使用。
而且，在阳极上依次叠置空穴注入层、空穴输运层、发光层和电子输运层的结构，和在阳极上依次叠置空穴注入层、空穴输运层、发光层、电子输运层和电子注入层的结构，也都可使用。也可在发光层中掺入诸如荧光颜料之类的材料。
在阳极和阴极间形成的所有各层，在本说明书中统称为EL层。上述的空穴注入层、空穴输运层、发光层、电子输运层和电子注入层因此都包括在EL层中。
注意，在本说明书中，EL元件的发光被称作EL元件的驱动。还要注意，在本说明书通篇中，由阳极、EL层和阴极构成的发光元件被称作EL元件。
有源矩阵EL显示器件的像素部分具有许多像素，每个都具有一个TFT和一个EL元件。用TFT控制流过EL元件的电流，则在像素部分显示一幅图像。
特别是，用具有晶体结构的半导体膜作为TFT的有源层(晶体TFT)可获得高迁移率，因此能够将多种功能的电路集成在同一衬底上，从而实现高清晰度的图像显示。
本说明书中，具有晶体结构的半导体膜包括单晶半导体、多晶半导体和微晶半导体，还包括日本专利公开No.Hei 7-130652号、No.Hei 8-78329号、No.Hei 10-135468号和No.Hei 10-135469号所揭示的半导体。
为构成有源矩阵EL显示器件，只有一个像素的矩阵电路(此后称为像素部分)需要100万至200万个晶体TFT，而在其周围形成的附加的功能电路则需更多的晶体TFT。
TFT的特性可按开态和关态来考虑。一些特性参数如开态电流、迁移率、S值和阈值都是开态特性，而关态电流则是最重要的关态特性。
然而，有一个问题是晶体TFT的关态电流容易升高。
而且，从可靠性的观点出发，晶体TFT还没有用于采用LSI的MOS晶体管(在单晶半导体衬底上制作晶体管)。例如，已观察到在晶体TFT被连续驱动时发生退降现象，迁移率和开态电流(TFT开态时流过的电流)下降，关态电流(TFT关态时流过的电流)上升。设想其原因是热载流子效应，即在漏极附近的高电场产生的热载流子导致了退降现象。
已经知道，轻掺杂漏区(LDD)结构是借助于减轻漏极附近的高电场来降低MOS晶体管关态电流的一种方法。低掺杂区被制作在具有这种结构的沟道区外面形成，此低掺杂区称作LDD区。
特别是，有一种结构其LDD区经栅绝缘膜与栅电极重叠(栅-漏重叠LDD，黄金结构)，漏极附近的高电场区被减弱，可防止热载流子效应，从而提高可靠性。注意，在本说明书中，LDD区经栅绝缘膜与栅电极重叠的区域称作Lov区(第一LDD区)(“ov”表示“重叠”)。
还要注意，已知一些结构如LATID(大倾角注入漏区)结构和ITLDD(反型T LDD)结构都是黄金结构。例如，有一种黄金结构，据Hatano M.，Akimoto H.，and Sakai T.(IEDM97 Technical Digest，p.523-6，1997)报导，其侧壁是由硅形成的，已证实与其他的TFT结构相比可得到极优越的可靠性。
注意，在本说明书中，LDD区不与栅电极经栅绝缘膜而重叠的区域称作Loff区(第二LDD区)(“off”表示“截止”)。
已提出了几种方法来制作具有Loff区和Lov区二者的TFT。一种方法使用掩模，一种方法使用的栅电极具有不同宽度的两层而栅绝缘膜是自对准的，这些都可作为形成Lov区和Loff区的方法。
然而，用掩模形成Lov区和Loff区时需用两个掩模，工序也增多了。另一方面，当用自对准形成Lov区和Loff区时，不需增加掩模数，因而能够减少工序。然而，栅电极的宽度和栅绝缘膜的厚度会影响形成的Lov区和Loff区的位置。栅电极和栅绝缘膜的腐蚀速率是不同的，很难精确控制Lov区和Loff区的位置对准。
发明内容
鉴于上述，本发明的目的是在形成Lov区和Loff区时减少掩模数目，并在所希望的位置容易地形成Lov区和Loff区。而且，本发明的目的还在于实现能够得到良好的开态和关态特性的晶体TFT。本发明的另一个目的是实现高可靠性的半导体显示器件，其半导体电路是由这种类型的晶体TFT构成的。
利用栅电极的自对准以及掩模向半导体层中掺入杂质来形成Lov区和Loff区。栅电极由两层导电膜构成，更靠近半导体层的那一层(第一栅电极)沿沟道纵向(沟道长度方向)被制作成长于离半导体层较远的层(第二电极)。
注意，在本说明书中，沟道纵向一词指载流子在其中运动的源区和漏区之间的方向。
在本发明中，第一栅电极和第二栅电极沿沟道纵向(载流子移动方向)的长度(此后简称作栅电极宽度)是不同的。用第一栅电极和第二栅电极作掩模进行离子注入，由于栅电极厚度不同，利用离子透入深度之差，可使第二栅电极下面的半导体层中的离子浓度低于第一栅电极下面的半导体层中的离子浓度，而无须在第二栅电极下面定位。此外，还能使第一栅电极下面的半导体层中的离子浓度低于不在第一栅电极下面的半导体层的离子浓度，而无须在第二栅电极下面定位。
而且，Loff区是用掩模来形成的，因此只须用腐蚀来控制第一栅电极和第二栅电极的宽度，Loff区和Lov区位置的控制比之于常规的例子就变得容易了。所以，Lov区和Loff区的精确位置对准以及制作具有所需特性的TFT都变得容易了。
本发明的结构如下所示。
本发明的一种结构为一半导体显示器件，它具有：在绝缘表面上形成的半导体层；与半导体层接触的栅绝缘膜；与栅绝缘膜接触的第一栅电极以及与第一栅电极接触的第二栅电极；
其特点为：
半导体层具有沟道形成区、与沟道形成区接触的LDD区以及与LDD区接触的源区和漏区；
沿沟道纵向的第一栅电极的宽度宽于沿沟道纵向的第二栅电极的宽度；且
LDD区与第一栅电极重叠，栅绝缘膜夹于其间。
本发明的另一种结构为一半导体显示器件，它具有：在绝缘表面上形成的半导体层；与半导体层接触的栅绝缘膜；与栅绝缘膜接触的第一栅电极以及与第一栅电极接触的第二栅电极；
其特点为：
半导体层具有沟道形成区、与沟道形成区接触的LDD区以及与源区和漏区接触的LDD区；
沿沟道纵向的第一栅电极的宽度宽于沿沟道纵向的第二栅电极的宽度；
LDD区与第一栅电极重叠，栅绝缘膜夹于其间；且
沟道形成区与第二栅电极重叠，栅绝缘膜夹于其间。
本发明还有一种结构为一半导体显示器件，它具有：在绝缘表面上形成的半导体层；与半导体层接触的栅绝缘膜；与栅绝缘膜接触的第一栅电极；与第一栅电极接触的第二栅电极；以及EL元件；
其特点为：
半导体层具有沟道形成区、与沟道形成区接触的LDD区以及与LDD区接触的源区和漏区；
沿沟道纵向的第一栅电极的宽度宽于沿沟道纵向的第二栅电极的宽度；
LDD区与第一栅电极重叠，栅绝缘膜夹于其间；
沟道形成区与第二栅电极重叠，栅绝缘膜夹于其间；
EL元件具有阳极、阴极及在其间形成的EL层；且
漏区与阳极或阴极电相连。
本发明还有一种结构为一半导体显示器件，它具有：在绝缘表面上形成的半导体层；与半导体层接触的栅绝缘膜；与栅绝缘膜接触的第一栅电极以及与第一栅电极接触的第二栅电极；
其特点为：
沿沟道纵向的第一栅电极的宽度宽于沿沟道纵向的第二栅电极的宽度；
第一栅电极截面的一端为锥形；
半导体层具有沟道形成区、与沟道形成区接触的LDD区以及与LDD区接触的源区和漏区；
LDD区与第一栅电极重叠，栅绝缘膜夹于其间；且
沟道形成区与第二栅电极重叠，把栅绝缘膜夹于其间。
上述结构中的LDD区可用自对准的方式，借助于用第二栅电极作为掩模向半导体层掺入杂质元素来形成。
按照本发明，LDD区的杂质浓度至少含有一个其浓度梯度为1×1017至1×1018/cm3的区域，而且其特点是杂质元素的浓度随与沟道形成区距离的增大而增高。
本发明还有一种结构为一半导体显示器件，它具有开关TFT和驱动电路TFT；
其中：
每个开关TFT和驱动电路TFT都具有在绝缘表面上形成的半导体层，与半导体层接触的栅绝缘膜，与栅绝缘膜接触的第一栅电极，及与第一栅电极接触的第二栅电极；
沿沟道纵向的第一栅电极的宽度宽于沿沟道纵向的第二栅电极的宽度；
开关TFT的半导体层具有：与第二栅电极重叠的沟道形成区，栅绝缘膜夹于其间；接触沟道形成区的与第一栅电极重叠并将栅绝缘膜夹于其间的第一LDD区；与第一LDD区接触的第LDD区；以及与第二LDD区接触的源区和漏区；
驱动电路TFT的半导体层具有：与第二栅电极重叠的沟道形成区，栅绝缘膜夹于其间；接触沟道形成区的与第一栅电极重叠并将栅绝缘膜夹于其间的第三LDD区；以及与第三LDD区接触的源区和漏区。
本发明还有一种结构为一半导体显示器件，它具有开关TFT和驱动电路TFT；
其中：
每个开关TFT和驱动电路TFT都具有在绝缘表面上形成的半导体层，与半导体层接触的栅绝缘膜，与栅绝缘膜接触的第一栅电极以及与第一栅电极接触的第二栅电极；
沿沟道纵向的第一栅电极的宽度宽于沿沟道纵向的第二栅电极的宽度；
第一栅电极截面的一边为锥形；
开关TFT的半导体层具有：与第二栅电极重叠的沟道形成区，栅绝缘膜夹于其间；接触沟道形成区的与第一栅电极重叠并将栅绝缘膜夹于其间的第一LDD区；与第一LDD区接触的第二LDD区；及与第二LDD区接触的源区和漏区；而
驱动电路TFT的半导体层具有：与第二栅电极重叠的沟道形成区，栅绝缘膜夹于其间；接触沟道形成区的与第一栅电极重叠并将栅绝缘膜夹于其间的第三LDD区以及与第三LDD区接触的源区和漏区。
按照本发明，第一LDD区的杂质浓度至少含有一个其杂质浓度梯度为1×1017至1×1018/cm3的区域，且杂质元素的浓度随与沟道形成区距离的增大而增高。
按照本发明，第三LDD区的杂质浓度至少含有一个其杂质浓度梯度为1×1017至1×1018/cm3的区域，且杂质元素的浓度随与沟道形成区距离的增大而增高。
按照本发明，第一LDD区或第三LDD区可用自对准方式，借助于用第二栅电极作掩模向半导体层掺入杂质元素来形成。
本发明还有一种结构为一半导体显示器件，它具有：在绝缘表面上形成的半导体层；栅绝缘膜；第一栅电极；第二栅电极；第一引线；第二引线；第一层间绝缘膜；第二层间绝缘膜以及中间引线；
其特点为：
在绝缘表面上形成覆盖半导体层的栅绝缘膜；
形成与栅绝缘膜接触的第一栅电极和第一引线；
形成分别与第一栅电极和第一引线接触的第二栅电极和第二引线；
由第一导电膜形成的第一栅电极和第一引线；
由第二导电膜形成的第二栅电极和第二引线；
形成第一层间绝缘膜，它覆盖着第一栅电极；第二栅电极；第一引线；第二引线；及栅绝缘膜；
在第一层间绝缘膜上形成第二层间绝缘膜；
形成覆盖第二层间绝缘膜的中间引线，以便通过在第二层间绝缘膜上形成的接触孔而与第一层间绝缘膜接触；
经接触孔中的第一层间绝缘膜，中间引线与第二引线重叠；
半导体层具有沟道形成区、与沟道形成区接触的LDD区以及与LDD区接触的源区和漏区；
沿沟道纵向的第一栅电极的宽度宽于沿沟道纵向的第二栅电极的宽度；
沟道形成区与第二栅电极重叠，栅绝缘膜夹于其间；
LDD区与第一栅电极重叠，栅绝缘膜夹于其间。
本发明还有一种结构为一半导体显示器件，它具有：在绝缘表面上形成的半导体层；栅绝缘膜；第一栅电极；第二栅电极；第一引线；第二引线；第一层间绝缘膜；第二层间绝缘膜；中间引线以及EL元件；
其特点为：
在绝缘表面上形成覆盖半导体层的栅绝缘膜；
形成与栅绝缘膜接触的第一栅电极和第一引线；
形成分别与第一栅电极和第一引线接触的第二栅电极和第二引线；
由第一导电膜形成的第一栅电极和第一引线；
由第二导电膜形成的第二栅电极和第二引线；
形成第一层间绝缘膜，它覆盖着第一栅电极；第二栅电极；第一引线；第二引线；及栅绝缘膜；
在第一层间绝缘膜上形成第二层间绝缘膜；
形成覆盖第二层间绝缘膜的中间引线，以便通过在第二层间绝缘膜中形成的第一接触孔而与第一层间绝缘膜接触；
经第一接触孔中的第一层间绝缘膜，中间引线与第二引线重叠；
半导体层具有沟道形成区、与沟道形成区接触LDD区，及与LDD区接触的源区和漏区；
LDD区与第一栅电极重叠，栅绝缘膜夹于其间；
沟道形成区与第二栅电极重叠，栅绝缘膜夹于其间；
中间引线经过在栅绝缘膜、第一层间绝缘膜和第二层间绝缘膜中形成的第二接触孔而与源区相连；
EL元件具有阳极、阴极及在其间形成的EL层；且
漏区与阳极或阴极电相连。
本发明还有一种结构为一半导体显示器件，它具有：在绝缘表面上形成的半导体层；栅绝缘膜；第一栅电极；第二栅电极；第一引线；第二引线；第一层间绝缘膜；第二层间绝缘膜；中间引线以及屏蔽膜；
其特点为：
在绝缘表面上形成覆盖半导体层的栅绝缘膜；
形成与栅绝缘膜接触的第一栅电极和第一引线；
形成分别与第一栅电极和第一引线接触的第二栅电极和第二引线；
由第一导电膜形成的第一栅电极和第一引线；
由第二导电膜形成的第二栅电极和第二引线；
形成第一层间绝缘膜，它覆盖着第一栅电极；第二栅电极；第一引线；第二引线；及栅绝缘膜；
在第一层间绝缘膜上形成第二层间绝缘膜；
形成覆盖第二层间绝缘膜的中间引线，以便通过在第二层间绝缘膜中形成的接触孔而与第一层间绝缘膜接触；
经接触孔中的第一层间绝缘膜，中间引线与第二引线重叠；
半导体层具有沟道形成区、与沟道形成区接触LDD区以及与LDD区接触的源区和漏区；
LDD区与第一栅电极重叠，栅绝缘膜夹于其间；
沟道形成区与第二栅电极重叠，栅绝缘膜夹于其间；
屏蔽膜是由与中间引线相同的导电膜形成的；且
屏蔽膜形成在第二层间绝缘膜上，以便与沟道形成区重叠。
本发明还有一种结构为一半导体显示器件，它具有：在绝缘表面上形成的半导体层；栅绝缘膜；第一栅电极；第二栅电极；第一引线；第二引线；第一层间绝缘膜；第二层间绝缘膜；中间引线；屏蔽膜以
及EL元件；
其特点为：
在绝缘表面上形成覆盖半导体层的栅绝缘膜；
形成与栅绝缘膜接触的第一栅电极和第一引线；
形成分别与第一栅电极和第一引线接触的第二栅电极和第二引线；
由第一导电膜形成的第一栅电极和第一引线；
由第二导电膜形成的第二栅电极和第二引线；
形成第一层间绝缘膜，它覆盖着第一栅电极；第二栅电极；第一引线；第二引线；及栅绝缘膜；
在第一层间绝缘膜上形成第二层间绝缘膜；
形成覆盖第二层间绝缘膜的中间引线，以便通过在第二层间绝缘膜中形成的第一接触孔而与第一层间绝缘膜接触；
经第一接触孔中的第一层间绝缘膜，中间引线与第二引线重叠；
半导体层具有沟道形成区、与沟道形成区接触LDD区以及与LDD区接触的源区和漏区；
LDD区与第一栅电极重叠，栅绝缘膜夹于其间；
沟道形成区与第二栅电极重叠，栅绝缘膜夹于其间；
中间引线经过在栅绝缘膜、第一层间绝缘膜和第二层间绝缘膜中形成的第二接触孔而与源区相连；
屏蔽膜是由与中间引线相同的导电膜形成的；且
屏蔽膜形成在第二层间绝缘膜上，以便与沟道形成区重叠；
EL元件具有阳极、阴极及在其间形成的EL层；且
漏区与阳极或阴极电相连。
本发明还有一种结构为一半导体显示器件，它具有：在衬底上形成的光屏蔽膜；在衬底上形成的覆盖光屏蔽膜的绝缘膜；在绝缘膜上形成的半导体层；与半导体层接触的栅绝缘膜；与栅绝缘膜接触的第一栅电极以及与第一栅电极接触的第二栅电极；
其特点为：
半导体层具有：沟道形成区；与沟道形成区接触的LDD区；及与LDD区接触的源区和漏区；
LDD区与第一栅电极重叠，栅绝缘膜夹于其间；
沟道形成区与第二栅绝缘膜重叠，栅绝缘膜夹于其间；且
光屏蔽膜经绝缘膜而与沟道形成区重叠。
本发明还有一种结构为一半导体显示器件，它具有：在衬底上形成的光屏蔽膜；在衬底上形成的覆盖光屏蔽膜的绝缘膜；在绝缘膜上形成的半导体层；与半导体层接触的栅绝缘膜；与栅绝缘膜接触的第一栅电极；与第一栅电极接触的第二栅电极；以及EL元件；
其特点为：
半导体层具有：沟道形成区；与沟道形成区接触的LDD区；以及与LDD区接触的源区和漏区；
LDD区与第一栅电极重叠，栅绝缘膜夹于其间；
沟道形成区与第二栅绝缘膜重叠，栅绝缘膜夹于其间；
光屏蔽膜经绝缘膜而与沟道形成区重叠；
EL元件具有阳极、阴极及在其间形成的EL层；且
漏区与阳极或阴极电相连。
按照本发明，上述结构中的绝缘膜也可用CMP抛光来整平。
本发明也可以是：摄象机、放像设备、头戴显示器或个人计算机，半导体显示器件被用于这些设施中。
本发明还有一种结构，是一种制作半导体显示器件的方法，它包含以下步骤：
在绝缘表面上形成半导体层；
在绝缘表面上形成覆盖半导体层的栅绝缘膜；
在栅绝缘膜上形成第一导电膜；
在第一导电膜上形成第二导电膜；
在第一导电膜和第二导电膜上刻图形，形成第一栅电极和第二栅电极；
由形成第一栅电极和第二栅电极的那一侧，向半导体层掺入第一种杂质；
在半导体层上形成覆盖第一栅电极和第二栅电极的掩模；以及
由在半导体层上形成掩模的那一侧，掺入与第一种杂质导电类型相同的第二种杂质，从而形成沟道形成区，与沟道形成区接触的第一LDD区，与第一LDD区接触的第二LDD区，及与第二LDD区接触的源区和漏区；
其特点为：
沿沟道纵向的第一栅电极长于第二栅电极；
沟道形成区与第二栅电极重叠，栅绝缘膜夹于其间；
第一LDD区与第一栅电极重叠，栅绝缘膜夹于其间。
本发明还有一种结构，是一种制作半导体显示器件的方法，它包含以下步骤：
在绝缘表面上形成半导体层；
在绝缘表面上形成覆盖半导体层的栅绝缘膜；
在栅绝缘膜上形成第一导电膜；
在第一导电膜上形成第二导电膜；
在第一导电膜和第二导电膜上刻图形，形成第一栅电极和第二栅电极；
由形成第一栅电极和第二栅电极的那一侧向半导体层掺入第一种杂质；以及
在半导体层上形成覆盖第一栅电极和第二栅电极的掩模；
由在半导体层上形成掩模的那一侧，掺入与第一种杂质导电类型相同的第二种杂质，从而形成沟道形成区，与沟道形成区接触的第一LDD区，与第一LDD区接触的第二LDD区以及与第二LDD区接触的源区和漏区；
其特点为：
沿沟道纵向的第一栅电极长于第二栅电极；
沟道形成区与第二栅电极重叠，栅绝缘膜夹于其间；且
第一LDD区与第一栅电极重叠，栅绝缘膜夹于其间。
本发明还有一种结构，是一种制作半导体显示器件的方法，它包含以下步骤：
在绝缘表面上形成半导体层；
在绝缘表面上形成覆盖半导体层的栅绝缘膜；
形成与栅绝缘膜接触的第一栅电极和第一形状的第二栅电极；
腐蚀第一栅电极和第一形状的第二栅电极，形成具有锥形部分的第一栅电极和第二形状的第二栅电极；
通过栅绝缘膜向半导体层掺入呈一种导电类型的杂质元素，形成第二LDD区；同时通过第一栅电极的锥形部分向半导体层掺入呈一种导电类型的杂质元素，形成第一LDD区，其杂质浓度向着半导体层的边缘部分而增高；以及
以具有锥形部分的第一栅电极和第二形状的第二栅电极做掩模，掺入呈一种导电类型的杂质，形成源区或漏区。
附图说明
图1A-1F是制作本发明的EL显示器件的工艺过程图；
图2A和2B是本发明TFT栅电极的放大图；
图3A-3D表示制作本发明实施方案1的EL显示器件的工艺过程图；
图4A-4C表示制作本发明实施方案1的EL显示器件的工艺过程图；
图5A-5C表示制作本发明实施方案1的EL显示器件的工艺过程图；
图6A和6B表示制作本发明实施方案1的EL显示器件的工艺过程图；
图7A和7B分别为实施方案2的EL显示器件的像素的俯视图和电路图；
图8是实施方案3的EL显示器件的截面图；
图9是实施方案4的EL显示器件的截面图；
图10是实施方案5的EL显示器件的截面图；
图11A和11B分别为实施方案6的EL显示器件的像素的俯视图和截面图；
图12A和12B表示实施方案7晶化半导体层的方法；
图13A和13B表示实施方案7晶化半导体层的方法；
图14A和14B表示实施方案7晶化半导体层的方法；
图15A和15B分别为实施方案8的EL显示器件的外视图和截面图；
图16A-16F为使用实施方案13的EL显示器件的电子设备；
图17A和17B为使用实施方案13的EL显示器件的电子设备；
图18是实施方案10的EL显示器件的框图；
图19A-19D是实施方案11的TFT栅电极的放大图；
图20A和20B是实施方案14的TFT栅电极的放大图；
图21表示对于实施方案14的形状A，TaN的膜厚与电子温度的关系；
图22表示对于实施方案14的形状B，TaN的膜厚与电子温度的关系；
图23为对于实施方案14的形状B，电子温度与水平方向电场强度的比较；
图24表示实施方案14的形状A和形状B中的磷的浓度分布。
具体实施方式
[实施例模式]
图1A-1F表示本发明的薄膜晶体管及其制作方法。
在衬底300上形成基膜301。不一定要形成基膜301，但形成基膜301可防止杂质从衬底300向半导体层扩散。由熟知的方法制作的晶体半导体膜在基膜301上形成半导体层302和303。
形成覆盖半导体层302和303的栅绝缘膜304。然后在栅绝缘膜304上形成第一导电膜305和第二导电膜306，以构成栅电极。注意，第一导电膜305和第二导电膜306必须是具有腐蚀选择性的导电材料(见图1A)。
接着在半导体层302和303上形成抗蚀剂掩模307和308。然后借助于用掩模307和308腐蚀第一导电层305和第二导电层306(第一腐蚀过程)来形成第一形状导电层309和310(第一导电层309a和310a，及第二导电层309b和310b)(见图1B)。
图2A示出了图1B的第一形状导电层309和310的放大图。第一导电层309a和310a以及第二导电层309b和310b的边缘部分都变斜了，如图2A所示。进而腐蚀栅绝缘膜304，使未被第一形状导电层309和310覆盖的区域减薄，成为第一形状栅绝缘膜304a。
接下来执行第二腐蚀过程，如图1C所示。第一形状的第二导电层309b和310b被各向异性腐蚀而第一导电层309a和310a以低于第二导电层309b和310b的腐蚀速率被各向异性腐蚀，从而形成第二形状的导电层313和314(第一导电层313a和314a，以及第二导电层313b和314b)。
图1C的第二形状导电层313和314的放大图示于图2B。第二腐蚀过程对第二导电层313b和314b的腐蚀多于对第一导电层313a和314a的腐蚀，如图2B所示。而且，掩模307和308被第二腐蚀过程腐蚀成掩模311和312。第一形状栅绝缘膜304a被进一步腐蚀，使未被第二形状导电层313和314覆盖的区域减薄，成为第二形状栅绝缘膜304b。
除去掩模311和312，并在半导体层302和303中进行第一步掺杂，掺入n型导电杂质元素，如图1D所示。掺杂时用第二形状的导电层313和314作为杂质元素的掩模。在第二形状的导电层313a和314a下面的区域也进行了掺杂。
这样就形成了与第一导电层313a和314a重叠的第一杂质区315和316和杂质浓度高于第一杂质区的第二杂质区317和318。注意，虽然在此实施方案模式中是在除去掩模311和312后掺入n型杂质元素，但本发明不限于此。在图1D的工艺过程中也可在掺入n型导电杂质元素后除去掩模311和312。
在半导体层303上用抗蚀剂形成掩模319以覆盖第二形状的导电层314。掩模319与部分第二杂质区318重叠，第二形状栅绝缘膜304b夹于其间。然后进行第二步掺杂，掺入n型杂质元素。n型掺杂是在比第一步掺杂剂量增大和低加速电压的条件下进行的。除了沟道形成区324和Lov区323外，在第二步掺杂中以自对准的方式还形成了源区320。漏区321和Loff区322。在第二步掺杂中，用第二形状的第一导电层313a作掩模，还在半导体层302中形成了第三杂质区325(见图1E)。
在本发明中，借助于控制掩模319的尺寸，可自由地设置Loff区322的尺寸。
然后，在形成n沟道TFT的半导体层303的全部表面上覆盖抗蚀剂掩模326，如图1F所示。用第二形状导电层313作为杂质元素的掩模，由第三步掺杂在源区327、漏区328和Lov区329掺入呈p型导电的杂质元素；再在形成p沟道TFT的半导体层302中以自对准的方式形成沟道形成区330。
不同浓度的n型杂质已掺入源区327、漏区328和Lov区329，但在掺入的p型杂质浓度远高于n型杂质的浓度时，源区327、漏区328和Lov区329的导电类型就成为p型。
由上述工艺过程，在半导体层302和303中就形成了杂质区(源区、漏区、Lov区和Loff区)。与半导体层302和303重叠的第二形状导电层313和314就作为栅电极。第二形状的第一导电层313a和314a称为第一栅电极，而第二形状的第二导电层313b和314b称为第二栅电极。
接着，激活掺入各个半导体层的杂质以控制导电性。然而，如果第一导电膜305和第二导电膜306所用的导电材料不耐热的话，则最好在形成层间绝缘膜(含有硅作为其主要成分)后再进行激活，以保护一些部分如引线。可以用激光或红外线照射来完成激活。
另外，在含3-100％氢的气氛中进行热处理以执行半导体层302和303的氢化。这个过程是用热激活的氢来终止半导体层中的悬键。等离子氢化(用等离子体热激活的氢)也可作为另一种氢化手段。
当上述工艺过程结束时，就完成了p沟道TFT 341和n沟道TFT342。
注意，虽然图中所示的各个表面在图1A-1F和图2A以及图2B中都拉平了，但对于沟道纵向上第二形状的第一栅电极313a和314a比第二栅电极313b和314b更长的区域，实际上是有锥度的，存在着极小的锥角。还要注意，也可能做成平的，依赖于腐蚀条件。
如上所述，第一栅电极和第二栅电极沿沟道纵向(载流子移动方向)的长度(此后简称栅电极宽度)在本发明中是不同的。用第一栅电极和第二栅电极作为掩模进行离子注入，利用了由于栅电极厚度的不同所造成的离子透入深度的差别，因此就能够使在第二栅电极下面半导体层内的离子浓度低于在第二栅电极之外的第一栅电极下面的半导体层的离子浓度。另外，也能够使在第二栅电极之外的第一栅电极下面的半导体层的离子浓度低于不在第一栅电极下面的半导体层的离子浓度。
再者，为了用掩模来形成Loff区，只需由腐蚀控制第一栅电极和第二栅电极的宽度，因此控制Loff区和Lov区的位置就比常规的例子容易了。这样就容易做到Lov区和Loff区的精确定位对准，制作具有所需特性的TFT也就容易了。
注意，本发明的上述结构不限于EL显示器件，也能将上述结构用于液晶显示器件。
本发明的一些实施方案说明如下。
[实施方案1]
实施方案1中详细说明了在同一衬底上同时制作像素部分和在像素部分周围形成驱动电路的TFT(n沟道和p沟道TFT)的方法。注意，在本说明书中，驱动电路包括源极信号线驱动电路和栅极信号线驱动电路。另外，在本说明书中，驱动电路的TFT被称为驱动电路TFT。
首先，如图3A所示，在衬底100上形成由诸如氧化硅膜、氮化硅膜或氮氧化硅膜之类的绝缘膜制成的基膜101，所用的衬底100为玻璃或石英衬底，如硼硅酸钡玻璃或硼硅酸铝玻璃，典型地如康宁公司(Corning Corp.)的#7059或#1737玻璃。例如，用等离子CVD法，由SiH4、NH3和N2O制作氮氧化硅膜，厚度10-200纳米(最好50-100纳米)，类似地由SiH4和N2O制作厚为50-200纳米(最好在100和150纳米之间)的氢化氮氧化硅膜，并形成叠层。注意，这在图3A中被表示为一层。在实施方案1中，基膜101被示为两层结构，但也可形成上述绝缘膜之一的单层，还可以制作成至少由两层叠成的叠层结构。
半导体层102至105是由晶体半导体膜构成的，此晶体半导体膜是用具有非晶结构的半导体膜的激光晶化方法，或用熟知的热晶化法制作的。半导体层102至105的厚度由25至80纳米(最好在30和60纳米之间)。对晶体半导体膜的材料没有什麽限制，但最好由半导体材料如硅或硅锗合金(SiGe)来形成。
至于所知道的晶化方法，有使用电炉的热晶化法、用激光的激光退火晶化法、用红外光的灯照退火晶化法、及用催化金属的晶化法。
脉冲发射或连续发射型的受激准分子激光器、YAG激光器和YVO4激光器，都可作为激光源用于激光晶化法来制作晶体半导体膜。在用这种类型的激光器时，可使用把激光器发射的光经光学系统聚成线状，再照射到半导体膜上的方法。操作者可以适当地选择晶化条件，但在使用准分子激光器时，脉冲发射的频率要设置为30赫，激光能量密度设置为100至400mJ/cm2(典型地在200和300mJ/cm2之间)。此外，在使用YAG激光器时，利用其二次谐波，脉冲发射频率设置为1至10千赫，激光能量密度可设置为300至600mJ/cm2(典型地在350和500mJ/cm2之间)。然后，聚成线状的激光，宽100至1000微米，例如400微米，被照射到衬底的整个表面。对于线状的激光，这是以80-98％的交叠比(overlap ratio)来执行的。
形成覆盖岛状半导体层102至105的栅绝缘膜106。栅绝缘膜由等离子CVD或溅射法形成的厚40至150纳米的含硅绝缘膜组成。在实施方案1中形成了120纳米厚的氮氧化硅膜。当然，栅绝缘膜不限于这种氮氧化硅膜，其他的单层或叠层结构的含硅的绝缘膜也可使用。例如，在使用氧化硅膜时，可用等离子CVD法，使TEOS(原硅酸四乙酯)与O2的混合物在40帕的反应压力下，衬底温度为300至400℃，在0.5-0.8W/cm2的高频(13.56MHz)电功率密度下放电，来形成氧化硅膜。这样制作的氧化硅膜接着在400-500℃下进行热退火，可得到良好特性的栅绝缘膜。
然后在栅绝缘膜106上形成第一导电膜107和第二导电膜108，以形成栅电极。在实施方案1中，第一导电膜107由50-100纳米厚的Ta(钽)构成，而第二导电膜108由100-300纳米厚的W(钨)构成。
Ta膜是用溅射法形成的，而用Ar溅射Ta靶。若溅射时在Ar中加入适量的Xe和Kr，则可消除形成的膜的内应力，因而能够防止膜的剥落。α相的Ta膜的电阻率约为20μΩcm，可用作栅电极，但β相的Ta膜的电阻率约为180μΩcm，不适于作栅电极。如果形成厚10-50纳米而晶体结构接近α相Ta的氮化钛作为Ta的基底来形成α相Ta的话，则α相的Ta膜可以容易地得到。
在形成W膜的情况下，用溅射W靶来形成W，也可用六氟化钨(WF6)，由热CVD法形成W膜。不论使用哪一种方法，都必须能把膜做成低阻的，以便用作栅电极，且最好将W膜的电阻率做成等于或小于20μΩcm。扩大W膜的晶粒，可以降低电阻率，但在W膜中有许多杂质元素如氧的情况下，则不能晶化，并且膜变为高阻的。因此，在溅射中使用了纯度为99.9999％或99.99％的W靶。另外，若在形成W膜时充分注意不从气相中引入杂质，则可做到9-20μΩcm的电阻率。
注意，虽然在实施方案1中，第一导电膜107是Ta，第二导电膜108是W，但导电膜不限于这些，也可由选自Ta、W、Ti、Mo、Al和Cu的一种元素，或由这些元素之一作为主要成分的合金材料，或由这些元素的化合物，来形成这两个导电膜。而且，也可使用半导体膜，典型的如掺了杂质元素磷的多晶硅膜。除了实施方案1中所用者外，优选的实施方案的例子还包括：用氮化钽(TaN)构成第一导电膜，并将其与W构成的第二导电膜组合；用氮化钽(TaN)构成的第一导电膜，并将其与Al构成的第二导电膜组合；以及用氮化钽(TaN)构成的第一导电膜，并将其与Cu构成的第二导电膜组合(见图3B)。
接下来由抗蚀剂形成掩模109-113，并进行第一腐蚀过程以形成电极和引线。在实施方案1中，使用了ICP(感应耦合等离子体)腐蚀法。CF4和Cl2的混合气体被用作腐蚀气体，并在1帕的压力下，对线圈状的电极施加500W的射频功率(13.56MHz)，来产生等离子体。衬底侧(试片台)也施加100W的射频功率(13.56MHz)，有效地施加负的自偏压。在CF4和Cl2合用时，W膜和Ta膜都以同样的量级被腐蚀。
图3D中未示出，在上述的腐蚀条件下，使用适当形状的抗蚀剂掩模，按照衬底侧所加的偏压作用，第一导电层和第二导电层的边缘部分被做成锥形。锥形部分的角度为15°至45°。腐蚀时间可增加约10-20％，以使腐蚀后在栅绝缘膜上没有残留物。氮氧化硅膜对W膜的选择比为2-4(典型为3)，因此在过腐蚀过程中约有20-50纳米曝露出的氮化硅膜被腐蚀掉。此外，在图3C中未示出，栅绝缘膜106未被第一形状导电层114-118覆盖的区域也被减薄20-50纳米。
于是，在第一腐蚀过程中，由第一导电层和第二导电层形成了第一形状导电层114-118(第一导电层114a-118a和第二导电层114b-118b)。
接下来进行第二腐蚀过程，如图3D所示。同样地使用ICP腐蚀法，用CF4、Cl2和O2的混合物作为腐蚀气体，在1帕的压力下向线圈状电极施加500W的射频功率(13.56MHz)，来产生等离子体。50W的射频(13.56MHz)功率加到衬底侧(试片台)，并施加比第一腐蚀过程低的自偏压。在这些腐蚀条件下，W膜被各向异性腐蚀，而Ta膜(第一导电层)以较慢的速率被各向异性腐蚀，形成第二形状导电层119-123(第一导电层119a-123a和第二导电层119b-123b)。此外，虽然图3D中未示出，栅绝缘膜106未被第二形状导电层119-123覆盖的区域也被腐蚀掉20-50纳米，变得更薄。掩模109-113在第二腐蚀过程中被腐蚀，成为掩模109a-113a。
按照混合气体CF4和Cl2，W膜和Ta膜的腐蚀反应可由所产生的原子团及反应产物的离子类型和蒸汽压来估计。比较W和Ta的氟化物和氯化物的蒸汽压，W的氟化物WF6蒸汽压是极高的，WCl5、TaF5和TaCl5的蒸汽压也具有相似的量级。因此W膜和Ta膜都被CF4和Cl2的气体混合物腐蚀。然而，如果将适量的O2添加到这种气体混合物中，则CF4和O2反应，形成CO和F，并产生大量的F原子团和F离子。结果，氟化物具有高蒸汽压的W膜腐蚀速率变高。另一方面，即使F增加，Ta的腐蚀速率也未相对增加。此外，Ta比W容易氧化，因此添加O2后，Ta的表面被氧化。由于Ta的氧化物不与氟和氯起反应，故Ta膜的腐蚀速率会进一步降低。因此能使W膜和Ta膜的腐蚀速率有差别，并使W膜的腐蚀速率大于Ta膜。
除去掩模109a-113a，并进行如图4A所示第一掺杂过程，掺入n型杂质。例如，可在70-120keV的加速电压和1×1013原子/cm2的剂量下进行掺杂。用第二形状的导电层119-123作为杂质元素的掩模进行掺杂，使杂质也掺入第二导电层119a-123a下面的区域。第一杂质区125-128与第二导电层119a-123a重叠，这就形成了杂质浓度比第一杂质区高的第二杂质区129-132。注意，在实施方案1中是在除去掩模109a-113a后进行n型掺杂的，但本发明不限于此。也可在图4A的步骤中进行n型掺杂，然后除去掩模109a-113a。
接下来在半导体层104上形成掩模133来覆盖第二导电层121a和121b。掩模133与第二杂质区131重叠的部分，把栅绝缘膜106夹于其间。然后进行第二掺杂过程，掺入n型杂质。在剂量被提高到高于第一掺杂过程和低加速电压的条件下进行n型掺杂(见图4B)。可用离子掺杂或离子注入来进行掺杂。离子掺杂是在1×1013-5×1014原子/cm2的剂量和60-100keV的加速电压下进行的。周期表中的V族元素，典型的为磷(P)或砷(As)被用作n型杂质，这里使用的是磷(P)。在此情况下，导电层119-123成为n型杂质的掩模，而以自对准方式形成源区134-137、漏区138-141和Lov区142-145。此外，由掩模133形成Loff区146。杂质浓度为1×1020-1×1021原子/cm3范围的n型杂质元素被掺入到源区134-137和漏区138-141。
按照本发明，控制掩模133的尺寸，可以自由地设置Loff区146沿载流子移动方向的长度。
掺入n型杂质元素，以便在Loff区形成1×1017-1×1019原子/cm3的浓度并在Lov区形成1×1016-1×1018原子/cm3的浓度。
然后在形成p沟道TFT的半导体层102和105中，形成源区147和148、漏区149和150及Lov区151和152，但掺入的杂质元素的导电类型与上述导电类型相反，如图4C所示。第二形状的第二导电层119b-123b被用作杂质元素的掩模，并以自对准方式形成杂质区。此时，形成n沟道TFT的岛状半导体层102和103的整个表面被抗蚀剂掩模153覆盖。源区147和148、漏区149和150及Lov区151和152已掺有不同浓度的磷，此处用乙硼烷(B2H6)进行离子掺杂，使浓度为2×1020-2×1021原子/cm3的硼也被掺入到每个区域。实际上，源区147和148、漏区149和150及Lov区151和152所含的硼，受到导电层和绝缘膜厚度的影响，与第二掺杂过程相似，在半导体层上面导电层和绝缘膜截面的边缘部分是有锥度的。掺入的杂质元素的浓度也变化。
由上述工艺过程在各个岛状半导体层中形成了杂质区(源区、漏区、Lov区和Loff区)。与岛状半导体层重叠的第二形状导电层119-121和123起栅电极的作用。此外，第二形状导电层122起电容引线的作用。
然后对掺入到各个岛状半导体层的杂质进行激活，以控制导电类型。用退火炉作热退火来实现这一工艺过程。此外，也可使用激光退火和快速热退火(RTA)。热退火是在氧浓度等于或小于1ppm，最好等于或小于0.1ppm，在400-700℃的氮气氛中，典型的为500和600℃之间进行的。在实施方案1中热处理是在550℃下进行4小时。然而，对于导电层119-123所用的引线材料不耐热的情形，最好在形成层间绝缘膜(主要成分为硅)之后进行激活，以保护引线等。
另外，在含3-100％氢的气氛中，在300-450℃下热处理1-12小时，来对岛状半导体层进行氢化。这个过程使岛状半导体层中的悬键被热激活的氢终止。也可用等离子氢化(用等离子体激活的氢)作为另一种氢化手段。
下一步，用氮氧化硅形成厚100-200纳米的第一层间绝缘膜155。然后在第一层间绝缘膜155上，用有机绝缘材料形成第二层间绝缘膜156。
然后，在电容器引线122和源区148上的第二层间绝缘膜156中形成接触孔，露出一部分第一层间绝缘膜。形成中间引线157(电源线)，以便通过电容器引线122上的接触孔而与第一层间绝缘膜155接触(见图5A)。
下一步，在第二层间绝缘膜156上制作由有机绝缘材料形成的第三层间绝缘膜158。
然后，在栅绝缘膜106、第一层间绝缘膜155和第二层间绝缘膜156中开接触孔，并形成源极线159-162，以便通过接触孔而与源区147、135、136和148接触。此外，同样地形成与漏区149、139、140和150接触的漏极线163-165(见图5B)。漏极线164将漏区140与电容器引线122电连接。此外，源极线162将电源线(中间线)157与源区148电连接。
注意，当栅绝缘膜106、第一层间绝缘膜155和第二层间绝缘膜156为SiO2膜或SiON膜时，最好用CF4和O2进行干法腐蚀来开接触孔。而且，对于栅绝缘膜106、第一层间绝缘膜155和第二层间绝缘膜156为有机树脂膜膜时，最好用CHF4或BHF(缓冲氟化氢，HF+NH4F)进行干法腐蚀来开接触孔。此外，若栅绝缘膜106、第一层间绝缘膜155和第二层间绝缘膜156由不同的材料构成，则最好对每种膜改变腐蚀方法和腐蚀剂或腐蚀气体的类型。也可用同样的腐蚀方法和同样的腐蚀剂或腐蚀气体来制作接触孔。
在第一层间绝缘膜155介于电容器引线122和电源线157之间而与它们形成接触处，形成储能电容器166。
下一步，由有机树脂形成第四层间绝缘膜167。可使用有机树脂如聚酰亚胺、聚酰胺、丙烯酸类树脂和BCB(环苯丁烯)。尤其是最好使用具有优越平滑性的丙烯酸类树脂，因为形成第四层间绝缘膜167主要是为了填平。在实施方案1中形成的丙烯酸类树脂膜，其厚度可充分填平TFT形成的台阶。膜的厚度最好为1-5微米(2-4微米更好)。
下一步，在第四层间绝缘膜167中形成达及漏极线165的接触孔，并形成像素电极168。在实施方案1中形成110纳米厚的氧化铟锡(ITO)膜，并刻图形，形成像素电极168。此外，也可使用2-20％的氧化锌与氧化铟相混合的透明导电膜。像素电极168成为EL元件的阳极(见图5C)。
下一步，由树脂材料形成第一垒169和第二垒170。形成第一垒169和第二垒170是为了隔离EL层和稍后形成的相邻像素的阴极。所以最好使第二垒170在水平方向上比第一垒169伸出更多。注意，第一垒169和第二垒170合起来的厚度最好做成约为1-2微米，但如果EL层和以后形成的相邻像素的阴极可以分开，则对这个厚度就没有限制。此外，必须由绝缘膜来构成第一垒169和第二垒170，所以可使用如氧化物或树脂这样的材料。第一垒169和第二垒170可用同样的材料构成，也可用不同的材料构成。在像素之间形成条状的第一垒169和第二垒170。可在源极引线(源极信号线)上沿着源极引线，也可在栅极引线(栅极信号线)上沿着栅极引线形成第一垒169和第二垒170。注意，第一垒169和第二垒170也可由混有颜料的树脂材料来构成(见图6A)。
接着，用真空蒸发相继形成EL层171和阴极(MgAg电极)172而无需暴露于大气。注意，EL层171的膜厚可为80-120纳米(典型的在100-120纳米之间)，而阴极172的膜厚可为180-300纳米(典型的在200-250纳米之间)。还要注意，在实施方案1中虽然只示出了一个像素，但此处同时形成了发射红光的EL层、发射红绿光的EL层和发射蓝光的EL层。
依次形成相应于红色、绿色和蓝色的像素的EL层171。然而，EL层171对溶液没有足够的耐受能力，因此必须单独形成每种颜色而不能使用光刻技术。最好使用金属掩模，只露出所需的像素，而只在所需的位置处选择性地形成EL层171。
亦即，首先设置掩模以便盖住除了相应于红色的以外的所有像素，用掩膜选择性地形成发红光的EL层。接着，用掩模盖住除了相应于绿色的以外的所有像素，用掩膜选择性地形成发绿光的EL层。最后，用掩模盖住除了相应于蓝色的以外的所有像素，用掩膜选择性地形成发蓝光的EL层。注意，虽然这里所述是使用不同的掩模，但也可反复使用同一掩模。此外，最好做完所有像素的EL层才破坏真空。
注意，在实施方案1中所示的EL层171只是由发光层构成的单层结构，但具有多层的结构，如除了发光层外还有空穴输运层、空穴注入层、电子输运层和电子注入层的结构也可用于EL层。已经报导了将这些类型组合起来的各种例子，所有这些结构都可使用。可用已知的材料作为EL层171。考虑到EL驱动电压，最好用有机材料作为已知材料。
下一步形成EL元件的阴极172。在实施方案1中所示的是使用MgAg电极作为阴极172的例子，但也可使用其他已知材料。
这样就完成了具有图6B所示结构的EL显示板。注意，在形成第一垒169和第二垒170后，用多室法(或在线法)薄膜形成设备接着形成阴极172而不暴露于大气是很有效的。
在实施方案1中，源区204、漏区205、Loff区206、Lov区207和沟道形成区208，都包含在开关TFT 201的半导体层中。形成的Loff区206以便不经过栅绝缘膜106与栅电极116重叠。而且形成Lov区207以便经过栅绝缘膜106而与栅电极121重叠。这种结构对降低关态电流是极其有效的。
此外，在实施方案1中，单栅结构被用作开关TFT 201，但本发明也可具有双栅结构或另一种多栅结构的开关TFT。使用双栅结构将两个TFT有效地串联连接起来，提供了进一步降低关态电流的优点。
此外，在实施方案1中，开关TFT 201是n沟道TFT，但也可使用p沟道TFT。
电流控制TFT 202的半导体层包含有源区210、漏区211、Lov区212和沟道形成区213。形成的Lov区212以便经过栅绝缘膜106而与栅电极123重叠。注意，在实施方案1中，电流控制TFT 202没有Loff区，但也可使用有Loff区的结构。
此外，在实施方案1中，电流控制TFT 202为p沟道TFT，但也可使用n沟道TFT。
注意，实施方案1的EL显示板由于不仅在像素部分而且还在驱动电路部分都安排了优化结构的TFT，故表现出极高的可靠性，其工作性能也提高了。
首先，具有降低了热载流子注入以便不使工作速度降低很多的结构的TFT，被用作形成驱动电路部分的CMOS电路的n沟道TFT 203。注意，这里的驱动电路包括诸如移位寄存器、缓冲器、电平移位器及取样电路(取样和保持电路)之类的电路。在进行数字驱动时，还可包括信号变换电路如D/A转换器。
实施方案1中CMOS电路的n沟道TFT 203的半导体层，包含有源区221、漏区222、Lov区223和沟道形成区224。
而且，对于n沟道TFT 203，不必关注关态电流，比关态电流更重要的是工作速度。因此，形成经栅绝缘膜106与栅电极120重叠的Lov区，对提高工作速度是有效的，因为电阻分量被尽可能减小了。
此外，CMOS电路的p沟道TFT 204的半导体层包含有源区231、漏区232、Lov区233和沟道形成区234。
注意，实际上，在完成了直至图6B的工艺过程后，最好用具有高气密性和低出气的保护膜(如叠层膜或紫外固化树脂膜)或透明密封材料进行封装(密封)以便不暴露于大气。此外，如在密封材料里面充入惰性气体，并在密封材料上安置干燥剂(如氧化钡)，则可提高EL元件的可靠性。
此外，在进行封装之类提高气密性后，再配上接线端子(柔性印刷电路，FPC)，以便用从电路伸出的端子将衬底上形成的元件连接到外部信号端子。这就完成了产品的制作。在整个本说明书中，这种可交付使用的状态称为EL显示器件。
如上所述，本发明的各个栅电极的宽度是不同的。因此，在用栅电极作为掩模进行离子注入时，利用因栅电极厚度不同所造成的离子透入深度不同，就能使排列在第一栅电极下面的半导体层中的离子浓度低于不排列在第一栅电极下面的半导体层中的离子浓度。
此外，为了用掩模形成Loff区，只须用腐蚀来控制第一栅电极和第二栅电极的宽度。与常规的例子相比，控制Loff区和Lov区的位置变得更容易了。因此，Lov区和Loff区的精确定位对准和制作具有所需特性的TFT也就变得容易了。
而且，由与栅极信号线或源极信号线相同的膜来常规形成的电源线被形成在第二层间绝缘膜和第三层间绝缘膜之间。电源线可做成与栅极信号线重叠，因而可增大孔径比(aperture ratio)。
注意，虽然在实施方案1说明的例子中，EL层的发射的光是向着衬底的，但本发明不限于此，也可使用EL层向着衬底上方发光的结构。在这种情况下，EL元件的阴极变成像素电极，而电流控制TFT最好是n沟道TFT。
[实施方案2]
在实施方案2中说明了具有两个薄膜晶体管的EL显示器件的像素的俯视图。
示且，例2的EL显示器件的的俯视图示于图7A。
而且实施方案2的EL显示器件的像素的电路图示于图7B。参考数字501代表源极信号线，而参考数字502代表栅极信号线。在栅极信号线502上形成的引线503是电源线，它与栅极信号线502重叠。
参考数字504代表开关TFT，且开关TFT具有半导体层505。在半导体层505上形成部分信号线502作为栅电极。半导体层505的源区和漏区之一被连接到源极线501，而源区和漏区的另一个被漏极线510连接到电容器引线511。电源线503由参考数字512代表的那部分连接至第一层间绝缘膜(图中未示出)，而电源线503。第一层间绝缘膜和电容器引线511则形成存储电容器。
电容器引线511被连至电流控制TFT 507的栅电极506。电流控制TFT 507具有半导体层508，半导体层508的源区经源极引线531被连至电源线503，半导体层508的漏区被连至像素电极509。
在本发明中，电源线被形成在第二层间绝缘膜与第三层间绝缘膜之间。因此，电源线可做成与栅极信号线重叠，可增大孔径比。
[实施方案3]
除由存储电容器、电容器引线、第一层间绝缘膜和电源线形成的结构外，实施方案3还说明了形成电容器引线、栅绝缘膜和半导体层的例子。注意，对图3A-6B所示各个部分使用了相同的参考符号。
图8表示实施方案3的EL显示器件的截面图。实施方案3的EL显示器件与图6B所示EL显示器件不同之处在于它具有半导体层600。实施方案1中已说明了其他结构。关于实施方案3的EL显示器件的详细结构可参见实施方案1，这里从略。
半导体层600与第一电容器引线122a和第二电容器引线122b重叠，将栅绝缘膜106夹于其间。半导体层600具有沟道形成区603、与沟道形成层603边缘部分接触的第一杂质区602以及与第一杂质区602接触的第二杂质区601。第一杂质区602中的杂质浓度低于第二杂质区601中的杂质浓度。此外，第一杂质区602与第一电容器引线122a重叠，将栅绝缘膜106夹于其间。
注意，当电流控制TFT 202如实施方案3那样是P沟道TFT时，最好在第一杂质区602和第二杂质区601中掺入p型杂质元素。反之，对于电流控制TFT 202为n沟道TFT的情形，最好在第一杂质区602和第二杂质区601中掺入n型杂质元素。
第二电容器引线122b被漏极引线164电连接到开关TFT201的漏区205。此外，电源线157通过制作在第二层间绝缘膜156中的接触孔，在第二电容器引线122b上与第一层间绝缘膜155接触。另外，电源线还通过制作在栅绝缘膜106、第一层间绝缘膜155和第二层间绝缘膜156中的接触孔，被连接到电流控制TFT 202的源区148相连。
按照实施方案3的结构，存储电容的容量可以增大。注意，在实施方案3中，EL层发射的光是向着衬底的，因此，如果存储电容器的面积增大，则由于孔径比下降，EL显示器件的亮度减弱。然而，用实施方案3的结构，由电容器引线122、栅绝缘膜106和半导体层600形成的存储电容器与由电源线157、第一层间绝缘膜155和电容器引线122形成的存储电容相重叠，因此存储电容器的电容值可升高而无须降低孔径比。
注意，虽然在实施方案3中说明的例子是EL层向着衬底发光的，但本发明不限于此，也可使用EL层向着衬底上方发光的结构。在这种情况下，EL元件的阴极变成了像素电极，而电流控制TFT最好是n沟道TFT。
[实施方案4]
实施方案4中说明了同时形成电源线和屏蔽膜(黑矩阵)的例子。注意，对图3A-6B所示的各个部分使用了相同的参考符号。
图9表示实施方案4的EL显示器件的截面图。实施方案4的EL显示器件与图6B所示的EL显示器件的不同之处在于它具有屏蔽膜157a-157g。注意，在实施方案1中已说明了其他结构，因此，实施方案4的EL显示器件的详细结构可参见实施方案1，这里从略。
电源线157通过制作在第二层间绝缘膜156中的接触孔，在第二电容器引线122b上与第一层间绝缘膜155接触。另外，电源线157通过制作在栅绝缘膜106、第一层间绝缘膜155和第二层间绝缘膜156中的接触孔，被连接到电流控制TFT 202的源区148。
在第二层间绝缘膜上还与电源线157同时形成屏蔽膜157a-157g。借助于形成屏蔽膜157a-157g，可防止从外部到EL显示器件的光以及EL元件发出的光注入到TFT的沟道形成区所造成的关态电流增大。
而且，实施方案4的屏蔽膜157a-157g可与电源线157同时形成，这就无须增加工序。
注意，在实施方案4中很重要的一点是屏蔽膜157a-157g和电源线157都是由难于透光的材料构成的。
虽然在实施方案4中说明的例子是EL层向着衬底发光的，但本发明不限于此，也可使用EL层向着衬底上方发光的结构。在这种情况下，EL元件的阴极变成了像素电极，而电流控制TFT最好是n沟道TFT。
注意，可以与实施方案3结合起来实现实施方案4。
[实施方案5]
实施方案5说明了在衬底和TFT的半导体层之间形成光屏蔽膜的例子。注意，对图3A-6B所示各个部分使用了相同的参考符号。
图10表示实施方案5的EL显示器件的截面图。实施方案5的EL显示器件与图6B所示EL显示器的不同之处在于它具有光屏蔽膜801和802。注意，在实施方案1中已说明了其他结构，因此，实施方案5的EL显示器件的详细结构可参见实施方案1，这里从略。
在实施方案5的EL显示器件中，光屏蔽膜801和802被形成在开关TFT的半导体层104和电流控制TFT的半导体层105下面。光屏蔽膜801和802分别与开关TFT半导体层104的沟道形成区208以及电流控制TFT半导体层105的沟道形成区213相重叠，将绝缘膜803(在实施方案5中为氧化膜)夹于其间。
光屏蔽膜801和802可屏蔽光，可使用任何材料，只要这种材料在形成光屏蔽膜后的各个工序中能够耐受热处理温度。可以使用不易透光的材料，如金属和硅，在实施方案5中使用的是W。注意，光屏蔽膜801和802的厚度最好约为0.1-0.5微米。此外，氧化膜803的厚度最好约为0.5-1.5微米。另外，光屏蔽膜801和802与半导体层104和105的距离最好约为0.1-0.5微米。
注意，虽然在实施方案5中光屏蔽膜只形成在制作于像素部分的TFT下面，但实施方案5不限于这种结构。光屏蔽膜也可同样地形成在驱动电路的TFT下面。
按照实施方案5的上述结构，可以防止光由衬底下面注入至沟道形成区而引起TFT关态电流的增大。
如果氧化膜803没有平整的表面就会发生问题，其中形成在氧化膜803上面的半导体层，在晶化期间会产生不均匀的晶化。半导体层是直接形成在氧化膜803上的，因此，最好在形成半导体层之前使氧化膜803表面变平。
例如，氧化膜803可用CMP(化学机械抛光)法来抛平。可用熟知的方法来执行CMP。
在实施方案5中，用硅凝胶和电解液的混合物来抛光。在电解液中进行抛光时，对抛光板施加100kg/cm2的压力。抛光时的压力可在50-150kg/cm2的范围内选择。此外，进行抛光时，待抛光的表面与抛光板间要有0.1微米的间隙。
按照上述结构，TFT的关态电流可被抑制，半导体层的非均匀晶化可以防止。
虽然在实施方案5中说明的例子是EL层向着衬底发光的，但本发明不限于此，也可使用EL层向着衬底上方发光的结构。在这种情况下，EL元件的阴极变成了像素电极，而电流控制TFT最好是n沟道TFT。
注意，可以把实施方案5与实施方案3和实施方案4结合起来实现实施方案5。
[实施方案6]
实施方案6说明了在形成源极信号线后再形成栅极信号线的例子。
图11A表示实施方案6的EL显示器件的俯视图。注意，图11B是图11A沿A-A’线剖开的截面图。参考数字901代表源极信号线，而参考数字902代表栅极信号线。在栅极信号线902下面形成的引线903是电源线，引线903与栅极信号线902重叠，将绝缘膜夹于其间。
参考数字904代表开关TFT，而开关TFT 904具有半导体层905。与栅极信号线902相连的栅电极920被制作在半导体层905上。源极引线921使半导体层905的源区和漏区之一与源极信号线901相连，源区和漏区的另一个则由漏极引线910连接到电容器引线911。电源线903用参考数字912代表的那部分与第一层间绝缘膜923接触，存储电容器则由电源线903、第一层间绝缘膜923和电容器引线911形成。
电容器引线911被连接到电流控制TFT 907的栅电极906。电流控制TFT 907具有半导体层908，半导体层908的源区经源极引线931与电源线903相连，而半导体层908的漏区与像素电极909相连。
按照本发明，电源线903形成在第二层间绝缘膜924和第三层间绝缘膜925之间。这样就能够形成与栅极信号线重叠的电源线，因而可增大孔径比。
[实施方案7]
在此实施方案中将描述一个例子，其中用催化元素热晶化法形成用作此实施方案模式中的晶体半导体层的半导体膜。对于使用催化元素的情形，最好采用日本专利公开No.7-130652和No.8-78329所揭示的技术。
这里将在图12A和12B中描述一个例子，其中将日本专利公开No.7-130652所揭示的技术用于本发明。首先，在衬底1201上形成氧化硅膜1202，然后在其上形成非晶硅膜1203。再在其上涂覆含镍量为10ppm的醋酸镍溶液以形成含镍层1204(见图12A)。
接着，衬底在500℃下脱氢1小时，然后在500-650℃下热处理4-12小时(在本优选实施方案中为550℃，8小时)来形成晶体硅膜1205。这样形成的晶体硅膜1205具有很好的晶体性质(见图12B)。
再者，日本专利公开No.8-78329所揭示的技术能够借助于选择掺杂催化元素来选择性地晶化非晶半导体膜。参照图13A和13B，将描述一个把这一技术用于本发明的例子。
首先，在玻璃衬底1301上形成氧化硅膜1302，然后在其上依次形成非晶硅膜1303和氧化硅膜1304。此时，氧化硅膜1304的厚度为150纳米。
其次，在氧化硅膜1304上刻图形来选择性地形成开孔1305，在其上涂覆含镍量为10ppm的醋酸镍溶液以形成含镍层1306，而含镍层1306只在开孔1305的底部与非晶硅膜1302接触(见图13A)。
接着，衬底在500-650℃下热处理4-24小时(在本优选实施方案中为570℃，14小时)来形成晶体硅膜1307。在此晶化过程中，与镍接触的非晶硅膜首先被晶化，然后沿横向进行晶化。这样形成的晶体硅膜1307，其晶体结构包含有棒状和针状的晶体，其中的每个晶体宏观上都按特定的取向生长，因而晶体性质是均匀的，这是这种晶体硅膜1307的一个优点(见图13B)。
在这方面，在上述的两项技术中，除镍(Ni)外，下列的催化元素都可使用：锗(Ge)、铁(Fe)、钯(Pd)、锡(Sn)、铅(Pb)、钴(Co)、铂(Pt)、铜(Cu)和金(Au)。
借助于形成晶体半导体膜(包括晶体硅膜、晶体锗硅膜之类)然后刻图形，可以形成晶体TFT的半导体层。用本优选实施方案的技术制作晶体半导体膜而形成的TFT具有优良的特性因而要有很高的可靠性。然而，采用本发明的TFT结构制作的TFT可最多地使用本优选实施方案的技术。
在此实施方案中，将描述一种方法来形成实施方案1中所用的半导体层，其中用非晶半导体膜作为初始膜，使用上述的催化元素，然后从晶体半导膜除去催化元素而形成晶体半导体膜。在本优选实施方案7中所用的方法是日本专利公开No.10-135468和日本专利公开No.10-135469揭示的技术。
上述参考文献揭示的技术，是在晶化后借助于磷的吸杂作用来除去非晶硅膜晶化所用的催化元素。使用此项技术，晶体半导体膜中的催化元素的浓度可降至1×1017原子/cm3或更低，最好为1×1016原子/cm3或更低。
参照图14A和14B来描述本优选实施方案的结构。这里，使用了无硷玻璃衬底，典型的如Corning公司制作的1737衬底。图14A表示一种情形，其底膜1402和晶体硅膜1403是用实施方案4所述的晶化技术形成的。然后，在晶体硅膜1403表面上形成150纳米厚的氧化硅膜1404作为掩蔽，刻图形，形成露出晶体硅膜1403的开孔区。接着掺磷，在晶体硅膜中形成掺磷的区域1405。
这种情形的衬底在氮气氛中在550-800℃下热处理5-24小时(在此实施方案中为600℃，12小时)，掺磷的区域1405从而对晶体硅膜1403起着吸杂中心的作用，使留在晶体硅膜1403中的催化元素移至掺磷区1405。
然后，腐蚀掉作掩蔽的氧化硅膜1404和掺磷区1405，而形成晶体硅膜，膜中用于晶化过程的催化元素浓度被降为1×1017原子/cm3或更低。这种晶体硅膜可用作本发明模型实施方案所述的TFT的半导体层。
[实施方案8]
实施方案8将说明用本发明制作EL(电致发光)显示器件的例子。注意，图15A是本发明的EL显示器件的俯视图，图15B是其截面图。
在图15A和图15B中，参考数字4001代表衬底，4002代表像素部分，4003代表源侧驱动电路，4004代表栅侧驱动电路。驱动电路经引线4005通过FPC(柔性印刷电路板)4006与外部设备相连。
这时提供第一密封材料4101、覆盖材料4102、填充材料4103和第二密封材料4104，以封住像素部分4002、源侧驱动电路4003和栅侧驱动电路4004。
图15B表示图15A沿A-A’线剖开的截面图。在衬底4001上，形成了包括在源侧驱动电路4003中的驱动电路TFT 4201(这里示出了一只n沟道TFT和一只p沟道TFT)和包括在像素部分4002中的电流控制TFT 4202(这里示出了控制流向EL元件的电流的TFT)。
在此实施方案中，驱动电路TFT 4201是用已知方法形成的p沟道TFT或n沟道TFT构成的，电流控制TFT 4202是用已知方法形成的p沟道TFT构成的。此外，在像素部分4002中提供了与电流控制TFT 4202栅极相连的存储电容器(图中未示出)。
在驱动电路TFT 4201和电流控制TFT 4202上形成由树脂材料构成的层间绝缘膜(填平的膜)4301，以及与其上电流控制TFT 4202的漏极相连的像素电极(阳极)4302。像素电极4302由大功函数的透明导电膜构成。氧化铟和氧化锡的化合物或氧化铟和氧化锌的化合物都可用作透明导电膜。此外，也可使用掺镓的上述透明导电膜。
然后，在像素电极4302上形成绝缘膜4303，并在像素电极4302上面开孔。在开孔部分的像素电极4302上形成EL(电致发光)层4304。熟知的有机EL材料或无机EL材料被用作EL层4304。低分子型(单体基)和高分子型(聚合体基)有机EL材料都可用作有机材料。
蒸发法或涂敷法等熟知的技术都可用于形成EL层4304。EL层既可为由空穴注入层、空穴输运层、发光层、电子输运层和电子注入层自由组合而成的叠层结构，也可为单层结构。
在EL层4304上，形成由具有光屏蔽性的导电膜(典型的有以铝、铜或银为主要成分的导电膜或这种膜与其他导电膜的叠层膜)制成的阴极4305。最好尽量除去阴极4305和EL层4304之间界面上存在的湿气或氧。因此，必须使用在真空中连续淀积阴极4305和EL层4304的方法，或在氮气氛或稀有气体气氛中淀积EL层4304的方法，从而形成阴极4305而不暴露于氧和湿气。使用多室法(组合设备法)薄膜淀积设备，在实施方案8中就可实现上述膜的淀积。
然后，阴极4305在参考数字4306所代表的区域被电连接到引线4005。向阴极4305供给预定电压的引线4005，经各向异性导电膜4307与FPC 4006相连。
如上所述，EL元件是由像素电极(阳极)4302、EL层4304和阴极4305构成的。EL元件的封装是由与衬底4001通过第一密封材料4101层叠的覆盖材料4102以及第一密封材料4101包封的，并由滤光材料4103密封。
玻璃、金属(典型的为不锈钢片)、陶瓷和塑料(包括塑料膜)材料都可用作覆盖材料4102。FRP(玻璃纤维增强塑料)材料、PVF(聚氟乙烯)膜、Mylar膜、聚酯膜和丙烯酸膜都可用作塑料材料。最好使用铝箔夹在PVF膜和Mylar膜之间的薄片结构。
注意，对于EL元件向覆盖材料侧发光的情形，覆盖材料必须是透明的。在这种情况下，可使用如玻璃片、塑料片、聚酯膜或丙烯酸膜之类的透明材料。
另外，用紫外固化树脂或热固化树脂形成填充材料4103。PVC(聚氯乙烯)、丙烯酸型树脂、聚酰亚胺、环氧树脂、硅树脂、PVB(聚丁缩醛乙烯)、EVA(醋酸乙烯基乙烯)都可用作填充材料4103。如果在填充材料4103内侧加入干燥剂(最好为氧化钡)，则可抑制EL元件的退降。
此外，在填充材料4103中可含有间隔。此时，间隔是由氧化钡形成的，因而间隔本身具有吸湿性。而在有间隔的情形，在阴极4305上形成树脂膜作为缓冲层可有效地缓解由间隔造成的压力。
此外，引线4005经各向异性导电膜4307与FPC 4006电连接。引线4005将像素部分4002、源侧驱动电路4003和栅侧驱动电路4004的信号输送至FPC 4006，并通过FPC 4006与外部设备电连接。
在本实施方案中，还用第二密封材料4104覆盖第一密封材料4101露出的部分和FPC 4006部分，从而得到使EL元件完全与外界隔开的结构。这样，EL显示器件就具有图15B所示的截面结构。
[实施方案9]
本发明的EL显示器件可具有在像素中提供任何TFT的结构。可提供1-6个或更多的TFT。本发明可形成不限于EL显示器件的像素结构。
[实施方案10]
在实施方案10中，用图18说明了本发明EL显示器件的驱动部分。
图18表示本发明EL显示器件框图的例子。图18的EL显示器件，按照在衬底上形成的TFT，具有像素部分1601，及在像素部分周围形成的源极信号线驱动电路1602和栅极信号线驱动电路1603。注意，实施方案10的EL显示器件具有一个源极信号线驱动电路和一个栅极信号线驱动电路，但在本发明中对于源极信号线驱动电路和栅极信号线驱动电路的数目没有限制。
源极信号线驱动电路1602基本上具有移位寄存器1602a、寄存器(A)1602b和寄存器(B)1602c。
时钟信号CLK和起始脉冲SP被输入至源极信号线驱动电路1602中的移位寄存器1602a。移位寄存器1602a根据时钟信号CLK和起始脉冲SP依次产生计时信号，而计时信号被接连输送给下游电路。
来自移位寄存器1602a的计时信号可由例如缓冲器之类的电路(图中未示出)进行缓冲放大。输送计时信号的引线有大的负载电容(寄生电容)，因为许多电路和元件都连到引线上。形成缓冲电路是为了防止由大的负载电容产生的计时信号升降沿变缓。
由缓冲器进行缓冲放大的来自移位寄存器1602a的计时信号，被送至寄存器(A)1602b。寄存器(A)1602b有多个寄存级来处理含图象信息的数字数据信号。寄存器(A)1602b在计时信号输入时，同时写入和保存数字数据信号。
注意，在寄存器(A)1602b写入数字数据信号时，也可依次向寄存器(A)1602b的多个寄存级输入数字数据信号。然而，本发明不限于这种结构。寄存器(A)1602b的多个寄存级可分成许多组，数字数据信号可同时并行输入各个组，实现所谓的分割驱动(partitioneddriving)。此时组的数目称为分割数。例如，当寄存器按四级分组时称为4分驱动(partitioned drive with 4 division)。
数字数据信号完全写入寄存器(A)1602b的所有寄存级的时间，称为行周期。即，行周期始于数字数据信号写入寄存器(A)1602b最左边的寄存级之时，终止于数字数据信号写入最右边的寄存级时。实际上，行周期也可以是把水平回程时间加到上述的行周期上的时间。
当一行结束时，寄存信号被送到寄存器(B)1602c。写入并储存在寄存器(A)1602b的数字数据信号，这时被立即送至寄存器(B)1602c，被写入寄存器(B)1602c的所有寄存级并储存起来。
按照来自移位寄存器1602a的计时信号，在完成了将数字数据信号输送给寄存器(B)1602c后，再依次将数字数据信号写入寄存器(A)1602b。
在第二个行周期内，写入和储存于寄存器(B)1602c的数字数据信号被输入至源极信号线。
在像素部分就按照输入至源极信号线的数字数据信号显示一幅图象。
[实施方案11]
在实施方案1的一组腐蚀条件下，进行第一腐蚀过程来形成第一形状导电层，但这一腐蚀过程也可在多个腐蚀条件下进行，以便在膜的减薄和栅绝缘膜的形状方面提高均匀性。实施方案11表示在两种腐蚀条件下进行第一腐蚀过程来形成第一形状导电层的例子。
另外，按照本发明，导电层的两侧都形成锥度，LDD区形成在沟道形成区的两侧，但实施方案11是按照图19A-19D中驱动电路的n沟道TFT导电层一侧附近的放大图来对制作过程进行说明的。注意，为简单起见，图中未示出基膜和衬底。
首先，按照实施方案1，得到了与图3B相同的状态。然而，虽然在实施方案1中用Ta作为第一导电膜，但在实施方案11中用具有极高耐热特性的TaN作为第一导电膜。形成的第一导电膜的膜厚为20-100纳米，并可形成厚度在100和400纳米之间的第二导电膜。在实施方案11中，厚为30纳米的TaN制成的第一导电膜与厚为370纳米的W制成的第二导电膜形成叠层。
其次，由抗蚀剂形成第一形状掩模1505a，用ICP进行腐蚀，并形成第一形状第二导电膜1504a。这里，CF4、Cl2和O2的混合物被用作相对于TaN具有高选择性的腐蚀气体，因此能够得到图19A所示的状态。几种腐蚀条件及其与第二导电层(W)的腐蚀速率、第一导电层(TaN)的腐蚀速率以及第二导电层(W)锥角的关系示于表1。
表1
  条件   ICP 偏置功率   压力   CF4   Cl2   O2   W的腐蚀速率[nm/min]   TaN的腐蚀速率[nm/min]   W/TaN的选择性(1)/(2)   W锥角[度]
  [W]   [W]   [Pa]                  [sccm]
  1   500   20   1.0   30   30   0   58.97   66.43   0.899   80
  2   500   60   1.0   30   30   0   88.71   118.46   0.750   25
  3   500   100   1.0   30   30   0   111.66   168.03   0.667   18
  4   500   20   1.0   25   25   10   124.62   20.67   6.049   70
  5   500   60   1.0   25   25   10   161.72   35.81   4.528   35
  6   500   100   1.0   25   25   10   176.90   56.32   3.008   32
  7   500   150   1.0   25   25   10   200.39   80.32   2.495   26
  8   500   200   1.0   25   25   10   218.20   102.87   2.124   22
  9   500   250   1.0   25   25   10   232.12   124.97   1.860   19
  10   500   20   1.0   20   20   20   -   14.83   -   -
  11   500   60   1.0   20   20   20   193.02   14.23   13.695   37
  12   500   100   1.0   20   20   20   235.27   21.81   10.856   29
  13   500   150   1.0   20   20   20   276.74   38.61   7.219   26
  14   500   200   1.0   20   20   20   290.10   45.30   6.422   24
  15   500   250   1.0   20   20   20   304.34   50.25   6.091   22
*)表格中的“-“表示由于W表面在腐蚀时受到破坏而无法测量。
注意，在本说明书中，锥角表示水平面与材料侧面间的夹角，如图19A右上图所示。而且，为了方便起见，在整个本说明书中，将有锥角的侧面称为锥形，有锥形的部分称为锥形部分。
而且，例如使用表1的条件4-15中的一种，可将水平面与第二导电层(W)间形成的夹角自由地设置在19-70°的范围。注意，腐蚀时间可由操作者适当地确定。
而且，图19A中的参考数字1501代表半导体层，参考数字1502代表栅绝缘膜，参考数字1503代表第一导电膜。
接着，保留掩模1505a原封不动，在第二组腐蚀条件下进行腐蚀，形成第一形状的第一导电层1503a。注意，在第二组腐蚀条件下进行腐蚀时，栅绝缘膜1502也被腐蚀一些，成为第一形状栅绝缘膜1502a。在这里，CF4和Cl2的组成的混合气体被用作第二组腐蚀条件下的腐蚀气体。表1中的例如条件1-3中的任一个都可用作第二组腐蚀条件。因此，借助于在两组腐蚀条件下进行第一腐蚀过程，就可抑制栅绝缘膜1502的减薄(见图19B)。
注意，在第二组腐蚀条件下进行腐蚀时，图19B中的第一形状第二导电层1504a也被腐蚀一些，但腐蚀量是微小的(约0.15微米，即全部线宽的0.3微米)，因此，图中所示者与图19A具有同样的形状。
下一步，保留掩模1505a原封不动，进行第二腐蚀过程，得到图19C所示的第二形状导电层。作为实施方案11的第二腐蚀过程，是在用CF4、Cl2和O2组成的混合气体的腐蚀条件下进行腐蚀的。表1的条件4-15中的任一个都可用作这里的腐蚀条件，而腐蚀时间可适当确定。而且，每个导电层沿沟道纵向的宽度可按照腐蚀条件自由地设置。第二形状掩模1505b、第二形状第一导电层1503b、第二形状第二导电层1504b和第二形状栅绝缘膜1502b，都由第二腐蚀过程来形成。
注意，在实施方案11中，第二形状第一导电层1503b相当于第一栅电极，而第二形状第二导电层1504b相当于第二栅电极。
在第二形状第二导电层1504b中形成大于锥角α1的锥角α2，而在第二形状第一导电层1503b中形成了极小的锥角β。
接着，保留掩模1505b原封不动，进行第一掺杂过程(见图19C)。这里用第二形状第二导电层1504b作掩模，用离子掺杂法向半导体层1501掺入n型导电杂质磷。此外，第一掺杂过程在保留掩模1505b原封不动的状况下进行，但也可在除去掩模1505b后进行第一掺杂过程。
由第一掺杂过程形成了杂质区1501a和1501b。而且，半导体层与第二导电层重叠，将栅绝缘膜和第一导电层夹于其间，成为沟道形成区。注意，虽然图中未示出，但在沟道形成区的两侧都形成了杂质区1501a和1501b，而且具有轴对称(linear symmtry)。
此外，在半导体层上安排的材料层的膜厚越厚，掺杂离子的注入深度就越浅。因此，将栅绝缘膜夹于其间的与第一导电层重叠的杂质区1501a，，亦即第一LDD区(Lov区)，受具有锥角β的侧壁的锥形部分的影响，掺入半导体层的杂质浓度是变化的。膜越厚，杂质浓度越低，膜越薄，杂质浓度越高。
此外，在进行第二腐蚀过程时，依照腐蚀条件，也可以有这样的情形，即锥形部分形成在栅绝缘膜中。在这种情况下，半导体层也受此锥形部分的影响，掺入半导体膜的杂质浓度也是变化的。
另一方面，在不与第一导电层重叠的杂质区1501b以及第二LDD区(Loff区)中，栅绝缘膜的厚度是几乎不变的，杂质浓度因而几乎不变。
虽然图中没有示出，下一步形成覆盖开关TFT部分的抗蚀剂掩模。这里，用控制抗蚀剂掩模的尺寸来确定开关TFT中Loff区的长度。
接着进行第二掺杂过程。这里，用第二形状的第一导电层1503b和第二形状的第二导电层1504b作掩模，用离子掺杂法在半导体层1501中掺入呈一种导电类型的杂质元素，即n型导电杂质磷。第二掺杂过程的掺杂浓度高于第一掺杂过程，并形成杂质区1501c和1501d。
除了由第一掺杂过程掺入的杂质浓度外，杂质区1501d，即源区或漏区，因第二掺杂过程而具有更高的浓度。
而且，杂质区1501c不掺杂，因为它与第一导电层重叠，并具有与杂质区1501a相同的杂质分布。因此，杂质区1501c也是第一LDD区。然而，依赖于掺杂条件，它会具有更高的浓度。
在这种情况下，在第二掺杂过程中，也像第一掺杂过程那样，掺入半导体层中的杂质受具有锥角β的侧壁的锥形部分的影响。
另一方面，只在未被抗蚀剂掩模覆盖的开关TFT的区域进行掺杂，形成源区或漏区。而且，被抗蚀剂掩模覆盖而未与导电层重叠的第二LDD区1501b则保持原封不动。
接着除去开关TFT的抗蚀剂掩模。
图6B的EL显示板可按照实施方案1的工艺过程由图4C开始一步步来制作。
按照上述的方法分别制作驱动电路n沟道TFT和开关TFT。
制作的驱动电路TFT具有：与第二导电层重叠的沟道形成区，将栅绝缘膜夹于其间；在沟道形成区两侧的第一LDD区；以及与第一LDD区接触的源区或漏区。制作的开关TFT具有：与第二导电层重叠的沟道形成区，将栅绝缘膜夹于其间；在沟道形成区两侧的第一LDD区；与第一LDD区接触的第二LDD区；以及与第二LDD区接触的源区或漏区。
而且，第一LDD区与第一导电层重叠，将栅绝缘膜夹于其间，其杂质元素浓度分布随到沟道形成区距离的增大而增高。注意，在第一LDD区内有一个区域，其杂质浓度梯度至少在1×1017-1×1018原子/cm3的范围。倘若LDD区具有这样的连续浓度分布，则会有效地降低关态电流。而且，第一LDD区沿沟道纵向的长度越大，可靠性越高。
实际上，在电流控制TFT的区域149-152中由硼掺杂过程(见图4C)掺入的硼，与第一掺杂过程相似，也受到第一导电层厚度的影响，其中，半导体层上有一锥度，因而掺入杂质区的杂质浓度是变化的。膜越厚，杂质浓度越低，而膜越薄，杂质浓度越高。
注意，可以自由地将实施方案11与实施方案1-10的任一个组合起来。
而且，当实施方案11的腐蚀气体(CF4和Cl2的混合气体)代之以SF6和Cl2的混合气体，或当CF4、Cl2和O2的混合气体代之以SF6、Cl2和O2的混合气体时，栅绝缘膜1502的选择性是极高的，因此膜的减薄更可得到抑制。
[实施方案12]
使用在本发明的发光中能够被利用的来自三重激发态的磷光的EL材料，可大幅度增加发光的外量子效率。这样就能做成具有低功耗、长寿命和重量轻的EL元件。
利用三重激发态而增加发光的外量子效率的报导示于下面的文章中。Tsutsui，T.，Adachi，C.，and Saito，S.，PhotochemicalProcesses in Organized Molecular Systems，Ed.Honda，K.，Elsevier Sci.Pub.，Tokyo，1991，p.437。
上述文章报导的EL材料(香豆素颜料)的分子式示于下面。
[化学式1]
Baldo，M.A.，O’Brien，D.F.，You，Y.，Shoustikov，A.，Sibley，S.，Thompson，M.E.，and Forrest，S.R.，Nature 395(1998)p.151。
上述文章报导的EL材料(Pt的络合物)的分子式示于下面。
[化学式2]
Baldo，M.A.，Lamansky，S.，Burrows，P.E.，Thompson，M.E.，and Forrest，S.R.，Appl.Phys.Lett.，75(1999)p.4，andTsutsui，T.，Yang，M.J.，Yahiro，M.，Nakamura，K.，Watanabe，TG.，Tsuji，T.，Fukuda，Y.，Wakimoto，T.，and Mayaguchi，S.，Japan Appl.Phys.，38(12B)1999，L1502。
上述文章报导的EL材料(Tr的络合物)的分子式示于下面。
[化学式3]
如果可利用三重激发态的磷光发射，则原则上可实现比使用单重激发态荧光发射的情形高3-4倍的发光外量子效率。
注意，可与实施方案1-11的任一结构自由地结合起来实现实施方案12的结构。
[实施方案13]
按照本发明制作的EL显示器件为自发射型，因此，与液晶显示器件相比，在亮处显示图像表现出更优越的可辨认性。而且，EL显示器件有较宽的视角。因此，EL显示器件可用于各种电子器件的显示部分。例如，为了观看大屏幕的电视节目之类，本发明的EL显示器件可用作对角线尺寸为30时或更大(典型的为40时或更大)的EL显示器件(即，EL显示器件装入框架的显示器)的显示部分。
EL显示包括所有各类用于显示信息的显示，如个人计算机的显示、接收电视广播节目的显示、广告显示。而且，本发明的EL显示器件可用作其他各种电气设备的显示部分。
这样的电子学设备包括摄象机、数码相机、风镜式显示器(头戴式显示器)、导航系统、声音重现设备(汽车音响、音响之类)、笔记本型个人计算机、游戏机、袖珍信息终端(便携式计算机、袖珍电话，袖珍游戏机、电子书籍之类)、图像重现设备包括记录媒体(更具体地说，可以重现记录媒体如DVD的装置，并包括显示重现的图像的显示器)之类。尤其是对于袖珍信息终端，最好使用EL显示器件，因为袖珍信息终端很可能从斜向观看，故常需有宽的视角。图16A-17B分别表示这种电子学设备的各种具体的例子。
图16A表示一种EL图像显示设备，包括框架2001、支座2002、EL显示部分2003等。本发明可用于其显示部分2003。其EL显示是EL显示型的，因此不需要底光。这样，其显示部分的厚度就比液晶显示设备薄。
图16B所示的是摄象机，包括主体2101、显示部分2102，音频输入部分2103、操作开关2104、电池2105、图像接收部分2106等。本发明的自发光器件可用作EL显示部分2102。
图16C所示为头戴型显示设备的一部分(右半部)，包括主体2201、信号电缆2202、头带2203、屏幕部分2204、光学系统2205、自发光器件2206等。本发明可用作EL显示器件2206。
图16D表示的是含记录媒体的图像重现设备(更具体地说是DVD机)，包括主体2301、记录媒体2302(DVD等)、操作开关2303、显示部分(a)2304、另一显示部分(b)2305等。显示部分(a)2304主要用于显示图像信息，而显示部分(b)2305主要用于显示字符信息。本发明的EL显示器件可用作显示部分(a)2304和(b)2305。含记录媒体的图像重现设备还包括游戏机等。
图16E为风镜式显示设备(头戴显示器)，包括主体2401、显示部分2402、镜腿部分2403等。本发明的EL显示器件可用于显示部分2402。
图16F为个人计算机，包括主体2501、框架2502、显示部分2503、键盘2504等。本发明的EL显示器件可用作显示部分2503。
当将来EL材料的发光更亮时，本发明的EL显示器件将可用于正投式或背投式投影仪，其中含有输出图像信息的光经透镜放大之类而投射出去。
上述的电子学设备很有希望用于显示通过远程通讯途径如Internet(互联网)、CATV(有线电视系统)发布的信息，尤其是有望显示运动画面信息。EL显示器件适于显示运动画面，因为EL材料可呈现高的响应速度。
EL显示器件发光的部分是消耗能量的，因此希望这样来显示信息，即其中的发光部分尽量的小。因此，当EL显示器件用于显示部分，主要显示字符信息时，如袖珍信息终端的显示部分，尤其是袖珍电话或音频设备，希望这样来驱动EL显示器件，即用发光部分来形成字符信息，而非发光部分则相当于背景。
现在参照图17A，图中说明的是袖珍电话，它包括主体2601、音频输出部分2602、音频输入部分2603、显示部分2604、操作开关2605和天线2606。本发明的EL显示器件可用作显示部分2604。在黑色背景上显示白色字符，可降低袖珍电话的显示部分2604的功耗。
图17B说明的是声音重现设备，具体地讲为汽车音响设备，它包括主体2701、显示部分2702、和操作开关2703和2704。本发明的EL显示器件可用作显示部分2702。虽然本实施方案所示的是车装型音响，但本发明也可用于袖珍式和家用型设备。在黑色背景上显示白色字符可降低显示部分2702的功耗，对于袖珍式是特别有优点的。
如上所述，本发明可在一切领域的电子学设备中得到各种应用。本实施方案的电子学设备可利用实施方案1至12的结构自由结合而成的EL显示器件来得到。
[实施方案14]
按照如实施方案11中所述的各种腐蚀条件，第二形状第一栅电极(TaN)可有不同的形状。在实施方案14中对图20A的形状A和图20B的形状B进行了模拟和比较。
图20A表示在实施方案11中所示的形状A。图20A与图19D相同，因此使用同样的参考符号。图21表示在以下情况下与电子温度的关系，即Lov区的长度(沿沟道纵向的Lov区长度)设为0.4微米、0.8微米和1.5微米，第一栅电极(TaN)的膜厚设为15-40纳米。注意，这是用图24所示的沿沟道纵向的杂质浓度分布(从半导体层表面深入10纳米处的浓度分布)来进行模拟的。然而，也模拟过第一栅电极侧壁部分中锥角的变化，由截面来看，厚度改变的位置为离栅绝缘膜10纳米的位置，当由上表面看时，在距第一栅电极边缘部分0.13微米处。
而且，图20B表示实施方案14的形状B。图20B不同于图20A，其侧壁部分中没有锥角改变的地方。形成锥角γ。
对图20B所示的第一栅电极1700同样进行了模拟，图22表示在以下情况下与电子温度的关系：Lov区长度为0.4微米、0.8微米和1.5微米，第一栅电极(TaN)的膜厚设为15-40纳米。注意，这是用图24所示的沿沟道纵向的杂质元素浓度分布来进行模拟的。
此外，对于图20B所示的第一栅电极1700，亦即当TaN膜厚为30纳米时，沿沟道纵向的电场强度与Lov区长度的关系，以及Lov区长度与电子温度的关系，示于图23。在图23中电场结构和电子温度所表现的趋势是几乎相同的。因此可以说，电子温度越低，TFT退降的程度趋于越小。
当比较图22和图23时，图22所示的图20B的形状表现出较低的电子温度。换言之，从TFT退降的观点来看，最好使用图20B的形状，因为可降低电子温度。
此外，当Lov长度为1.5微米时，电子温度低，因此可推断，长Lov区是更可取的。
可将实施方案14与实施方案1-13的任一个结合起来。
如本发明前面所述，沿沟道纵向的栅电极的长度(此后简称为栅电极宽度)是不同的，因此，在用栅电极作掩模进行离子注入时，利用因栅电极厚度不同造成的离子透入深度的差异，可使安排在第一栅电极下面的半导体层中的离子浓度低于未安排在第一栅电极下面的半导体层中的离子浓度。
此外，Loff区是用掩模来形成的，因此，只需由腐蚀来控制第一栅电极和第二栅电极的宽度。对Loff区和Lov区位置的控制，与常规的例子相比就变得更容易了。因此，Lov区和Loff区的精确定位对准变得容易，且制作具有所需特性的TFT也变得容易了。
而且，通常由与栅极信号线或源极信号线相同的膜制成的电源线，被形成在第二层间绝缘膜和第三层间绝缘膜之间。因此，电源线可与栅极信号线重叠，故能够增大孔径比。

Claims (31)

1.一种半导体显示器件包括：
形成在绝缘表面上的半导体膜；
与半导体膜接触的栅绝缘膜；
与栅绝缘膜接触的第一栅电极；
与第一栅电极接触的第二栅电极；
其中第一栅电极端部具有第一锥角的锥形截面，
其中第二栅电极端部具有第二锥角的锥形截面，
其中半导体膜包括：
沟道形成区，
与沟道形成区接触的轻掺杂漏区，
与轻掺杂漏区接触的源区和漏区，
其中沿沟道纵向的第一栅电极的第一宽度宽于沿沟道纵向的第二栅电极的第二宽度，
其中轻掺杂漏区与第一栅电极重叠，栅绝缘膜夹于其间，且
其中第一锥角不同于第二锥角。
2.根据权利要求1的半导体显示器件，
其中沟道形成区与第二栅电极重叠，栅绝缘膜夹于其间。
3.根据权利要求1的半导体显示器件，
其中沟道形成区与第二栅电极重叠，栅绝缘膜夹于其间，
以及
其中漏区被电连接到阳极或阴极。
4.按照权利要求1的器件，其特征在于：
其中轻掺杂漏区是用第二栅电极作掩模，以自对准的方式向半导体膜掺入杂质元素而成的。
5.按照权利要求1的器件，其特征在于：
其中轻掺杂漏区包含浓度梯度为1×1017-1×1018/cm3范围内的杂质，
其中的杂质浓度随与沟道形成区距离的增大而增高。
6.权利要求1的半导体显示器件，其特征在于与摄象机相结合。
7.权利要求1的半导体显示器件，其特征在于与图像重现设备相结合。
8.权利要求1的半导体显示器件，其特征在于与头戴式显示设备相结合。
9.权利要求1的半导体显示器件，其特征在于与个人计算机相结合。
10.一种具有开关TFT和驱动电路TFT的半导体显示器件，
每个开关TFT和驱动电路TFT包括：
形成在绝缘表面上的半导体膜，
与半导体膜接触的栅绝缘膜，
与栅绝缘膜接触的第一栅电极，
与第一栅电极接触的第二栅电极；
其中沿沟道纵向的第一栅电极的第一宽度宽于沿沟道纵向的第二栅电极的第二宽度，
其中第一栅电极端部具有第一锥角的锥形截面，
其中第二栅电极端部具有第二锥角的锥形截面，
其中第一锥角不同于第二锥角，
其中开关TFT的半导体膜包括：
与第二栅电极重叠的第一沟道形成区，栅绝缘膜夹于其间，
与第一沟道形成区接触并与第一栅电极重叠的第一轻掺杂漏区，栅绝缘膜夹于其间，
与第一轻掺杂漏区接触的第二轻掺杂漏区，
与第二轻掺杂漏区接触的第一源区和第一漏区，
其中驱动电路TFT的半导体膜包括：
与第二栅电极重叠的第二沟道形成区，栅绝缘膜夹于其间，
与第二沟道形成区接触并与第一栅电极重叠的第三轻掺杂漏区，栅绝缘膜夹于其间，
与第三轻掺杂漏区接触的第二源区和第二漏区。
11.按照权利要求10的器件，其特征在于：
其中轻掺杂漏区包含浓度梯度为1×1017-1×1018/cm3范围内的杂质，
其中的杂质浓度随与第一沟道形成区距离的增大而增高。
12.按照权利要求10的器件，其特征在于：
其中轻掺杂漏区包含浓度梯度为1×1017-1×1018/cm3范围内的杂质，
其中的杂质浓度随与第二沟道形成区距离的增大而增高。
13.按照权利要求10的器件，其特征在于：
其中第一轻掺杂漏区和第三轻掺杂漏区中的每个都是用第二栅电极作掩模，以自对准的方式向半导体膜掺入杂质而成的。
14.权利要求10的半导体显示器件，其特征在于与摄象机相结合。
15.权利要求10的半导体显示器件，其特征在于与图像重现设备相结合。
16.权利要求10的半导体显示器件，其特征在于与头戴式显示设备相结合。
17.权利要求10的半导体显示器件，其特征在于与个人计算机相结合。
18.一种半导体显示器件包括：
在衬底上形成的光屏蔽膜；
在衬底上形成的绝缘膜，所述绝缘膜覆盖光屏蔽膜；
在绝缘膜上形成的半导体膜；
与半导体膜接触的栅绝缘膜；
与栅绝缘膜接触的第一栅电极；
与第一栅电极接触的第二栅电极；
其中，所述第一栅电极的端部具有第一锥角的锥形截面，
其中第二栅电极端部具有第二锥角的锥形截面，
其中半导体膜包括：
沟道形成区，
与沟道形成区接触的轻掺杂漏区，
与轻掺杂漏区接触的源区和漏区，
其中轻掺杂漏区与第一栅电极重叠，栅绝缘膜夹于其间，
其中沟道形成区与第二栅电极重叠，栅绝缘膜夹于其间，
其中光屏蔽膜经绝缘膜与沟道形成区重叠，并且
其中，所述第一锥角与所述第二锥角不同。
19.权利要求18的半导体显示器件，其特征在于与摄象机相结合。
20.权利要求18的半导体显示器件，其特征在于与图像重现设备相结合。
21.权利要求18的半导体显示器件，其特征在于与头戴式显示设备相结合。
22.权利要求18的半导体显示器件，其特征在于与个人计算机相结合。
23.按照权利要求18的器件，其特征在于绝缘膜用CMP抛平。
24.一种半导体显示器件包括：
在衬底上形成的光屏蔽膜；
在衬底上形成的绝缘膜，所述绝缘膜覆盖光屏蔽膜；
在绝缘膜上形成的半导体膜；
与半导体膜接触的栅绝缘膜；
与栅绝缘膜接触的第一栅电极；
与第一栅电极接触的第二栅电极；
电致发光元件，
其中，所述第一栅电极的端部具有第一锥角的锥形截面，
其中第二栅电极端部具有第二锥角的锥形截面，
其中半导体膜包括：
沟道形成区，
与沟道形成区接触的轻掺杂漏区，
与轻掺杂漏区接触的源区和漏区，
其中轻掺杂漏区与第一栅电极重叠，栅绝缘膜夹于其间，
其中沟道形成区与第二栅电极重叠，栅绝缘膜夹于其间，
其中光屏蔽膜经绝缘膜与沟道形成区重叠；
其中电致发光元件具有阳极、阴极和在阳极与阴极之间形成的电致发光层，
其中漏区被电连接到阳极或阴极，并且
其中，所述第一锥角与所述第二锥角不同。
25.按照权利要求24的器件，其特征在于其中的绝缘膜用CMP抛平。
26.权利要求24的半导体显示器件，其特征在于与摄象机相结合。
27.权利要求24的半导体显示器件，其特征在于与图像重现设备相结合。
28.权利要求24的半导体显示器件，其特征在于与头戴式显示设备相结合。
29.权利要求24的半导体显示器件，其特征在于与个人计算机相结合。
30.一种制造半导体显示器件的方法，所述方法包括以下步骤：
在绝缘表面上形成半导体膜；
形成与半导体膜接触的栅绝缘膜；
通过第一腐蚀形成与栅绝缘膜接触的第一形状第一栅电极和第一形状第二栅电极；
通过第二腐蚀，由第一形状第一栅电极和第一形状第二栅电极形成具有第一锥角的第一锥形部分的第一栅电极和具有第二锥角的第二锥形部分的第二栅电极；
经栅绝缘膜向半导体膜掺入呈一种导电类型的杂质元素，以形成第二轻掺杂漏区，同时经第一栅电极的锥形部分向半导体膜掺入呈一种导电类型的杂质元素，以形成第一轻掺杂漏区；
其中第一轻掺杂漏区中的杂质元素的浓度向半导体膜边缘部分增高；
用具有第一锥形部分的第一栅电极和具有第二锥形部分的第二栅电极作掩模，掺入呈一种导电类型的杂质元素，以形成源区和漏区，
其中第一锥角不同于第二锥角。
31.一种制造半导体显示器件的方法，所述方法包括以下步骤：
在绝缘表面上形成半导体膜；
形成与半导体膜接触的栅绝缘膜；
形成与栅绝缘膜接触的第一导电膜；
形成与第一导电膜接触的第二导电膜；
通过第一腐蚀形成与栅绝缘膜接触的第一形状第一栅电极和第一形状第二栅电极；
通过第二腐蚀，由第一形状第一栅电极和第一形状第二栅电极形成具有第一锥角的第一锥形部分的第一栅电极和具有第二锥角的第二锥形部分的第二栅电极；
经栅绝缘膜向半导体膜掺入呈一种导电类型的杂质元素，以形成第二轻掺杂漏区，同时经第一栅电极的第一锥形部分向半导体膜掺入呈一种导电类型的杂质元素，以形成第一轻掺杂漏区；
其中第一轻掺杂漏区中的杂质元素的浓度向半导体膜边缘部分增高；
用具有第一锥形部分的第一栅电极和具有第二锥形部分的第二栅电极作掩模，掺入呈一种导电类型的杂质元素，以形成源区和漏区，
其中第一锥角不同于第二锥角。
CNB011109718A 2000-03-06 2001-03-06 半导体器件及其制作方法 Expired - Lifetime CN1263153C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP60206/2000 2000-03-06
JP60206/00 2000-03-06
JP2000060206 2000-03-06

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100078755A Division CN100438028C (zh) 2000-03-06 2001-03-06 半导体器件及显示设备

Publications (2)

Publication Number Publication Date
CN1312589A CN1312589A (zh) 2001-09-12
CN1263153C true CN1263153C (zh) 2006-07-05

Family

ID=18580553

Family Applications (3)

Application Number Title Priority Date Filing Date
CNB011109718A Expired - Lifetime CN1263153C (zh) 2000-03-06 2001-03-06 半导体器件及其制作方法
CNB2006100956928A Expired - Fee Related CN100485950C (zh) 2000-03-06 2001-03-06 半导体器件及显示设备
CNB2005100078755A Expired - Fee Related CN100438028C (zh) 2000-03-06 2001-03-06 半导体器件及显示设备

Family Applications After (2)

Application Number Title Priority Date Filing Date
CNB2006100956928A Expired - Fee Related CN100485950C (zh) 2000-03-06 2001-03-06 半导体器件及显示设备
CNB2005100078755A Expired - Fee Related CN100438028C (zh) 2000-03-06 2001-03-06 半导体器件及显示设备

Country Status (7)

Country Link
US (5) US6759678B2 (zh)
EP (2) EP2270849A3 (zh)
KR (1) KR100767612B1 (zh)
CN (3) CN1263153C (zh)
MY (1) MY124513A (zh)
SG (3) SG118068A1 (zh)
TW (1) TW495854B (zh)

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW548686B (en) * 1996-07-11 2003-08-21 Semiconductor Energy Lab CMOS semiconductor device and apparatus using the same
US8603870B2 (en) * 1996-07-11 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6277679B1 (en) 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
TW468283B (en) 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
TW471011B (en) 1999-10-13 2002-01-01 Semiconductor Energy Lab Thin film forming apparatus
TW495808B (en) * 2000-02-04 2002-07-21 Semiconductor Energy Lab Thin film formation apparatus and method of manufacturing self-light-emitting device using thin film formation apparatus
TW495854B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW513753B (en) * 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
US7525165B2 (en) 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6706544B2 (en) 2000-04-19 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabricating method thereof
TW480576B (en) * 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
TWI286338B (en) * 2000-05-12 2007-09-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW504846B (en) * 2000-06-28 2002-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP5046452B2 (ja) * 2000-10-26 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW522577B (en) * 2000-11-10 2003-03-01 Semiconductor Energy Lab Light emitting device
TWI221645B (en) * 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4869509B2 (ja) 2001-07-17 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003045874A (ja) 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
KR100856864B1 (ko) * 2001-09-24 2008-09-04 엘지디스플레이 주식회사 액정표시장치용 박막트랜지스터의 제조방법 및 그 제조방법에 따른 박막트랜지스터
JP4256087B2 (ja) * 2001-09-27 2009-04-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6903377B2 (en) * 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
US7042024B2 (en) 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
SG143063A1 (en) 2002-01-24 2008-06-27 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP2003316296A (ja) * 2002-02-01 2003-11-07 Seiko Epson Corp 回路基板、電気光学装置、電子機器
JP4017886B2 (ja) * 2002-02-28 2007-12-05 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
EP1343206B1 (en) 2002-03-07 2016-10-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus, electronic apparatus, illuminating device and method of fabricating the light emitting apparatus
US7344825B2 (en) 2002-04-04 2008-03-18 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device, and developing apparatus using the method
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
JP4271413B2 (ja) * 2002-06-28 2009-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4408012B2 (ja) * 2002-07-01 2010-02-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7605023B2 (en) * 2002-08-29 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a semiconductor device and heat treatment method therefor
JP2004095482A (ja) * 2002-09-03 2004-03-25 Chi Mei Electronics Corp 画像表示装置
JP4627961B2 (ja) * 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20040124421A1 (en) * 2002-09-20 2004-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
JP4683817B2 (ja) * 2002-09-27 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4454921B2 (ja) * 2002-09-27 2010-04-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7875419B2 (en) * 2002-10-29 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Method for removing resist pattern and method for manufacturing semiconductor device
WO2004040649A1 (ja) * 2002-11-01 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
JP4181853B2 (ja) * 2002-11-15 2008-11-19 Ｎｅｃ液晶テクノロジー株式会社 積層膜の複合ウェットエッチング方法
US7485579B2 (en) 2002-12-13 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7256079B2 (en) * 2002-12-16 2007-08-14 Semiconductor Energy Laboratory Co., Ltd. Evaluation method using a TEG, a method of manufacturing a semiconductor device having a TEG, an element substrate and a panel having the TEG, a program for controlling dosage and a computer-readable recording medium recoding the program
JP2004200378A (ja) * 2002-12-18 2004-07-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7157774B2 (en) * 2003-01-31 2007-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Strained silicon-on-insulator transistors with mesa isolation
JP4663963B2 (ja) 2003-02-17 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7250720B2 (en) * 2003-04-25 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device
US7423343B2 (en) * 2003-08-05 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof
KR100543001B1 (ko) * 2003-09-03 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터 및 액티브 매트릭스 평판 표시 장치
US7374983B2 (en) * 2004-04-08 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI648719B (zh) 2004-09-16 2019-01-21 日商半導體能源研究所股份有限公司 具有圖素的顯示裝置和電子裝置
US20080185667A1 (en) * 2004-09-17 2008-08-07 Kenichi Yoshino Thin Film Semiconductor Device and Method for Manufacturing the Same
JP4329740B2 (ja) * 2004-10-22 2009-09-09 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法、及び有機エレクトロルミネッセンス装置
TWI382455B (zh) * 2004-11-04 2013-01-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US7563658B2 (en) * 2004-12-27 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20060197088A1 (en) * 2005-03-07 2006-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7638372B2 (en) 2005-06-22 2009-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR100712295B1 (ko) * 2005-06-22 2007-04-27 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
EP1758072A3 (en) * 2005-08-24 2007-05-02 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
WO2007034647A1 (ja) * 2005-09-20 2007-03-29 Konica Minolta Holdings, Inc. 有機エレクトロルミネッセンス素子の製造方法、有機エレクトロルミネッセンス表示装置
EP1793366A3 (en) * 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP5352081B2 (ja) 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5415001B2 (ja) * 2007-02-22 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
TWI521292B (zh) * 2007-07-20 2016-02-11 半導體能源研究所股份有限公司 液晶顯示裝置
JP5408856B2 (ja) * 2007-08-30 2014-02-05 キヤノン株式会社 有機ｅｌ表示装置
KR100920043B1 (ko) * 2007-10-11 2009-10-07 주식회사 하이닉스반도체 반도체 소자의 리세스 게이트 및 그의 형성방법
CN102386236B (zh) 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
JP2010245366A (ja) * 2009-04-08 2010-10-28 Fujifilm Corp 電子素子及びその製造方法、並びに表示装置
US8947414B2 (en) 2009-07-01 2015-02-03 Sharp Kabushiki Kaisha Active matrix substrate and organic EL display device
TWI495084B (zh) * 2009-07-07 2015-08-01 Epistar Corp 發光元件
JP2012014868A (ja) 2010-06-29 2012-01-19 Sony Corp 表示装置
KR101947019B1 (ko) * 2012-10-26 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN103151388B (zh) * 2013-03-05 2015-11-11 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管及其制备方法、阵列基板
KR102043180B1 (ko) * 2013-04-25 2019-11-12 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102100880B1 (ko) * 2013-06-26 2020-04-14 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR20150019989A (ko) * 2013-08-12 2015-02-25 엘지디스플레이 주식회사 유기 발광 디스플레이 장치용 어레이 기판 및 이의 제조 방법
KR102091664B1 (ko) 2013-09-27 2020-03-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조방법
CN104681566B (zh) * 2013-11-27 2017-02-08 乐金显示有限公司 用于显示装置的阵列基板及其制造方法
KR102238994B1 (ko) * 2014-07-17 2021-04-12 엘지디스플레이 주식회사 표시장치
CN104143533B (zh) * 2014-08-07 2017-06-27 深圳市华星光电技术有限公司 高解析度amoled背板制造方法
JP2016062874A (ja) * 2014-09-22 2016-04-25 株式会社ジャパンディスプレイ 画像表示装置及びその製造方法、並びに画像表示装置の検査方法
CN105810745B (zh) * 2014-12-31 2019-06-18 鸿富锦精密工业（深圳）有限公司 薄膜晶体管及薄膜晶体管基板
TWI565081B (zh) * 2014-12-31 2017-01-01 鴻海精密工業股份有限公司 薄膜電晶體及薄膜電晶體基板
CN104659109B (zh) 2015-03-20 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2017041596A (ja) * 2015-08-21 2017-02-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、半導体装置および電子機器
KR102406726B1 (ko) * 2016-04-25 2022-06-07 삼성전자주식회사 반도체 소자의 제조 방법
KR102687092B1 (ko) * 2016-10-27 2024-07-22 엘지디스플레이 주식회사 표시장치 및 그 제조방법
US11545541B2 (en) * 2017-09-28 2023-01-03 Sharp Kabushiki Kaisha Display device including light emitting element including reflection electrode on which multiple metallic conductive layers are stacked and method for manufacturing same
CN108807422B (zh) * 2018-06-12 2020-08-04 武汉华星光电技术有限公司 阵列基板制作方法及阵列基板、显示面板
CN109585682B (zh) * 2018-12-06 2020-09-29 合肥鑫晟光电科技有限公司 一种发光器件的封装方法、封装结构及显示装置
US11121263B2 (en) * 2019-08-27 2021-09-14 Apple Inc. Hydrogen trap layer for display device and the same
CN113972236A (zh) * 2020-07-23 2022-01-25 合肥鑫晟光电科技有限公司 显示基板及其制备方法、显示装置

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4394182A (en) 1981-10-14 1983-07-19 Rockwell International Corporation Microelectronic shadow masking process for reducing punchthrough
US5272100A (en) 1988-09-08 1993-12-21 Mitsubishi Denki Kabushiki Kaisha Field effect transistor with T-shaped gate electrode and manufacturing method therefor
JP2513023B2 (ja) * 1988-10-24 1996-07-03 三菱電機株式会社 電界効果型半導体装置およびその製造方法
JPH0824193B2 (ja) * 1990-10-16 1996-03-06 工業技術院長 平板型光弁駆動用半導体装置の製造方法
JPH05243262A (ja) 1992-02-28 1993-09-21 Citizen Watch Co Ltd 半導体装置の製造方法
JP2821830B2 (ja) * 1992-05-14 1998-11-05 セイコーインスツルメンツ株式会社 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法
JPH06148685A (ja) 1992-11-13 1994-05-27 Toshiba Corp 液晶表示装置
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
KR100294026B1 (ko) * 1993-06-24 2001-09-17 야마자끼 순페이 전기광학장치
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
JP3398453B2 (ja) 1994-02-24 2003-04-21 株式会社東芝 薄膜トランジスタの製造方法
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
US5491099A (en) 1994-08-29 1996-02-13 United Microelectronics Corporation Method of making silicided LDD with recess in semiconductor substrate
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH08116065A (ja) * 1994-10-12 1996-05-07 Sony Corp 薄膜半導体装置
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
JPH08274336A (ja) 1995-03-30 1996-10-18 Toshiba Corp 多結晶半導体薄膜トランジスタ及びその製造方法
JPH0955508A (ja) * 1995-08-10 1997-02-25 Sanyo Electric Co Ltd 薄膜トランジスタ及びその製造方法
US5612234A (en) 1995-10-04 1997-03-18 Lg Electronics Inc. Method for manufacturing a thin film transistor
KR100206876B1 (ko) 1995-12-28 1999-07-01 구본준 모스전계효과트랜지스터 제조방법
US5731216A (en) * 1996-03-27 1998-03-24 Image Quest Technologies, Inc. Method of making an active matrix display incorporating an improved TFT
JP3708637B2 (ja) * 1996-07-15 2005-10-19 株式会社半導体エネルギー研究所 液晶表示装置
JP3645377B2 (ja) 1996-10-24 2005-05-11 株式会社半導体エネルギー研究所 集積回路の作製方法
JP3597331B2 (ja) 1996-10-24 2004-12-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI236556B (en) * 1996-10-16 2005-07-21 Seiko Epson Corp Substrate for a liquid crystal equipment, liquid crystal equipment and projection type display equipment
JP3762002B2 (ja) * 1996-11-29 2006-03-29 株式会社東芝 薄膜トランジスタ、及び液晶表示装置
JPH10172762A (ja) * 1996-12-11 1998-06-26 Sanyo Electric Co Ltd エレクトロルミネッセンス素子を用いた表示装置の製造方法及び表示装置
US6088070A (en) * 1997-01-17 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
JPH10233511A (ja) 1997-02-21 1998-09-02 Toshiba Corp 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置
TW418338B (en) * 1997-03-03 2001-01-11 Toshiba Corp Display apparatus with monolithic integrated driving circuit
US6529250B1 (en) * 1997-05-22 2003-03-04 Seiko Epson Corporation Projector
GB2326019A (en) * 1997-06-03 1998-12-09 Philips Electronics Nv Thin film transistor
JP3520396B2 (ja) 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JPH11261075A (ja) 1998-03-13 1999-09-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6369410B1 (en) 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6433841B1 (en) * 1997-12-19 2002-08-13 Seiko Epson Corporation Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
TW486581B (en) 1998-01-06 2002-05-11 Seiko Epson Corp Semiconductor device, substrate for electro-optical device, electro-optical device, electronic equipment, and projection display apparatus
JP3765194B2 (ja) * 1998-01-19 2006-04-12 株式会社日立製作所 液晶表示装置
TWI226470B (en) * 1998-01-19 2005-01-11 Hitachi Ltd LCD device
KR100384672B1 (ko) * 1998-01-30 2003-05-22 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치
GB9803764D0 (en) * 1998-02-23 1998-04-15 Cambridge Display Tech Ltd Display devices
JPH11274502A (ja) 1998-03-20 1999-10-08 Toshiba Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
US5986305A (en) 1998-03-30 1999-11-16 Texas Instruments - Acer Incorporated Semiconductor device with an inverse-T gate lightly-doped drain structure
TW418539B (en) * 1998-05-29 2001-01-11 Samsung Electronics Co Ltd A method for forming TFT in liquid crystal display
JP4030193B2 (ja) * 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3883706B2 (ja) * 1998-07-31 2007-02-21 シャープ株式会社 エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6365917B1 (en) 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3424234B2 (ja) * 1998-11-30 2003-07-07 セイコーエプソン株式会社 電気光学装置及びその製造方法
US7235810B1 (en) * 1998-12-03 2007-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6259138B1 (en) 1998-12-18 2001-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith
JP4372943B2 (ja) 1999-02-23 2009-11-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW469484B (en) 1999-03-26 2001-12-21 Semiconductor Energy Lab A method for manufacturing an electrooptical device
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6661096B1 (en) * 1999-06-29 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Wiring material semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
KR100628679B1 (ko) * 1999-11-15 2006-09-28 엘지.필립스 엘시디 주식회사 어레이 패널, 액정 표시장치 제조방법 및 그 제조방법에따른액정표시장치
JP4801249B2 (ja) 1999-11-19 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW495854B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW513753B (en) 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
TW504846B (en) * 2000-06-28 2002-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
EP1132960A3 (en) 2009-07-15
US20140264391A1 (en) 2014-09-18
US20120205671A1 (en) 2012-08-16
SG161098A1 (en) 2010-05-27
CN1881607A (zh) 2006-12-20
US20070246777A1 (en) 2007-10-25
EP2270849A3 (en) 2017-09-06
EP1132960A2 (en) 2001-09-12
EP2270849A2 (en) 2011-01-05
CN100485950C (zh) 2009-05-06
US7112817B2 (en) 2006-09-26
CN1645611A (zh) 2005-07-27
US8124973B2 (en) 2012-02-28
CN100438028C (zh) 2008-11-26
SG118068A1 (en) 2006-01-27
KR20010087351A (ko) 2001-09-15
US20020000551A1 (en) 2002-01-03
US20040206974A1 (en) 2004-10-21
CN1312589A (zh) 2001-09-12
KR100767612B1 (ko) 2007-10-17
US9601515B2 (en) 2017-03-21
US8772778B2 (en) 2014-07-08
US6759678B2 (en) 2004-07-06
SG178631A1 (en) 2012-03-29
TW495854B (en) 2002-07-21
MY124513A (en) 2006-06-30

Similar Documents

Publication Publication Date Title
CN1263153C (zh) 半导体器件及其制作方法
CN1197141C (zh) 半导体显示器件及其制作方法
CN1251332C (zh) 发光器件
CN1313996C (zh) 发光器件
CN1271725C (zh) 显示装置
CN1292486C (zh) 发光器件
CN1133972C (zh) 电光装置
CN1218491C (zh) 数字模拟转换器及使用它的电子设备
CN1288613C (zh) 发光器件和使用这种器件的电子设备
CN1242489C (zh) 半导体器件及其制造方法
CN1932940A (zh) 显示器件及显示器件的驱动方法
CN1941029A (zh) 显示装置及电子设备
CN1409402A (zh) 发光器件、发光器件驱动方法、以及电子设备
CN1975844A (zh) 半导体器件、显示装置和电子装置
CN101038931A (zh) 有机场致发光装置及电子设备
CN1779984A (zh) 显示器件及其制造方法
CN1327270A (zh) 自发光器件及采用自发光器件的电气设备
CN1339876A (zh) 便携式信息设备以及驱动该设备的方法
CN1296643A (zh) 薄膜晶体管、液晶面板和它们的制造方法
CN1893144A (zh) 复合材料及其发光元件、发光装置和电子装置
CN1909751A (zh) 发光装置及其制造方法
CN1458812A (zh) 显示器件
CN1825620A (zh) 发光器件
CN1630306A (zh) 显示器件
CN1319831A (zh) 附着型区域传感器以及具有这种附着型区域传感器的显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20060705

CX01 Expiry of patent term