JP4646925B2 - Icカードの作製方法 - Google Patents
Icカードの作製方法 Download PDFInfo
- Publication number
- JP4646925B2 JP4646925B2 JP2007000971A JP2007000971A JP4646925B2 JP 4646925 B2 JP4646925 B2 JP 4646925B2 JP 2007000971 A JP2007000971 A JP 2007000971A JP 2007000971 A JP2007000971 A JP 2007000971A JP 4646925 B2 JP4646925 B2 JP 4646925B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- card
- integrated circuit
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
ドに代表されるカードに関し、さらには該電子カードをキャッシュカードとして用いた場
合の、取引内容の記帳システムに関する。
のに対し、半導体のメモリが内蔵されている電子カード(ICカード)は、記録できるデ
ータが5KB程度、もしくはそれ以上が一般的であり、格段に大きい容量を確保すること
ができる。その上、磁気カードのようにカード上に砂鉄をかける等の物理的方法によりデ
ータが読み取られる恐れがなく、また記憶されているデータが改ざんされにくいというメ
リットがある。
ド、プラスチックカードのような可撓性を有するセミハードカード等が含まれる。
機能化され、その用途は、キャッシュカード、クレジットカード、プリペイドカード、診
察券、学生証や社員証等の身分証明証、定期券、会員証など多岐に渡っている。高機能化
の一例として、下記特許文献1には、単純な文字や数字などを表示できる表示装置と、数
字を入力するためのキーボードとが搭載されたICカードについて記載されている。
の仕方が可能になる。現在、ICカードを用いた電子商取引、在宅勤務、遠隔医療、遠隔
教育、行政サービスの電子化、高速道路の自動料金収受、映像配信サービス等の実用化が
進められており、将来的にはより広範な分野においてICカードが利用されると考えられ
ている。
っており、ICカード使用の際の本人認証の確実性を如何に高めるかが、今後の課題であ
る。
で、ATM等の無人の端末装置ではない限り、ICカード使用の際に第三者が目視で本人
の認証を行なうことが可能である。そして、至近距離で使用者の顔を撮影できるような防
犯用の監視カメラを設置していない場合でも、不正使用の防止を効果的に行なうことがで
きる。
較的容易にすり替が可能であるという落とし穴がある。
エリアが限られている場合、高機能化を目指そうとすると、回路規模やメモリ容量のより
大きい集積回路をその限られた容積の中により多く搭載する必要がある。
ことができ、なおかつ顔写真以外の画像の表示できる、より高機能なICカードの提案を
課題とする。
ード内に搭載する。具体的には、以下の手法を用いて集積回路と表示装置を作製する。
金属酸化膜を成膜する。次に該金属酸化膜上に絶縁膜、半導体膜を順に積層するように成
膜する。そして該半導体膜を用いて、集積回路及び表示装置に用いられる半導体素子を作
製する。本明細書では、既存のシリコンウェハを用いて形成された集積回路と区別するた
めに、以下、本発明で用いる上記集積回路を薄膜集積回路と呼ぶ。
酸化膜が結晶化されるようにする。結晶化させることで金属酸化膜の脆性が高まり、基板
を半導体素子から剥離しやすくなる。なお、必ずしも半導体素子を形成する工程において
行なわれる加熱処理が、この金属酸化膜の結晶化の工程を兼ねていなくとも良いが、後に
貼り合わせるカード基板やカバー材、さらに液晶表示装置に用いられる対向基板などが耐
熱性に劣る場合は、それらを貼り合わせる前に加熱処理を行なうことが望ましい。
導体素子を覆うように第2の基板を貼り合わせ、第1の基板と第2の基板の間に半導体素
子が挟まれた状態を作る。
を補強するために第3の基板を貼り合わせる。第2の基板よりも第1の基板の剛性が高い
ほうが、第1の基板を引き剥がす際に、半導体素子に損傷が与えられにくくスムーズに剥
がすことができる。ただし第3の基板は、後に第1の基板を半導体素子から引き剥がす際
に、第1の基板の剛性が十分であれば、必ずしも貼り合わせる必要はない。
よって、金属膜と金属酸化膜の間で分離する部分と、絶縁膜と金属酸化膜の間で分離する
部分と、金属酸化膜自体が双方に分離する部分とが生じる。いずれにしろ、半導体素子は
第2の基板側に貼り付くように、第1の基板から引き剥がされる。
と呼ぶ)にマウントし、第2の基板を剥離する。その後、表示装置に設けられる表示素子
を作製する。表示素子を作製した後、該半導体素子や該表示素子を用いた集積回路及び表
示装置を覆うように、半導体素子及び表示素子の保護用の基板(以下、カバー材と呼ぶ)
を貼り合わせ、集積回路及び表示装置がカード基板とカバー材との間に挟まれた状態を作
る。
とのない程度とし、具体的には数百μm程度とするのが望ましい。
止して、ICカードの機械的強度を高めるようにしても良い。
作製しても良い。この場合、第2の基板を剥離した後にカバー材を貼り合わせても良いし
、第2の基板の厚さが問題にならないようであれば、第2の基板を剥離せずに、貼り付け
たまま完成としても良い。
例えば半導体素子の一つであるTFTに電気的に接続された液晶セルの画素電極や、該画
素電極を覆っている配向膜を作製してからマウントし、その後、別途作製しておいた対向
基板を貼り合わせて液晶を注入し表示装置を完成させるようにする。なおカバー材の表面
に対向電極、カラーフィルタ、偏光板、配向膜等を作製しておき、対向基板の代わりに用
いるようにしても良い。
メモリの容量を大きくするようにしても良い。本発明のICカードは、薄膜集積回路がシ
リコンウェハで作製したものに比べて飛躍的に薄いので、ICカードの決められた容積の
中により多くの薄膜集積回路を積層させて実装することができる。よって薄膜集積回路の
レイアウトに占める面積を抑えつつ、回路規模やメモリ容量をより大きくすることができ
、ICカードをより高機能化することができる。積層した薄膜集積回路どうしの接続は、
フリップチップ法、TAB(Tape Automated Bonding)法、ワイヤボンディング法などの、
公知の接続方法を用いることができる。
も良い。シリコンウェハを用いた集積回路にはインダクタ、コンデンサ、抵抗などが含ま
れる。
て直接実装する形態に限定されず、インターポーザ上にマウントしてパッケージングして
から実装する形態も取り得る。パッケージは、CSP(Chip Size Package)、MCP(M
ulti Chip Package)のみならず、DIP(Dual In-line Package)、QFP(Quad Flat
Package)、SOP(Small Outline Package)などのあらゆる公知の形態が可能である
。
、薄膜集積回路と表示装置をICカードごとに互いに切り離すようにする。
し、膜厚500nm以下の薄膜の半導体膜を用いて、トータルの膜厚が1μm以上5μm
以下、代表的には2μm程度の飛躍的に薄い薄膜集積回路を形成することができる。また
表示装置の厚さを0.5mm、より望ましくは0.02mm程度とすることができる。よ
って、表示装置を薄さ0.05mm以上1.5mm以下のICカードに搭載することが可
能である。
ので、より低いコストで、なおかつ高いスループットで薄膜集積回路を大量生産すること
ができ、生産コストを飛躍的に抑えることができる。また、基板を繰り返し使用すること
も可能なので、薄膜集積回路にかかるコストを削減することができる。
バックグラインド処理を行なう必要がなく、また、厚さのバラツキも、薄膜集積回路を構
成する各膜の成膜時におけるばらつきに依存することになるので、大きくても数百nm程
度であり、バックグラインド処理による数〜数十μmのばらつきと比べて飛躍的に小さく
抑えることができる。
ので、ICカードの形状の自由度が高まる。よって例えば、円柱状のビンなどに貼り付け
られるような、曲面を有する形状にICカードを形成することも可能である。
備えた発光装置、DMD(Digital Micromirror Device)等を用いることができる。また
薄膜集積回路にはマイクロプロセッサ(CPU)、メモリ、電源回路、またその他のデジ
タル回路やアナログ回路を設けることができる。さらに該表示装置の駆動回路や、該駆動
回路に供給する信号を生成するコントローラを薄膜集積回路内に設けても良い。
ね備え、なおかつホストとのデータの送受が可能な携帯型の記録媒体をその範疇に含む。
し、膜厚500nm以下の薄膜の半導体膜を用いて、トータルの膜厚が1μm以上5μm
以下、代表的には2μm程度の飛躍的に薄い薄膜集積回路を形成することができる。また
表示装置の厚さを0.5mm、より望ましくは0.02mm程度とすることができる。よ
って、表示装置を薄さ0.05mm以上1.5mm以下のICカードに搭載することが可
能である。
ので、より低いコストで、なおかつ高いスループットで薄膜集積回路を大量生産すること
ができ、生産コストを飛躍的に抑えることができる。また、基板を繰り返し使用すること
も可能なので、薄膜集積回路にかかるコストを削減することができる。
バックグラインド処理を行なう必要がなく、また、厚さのバラツキも、薄膜集積回路を構
成する各膜の成膜時におけるばらつきに依存することになるので、大きくても数百nm程
度であり、バックグラインド処理による数〜数十μmのばらつきと比べて飛躍的に小さく
抑えることができる。
の異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱すること
なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従っ
て、本実施の形態の記載内容に限定して解釈されるものではない。
非接触で端末装置のリードライタとデータの送受信を行なう非接触型である。101はカ
ード本体であり、102はカード本体101に搭載されている表示装置の画素部に相当す
る。
板104の構成を示す。カード基板104の一方の面には表示装置105と薄膜集積回路
106が形成されている。表示装置105と薄膜集積回路106は配線108によって電
気的に接続されている。
ル103が形成されている。アンテナコイル103により、端末装置との間のデータの送
受信を、電磁誘導を用いて非接触で行なうことができるので、接触型に比べてICカード
が物理的な磨耗による損傷を受けにくい。
ているが、別途作製しておいたアンテナコイルをカード基板104に実装するようにして
も良い。例えば銅線などをコイル状に巻き、100μm程度の厚さを有する2枚のプラス
チックフィルムの間に該銅線を挟んでプレスしたものを、アンテナコイルとして用いるこ
とができる。
いるが、図1(C)に示すようにアンテナコイル103が複数用いられていても良い。
半導体素子としてTFTを例に挙げて示すが、薄膜集積回路と表示装置に含まれる半導体
素子はこれに限定されず、あらゆる回路素子を用いることができる。例えば、TFTの他
に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタな
どが代表的に挙げられる。
を成膜する。ここでは金属膜501にタングステンを用い、膜厚を10nm〜200nm
、好ましくは50nm〜75nmとする。なお本実施の形態では第1の基板500上に直
接金属膜501を成膜するが、例えば酸化珪素、窒化珪素、窒化酸化珪素等の絶縁膜で第
1の基板500を覆ってから、金属膜501を成膜するようにしても良い。
、積層するように成膜する。ここでは酸化物膜502として酸化珪素膜を膜厚150nm
〜300nmとなるように成膜する。なお、スパッタ法を用いる場合、第1の基板500
の端面にも成膜が施される。そのため、後の工程における剥離の際に、酸化物膜502が
第1の基板500側に残ってしまうのを防ぐために、端面に成膜された金属膜501と酸
化物膜502とをO2アッシングなどで選択的に除去することが好ましい。
シャッターで遮断してプラズマを発生させる、プレスパッタを行なう。プレスパッタはA
rを10sccm、O2をそれぞれ30sccmの流量とし、第1の基板500の温度を
270℃、成膜パワーを3kWの平衡状態に保って行なう。プレスパッタにより、金属膜
501と酸化物膜502の間に極薄い数nm(ここでは3nm)程度の金属酸化膜503
が形成される。金属酸化膜503は、金属膜501の表面が酸化することで形成される。
よって本実施の形態では、金属酸化膜503は酸化タングステンで形成される。
明はこれに限定されない。例えば酸素、または酸素にAr等の不活性ガスを添加し、プラ
ズマにより意図的に金属膜501の表面を酸化し、金属酸化膜503を形成するようにし
ても良い。
を成膜する。ここでは下地膜504として、酸化窒化珪素膜を膜厚100nm程度となる
ように成膜する。そして下地膜504を成膜した後、大気に曝さずに半導体膜505を形
成する。半導体膜505の膜厚は25〜100nm(好ましくは30〜60nm)とする
。なお半導体膜505は、非晶質半導体であっても良いし、多結晶半導体であっても良い
。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコン
ゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01〜4.5atomic%程度である
ことが好ましい。
熱炉を使用した熱結晶化方法、レーザ光を用いたレーザ結晶化法、赤外光を用いたランプ
アニール結晶化法がある。或いは特開平7−130652号公報で開示された技術に従っ
て、触媒元素を用いる結晶化法を用いることもできる。
前に、半導体膜のレーザに対する耐性を高めるために、500℃1時間の熱アニールを該
半導体膜に対して行なう。本実施の形態では、この加熱処理によって、金属酸化膜503
の脆性が高められ、後の第1の基板の剥離が行ない易くなる。結晶化により、金属酸化膜
503が粒界において割れやすくなり、脆性を高めることができる。本実施の形態の場合
、金属酸化膜503の結晶化は420℃〜550℃、0.5〜5時間程度の加熱処理が望
ましい。
光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Nd:Y
VO4レーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm
)を用いるのが望ましい。具体的には、連続発振のYVO4レーザから射出されたレーザ
光を非線形光学素子により高調波に変換し、出力10Wのレーザ光を得る。また非線形光
学素子を用いて、高調波を射出する方法もある。そして、好ましくは光学系により照射面
にて矩形状または楕円形状のレーザ光に成形して、半導体膜505に照射する。このとき
のエネルギー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/
cm2)が必要である。そして、走査速度を10〜2000cm/s程度とし、照射する
。
照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレー
ザ光とを照射するようにしても良い。
。これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度
のばらつきによって生じる閾値電圧のばらつきを抑えることができる。
506が形成される。なお、予め多結晶半導体膜である半導体膜506を、スパッタ法、
プラズマCVD法、熱CVD法などで形成するようにしても良い。
8を形成し、該島状の半導体膜507、508を用いてTFTに代表される各種の半導体
素子を形成する。なお本実施の形態では、下地膜504と島状の半導体膜507、508
とが接しているが、半導体素子によっては、下地膜504と島状の半導体膜507、50
8との間に、電極や絶縁膜等が形成されていても良い。例えば半導体素子の1つであるボ
トムゲート型のTFTの場合、下地膜504と島状の半導体膜507、508との間に、
ゲート電極とゲート絶縁膜が形成される。
09、510を形成する(図5(C))。具体的には、島状の半導体膜507、508を
覆うようにゲート絶縁膜511を成膜する。そして、ゲート絶縁膜511上に導電膜を成
膜し、パターニングすることで、ゲート電極512、513を形成する。さらに本実施の
形態では、該導電膜のパターニングによりアンテナコイル506を形成する。そして、ゲ
ート電極512、513や、あるいはレジストを成膜しパターニングしたものをマスクと
して用い、島状の半導体膜507、508にn型を付与する不純物を添加し、ソース領域
、ドレイン領域、さらにはLDD領域等を形成する。なおここではTFT509、510
を共にn型とするが、p型のTFTの場合は、p型の導電性を付与する不純物を添加する
。
作製方法は、上述した工程に限定されない。またアンテナコイル506と薄膜集積回路と
の電気的な接続は、上述した形態に限定されない。
4を成膜する。そして、ゲート絶縁膜511及び第1の層間絶縁膜514にコンタクトホ
ールを形成した後、コンタクトホールを介してTFT509、510、アンテナコイル5
06と接続する配線515〜518を、第1の層間絶縁膜514に接するように形成する
。
とが電気的に接続される。なおアンテナコイル506は必ずしもゲート電極と同じ導電膜
で形成しなくとも良く、配線515〜518と同じ導電膜で形成しても良い。
18と電気的に接続されているが、配線518の一部は後に形成される液晶セルの画素電
極としても機能する。
9を覆って配向膜520を成膜し、ラビング処理を施す。なお配向膜520は薄膜集積回
路やアンテナコイル506と重なるように形成しておいても良い。
に、シール材521で囲まれた領域に液晶522を滴下する。そして図6(B)に示すよ
うに、別途形成しておいた対向基板523を、シール材521を用いて貼り合わせる。シ
ール材にはフィラーが混入されていても良い。対向基板523の厚さは数百μm程度であ
り、透明導電膜からなる対向電極524と、ラビング処理が施された配向膜526が形成
されている。なおこれらに加えて、カラーフィルタや、ディスクリネーションを防ぐため
の遮蔽膜などが形成されていても良い。また、偏光板527を、対向基板523の対向電
極524が形成されている面の逆の面に、貼り合わせておく。
る。液晶セル528が完成したら、表示装置529が完成する。なお本実施の形態では薄
膜集積回路530と対向基板523とを重ねていないが、敢えて対向基板523と薄膜集
積回路530とを重ねるようにしても良い。その場合、ICカードの機械的強度を高める
ために、対向基板と薄膜集積回路との間に絶縁性を有する樹脂を充填させるようにしても
良い。
明はこれに限定されない。対向基板を貼り合わせてから毛細管現象を用いて液晶を封入す
るディップ式(汲み上げ式)を用いていても良い。
531を形成する。保護層531は、後に第2の基板を張り合わせたり剥離したりする際
に、薄膜集積回路530及び表示装置529を保護することができ、なおかつ第2の基板
の剥離後に除去することが可能な材料を用いる。例えば、水またはアルコール類に可溶な
エポキシ系、アクリレート系、シリコーン系の樹脂を全面に塗布することで保護層531
を形成することができる。
厚30μmとなるように塗布し、仮硬化させるために2分間の露光を行ったあと、UV光
を裏面から2.5分、表面から10分、合計12.5分の露光を行って本硬化させて、保
護層531を形成する。
布または焼成時に一部溶解したり、密着性が高くなりすぎたりする恐れがある。従って、
第1の層間絶縁膜514と保護層531を共に同じ溶媒に可溶な有機樹脂を用いる場合、
後の工程において保護層531の除去がスムーズに行なわれるように、第1の層間絶縁膜
514を覆うように、無機絶縁膜(SiNX膜、SiNXOY膜、AlNX膜、またはAlN
XOY膜)を形成しておくことが好ましい。
属膜501の間の密着性を部分的に低下させ、剥離開始のきっかけとなる部分を形成する
処理を行なう。具体的には、剥離しようとする領域の周縁に沿って外部から局所的に圧力
を加えて金属酸化膜503の層内または界面近傍の一部に損傷を与える。本実施の形態で
は、ダイヤモンドペンなどの硬い針を金属酸化膜503の端部近傍に垂直に押しつけ、そ
のまま荷重をかけた状態で金属酸化膜503に沿って動かす。好ましくは、スクライバー
装置を用い、押し込み量を0.1mm〜2mmとし、圧力をかけて動かせばよい。このよ
うに、剥離を行なう前に、剥離が開始されるきっかけとなるような、密着性の低下した部
分を形成することで、後の剥離工程における不良を低減させることができ、歩留まり向上
につながる。
に両面テープ534を用い、第1の基板500に第3の基板535を貼り付ける。なお両
面テープではなく接着剤を用いてもよい。例えば紫外線によって剥離する接着剤を用いる
ことで、第2の基板剥離の際に半導体素子にかかる負担を軽減させることができる。第3
の基板535は、後の剥離工程で第1の基板500が破損することを防ぐために貼り合わ
せる。第2の基板533および第3の基板535としては、第1の基板500よりも剛性
の高い基板、例えば石英基板、半導体基板を用いることが好ましい。
工程において、金属酸化膜503の金属膜501または酸化物膜502に対する密着性が
部分的に低下した領域から開始する。
膜502と金属酸化膜503の間で分離する部分と、金属酸化膜503自体が双方に分離
する部分とが生じる。そして第2の基板533側に半導体素子(ここではTFT509、
510)が、第3の基板535側に第1の基板500及び金属膜501が、それぞれ張り
付いたまま分離する。引き剥がしは比較的小さな力(例えば、人間の力、ノズルから吹付
けられるガスの風圧、超音波等)で行なうことができる。剥離後の状態を図7(B)に示
す。
酸化物層502とを接着する(図8(A))。この接着の際に、両面テープ532による
第2の基板533と保護層531との間の密着力よりも、接着剤539による酸化物層5
02とカード基板540との間の密着力の方が高くなるように、接着剤539の材料を選
択することが重要である。
光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤が挙げられる。さらに好ましくは
、銀、ニッケル、アルミニウム、窒化アルミニウムからなる粉末、またはフィラーを含ま
せて接着剤539も高い熱伝導性を備えていることが好ましい。
との密着性が悪くなる場合があるので、完全にエッチング等で除去してからカード基板に
接着させ、密着性を高めるようにしても良い。
を順に、または同時に剥がす。
性の樹脂が使われているので、水に溶かして除去する。保護層531が残留していると不
良の原因となる場合は、除去後の表面に洗浄処理やO2プラズマ処理を施し、残留してい
る保護層531の一部を除去することが好ましい。
で覆い、薄膜集積回路530及び表示装置529を保護するためのカバー材543を設け
る。この状態でICカードを完成としても良いが、カード基板540及びカバー材543
を覆うように、封止材で封止しても良い。またカバー材543は必ずしも設ける必要はな
く、そのままカード基板540を封止材で封止するようにしても良い。
エステル、アクリル酸、ポリ酢酸ビニル、プロピレン、塩化ビニル、アクリロニトリルブ
タジエンスチレン樹脂、ポリエチレンテレフタレート等の高分子材料を用いることが可能
である。なお封止の際、表示装置の画素部が露出するようにし、なおかつ接触型のICカ
ードの場合は、画素部に加えて接続端子も露出するようにする。封止によって、図1(A
)に示したような外観を有するICカードを形成することができる。
示装置から発生した熱を放熱したり、ICカードに隣接する回路からの電磁ノイズを遮っ
たりすることができる。
ことができる。プラスチック基板としては、極性基のついたノルボルネン樹脂からなるA
RTON:JSR製を用いることができる。また、ポリエチレンテレフタレート(PET
)、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカー
ボネイト(PC)、ナイロン、ポリエーテルエーテルケトン(PEEK)、ポリスルホン
(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリブチレン
テレフタレート(PBT)、ポリイミドなどのプラスチック基板を用いることができる。
カード基板540は薄膜集積回路や表示装置において発生した熱を拡散させるために、2
〜30W/mK程度の高い熱伝導率を有するのが望ましい。
いて金属膜はこの材料に限定されない。その表面に金属酸化膜503が形成され、該金属
酸化膜503を結晶化することで基板を引き剥がすことができるような金属を含む材料で
あれば良い。例えば、Wの他、TiN、WN、Mo等を用いることができる。またこれら
の合金を金属膜として用いる場合、その組成比によって結晶化の際の加熱処理の最適な温
度が異なる。よって組成比を調整することで、半導体素子の作製工程にとって妨げとなら
ない温度で加熱処理を行なうことができ、半導体素子のプロセスの選択肢が制限されにく
い。
して垂直な方向における幅に収まる領域に形成することで、薄膜集積回路が、ビームスポ
ットの長軸の両端に形成される結晶性の劣った領域(エッジ)を横切るのを防ぎ、少なく
とも結晶粒界のほとんど存在しない半導体膜を、薄膜集積回路内の半導体素子に用いるこ
とができる。
の飛躍的に薄い薄膜集積回路を形成することができる。また表示装置の厚さWDPを0.5
mm、より望ましくは0.02mm程度とすることができる。よって、表示装置を薄さ0
.05mm以上1.5mm以下のICカードに搭載することが可能である。なお薄膜集積
回路の厚さWICには、半導体素子自体の厚さのみならず、金属酸化膜と半導体素子との間
に設けた絶縁膜の厚さと、半導体素子を形成した後に覆う層間絶縁膜の厚さとを含める。
能であれば透過型であってもよい。反射型の液晶表示装置の場合、画像の表示を行なうた
めに消費される電力を透過型よりも抑えることができる。透過型の液晶表示装置の場合、
反射型と異なり暗いところでの画像の認識が容易になる。
ことが必要である。よって、証明写真の代わりに用いるのならば、少なくともQVGA(
320×240)程度の解像度が必要であると考えられる。
)に、大型のカード基板201上に複数のICカードに対応した表示装置、アンテナコイ
ル、集積回路が形成されている様子を示す。図2(A)は、保護層を除去した後、樹脂を
用いてカバー材を貼り付ける前の状態に相当する。破線で囲んだ領域202が、1つのI
Cカードに対応している。なお表示装置として液晶表示装置を用いる場合、液晶の注入は
ディスペンサ式でもディップ式でも良いが、図2(A)に示すように、ディップ式で用い
る液晶の注入口がカード基板の端部にくるように配置できない場合は、ディスペンサ式を
用いる。
ナコイルを覆うように、樹脂203を塗布する。なお図2(B)では、各ICカードに対
応するように、樹脂203を塗布する領域が互いに分離しているが、全面に塗布するよう
にしても良い。
沿ってダイシングを行ない、ICカードを互いに切り離す。この状態で完成としても良い
が、この後封止材で封止して完成としても良い。
面図では、カード基板201とカバー材204との間に、薄膜集積回路207と表示装置
206に加え、シリコンウェハで形成された集積回路208が設けられている。集積回路
は、コンデンサ、インダクタ、抵抗などを含んでいても良い。
3(B)に示すICカードは、カード基板221上に薄膜集積回路222と、表示装置2
23とが設けられている。そして図3(B)では、表示装置の表示素子を封止している基
板224の一部が、カバー材225に設けられた開口部において露出している。基板22
4は光を透過する材料で形成されている。具体的に基板224は、例えば液晶表示装置な
らば対向基板に相当し、発光装置ならば発光素子を封止するための基板に相当する。そし
て、カバー材225には、光を透過しないような材料が用いられている。なおカード基板
221も光を透過しないような材料を用いても良い。上記構成によって、画素部のみ光を
透過させることができる。
て説明する。図4に、本発明のICカードに搭載された薄膜集積回路401と表示装置4
02のブロック図を示す。
03aは入力用インターフェースであり、403bは出力用インターフェースである。な
お各種アンテナコイルの数は、図4に示した数に限定されない。
信号は、入力用インターフェース403aにおいて復調されたり直流化されたりし、各種
回路に供給される。また薄膜集積回路401から出力される各種信号は、出力用インター
フェース403bにおいて変調され、出力用アンテナコイル413によって端末装置に送
られる。
、EEPROM407、コプロセッサ408、コントローラ409が設けられている。
、CPU404において用いられる各種プログラムが記憶されている。コプロセッサ40
8は、メインとなるCPU404の働きを助ける副プロセッサであり、RAM406は端
末装置との間の通信時のバッファとして機能する他、データ処理時の作業エリアとしても
用いられる。そしてEEPROM407は、信号として入力されたデータを定められたア
ドレスに記憶する。
M407に記憶し、書き換えが不可能な状態で記憶させるならばROM405に記憶する
。また別途画像データの記憶用のメモリを用意しておいても良い。
タ処理を施し、ビデオ信号として表示装置402に供給する。またコントローラ409は
、入力用インターフェース403aから入力された電源電圧や各種信号をもとに、Hsy
nc信号、Vsync信号、クロック信号CLK、交流電圧(AC Cont)等を生成し、表
示装置402に供給する。
0に設けられた画素を選択する走査線駆動回路411と、選択された画素にビデオ信号を
供給する信号線駆動回路412とが設けられている。
)に示す入力用インターフェース403aは、整流回路420と、復調回路421とが設
けられている。入力用アンテナコイル400から入力された交流の電源電圧は、整流回路
420において整流化され、直流の電源電圧として薄膜集積回路401内の各種回路に供
給される。また、入力用アンテナコイル400から入力された交流の各種信号は、復調回
路421において復調される。そして復調されることで波形整形された各種信号は、薄膜
集積回路401内の各種回路に供給される。
)に示す出力用インターフェース403bは、変調回路423と、アンプ424とが設け
られている。薄膜集積回路401内の各種回路から出力用インターフェース403bに入
力された各種信号は、変調回路423において変調され、アンプ424において増幅また
は緩衝増幅された後、出力用アンテナコイル413から端末装置に送られる。
型のICカードはこれに限定されず、発光素子や光センサ等を用いて光でデータの送受信
を行なうようにしても良い。
あってもよい。図14(A)に接触型のICカードの外観図を示す。接触型のICカード
には接続端子1501が設けられており、接続端子1501と端末装置のリードライタを
電気的に接続することで、データの送受信を行なうことができる。
いて示したが、本発明はこれに限定されない。例えば図14(B)に示すように、ICカ
ードに太陽電池1502が設けられていても良い。また、リチウム電池等の超薄型の電池
を内蔵していても良い。
本発明はこの構成に限定されない。表示装置402は画像を表示する機能を有していれば
良く、アクティブ型であってもパッシブ型であっても良い。また薄膜集積回路401は表
示装置402の駆動を制御する信号を表示装置402に供給することができる機能を有し
ていれば良い。また例えばGPSなどの機能を有していても良い。
合に比べて顔写真のすり替えを困難にすることができる。さらに顔写真のデータをROM
等の書き換えが不可のメモリに記憶することで、偽造されるのを防ぐことができ、ICカ
ードのセキュリティをより確保することができる。また、無理にICカードを分解すると
ROMが壊れるような構成にしておけば、より確実に偽造を防止することができる。
、例えばROMに画像データを記憶させる前のICカードが、盗難等により第三者に不正
に渡ったとしても、シリアルナンバーからその流通のルートをある程度割り出すことが可
能である。この場合、復元不可能な程度に表示装置を分解しないと消せないような位置に
、シリアルナンバーを刻印しておくとより効果的である。
性が低く用いることが難しい。しかし本発明では、加熱処理を含む作製工程は温度に対す
る耐性が比較的高いガラス基板やシリコンウェハ等を用い、該作製工程が終了してから半
導体素子をプラスチックでできたカード基板上に移すことができるので、ガラス基板など
に比べて厚さの薄いプラスチック基板上に集積回路や表示装置を形成することができる。
そして、ガラス基板を用いて形成された表示装置の厚さが、せいぜい2、3mm程度であ
るのに対し、本発明ではプラスチック基板を用いることで、表示装置の厚さを0.5mm
程度、より望ましくは0.02mm程度と飛躍的に薄くすることができる。よって、表示
装置を薄さ0.05mm以上1.5mm以下のICカードに搭載することが可能でり、小
型化、軽量化を妨げずにICカードの高機能化を実現することができる。
を積層することで回路規模やメモリ容量のより大きい薄膜集積回路を、ICカードの限ら
れた容積の中により多く搭載することができる。
ので、ICカードの形状の自由度が高まる。よって例えば、円柱状のビンなどに貼り付け
られるような、曲面を有する形状にICカードを形成することも可能である。
本実施例では、液晶表示装置を完成してから第1の基板を剥がす場合において用いる、
液晶の材料について説明する。
は、画素に柱状のスペーサ1401が設けられており、該柱状のスペーサ1401によっ
て対向基板1402と素子側の基板1403との間の密着性を高めている。これにより、
第1の基板の剥離の際にシール材と重なる領域以外の半導体素子が第1の基板側に残留し
てしまうのを防ぐことができる。
が高分子樹脂中に含有されたPDLC(ポリマー分散型液晶)を用いた液晶表示装置の断
面図を示す。PDLC1404を用いることで、対向基板1402と素子側の基板140
3との間の密着性が高められ、第1の基板の剥離の際にシール材と重なる領域以外の半導
体素子が第1の基板側に残留してしまうのを防ぐことができる。
本実施例では、本発明のICカードに搭載されている発光装置の構成について説明する
。
6001上にトランジスタ6002が形成されている。またトランジスタ6002は、第
1の層間絶縁膜6006で覆われており、第1の層間絶縁膜6006上には第2の層間絶
縁膜6007と、第3の層間絶縁膜6008とが積層されている。
窒化珪素または窒化酸化珪素膜を単層でまたは積層して用いることができる。また酸素よ
りも窒素のモル比率が高い窒化酸化珪素膜上に、窒素よりも酸素のモル比率が高い酸化窒
化珪素膜を積層した膜を第1の層間絶縁膜6006として用いても良い。
2時間の熱処理)を行なうと、第1の層間絶縁膜6006に含まれる水素により、活性層
6003に含まれる半導体のダングリングボンドを終端する(水素化)ことができる。
材料として形成されたSi−O結合とSi−CHx結合手を含む絶縁膜等を用いることが
できる。本実施例では非感光性のアクリルを用いる。第3の層間絶縁膜6008は、水分
や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過
させにくい膜を用いる。代表的には、例えばDLC膜、窒化炭素膜、RFスパッタ法で形
成された窒化珪素膜等を用いるのが望ましい。
厚20nmのCuPc、正孔輸送層6012として膜厚40nmのα−NPD、発光層6
013としてDMQdが添加された膜厚37.5nmのAlq3、電子輸送層6014と
して膜厚37.5nmのAlq3、電子注入層6015として膜厚1nmのCaF2、10
〜30nmの膜厚を有するAlで形成された陰極6016が順に積層されている。図12
では、陽極6010として光を透過しない材料を用い、なおかつ陰極6016の膜厚を1
0〜30nmとして光を透過させることで、発光素子から発せられる光が陰極6016側
から得られるようにした。なお陰極6016側から光をえるためには、膜厚を薄くする方
法の他に、Liを添加することで仕事関数が小さくなったITOを用いる方法もある。本
実施例では陰極側から光が発せられる発光素子の構成を示す。
り、発光素子と直接、または他の回路素子を介して直列に接続されている。
6008上には隔壁として用いる有機樹脂膜6018が形成されている。なお本実施例で
は隔壁として有機樹脂膜を用いているが、無機絶縁膜、シロキサン系材料を出発材料とし
て形成されたSi−O結合とSi−CHx結合手を含む絶縁膜等を隔壁として用いること
ができる。有機樹脂膜6018は開口部6017を有しており、該開口部において陽極6
010、正孔注入層6011、正孔輸送層6012、発光層6013、電子輸送層601
4、電子注入層6015、陰極6016が重なり合うことで発光素子6019が形成され
ている。
保護膜6020は第3の層間絶縁膜6008と同様に、水分や酸素などの発光素子の劣化
を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表
的には、例えばDLC膜、窒化炭素膜、RFスパッタ法で形成された窒化珪素膜等を用い
るのが望ましい。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べ
て水分や酸素などの物質を透過させやすい膜とを積層させて、保護膜として用いることも
可能である。
部重なって形成されている電界発光層に、該端部において穴があかないように、丸みを帯
びさせることが望ましい。具体的には、開口部における有機樹脂膜の断面が描いている曲
線の曲率半径が、0.2〜2μm程度であることが望ましい。
013、電子輸送層6014、電子注入層6015を含む電界発光層と、陰極6016の
カバレッジを良好とすることができ、陽極6010と陰極6016がショートするのを防
ぐことができる。また上記各層の応力を緩和させることで、発光領域が減少するシュリン
クとよばれる不良を低減させることができ、信頼性を高めることができる。
脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)や透光
性の封止用基板でパッケージング(封入)することが好ましい。その際、第2の基板剥離
の工程において封止用基板が剥がれてしまうのを防ぐために、樹脂を封入して封止用基板
の密着性を高めるようにする。
は、発光素子6019から発せられる光が、矢印で示すようにカバー材側に照射されるこ
とになる。なお本発明はこれに限定されず、発光素子から発せられる光がカード基板がわ
に向いていても良い。この場合、画素部に表示される画像はカード基板側から見ることに
なる。
本実施例では、本発明のICカードを銀行のキャッシュカードとして用いる場合の、具
体的な利用方法の一例について説明する。
顔写真の画像データを、キャッシュカードの薄膜集積回路に設けられたROMに記憶する
。ROMに顔写真のデータを記憶することで、顔写真のすり替などの偽造を防止すること
ができる。そして該キャッシュカードを預金者に提供することで、キャッシュカードの使
用が開始される。
る。そして引き出し、預け入れ、振り込み等の取引が行なわれると、キャッシュカードの
薄膜集積回路に設けられているEEPROMに、預金残高や、取引日時などの明細が記憶
されるようにする。
表示されるようにし、一定時間経過後に該表示が消えるようにプログラムしておいても良
い。そして、この取引の際、例えば自動振り込みによる引き落としなどの、キャッシュカ
ードを用いずに行なわれた決済をすべてICカード内に記帳し、画素部においてこれを確
認することができるようにしても良い。
なしに口座から直接支払いを行なって決済する前に、決済を行なう際に用いる端末装置を
介して銀行のホストコンピュータから残高の情報を引き出し、ICカードの画素部にその
残高を表示するようにしても良い。端末装置において残高を表示すると使用している際に
背後から第三者に盗み見られる怖れがあるが、ICカードの画素部に残高を表示すること
で、盗み見られることなくICカードの使用者が残高を確認することができる。そして、
販売店に設置された決済に用いる端末装置を用いて残高の確認をすることができるので、
決済の前に残高を確認するためにわざわざ銀行の窓口やATMなどで残高照会や記帳を行
なう煩雑さを解消することができる。
期券やプリペイドカードとして用い、残金が画素部に表示されるようにしても良い。
本実施例では、プラスチック基板上にマウントされた表示装置と、集積回路の一つであ
るCPUの写真を示す。
装置であり、1502は集積回路であり、1503は集積回路に含まれるCPUに相当す
る。
真を示す。図15(B)に示す表示装置は発光装置であり、写真はポリカーボネイト基板
側から撮影している。1504は信号線駆動回路、1505は走査線駆動回路、1506
は画素部に相当する。図15(C)に、図15(B)に示す発光装置の画素部1506の
拡大図を示す。図15(C)に示すように、各画素に発光素子が備えられている。発光素
子から発せられる光はポリカーボネイト基板側に向いている。
07〜1509は、それぞれ順に表示装置に備えられている走査線駆動回路1505に供
給されるクロックバー信号、クロック信号、スタートパルス信号が入力されている。そし
て配線1507〜1509は、表示装置に用いられているTFTどうしを電気的に接続し
ている配線と、同じ導電膜から形成されている。
503の写真を示す。図15(E)に示すCPU1503の写真は、ポリカーボネイト基
板側から撮影している。そしてCPU1503が有している演算回路1510の拡大図を
図15(F)に示す。
するICカードを形成することが可能である。
本実施例では、転写を用いて実際にプラスチック基板上に形成された、発光装置の断面
と、その構成について説明する。
からなるプラスチック基板上に、発光素子の動作を制御するためのTFTを転写した。次
に、該TFTと電気的に接続された発光素子を形成し、該発光素子を間に挟んで先のプラ
スチック基板と重なるように、別途用意したプラスチック基板を貼り合わせた。なお、先
のプラスチック基板と後に貼り合わされたプラスチック基板とを区別するために、前者を
第1のプラスチック基板、後者を第2のプラスチック基板と呼ぶ。なお、TFTを転写す
る際に用いた接着剤と、第2のプラスチック基板を貼り合わせる際に用いた接着剤とは、
共にエポキシ樹脂を用いた。
の写真を示す。図16においてNo.20で示されるのは第1のプラスチック基板、No
.19で示されるのは接着剤、No.2で示されるのは接着剤、No.1で示されるのは
第2のプラスチック基板である。No.19で示される接着剤と、No.2で示される接
着剤との間には、TFT及び発光素子が形成されている。なお、No.1で示される第2
のプラスチック基板と、No.2で示されるのは接着剤との間に層が存在しているように
見えるが、該層は、測定のため断面を研磨した際に、第2のプラスチック基板とNo.2
で示される接着剤とが一部剥離した領域に相当する。
なった、EDX測定の結果を示す。また図20に、No.20で示される第1のプラスチ
ック基板の組成を特定するため、EDX測定を行った結果を示す。図17、図20に示す
ように、ポリカーボネイトの成分である炭素と、酸素が検出された他、電子線による試料
のチャージアップを防ぐために形成した導電膜に含まれているPtが検出されている。
定の結果を示す。また図19に、No.19で示される接着剤の組成を特定するために行
なった、EDX測定の結果を示す。図18、図19に示すように、エポキシ樹脂の成分で
ある炭素と、酸素が検出された他、電子線による試料のチャージアップを防ぐために形成
した導電膜に含まれているPtが検出されている。
及び発光素子の写真について説明する。
。4001はエポキシ樹脂からなる接着剤、4002は酸化珪素、窒化酸化珪素を順に積
層した下地膜、4003はTFTが有する島状の半導体膜、4004は酸化珪素からなる
ゲート絶縁膜、4005はTaNとWとを順に積層したゲート電極、4006は窒化珪素
からなる第1の層間絶縁膜、4007はアクリルからなる第2の層間絶縁膜、4008は
Ti、Al−Si、Tiを順に積層した配線、4009は窒化珪素からなる第3の層間絶
縁膜、4010はアクリルからなる隔壁、4011は隔壁4010に形成した窒化珪素膜
、4012は電界発光層、4013はAlからなる陰極、4014はエポキシ樹脂からな
る接着剤に相当する。
したものについては、同じ符号を付す。4015はITOからなる陽極に相当する。陽極
4015と、電界発光層4012と、陰極4013とが重なり合ったところが、発光素子
に相当する。
たものについては、同じ符号を付す。図23に示した各層の組成を特定するために行った
、EDX測定の結果を、図24〜図36に示す。なお図24〜図36において検出されて
いるGaのピークは、収束イオンビーム加工観察装置(FIB)により試料を加工する際
に、ビームの形成に用いられたGaであると考えられる。
相当する。図24に示すように、エポキシ樹脂の成分に相当する炭素と酸素とが検出され
た。
当する。図25に示すようにAlが検出された。
の結果に相当する。図26に示すように、電界発光層の成分に相当する炭素、酸素、Al
が検出された。
果に相当する。図27に示すように窒素、珪素が検出された。
測定の結果に相当する。図28に示すように、窒化珪素の成分に相当する窒素と珪素とが
検出された。
測定の結果に相当する。図29に示すように、アクリルの成分に相当する炭素と酸素とが
検出された。
測定の結果に相当する。図30に示すように、窒化珪素の成分に相当する窒素と珪素とが
検出された。
結果に相当する。また図32が、図23に示したゲート電極4005のPoint15に
おけるEDX測定の結果に相当する。図31に示すように、ゲート電極4005はPoi
nt14ではWが検出された。また図32に示すように、ゲート電極4005はPoin
t15ではTaが検出された。
の結果に相当する。図33に示すように、酸化珪素の成分に相当する珪素と酸素とが検出
された。
定の結果に相当する。図34に示すように、珪素が検出された。
に相当する。図35に示すように、酸化珪素の成分に相当する珪素と酸素とが検出された
。なお実際には、下地膜4002は、酸化珪素で形成された膜上に、窒化酸化珪素で形成
された膜を有している。
に相当する。図36に示すように、エポキシ樹脂の成分に相当する炭素と酸素とが検出さ
れた。
Claims (12)
- 第1の基板上に金属膜と、前記金属膜上に酸化物膜とを形成し、
前記酸化物膜上に多結晶半導体膜を形成し、
前記多結晶半導体膜を用いて、薄膜集積回路及び表示装置に用いられる半導体素子を形成し、
前記薄膜集積回路及び前記表示装置に用いられる半導体素子を第1の樹脂で覆い、
前記第1の樹脂上に第2の基板を貼り合わせ、
前記金属膜から前記酸化物膜を剥離し、
前記酸化物膜の前記金属膜が剥離された部分に接着剤を介して第1のプラスチック基板を貼り合わせ、
前記第1の樹脂から前記第2の基板を剥離し、
前記第1の樹脂を除去し、
前記第1のプラスチック基板上の前記薄膜集積回路及び前記表示装置に用いられる半導体素子を第2の樹脂で覆い、
前記第2の樹脂上に第2のプラスチック基板を貼り合わせることを特徴とするICカードの作製方法。 - 第1の基板上に金属膜と、前記金属膜上に酸化物膜とを形成し、
前記酸化物膜上に多結晶半導体膜を形成し、
前記多結晶半導体膜を用いて、薄膜集積回路及び表示装置に用いられる半導体素子を形成し、
前記薄膜集積回路上に導電膜を形成し、
前記導電膜を用いてアンテナを形成し、
前記アンテナ、前記薄膜集積回路及び前記表示装置に用いられる半導体素子を第1の樹脂で覆い、
前記第1の樹脂上に第2の基板を貼り合わせ、
前記金属膜から前記酸化物膜を剥離し、
前記酸化物膜の前記金属膜が剥離された部分に接着剤を介して第1のプラスチック基板を貼り合わせ、
前記第1の樹脂から前記第2の基板を剥離し、
前記第1の樹脂を除去し、
前記第1のプラスチック基板上の前記薄膜集積回路及び前記表示装置に用いられる半導体素子を第2の樹脂で覆い、
前記第2の樹脂上に第2のプラスチック基板を貼り合わせることを特徴とするICカードの作製方法。 - 請求項1または請求項2において、
膜厚が25nm以上100nm以下の半導体膜を熱処理することによって、前記多結晶半導体膜を形成することを特徴とするICカードの作製方法。 - 第1の基板上に金属膜と、前記金属膜上に酸化物膜とを形成し、
前記酸化物膜上に絶縁膜を形成し、
前記絶縁膜上に半導体膜を形成し、
前記半導体膜を用いて、薄膜集積回路及び表示装置に用いられる半導体素子を形成し、
前記薄膜集積回路及び前記表示装置に用いられる半導体素子を間に挟んで、前記第1の基板と第2の基板とを貼り合わせ、
前記絶縁膜から前記金属膜を剥離することによって、前記第1の基板を除去し、
前記絶縁膜の前記金属膜が剥離された側に第3の基板を貼り合わせ、
前記第2の基板を除去することを特徴とするICカードの作製方法。 - 請求項4において、
前記第1の基板と前記第2の基板とを貼り合わせる前に、前記薄膜集積回路及び前記表示装置に用いられる半導体素子を覆う絶縁膜を形成することを特徴とするICカードの作製方法。 - 請求項4又は請求項5において、
前記第1の基板と前記第2の基板とを貼り合わせる前に、前記薄膜集積回路上に導電膜を形成し、前記導電膜を用いてアンテナを形成することを特徴とするICカードの作製方法。 - 請求項4乃至請求項6のいずれか一項において、
前記酸化物膜自体を分離することによって、前記絶縁膜から前記金属膜を剥離することを特徴とするICカードの作製方法。 - 請求項4乃至請求項7のいずれか一項において、
前記薄膜集積回路及び前記表示装置に用いられる半導体素子を間に挟んで、前記第3の基板とプラスチック基板とを貼り合わせることを特徴とするICカードの作製方法。 - 請求項4乃至請求項7のいずれか一項において、
前記第3の基板は、プラスチック基板であることを特徴とするICカードの作製方法。 - 請求項4乃至請求項9のいずれか一項において、
前記半導体膜は、多結晶半導体膜であることを特徴とするICカードの作製方法。 - 請求項1乃至請求項10のいずれか一項において、
前記第1の基板は、ガラス基板であることを特徴とするICカードの作製方法。 - 請求項1乃至請求項11のいずれか一項において、
前記金属膜の表面を酸化することによって前記酸化物膜を形成することを特徴とするICカードの作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007000971A JP4646925B2 (ja) | 2002-12-27 | 2007-01-09 | Icカードの作製方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002378853 | 2002-12-27 | ||
JP2007000971A JP4646925B2 (ja) | 2002-12-27 | 2007-01-09 | Icカードの作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003426321A Division JP4393859B2 (ja) | 2002-12-27 | 2003-12-24 | 記録媒体の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007188498A JP2007188498A (ja) | 2007-07-26 |
JP4646925B2 true JP4646925B2 (ja) | 2011-03-09 |
Family
ID=38343576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007000971A Expired - Fee Related JP4646925B2 (ja) | 2002-12-27 | 2007-01-09 | Icカードの作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4646925B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5062758B2 (ja) * | 2008-07-14 | 2012-10-31 | シャープ株式会社 | 記憶システムおよびそれに用いられる半導体記憶装置 |
US8655350B2 (en) | 2007-10-02 | 2014-02-18 | Sharp Kabushiki Kaisha | Semiconductor storage device and storage system |
JP5005486B2 (ja) * | 2007-10-02 | 2012-08-22 | シャープ株式会社 | 記憶システム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1095189A (ja) * | 1997-07-28 | 1998-04-14 | Hitachi Ltd | 半導体装置の製造方法 |
JPH1120360A (ja) * | 1997-07-03 | 1999-01-26 | Seiko Epson Corp | Icカード及び薄膜集積回路装置並びにそれらの製造方法 |
JP2000020665A (ja) * | 1998-06-30 | 2000-01-21 | Toshiba Corp | 半導体装置 |
JP2001306967A (ja) * | 2000-04-20 | 2001-11-02 | Dainippon Printing Co Ltd | クレジット決済システム |
-
2007
- 2007-01-09 JP JP2007000971A patent/JP4646925B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1120360A (ja) * | 1997-07-03 | 1999-01-26 | Seiko Epson Corp | Icカード及び薄膜集積回路装置並びにそれらの製造方法 |
JPH1095189A (ja) * | 1997-07-28 | 1998-04-14 | Hitachi Ltd | 半導体装置の製造方法 |
JP2000020665A (ja) * | 1998-06-30 | 2000-01-21 | Toshiba Corp | 半導体装置 |
JP2001306967A (ja) * | 2000-04-20 | 2001-11-02 | Dainippon Printing Co Ltd | クレジット決済システム |
Also Published As
Publication number | Publication date |
---|---|
JP2007188498A (ja) | 2007-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4393859B2 (ja) | 記録媒体の作製方法 | |
KR101024958B1 (ko) | 집적회로 카드 및 상기 집적회로 카드를 사용한 기장 시스템 | |
JP5165080B2 (ja) | Icカード及びicカードの作製方法 | |
KR101013478B1 (ko) | Ic 카드 및 그 ic 카드를 사용한 기장(記帳) 시스템 | |
JP4646925B2 (ja) | Icカードの作製方法 | |
JP4393857B2 (ja) | 記録媒体の作製方法 | |
JP4437555B2 (ja) | Icカードの作製方法 | |
JP2005100380A (ja) | Icカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4646925 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |