JP4437555B2 - Ｉｃカードの作製方法 - Google Patents

Description

本発明は、メモリやマイクロプロセッサ（ＣＰＵ）などの集積回路を内蔵したＩＣカー
ドに関し、さらには該ＩＣカードをキャッシュカードとして用いた場合の、取引内容の記
帳システムに関する。

磁気で記録するタイプの磁気カードは記録できるデータがわずか数十バイト程度である
のに対し、半導体のメモリが内蔵されているＩＣカードは、記録できるデータが５ＫＢ程
度、もしくはそれ以上が一般的であり、格段に大きい容量を確保することができる。その
上、磁気カードのようにカード上に砂鉄をかける等の物理的方法によりデータが読み取ら
れる恐れがなく、また記憶されているデータが改ざんされにくいというメリットがある。

そして近年、メモリに加えてＣＰＵが搭載されることによって、ＩＣカードはさらに高
機能化され、その用途は、キャッシュカード、クレジットカード、プリペイドカード、診
察券、学生証や社員証等の身分証明証、定期券、会員証など多岐に渡っている。高機能化
の一例として、下記特許文献１には、単純な文字や数字などを表示できる表示装置と、数
字を入力するためのキーボードとが搭載されたＩＣカードについて記載されている。
特公平２−７１０５号公報

特許文献１に記載されているように、ＩＣカードに機能を付加することで、新たな利用
の仕方が可能になる。現在、ＩＣカードを用いた電子商取引、在宅勤務、遠隔医療、遠隔
教育、行政サービスの電子化、高速道路の自動料金収受、映像配信サービス等の実用化が
進められており、将来的にはより広範な分野においてＩＣカードが利用されると考えられ
ている。

このように利用が広がるにつれ、ＩＣカードの不正使用が無視できない大きな問題とな
っており、ＩＣカード使用の際の本人認証の確実性を如何に高めるかが、今後の課題であ
る。

不正使用の防止策の一つにＩＣカードへの顔写真の掲載がある。顔写真を掲載すること
で、ＡＴＭ等の無人の端末装置ではない限り、ＩＣカード使用の際に第三者が目視で本人
の認証を行なうことが可能である。そして、至近距離で使用者の顔を撮影できるような防
犯用の監視カメラを設置していない場合でも、不正使用の防止を効果的に行なうことがで
きる。

しかし、一般的に顔写真は印刷法によりＩＣカードに転写されており、偽造によって比
較的容易にすり替ることができるという落とし穴がある。

またＩＣカードの厚さは一般的に０．７ｍｍと薄い。そのため、集積回路が搭載される
エリアが限られている場合、高機能化を目指そうとすると、回路規模やメモリ容量のより
大きい集積回路をその限られた容積の中により多く搭載する必要がある。

そこで本発明は、顔写真のすり替などの偽造を防止することでセキュリティを確保する
ことができ、なおかつ顔写真以外の画像の表示できる、より高機能なＩＣカードの提案を
課題とする。

本発明では、ＩＣカード内に収まるような薄さの表示装置を、ＩＣカード内に搭載する
。具体的には、以下の手法を用いて集積回路と表示装置を作製する。

まず第１の基板上に金属膜を成膜し、該金属膜の表面を酸化することで数ｎｍの極薄い
金属酸化膜を成膜する。次に該金属酸化膜上に絶縁膜、半導体膜を順に積層するように成
膜する。そして該半導体膜を用いて、集積回路または表示装置に用いられる半導体素子を
作製する。なお本明細書では、既存のシリコンウェハを用いて形成された集積回路と区別
するために、以下、本発明で用いる上記集積回路を薄膜集積回路と呼ぶ。半導体素子を形
成したら、該素子を覆うように第２の基板を貼り合わせ、第１の基板と第２の基板の間に
半導体素子が挟まれた状態にする。

そして第１の基板の半導体素子が形成されている側とは反対の側に、第１の基板の剛性
を補強するために第３の基板を貼り合わせる。第２の基板よりも第１の基板の剛性が高い
ほうが、第１の基板を引き剥がす際に、半導体素子に損傷が与えられにくくスムーズに剥
がすことができる。ただし第３の基板は、後に第１の基板を半導体素子から引き剥がす際
に、第１の基板の剛性が十分であれば、必ずしも貼り合わせる必要はない。

次に、加熱処理等を施すことで金属酸化膜を結晶化し、脆性を高め、基板を半導体素子
から剥離しやすくする。そして第１の基板を第３の基板と共に、半導体素子から引き剥が
す。なお、金属酸化膜を結晶化するための加熱処理は、第３の基板を貼り合わせる前であ
ってもよいし、第２の基板を貼り合わせる前であってもよい。或いは、半導体素子を形成
する工程において行なわれる加熱処理が、この金属酸化膜の結晶化の工程を兼ねていても
良い。

この引き剥がしによって、金属膜と金属酸化膜の間で分離する部分と、絶縁膜と金属酸
化膜の間で分離する部分と、金属酸化膜自体が双方に分離する部分とが生じる。いずれに
しろ、半導体素子は第２の基板側に貼り付くように、第１の基板から引き剥がされる。

そして第１の基板を剥離した後、半導体素子をプリント配線基板またはインターポーザ
にマウントし、第２の基板を剥離する。なお、第２の基板は必ずしも剥離する必要はなく
、第２の基板の厚さが問題にならないようであれば、貼り付けたまま完成としても良い。

なお表示装置の表示素子は、マウントした後に作製する。具体的に液晶表示装置の場合
、例えば半導体素子の一つであるＴＦＴに電気的に接続された液晶セルの画素電極や、該
画素電極を覆っている配向膜を作製してからマウントし、その後、別途作製しておいた対
向基板を貼り合わせて液晶を注入し完成させるようにする。

また第１の基板を剥離した後、半導体素子をプリント配線基板またはインターポーザで
はなく、表示装置の土台となる別の基板に貼り合わせるようにしても良い。そして表示素
子を形成して表示装置が完成した後、表示装置を土台となる基板ごとプリント配線基板ま
たはインターポーザにマウントするようにしても良い。この場合、第２の基板の剥離は、
マウントの前に行なわれることになる。なお、土台となる基板の厚さは、ＩＣカード自体
の薄膜化を妨げることのない程度とし、具体的には数百μｍ以下程度とするのが望ましい
。

また、半導体素子を用いて形成された表示装置または薄膜集積回路と、プリント配線基
板またはインターポーザと、の電気的な接続（ボンディング）は、フリップチップ法、TA
B（Tape Automated Bonding）法を用いても、またワイヤボンディング法を用いても良い
。フリップチップ法を用いる場合、ボンディングはマウントと同時に行なわれる。ワイヤ
ボンディング法を用いる場合、ボンディングの工程は、マウントした後、第２の基板が剥
離された状態で行なう。

なお１つの基板上に、複数の薄膜集積回路や表示装置を形成する場合、途中でダイシン
グを行ない、薄膜集積回路や表示装置を互いに切り離すようにする。ダイシングを行なう
タイミングは、薄膜集積回路の場合パッケージングの有無によって異なり、表示装置の場
合土台となる基板の有無によって異なるが、いずれの場合においてもプリント配線基板に
マウントまたは実装される前に行なう。

また薄膜集積回路をパッケージングする場合、同一のインターポーザ上に複数の薄膜集
積回路をマウントしてＭＣＰとして用いても良い。この場合も、薄膜集積回路間の電気的
なワイヤボンディング法を用いても良いし、フリップチップ法を用いても良い。

またインターポーザは、プリント配線基板との電気的接続をリードフレームで行なうタ
イプであっても良いし、バンプを用いて行なうタイプであっても良いし、その他公知の形
態を有していても良い。

本発明では、シリコンウェハで作製された集積回路の膜厚が５０μm程度であるのに対
し、膜厚５００ｎｍ以下の薄膜の半導体膜を用いて、トータルの膜厚が１μｍ以上５μｍ
以下、代表的には２μm程度の飛躍的に薄い薄膜集積回路を形成することができる。また
表示装置の厚さを０．５ｍｍ程度、より望ましくは０．０２ｍｍ程度とすることができる
。よって、表示装置を薄さ０．０５ｍｍ以上１ｍｍ以下のＩＣカードに搭載することが可
能であり、また、回路規模やメモリ容量のより大きい薄膜集積回路を、ＩＣカードの限ら
れた容積の中により多く搭載することができ、小型化、軽量化を妨げずにＩＣカードの多
機能を実現することができる。

また本発明は、シリコンウェハに比べて安価で大型のガラス基板を用いることができる
ので、より低いコストで、なおかつ高いスループットで薄膜集積回路を大量生産すること
ができ、生産コストを飛躍的に抑えることができる。また、基板を繰り返し使用すること
も可能なので、コストを削減することができる。

また、シリコンウェハで作製された集積回路のように、クラックや研磨痕の原因となる
バックグラインド処理を行なう必要がなく、また厚さのバラツキも、薄膜集積回路を構成
する各膜の成膜時におけるばらつきに依存することになるので、大きくても数百ｎｍ程度
であり、バックグラインド処理による数〜数十μｍのばらつきと比べて飛躍的に小さく抑
えることができる。

またプリント配線基板の形状に合わせて薄膜集積回路や表示装置を貼り合わせることが
可能なので、ＩＣカードの形状の自由度が高まる。よって例えば、円柱状のビンなどに貼
り付けられるような、曲面を有する形状にＩＣカードを形成することも可能である。

なお、薄膜集積回路はプリント配線基板上にベアチップとして直接実装する形態に限定
されず、インターポーザ上にマウントしてパッケージングしてから実装する形態も取り得
る。ベアチップとして実装することで小型化、軽量化を図ることができる。一方、パッケ
ージングしてから実装することで、パッケージングメーカーから供給された薄膜集積回路
を電子機器メーカー側で実装する際に、クリーンルームや特殊なボンダ等の設備・技術を
必要とせず、実装を容易にすることができる。そして、薄膜集積回路を外部環境から守り
、プリント配線基板のフットプリントを標準化することができ、サブミクロンスケールの
薄膜集積回路の配線をプリント配線基板と同程度のミリメートルスケールまで拡大するこ
とができる。

パッケージは、ＣＳＰ（Chip Size Package）、ＭＣＰ（Multi Chip Package）のみな
らず、ＤＩＰ（Dual In-line Package）、ＱＦＰ（Quad Flat Package）、ＳＯＰ（Small
Outline Package）などのあらゆる公知の形態が可能である。

なお表示装置は、例えば液晶表示装置、有機発光素子に代表される発光素子を各画素に
備えた発光装置、ＤＭＤ（Digital Micromirror Device）等を用いることができる。また
薄膜集積回路にはマイクロプロセッサ（ＣＰＵ）、メモリ、電源回路、またその他のデジ
タル回路やアナログ回路を設けることができる。さらに該表示装置の駆動回路や、該駆動
回路に供給する信号を生成するコントローラを薄膜集積回路内に設けても良い。

なお本発明はカードのみに限定されず、上述したような薄膜集積回路及び表示装置を兼
ね備え、なおかつホストとのデータの送受が可能な携帯型の記録媒体をその範疇に含む。

このように本発明では、シリコンウェハに比べて安価で大型のガラス基板を用いること
ができるので、より低いコストで、なおかつ高いスループットで薄膜集積回路を大量生産
することができ、生産コストを飛躍的に抑えることができる。また、基板を繰り返し使用
することも可能なので、コストを削減することができる。

また本発明では飛躍的に薄い薄膜集積回路を形成することができるので、回路規模やメ
モリ容量のより大きい薄膜集積回路を、ＩＣカードの限られた容積の中により多く搭載す
ることができる。また表示装置を薄さ０．０５ｍｍ以上１ｍｍ以下のＩＣカードに搭載す
ることが可能な程度の厚さで形成することができる。したがって、小型化、軽量化を妨げ
ずにＩＣカードの多機能を実現することができる。

またプリント配線基板の形状に合わせて薄膜集積回路や表示装置を貼り合わせることが
可能なので、ＩＣカードの形状の自由度が高まる。よって例えば、円柱状のビンなどに貼
り付けられるような、曲面を有する形状にＩＣカードを形成することも可能である。

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多く
の異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱すること
なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従っ
て、本実施の形態の記載内容に限定して解釈されるものではない。

図１（Ａ）に、本発明のＩＣカードの上面図を示す。図１（Ａ）に示すＩＣカードは、
ＩＣカードに設けられた接続端子と端末装置のリーダライタとを電気的に接続し、データ
の送受信を行なう接触型であるが、非接触でデータの送受信を行なう非接触型であっても
よい。

１０１はカード本体であり、１０２はカード本体１０１に搭載されている表示装置の画
素部、１０３は同じくカード本体１０１に搭載されている薄膜集積回路の接続端子に相当
する。

図１（Ｂ）に、図１（Ａ）に示したカード本体の内部に封止されているプリント配線基
板１０４の構成を示す。また図１（Ｃ）に、図１（Ｂ）に示したプリント配線基板１０４
の裏側の構成を示す。プリント配線基板１０４の一方の面には表示装置１０５が実装され
ており、他方の面には薄膜集積回路１０６が実装されている。

なお図１に示すＩＣカードは、表示装置１０５と薄膜集積回路１０６が、プリント配線
基板１０４の異なる面に実装されているが、共に同じ面に実装されていても良い。図１に
示すように、表示装置１０５と薄膜集積回路１０６が、プリント配線基板１０４の異なる
面に実装されている場合、表示装置１０５に電気的に接続されているリード（配線）１０
８と、薄膜集積回路１０６に電気的に接続されているリード（配線）１０９とを、コンタ
クトホール１０７を介して電気的に接続させる。

接続端子１０３は、端末装置に備えられたリーダライタと直接接続し、端末装置とＩＣ
カードとの間のデータの送受信を行なうための端子である。図２（Ａ）に、図１（Ｂ）に
示した接続端子１０３の拡大図を示す。また、図２（Ｂ）に、図１（Ｃ）に示した薄膜集
積回路１０６の拡大図を示す。

図２（Ａ）では、プリント配線基板１０４の一方の面に、接続端子１０３が８つ設けら
れている例を示しており、無論接続端子の数はこれに限定されない。また図２（Ｂ）に示
すように、プリント配線基板１０４の他方の面に、パッド１１１が複数設けられている。

パッド１１１は、ワイヤ１１２によって薄膜集積回路１０６と電気的に接続されている
。パッド１１１には、プリント配線基板１０４に設けられたコンタクトホール１１０を介
して接続端子１０３と電気的に接続されたものや、リード１０９に電気的に接続されたも
のが存在する。また時には、ワイヤ１１２を設けずに薄膜集積回路１０６と電気的に接続
することなく、接続端子１０３やリード１０９と電気的に接続されているパッド１１１を
設けても良い。

また図２（Ｃ）に、表示装置１０５とリード１０８の接続部分の断面図を示す。図２（
Ｃ）に示すように、表示装置１０５に設けられた端子１１４とリード１０８とが、ワイヤ
１１３によって電気的に接続されており、リード１０８とリード１０９とが、コンタクト
ホール１０７を介して電気的に接続されている。

なお本実施の形態では、パッド１１１と薄膜集積回路１０６との間の電気的な接続を、
ワイヤボンディング法を用いて行っているが、本発明はこれに限定されない。ワイヤボン
ディング法に限らず、ソルダーボールを用いたフリップチップ法で接続しても良いし、そ
の他の方法を用いていても良い。また、表示装置１０５とリード１０８との間の電気的な
接続は、ワイヤボンディング法に限定されず、その他の方法を用いていても良い。

また接続端子１０３と薄膜集積回路１０６との間の電気的な接続は、本実施の形態に示
した形態に限定されない。例えばパッドを設けずに、コンタクトホールを介して直接ワイ
ヤで接続端子と薄膜集積回路とを接続するようにしても良い。

次に、薄膜集積回路の作製方法について述べた後、表示装置の作製方法について述べる
。なお本実施の形態では、半導体素子として２つのＴＦＴを例に挙げて示すが、薄膜集積
回路と表示装置に含まれる半導体素子はこれに限定されず、あらゆる回路素子を用いるこ
とができる。例えば、ＴＦＴの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、
コイル、容量素子、インダクタなどが代表的に挙げられる。

まず図３（Ａ）に示すように、スパッタ法を用いて第１の基板５００上に金属膜５０１
を成膜する。ここでは金属膜５０１にタングステンを用い、膜厚を１０ｎｍ〜２００ｎｍ
、好ましくは５０ｎｍ〜７５ｎｍとする。なお本実施の形態では第１の基板５００上に直
接金属膜５０１を成膜するが、例えば酸化珪素、窒化珪素、窒化酸化珪素等の絶縁膜で第
１の基板５００を覆ってから、金属膜５０１を成膜するようにしても良い。

そして金属膜５０１の成膜後、大気に曝すことなく酸化物膜５０２を積層するように成
膜する。ここでは酸化物膜５０２として酸化珪素膜を膜厚１５０ｎｍ〜３００ｎｍとなる
ように成膜する。なお、スパッタ法を用いる場合、第１の基板５００の端面にも成膜が施
される。そのため、後の工程における剥離の際に、酸化物膜５０２が第１の基板５００側
に残ってしまうのを防ぐために、端面に成膜された金属膜５０１と酸化物膜５０２とをＯ
₂アッシングなどで選択的に除去することが好ましい。

また酸化物膜５０２の成膜の際に、スパッタの前段階としてターゲットと基板との間を
シャッターで遮断してプラズマを発生させる、プレスパッタを行なう。プレスパッタはＡ
ｒを１０ｓｃｃｍ、Ｏ₂をそれぞれ３０ｓｃｃｍの流量とし、第１の基板５００の温度を
２７０℃、成膜パワーを３ｋＷの平衡状態に保って行なう。プレスパッタにより、金属膜
５０１と酸化物膜５０２の間に極薄い数ｎｍ（ここでは３ｎｍ）程度の金属酸化膜５０３
が形成される。金属酸化膜５０３は、金属膜５０１の表面が酸化することで形成される。
よって本実施の形態では、金属酸化膜５０３は酸化タングステンで形成される。

なお本実施の形態では、プレスパッタにより金属酸化膜５０３を形成しているが、本発
明はこれに限定されない。例えば酸素、または酸素にＡｒ等の不活性ガスを添加し、プラ
ズマにより意図的に金属膜５０１の表面を酸化し、金属酸化膜５０３を形成するようにし
ても良い。

次に酸化物膜５０２を成膜した後、ＰＣＶＤ法を用いて下地膜５０４を成膜する。ここ
では下地膜５０４として、酸化窒化珪素膜を膜厚１００ｎｍ程度となるように成膜する。
そして下地膜５０４を成膜した後、大気に曝さずに半導体膜５０５を形成する。半導体膜
５０５の膜厚は２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）とする。なお半導体膜５
０５は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪
素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用
いる場合、ゲルマニウムの濃度は０．０１〜４．５atomic％程度であることが好ましい。

次に図３（Ｂ）に示すように、半導体膜５０５を公知の技術により結晶化する。公知の
結晶化方法としては、電熱炉を使用した熱結晶化方法、レーザ光を用いたレーザ結晶化法
、赤外光を用いたランプアニール結晶化法がある。或いは特開平７−１３０６５２号公報
で開示された技術に従って、触媒元素を用いる結晶化法を用いることもできる。

また、なお予め多結晶半導体膜である半導体膜５０５を、スパッタ法、プラズマＣＶＤ
法、熱ＣＶＤ法などで形成するようにしても良い。

本実施の形態ではレーザ結晶化により、半導体膜５０５を結晶化する。連続発振が可能
な固体レーザを用い、基本波の第２高調波〜第４高調波のレーザ光を照射することで、大
粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ:ＹＶＯ₄レーザ（基本波１０
６４nm）の第２高調波（５３２nm）や第３高調波（３５５ｎｍ）を用いるのが望ましい。
具体的には、連続発振のＹＶＯ₄レーザから射出されたレーザ光を非線形光学素子により
高調波に変換し、出力１０Ｗのレーザ光を得る。また非線形光学素子を用いて、高調波を
射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状
のレーザ光に成形して、半導体膜５０５に照射する。このときのエネルギー密度は０．０
１〜１００ＭＷ／ｃｍ²程度（好ましくは０．１〜１０ＭＷ／ｃｍ²）が必要である。そし
て、走査速度を１０〜２０００ｃｍ／ｓ程度とし、矢印の方向に向かってレーザ光を照射
する。

なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを
照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレー
ザ光とを照射するようにしても良い。

なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い
。これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度
のばらつきによって生じる閾値のばらつきを抑えることができる。

上述した半導体膜５０５へのレーザ光の照射により、結晶性がより高められた半導体膜
５０６が形成される。次に、図３（Ｃ）に示すように半導体膜５０６をパターニングし、
島状の半導体膜５０７、５０８が形成され、該島状の半導体膜５０７、５０８を用いてＴ
ＦＴに代表される各種の半導体素子が形成される。なお本実施の形態では、下地膜５０４
と島状の半導体膜５０７、５０８とが接しているが、半導体素子によっては、下地膜５０
４と島状の半導体膜５０７、５０８との間に、電極や絶縁膜等が形成されていても良い。
例えば半導体素子の１つであるボトムゲート型のＴＦＴの場合、下地膜５０４と島状の半
導体膜５０７、５０８との間に、ゲート電極とゲート絶縁膜が形成される。

本実施の形態では、島状の半導体膜５０７、５０８を用いてトップゲート型のＴＦＴ５
０９、５１０を形成する（図３（Ｄ））。具体的には、島状の半導体膜５０７、５０８を
覆うようにゲート絶縁膜５１１を成膜する。そして、ゲート絶縁膜５１１上に導電膜を成
膜し、パターニングすることで、ゲート電極５１２、５１３を形成する。そして、ゲート
電極５１２、５１３や、あるいはレジストを成膜しパターニングしたものをマスクとして
用い、島状の半導体膜５０７、５０８にｎ型を付与する不純物を添加し、ソース領域、ド
レイン領域、さらにはＬＤＤ領域等を形成する。なおここではＴＦＴ５０９、５１０をｎ
型とするが、ｐ型のＴＦＴの場合は、ｐ型の導電性を付与する不純物を添加する。

上記一連の工程によってＴＦＴ５０９、５１０を形成することができる。なおＴＦＴの
作製方法は、上述した工程に限定されない。

次にＴＦＴ５０９、５１０を覆って第１の層間絶縁膜５１４を成膜する。そして、ゲー
ト絶縁膜５１１及び第１の層間絶縁膜５１４にコンタクトホールを形成した後、コンタク
トホールを介してＴＦＴ５０９、５１０と接続する配線５１５〜５１８を、第１の層間絶
縁膜５１４に接するように形成する。そして配線５１５〜５１８を覆うように、第１の層
間絶縁膜５１４上に第２の層間絶縁膜５１９を成膜する。

そして第２の層間絶縁膜５１９にコンタクトホールを形成し、該コンタクトホールを介
して配線５１８と接続する端子５２０が、第２の層間絶縁膜５１９上に形成される。なお
本実施の形態では、端子５２０が配線５１８を介してＴＦＴ５１０と電気的に接続されて
いるが、半導体素子と端子５２０との電気的な接続の形態は、これに限定されない。

次に、第２の層間絶縁膜５１９及び端子５２０上に保護層５２１を形成する。保護層５
２１は、後に第２の基板を張り合わせたり剥離したりする際に、第２の層間絶縁膜５１９
及び端子５２０の表面を保護することができ、なおかつ第２の基板の剥離後に除去するこ
とが可能な材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレ
ート系、シリコーン系の樹脂を全面に塗布し、焼成することで保護層５２１を形成するこ
とができる。

本実施の形態ではスピンコートで水溶性樹脂（東亜合成製：ＶＬ−ＷＳＨＬ１０）を膜
厚３０μｍとなるように塗布し、仮硬化させるために２分間の露光を行ったあと、ＵＶ光
を裏面から２．５分、表面から１０分、合計１２．５分の露光を行って本硬化させて、保
護層５２１を形成する（図３（Ｅ））。

なお、複数の有機樹脂を積層する場合、有機樹脂同士では使用している溶媒によって塗
布または焼成時に一部溶解したり、密着性が高くなりすぎたりする恐れがある。従って、
第２の層間絶縁膜５１９と保護層５２１を共に同じ溶媒に可溶な有機樹脂を用いる場合、
後の工程において保護層５２１の除去がスムーズに行なわれるように、第２の層間絶縁膜
５１９を覆うように、なおかつ第２の層間絶縁膜５１９と端子５２０との間に挟まれるよ
うに、無機絶縁膜（ＳｉＮ_X膜、ＳｉＮ_XＯ_Y膜、ＡｌＮ_X膜、またはＡｌＮ_XＯ_Y膜）を形成
しておくことが好ましい。

次に、後の剥離を行ない易くするために、金属酸化膜５０３を結晶化させる。結晶化に
より、金属酸化膜５０３が粒界において割れやすくなり、脆性を高めることができる。本
実施の形態では、４２０℃〜５５０℃、０．５〜５時間程度加熱処理を行ない、結晶化を
行なった。

次に、金属酸化膜５０３と酸化物膜５０２の間の密着性、または金属酸化膜５０３と金
属膜５０１の間の密着性を部分的に低下させ、剥離開始のきっかけとなる部分を形成する
処理を行なう。具体的には、剥離しようとする領域の周縁に沿って外部から局所的に圧力
を加えて金属酸化膜５０３の層内または界面近傍の一部に損傷を与える。本実施の形態で
は、ダイヤモンドペンなどの硬い針を金属酸化膜５０３の端部近傍に垂直に押しつけ、そ
のまま荷重をかけた状態で金属酸化膜５０３に沿って動かす。好ましくは、スクライバー
装置を用い、押し込み量を０．１ｍｍ〜２ｍｍとし、圧力をかけて動かせばよい。このよ
うに、剥離を行なう前に、剥離が開始されるきっかけとなるような、密着性の低下した部
分を形成することで、後の剥離工程における不良を低減させることができ、歩留まり向上
につながる。

次いで、両面テープ５２２を用い、保護層５２１に第２の基板５２３を貼り付け、さら
に両面テープ５２４を用い、第１の基板５００に第３の基板５２５を貼り付ける（図４（
Ａ））。なお両面テープではなく接着剤を用いてもよい。例えば紫外線によって剥離する
接着剤を用いることで、第２の基板剥離の際に半導体素子にかかる負担を軽減させること
ができる。第３の基板５２５は、後の剥離工程で第１の基板５００が破損することを防ぐ
。第２の基板５２３および第３の基板５２５としては、第１の基板５００よりも剛性の高
い基板、例えば石英基板、半導体基板を用いることが好ましい。

次いで、金属膜５０１と酸化物膜５０２とを物理的に引き剥がす。引き剥がしは、先の
工程において、金属酸化膜５０３の金属膜５０１または酸化物膜５０２に対する密着性が
部分的に低下した領域から開始する。

引き剥がしによって、金属膜５０１と金属酸化膜５０３の間で分離する部分と、酸化物
膜５０２と金属酸化膜５０３の間で分離する部分と、金属酸化膜５０３自体が双方に分離
する部分とが生じる。そして第２の基板５２３側に半導体素子（ここではＴＦＴ５０９、
５１０）が、第３の基板５２５側に第１の基板５００及び金属膜５０１が、それぞれ張り
付いたまま分離する。引き剥がしは比較的小さな力（例えば、人間の力、ノズルから吹付
けられるガスの風圧、超音波等）で行なうことができる。剥離後の状態を図４（Ｂ）に示
す。

次に、接着剤５２６でプリント配線基板５２７と、部分的に金属酸化膜５０３が付着し
ている酸化物膜５０２とを接着する（図４（Ｃ））。なお本実施の形態では、薄膜集積回
路をベアチップとしてプリント配線基板に実装する例について示すが、パッケージングし
てから実装する場合は、インターポーザにマウントする。

この接着の際に、両面テープ５２２による第２の基板５２３と保護層５２１との間の密
着力よりも、接着剤５２６による酸化物膜５０２とプリント配線基板５２７との間の密着
力の方が高くなるように、接着剤５２６の材料を選択することが重要である。

なお、金属酸化膜５０３が酸化物膜５０２の表面に残存していると、プリント配線基板
５２７との密着性が悪くなる場合があるので、完全にエッチング等で除去してからプリン
ト配線基板に接着させ、密着性を高めるようにしても良い。

プリント配線基板５２７として、セラミックス基板、ガラスエポキシ基板、ポリイミド
基板等の公知の材料を用いることができる。なお薄膜集積回路や表示装置において発生し
た熱を拡散させるために、２〜３０Ｗ／ｍＫ程度の高い熱伝導率を有するのが望ましい。

プリント配線基板５２７上には、パッド５３０が設けられている。パッド５３０は、例
えば銅にはんだ、金またはスズをメッキすることで形成されている。

接着剤５２６としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の
光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤が挙げられる。さらに、銀、ニッ
ケル、アルミニウム、窒化アルミニウムからなる粉末、またはフィラーを含ませて接着剤
５２６も高い熱伝導性を備えていることが好ましい。

次に図５（Ａ）に示すように、保護層５２１から両面テープ５２２と第２の基板５２３
を順に、または同時に剥がす。

そして図５（Ｂ）に示すように保護層５２１を除去する。ここでは保護層５２１に水溶
性の樹脂が使われているので、水に溶かして除去する。保護層５２１が残留していると不
良の原因となる場合は、除去後の表面に洗浄処理やＯ₂プラズマ処理を施し、残留してい
る保護層５２１を除去することが好ましい。

次に、図５（Ｃ）に示すようにワイヤボンディング法を用いて、端子５２０とパッド５
３０をワイヤ５３２で接続する。マウントと電気的な接続を行なうことで、実装が完了す
る。

なお、薄膜集積回路をインターポーザ上にマウントしてパッケージングする場合は、気
密封止方式または樹脂封止方式等で封止することができる。気密封止方式を用いる場合、
一般的にはセラミック、金属またはガラス等のケースを用いて封止する。また樹脂封止方
式を用いる場合、具体的にはモールド樹脂等が用いられる。なお必ずしも薄膜集積回路を
封止する必要はないが、パッケージの強度を高めたり、薄膜集積回路において発生した熱
を放熱したり、隣接する回路からの電磁ノイズを遮ったりすることができる。

なお本実施の形態では、金属膜５０１としてタングステンを用いているが、本発明にお
いて金属膜はこの材料に限定されない。その表面に金属酸化膜５０３が形成され、該金属
酸化膜５０３を結晶化することで基板を引き剥がすことができるような金属を含む材料で
あれば良い。例えば、Ｗの他にＴｉＮ、ＷＮ、Ｍｏ等を用いることができる。またこれら
の合金を金属膜として用いる場合、その組成比によって結晶化の際の加熱処理の最適な温
度が異なる。よって組成比を調整することで、半導体素子の作製工程にとって妨げとなら
ない温度で加熱処理を行なうことができ、半導体素子のプロセスの選択肢が制限されにく
い。

なおレーザ結晶化の際、各薄膜集積回路を、レーザ光のビームスポットの走査方向に対
して垂直な方向における幅に収まる領域に形成することで、薄膜集積回路が、ビームスポ
ットの長軸の両端に形成される結晶性の劣った領域（エッジ）を横切るのを防ぎ、少なく
とも結晶粒界のほとんど存在しない半導体膜を、薄膜集積回路内の半導体素子に用いるこ
とができる。

上記作製方法によって、トータルの膜厚１μｍ以上５μｍ以下、代表的には２μm程度
の飛躍的に薄い薄膜集積回路を形成することができる。なお薄膜集積回路の厚さには、半
導体素子自体の厚さのみならず、金属酸化膜と半導体素子との間に設けた絶縁膜の厚さと
、半導体素子を形成した後に覆う層間絶縁膜の厚さと、端子の厚さとを含める。

次に、図６を用いて、本発明の表示装置の作製方法について説明する。

図６は、プリント配線基板６０００上に、接着剤６００１によってマウントされた表示
装置６００２の断面図に相当する。図６では、表示装置６００２として液晶表示装置を用
いた例を示す。

図６に示す表示装置６００２では、まず図３（Ａ）に示した作製方法に従って、半導体
膜まで形成する。そして該半導体膜を用いたＴＦＴ６００３と、該ＴＦＴ６００３を覆っ
ている無機絶縁膜で形成されたパッシベーション膜６０１５と、層間絶縁膜６００５と、
該ＴＦＴ６００３に電気的に接続され、なおかつ層間絶縁膜６００５上に形成された画素
電極６００４と、同じく層間絶縁膜６００５上に形成された表示装置６００２用の端子６
００６と、画素電極６００４を覆っている配向膜６００７とを形成する。そして配向膜６
００７にはラビング処理を施しておく。また配向膜６００７を形成する前に、絶縁膜を用
いてスペーサ６００８を形成しても良い。なお端子６００６は、配向膜６００７によって
覆われず、露出させるようにする。

そして、図３（Ｅ）に示した作製方法に従って、配向膜６００７上に保護膜を形成し、
図４（Ａ）〜図５（Ｂ）に示した工程に従って、第１の基板を剥離した後、プリント配線
基板にマウントし、第２の基板と保護膜を除去する。

そして別途形成しておいた対向基板６００９を、シール材６０１０を用いて配向膜６０
０７に貼り合わせる。シール材にはフィラーが混入されていても良い。対向基板６００９
は、その厚さが数百μm程度の基板６０１１上に、透明導電膜からなる対向電極６０１２
と、ラビング処理が施された配向膜６０１３が形成されている。なおこれらに加えて、カ
ラーフィルタや、ディスクリネーションを防ぐための遮蔽膜などが形成されていても良い
。また、偏光板６０１４を、対向基板６００９の対向電極６０１２が形成されている面と
は逆の面に、貼り合わせておく。

なお基板６０１１はプラスチック基板を用いることができる。プラスチック基板として
は、極性基のついたノルボルネン樹脂からなるＡＲＴＯＮ：ＪＳＲ製を用いることができ
る。また、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、
ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエー
テルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥ
Ｉ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド
などのプラスチック基板を用いることができる。

そして液晶６０２５を注入して封止し、表示装置が完成する。そして表示装置６００２
用の端子６００６と、プリント配線基板６０００に設けられたリードとを、ワイヤボンデ
ィング法等を用いて、電気的に接続することで、実装が完了する。

なお本実施の形態では、表示装置の作製工程において、第１の基板を剥離した後プリン
ト配線基板にマウントしているが、本発明はこれに限定されない。表示装置の土台となる
基板を別途用意し、第１の基板を剥離した後、該土台となる基板に貼り合わせるようにし
ても良い。そして、プリント配線基板に、該土台となる基板ごとマウントするようにして
も良い。この場合、表示装置が完成してからプリント配線基板に該表示装置をマウントす
ることが可能である。つまり、液晶表示装置の場合、液晶を注入して封止することで表示
装置を完成させてから、プリント配線基板にマウントすることができる。例えば発光装置
では、表示素子である発光素子の作製は、電界発光層の成膜や陰極の成膜などの工程が含
まれるので、プリント配線基板上において行なうのが難しい。よって発光装置の場合、土
台となる基板を用い、表示装置を完成させてから、プリント配線基板にマウントする方法
が有効である。

なお、図６に示した液晶表示装置は反射型であるが、バックライトの搭載が可能であれ
ば透過型であってもよい。反射型の液晶表示装置の場合、画像の表示を行なうために消費
される電力を透過型よりも抑えることができる。透過型の液晶表示装置の場合、反射型と
異なり暗いところでの画像の認識が容易になる。

なお本発明で用いる表示装置は、顔写真で人物を識別できる程度の解像度を有している
ことが必要である。よって、証明写真の代わりに用いるのならば、少なくともＱＶＧＡ（
３２０×２４０）程度の解像度が必要であると考えられる。

プリント配線基板への薄膜集積回路、表示装置の実装が完了したら、プリント配線基板
を封止材で封止する。カードの封止には一般的に用いられている材料を使用することがで
き、例えばポリエステル、アクリル酸、ポリ酢酸ビニル、プロピレン、塩化ビニル、アク
リロニトリルブタジエンスチレン樹脂、ポリエチレンテレフタレート等の高分子材料を用
いることが可能である。なお封止の際、表示装置の画素部が露出するようにし、なおかつ
接触型のＩＣカードの場合は、画素部に加えて接続端子も露出するようにする。封止によ
って、図１（Ａ）に示したような外観を有するＩＣカードを形成することができる。

次に、薄膜集積回路と表示装置の構成の一形態について説明する。図７に、本発明のＩ
Ｃカードに搭載された薄膜集積回路２０１と表示装置２０２のブロック図を示す。

薄膜集積回路２０１に設けられたインターフェース２０３を介して、プリント配線基板
に設けられた接続端子２１５との間で、信号の送受信が行なわれる。またインターフェー
ス２０３を介して接続端子２１５からの電源電圧の供給も行なわれる。

また図７に示す薄膜集積回路２０１には、ＣＰＵ２０４、ＲＯＭ２０５、ＲＡＭ２０６
、ＥＥＰＲＯＭ２０７、コプロセッサ２０８、コントローラ２０９が設けられている。

ＣＰＵ２０４によって、ＩＣカードの全ての処理が制御されており、ＲＯＭ２０５には
、ＣＰＵ２０４において用いられる各種プログラムが記憶されている。コプロセッサ２０
８は、メインとなるＣＰＵ２０４の働きを助ける副プロセッサであり、ＲＡＭ２０６は端
末装置との間の通信時のバッファとして機能する他、データ処理時の作業エリアとしても
用いられる。そしてＥＥＰＲＯＭ２０７は、信号として入力されたデータを定められたア
ドレスに記憶する。

なお、顔写真などの画像データを、書き換え可能な状態で記憶させるならばＥＥＰＲＯ
Ｍ２０７に記憶し、書き換えが不可能な状態で記憶させるならばＲＯＭ２０５に記憶する
。また別途画像データの記憶用のメモリを用意しておいても良い。

コントローラ２０９は、画像データを含む信号に表示装置２０２の仕様に合わせてデー
タ処理を施し、ビデオ信号として表示装置２０２に供給する。またコントローラ２０９は
、接続端子２１５から入力された電源電圧や各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙ
ｎｃ信号、クロック信号ＣＬＫ、交流電圧（AC Cont）等を生成し、表示装置２０２に供
給する。

表示装置２０２には、表示素子が各画素に設けられた画素部２１０と、前記画素部２１
０に設けられた画素を選択する走査線駆動回路２１１と、選択された画素にビデオ信号を
供給する信号線駆動回路２１２とが設けられている。

なお図７に示した薄膜集積回路２０１と表示装置２０２の構成は一例であり、本発明は
この構成に限定されない。表示装置２０２は画像を表示する機能を有していれば良く、ア
クティブ型であってもパッシブ型であっても良い。また薄膜集積回路２０１は表示装置２
０２の駆動を制御する信号を表示装置２０２に供給することができる機能を有していれば
良い。

このように顔写真のデータを、表示装置において表示させることで、印刷法を用いた場
合に比べて顔写真のすり替えを困難にすることができる。さらに顔写真のデータをＲＯＭ
等の書き換えが不可のメモリに記憶することで、偽造されるのを防ぐことができ、ＩＣカ
ードのセキュリティをより確保することができる。また、無理にＩＣカードを分解すると
ＲＯＭが壊れるような構成にしておけば、より確実に偽造を防止することができる。

また表示装置に用いられる半導体膜や絶縁膜等に、シリアルナンバーを刻印しておけば
、例えばＲＯＭに画像データを記憶させる前のＩＣカードが、盗難等により第三者に不正
に渡ったとしても、シリアルナンバーからその流通のルートをある程度割り出すことが可
能である。この場合、復元不可能な程度に表示装置を分解しないと消せないような位置に
、シリアルナンバーを刻印しておくとより効果的である。

本発明のＩＣカードは、薄膜集積回路がシリコンウェハで作製したものに比べて飛躍的
に薄いので、ＩＣカードの決められた容積の中により多くの薄膜集積回路を積層させて実
装することができる。よってプリント配線基板上にレイアウトされる薄膜集積回路の面積
を抑えつつ、回路規模やメモリ容量をより大きくすることができ、ＩＣカードをより高機
能化することができる。

また、半導体素子の作製工程における加熱処理の温度に対し、プラスチック基板は耐性
が低く用いることが難しい。しかし本発明では、加熱処理を含む作製工程は温度に対する
耐性が比較的高いガラス基板やシリコンウェハ等を用い、該作製工程が終了してから半導
体素子をプラスチック基板上に移すことができるので、ガラス基板などに比べて薄いプラ
スチック基板を用いることができる。そして、ガラス基板の上に形成されている表示装置
の厚さが、せいぜい２、３ｍｍ程度であるのに対し、本発明ではプラスチック基板を用い
ることで、表示装置の厚さを０．５ｍｍ程度、より望ましくは０．０２ｍｍ程度と飛躍的
に薄くすることができる。よって、ＩＣカードへの搭載も可能となり、よりＩＣカードを
高機能化させることができる。

なお、本発明のＩＣカードは接触型に限定されず、非接触型であっても良い。図８を用
いて、非接触型の本発明のＩＣカードの構成を示す。

図８（Ａ）に、非接触型のＩＣカードに封止されているプリント配線基板３０１の構成
を示す。図８（Ａ）に示すように、プリント配線基板３０１には、表示装置３０２と薄膜
集積回路３０３が実装されており、表示装置３０２と薄膜集積回路３０３はリード３０４
を介して電気的に接続されている。なお、図８（Ａ）では、プリント配線基板３０１の一
方の面に薄膜集積回路３０３と表示装置３０２とが共に実装されているが、本発明はこれ
に限定されない。プリント配線基板３０１の一方の面に表示装置３０２が実装され、他方
の面に薄膜集積回路３０３が実装されていても良い。

図８（Ｂ）に、図８（Ａ）に示したプリント配線基板３０１の、裏側の構成を示す。図
８（Ｂ）に示すように、プリント配線基板３０１にアンテナコイル３０５が実装されてい
る。アンテナコイル３０５により、端末装置との間のデータの送受信を、電磁誘導を用い
て非接触で行なうことができるので、接触型に比べてＩＣカードが物理的な磨耗や損傷を
受けにくい。

図８（Ｂ）では、アンテナコイル３０５が作り込まれたプリント配線基板３０１を用い
る例を示しているが、別途作製しておいたアンテナコイルをプリント配線基板３０１に実
装するようにしても良い。例えば銅線などをコイル状に巻き、１００μm程度の厚さを有
する２枚のプラスチックフィルムの間に該銅線を挟んでプレスしたものを、アンテナコイ
ルとして用いることができる。

また図８（Ｂ）では、１つのＩＣカードにアンテナコイル３０５が１つだけ用いられて
いるが、図８（Ｃ）に示すようにアンテナコイル３０５が複数用いられていても良い。

次に、非接触型のＩＣカードにおける、薄膜集積回路と表示装置の構成の一形態につい
て説明する。図９に、本発明のＩＣカードに搭載された薄膜集積回路４０１と表示装置４
０２のブロック図を示す。

４００は入力用アンテナコイルであり、４１３は出力用アンテナコイルである。また４
０３ａは入力用インターフェースであり、４０３ｂは出力用インターフェースである。な
お各種アンテナコイルの数は、図９に示した数に限定されない。

図９に示す薄膜集積回路４０１には、図７の場合と同様に、ＣＰＵ４０４、ＲＯＭ４０
５、ＲＡＭ４０６、ＥＥＰＲＯＭ４０７、コプロセッサ４０８、コントローラ４０９が設
けられている。また表示装置４０２には、画素部４１０と、走査線駆動回路４１１と、信
号線駆動回路４１２とが設けられている。

入力用アンテナコイル４００によって、端末装置から入力された交流の電源電圧や各種
信号は、入力用インターフェース４０３ａにおいて波形整形されたり直流化されたりし、
各種回路に供給される。また薄膜集積回路４０１から出力される出力信号は、出力用イン
ターフェース４０３ｂにおいて変調され、出力用アンテナコイル４１３によって端末装置
に送られる。

図１０（Ａ）に入力用インターフェース４０３ａのより詳しい構成を示す。図１０（Ａ
）に示す入力用インターフェース４０３ａは、整流回路４２０と、復調回路４２１とが設
けられている。入力用アンテナコイル４００から入力された交流の電源電圧は、整流回路
４２０において整流化され、直流の電源電圧として薄膜集積回路４０１内の各種回路に供
給される。また、入力用アンテナコイル４００から入力された交流の各種信号は、復調回
路４２１において復調され、薄膜集積回路４０１内の各種回路に供給される。

図１０（Ｂ）に出力用インターフェース４０３ｂのより詳しい構成を示す。図１０（Ｂ
）に示す出力用インターフェース４０３ｂは、変調回路４２３と、アンプ４２４とが設け
られている。薄膜集積回路４０１内の各種回路から出力用インターフェース４０３ｂに入
力された各種信号は、変調回路４２３において変調され、アンプ４２４において増幅また
は緩衝増幅された後、出力用アンテナコイル４１３から端末装置に送られる。

なお本実施の形態では、非接触型としてコイルアンテナを用いた例を示したが、非接触
型のＩＣカードはこれに限定されず、発光素子や光センサ等を用いて光でデータの送受信
を行なうようにしても良い。

また本実施の形態では、アンテナコイルや接続端子を介してリーダライタから電源電圧
が供給されている例について示したが、本発明はこれに限定されない。例えば、リチウム
電池等の超薄型の電池を内蔵していても良いし、太陽電池を備えていても良い。

このように本発明では、シリコンウェハに比べて安価で大型のガラス基板を用いること
ができるので、より低いコストで、なおかつ高いスループットで薄膜集積回路を大量生産
することができ、生産コストを飛躍的に抑えることができる。また、基板を繰り返し使用
することも可能なので、コストを削減することができる。

また本発明では飛躍的に薄い薄膜集積回路を形成することができるので、回路規模やメ
モリ容量のより大きい薄膜集積回路を、ＩＣカードの限られた容積の中により多く搭載す
ることができる。また表示装置を薄さ０．０５ｍｍ以上１ｍｍ以下のＩＣカードに搭載す
ることが可能な程度の厚さで形成することができる。したがって、小型化、軽量化を妨げ
ずにＩＣカードの多機能を実現することができる。

またプリント配線基板の形状に合わせて薄膜集積回路や表示装置を貼り合わせることが
可能なので、ＩＣカードの形状の自由度が高まる。よって例えば、円柱状のビンなどに貼
り付けられるような、曲面を有する形状にＩＣカードを形成することも可能である。

以下、本発明の実施例について説明する。

（実施例１）
本実施例では、接触型のＩＣカードに搭載されているインターポーザと薄膜集積回路と
の電気的な接続の仕方について説明する。

図１１（Ａ）に、ワイヤボンディング法でインターポーザに接続されている薄膜集積回
路の、断面構造を表す斜視図を示す。６０１はインターポーザ、６０２は薄膜集積回路に
相当する。薄膜集積回路６０２はインターポーザ６０１上に、マウント用の接着剤６０４
によりマウントされている。

また図１１（Ａ）に示すインターポーザ６０１には、薄膜集積回路６０２がマウントさ
れている面の裏の面側に、接続端子６０５が設けられている。そしてインターポーザ６０
１に設けられたパッド６０６は、インターポーザ６０１に設けられたコンタクトホールを
介して、接続端子６０５と電気的に接続している。

なお本実施例では、接続端子６０５とパッド６０６とがコンタクトホールを介して直接
接続しているが、例えばインターポーザ６０１の内部において多層化された配線を設け、
該配線を介して電気的に接続されるようにしても良い。

そして、図１１（Ａ）では、薄膜集積回路６０２とパッド６０６とが、ワイヤ６０７に
よって電気的に接続されている。図１１（Ｂ）に、図１１（Ａ）に示したパッケージの断
面図を示す。薄膜集積回路６０２には半導体素子６０９が設けられており、また薄膜集積
回路６０２のインターポーザ６０１が設けられている側とは反対側に、薄膜集積回路用の
パッド６０８が設けられている。パッド６０８は該半導体素子６０９と電気的に接続され
ている。そして薄膜集積回路用のパッド６０８は、インターポーザ６０１に設けられたパ
ッド６０６と、ワイヤ６０７によって接続されている。

次に図１１（Ｃ）に、フリップチップ法を用いてインターポーザに接続されている薄膜
集積回路の断面図を示す。図１１（Ｃ）に示すパッケージは、薄膜集積回路６２２にソル
ダーボール６２７が設けられている。ソルダーボール６２７は、薄膜集積回路６２２のイ
ンターポーザ６２１側に設けられており、同じく薄膜集積回路６２２に設けられたパッド
６２８に接続されている。そして薄膜集積回路６２２に設けられている半導体素子６２９
が、パッド６２８と接続されている。パッド６２８は、半導体素子６２９としてＴＦＴを
用いる場合、該ＴＦＴのゲート電極と同じ導電膜から形成されていても良い。

ソルダーボール６２７は、インターポーザ６２１に設けられたパッド６２６と接続され
ている。そして図１１（Ｃ）では、ソルダーボール６２７間の隙間を埋めるように、アン
ダーフィル６２４が設けられている。またインターポーザ６２１の接続端子６２５は、イ
ンターポーザ６２１の薄膜集積回路６２２がマウントされている側とは反対の側に設けら
れている。そしてインターポーザ６２１に設けられたパッド６２６は、インターポーザ６
２５に設けられたコンタクトホールを介して、接続端子６２５と電気的に接続している。

フリップチップ法の場合、接続すべきパッドの数が増加しても、ワイヤボンディング法
に比べて、比較的パッド間のピッチを広く確保することができるので、端子数の多い薄膜
集積回路の接続に向いている。

次に図１１（Ｄ）に、フリップチップ法を用いて積層されている薄膜集積回路の断面図
を示す。図１１（Ｄ）では、インターポーザ６３３上に２つの薄膜集積回路６３０、６３
１が積層されている。そしてインターポーザ６３３に設けられたパッド６３６と、薄膜集
積回路６３０との電気的な接続は、ソルダーボール６３４を用いて行なわれている。また
、薄膜集積回路６３０と薄膜集積回路６３１との電気的な接続も、ソルダーボール６３２
を用いて行なわれている。

なお図１１（Ａ）〜図１１（Ｄ）では、薄膜集積回路がベアチップとしてインターポー
ザにマウントされた例を示したが、本発明では薄膜集積回路がパッケージングされてから
マウントされていても良い。この場合も、薄膜集積回路とインターポーザとの電気的な接
続は、ソルダーボールを用いたものであっても、ワイヤを用いたものであっても、その組
み合わせであっても良い。

なおソルダーボールとパッドとの接続は、熱圧着や、超音波による振動を加えた熱圧着
等様々な方法を用いることができる。なお、アンダーフィルが圧着後のソルダーボール間
の隙間を埋めるようにし、接続部分の機械的強度や、パッケージで発生した熱の拡散など
の効率を高めるようにしても良い。アンダーフィルは必ずしも用いる必要はないが、イン
ターポーザまたはインターポーザと、薄膜集積回路との熱膨張係数のミスマッチから生ず
る応力により、接続不良が起こるのを防ぐことができる。超音波を加えて圧着する場合、
単に熱圧着する場合に比べて接続不良を抑えることができる。特に、薄膜集積回路と、イ
ンターポーザまたはインターポーザとの間の接続点が１００より多い場合に有効である

（実施例２）
本実施例では、本発明のＩＣカードを銀行のキャッシュカードとして用いる場合の、具
体的な利用方法の一例について説明する。

図１２に示すように、まず銀行などの金融機関において口座を開設する際に、預金者の
顔写真の画像データを、キャッシュカードの薄膜集積回路に設けられたＲＯＭに記憶する
。ＲＯＭに顔写真のデータを記憶することで、顔写真のすり替などの偽造を防止すること
ができる。そして該キャッシュカードを預金者に提供することで、キャッシュカードの使
用が開始される。

キャッシュカードはＡＴＭ（自動現金預入払出機）または窓口における取引に用いられ
る。そして引き出し、預け入れ、振り込み等の取引が行なわれると、キャッシュカードの
薄膜集積回路に設けられているＥＥＰＲＯＭに、預金残高や、取引日時などの明細が記憶
されるようにする。

この取引の後、キャッシュカードの画素部において、預金残高や取引日時などの明細が
表示されるようにし、一定時間経過後に該表示が消えるようにプログラムしておいても良
い。そして、この取引の際、例えば自動振り込みよる引き落としなどの、キャッシュカー
ドを用いずに行なわれた決済をすべてＩＣカード内に記帳し、画素部においてこれを確認
することができるようにしても良い。

また、デビットカード（Ｒ）のように銀行のキャッシュカードを用い、現金のやり取り
なしに口座から直接支払いを行なって決済する前に、決済を行なう際に用いる端末装置を
介して銀行のホストコンピュータから残高の情報を引き出し、ＩＣカードの画素部にその
残高を表示するようにしても良い。端末装置において残高を表示すると使用している際に
背後から第三者に盗み見られる怖れがあるが、ＩＣカードの画素部に残高を表示すること
で、盗み見られることなくＩＣカードの使用者が残高を確認することができる。そして、
販売店に設置された決済に用いる端末装置を用いて残高の確認をすることができるので、
決済の前に残高を確認するためにわざわざ銀行の窓口やＡＴＭなどで残高照会や記帳を行
なう煩雑さを解消することができる。

なお本発明のＩＣカードはキャッシュカードに限定されない。本発明のＩＣカードを定
期券やプリペイドカードとして用い、残金が画素部に表示されるようにしても良い。

（実施例３）
本実施例では、１つの基板から複数の液晶表示装置を作製する場合について説明する。

図１３（Ａ）に、第１の基板１３０１上に複数の液晶表示装置を同時に作製している場
合の、基板の上面図を示す。配向膜が形成された第１の基板１３０１には、液晶が封入さ
れる領域を囲むようにレイアウトされたシール材１３０２が形成されている。そして、シ
ール材１３０２で囲まれた領域に液晶１３０３が滴下されている。

図１３（Ｂ）に、図１３（Ａ）の破線Ａ−Ａ’における断面図を示す。図１３（Ｂ）に
示すように、液晶１３０３はシール材１３０２で囲まれた領域に滴下されている。次に図
１３（Ｃ）に示すように、液晶１３０３をシール材１３０２で囲まれた領域に封入するよ
うに、対向基板１３０４を貼り合わせて圧着する。

対向基板の圧着後、図１３（Ｄ）に示すように、第１の基板１３０１を剥離して除去し
た後、図１３（Ｅ）に示すようにプラスチック基板１３０５を貼り合わせる。そして破線
の位置でダイシングを行ない、図１３（Ｆ）のように表示装置を互いに切り離す。

なお本実施例では液晶表示装置の場合について述べたが、本発明はこれに限定されず、
発光装置やその他の表示装置であっても複数同時に作製することが可能である。

図１４に、本実施例の液晶表示装置の断面図を示す。図１４（Ａ）に示す液晶表示装置
は、画素に柱状のスペーサ１４０１が設けられており、該柱状のスペーサ１４０１によっ
て対向基板１４０２と素子側の基板１４０３との間の密着性を高めている。これにより、
第１の基板の剥離の際にシール材と重なる領域以外の半導体素子が第１の基板側に残留し
てしまうのを防ぐことができる。

また図１４（Ｂ）に、ネマチック液晶、スメクチック液晶、強誘電性液晶或いはそれら
が高分子樹脂中に含有されたＰＤＬＣ（ポリマー分散型液晶）を用いた液晶表示装置の断
面図を示す。ＰＤＬＣ１４０４を用いることで、対向基板１４０２と素子側の基板１４０
３との間の密着性が高められ、第１の基板の剥離の際にシール材と重なる領域以外の半導
体素子が第１の基板側に残留してしまうのを防ぐことができる。

本発明のＩＣカードの外観図と、内部の構造を示す図。 接続端子と薄膜集積回路の拡大図と、表示装置とプリント配線基板との接続部分の拡大図。 半導体素子の作製方法を示す図。 半導体素子の作製方法を示す図。 半導体素子の作製方法を示す図。 液晶表示装置の断面図。 薄膜集積回路と表示装置のブロック図。 本発明のＩＣカードの内部の構造を示す図。 薄膜集積回路と表示装置のブロック図。 入出力用インターフェースの構造を示すブロック図。 薄膜集積回路の構造を示す断面図。 本発明のＩＣカードの利用方法を示す図。 本発明の表示装置の作製方法を示す図。 液晶表示装置の断面図。

Claims (7)

1. 第１の基板及び第２の基板それぞれに金属膜と、金属酸化膜と、絶縁膜と、半導体膜とを順に積層するように形成し、
   前記第１の基板及び前記第２の基板それぞれに形成された前記半導体膜を結晶化し、
   前記第１の基板及び前記第２の基板それぞれの前記結晶化された半導体膜を用いて、前記第１の基板上に薄膜集積回路及び前記第２の基板上に表示装置を形成し、
   前記薄膜集積回路を間に挟んで前記第１の基板と向かい合うように、第１の接着剤を用いて第３の基板を貼り合わせ、かつ前記表示装置を間に挟んで前記第２の基板と向かい合うように、第２の接着剤を用いて第４の基板を貼り合わせ、
   前記金属酸化膜を前記金属膜側と前記絶縁膜側とに分離させることで、前記第１の基板及び前記第２の基板を取り除き、
   前記薄膜集積回路の前記絶縁膜が形成された側を、第３の接着剤を用いて第５の基板の一方の面に貼り合わせ、前記表示装置の前記絶縁膜が形成された側を、第４の接着剤を用いて前記第５の基板の他方の面に貼り合わせ、
   前記第１の接着剤及び前記第２の接着剤を除去することで、前記第３の基板及び前記第４の基板を取り除き、
   前記薄膜集積回路と前記第５の基板の他方の面に設けられた端子とを、前記第５の基板に設けられたコンタクトホールを介して電気的に接続し、
   前記薄膜集積回路と前記表示装置とを、電気的に接続することを特徴とするＩＣカードの作製方法。
2. 第１の基板及び第２の基板それぞれに金属膜と、金属酸化膜と、絶縁膜と、半導体膜とを順に積層するように形成し、
   前記第１の基板及び前記第２の基板それぞれに形成された前記半導体膜を結晶化し、
   前記第１の基板及び前記第２の基板それぞれの前記結晶化された半導体膜を用いて、前記第１の基板上に薄膜集積回路及び前記第２の基板上に表示装置を形成し、
   前記薄膜集積回路を間に挟んで前記第１の基板と向かい合うように、第１の接着剤を用いて第３の基板を貼り合わせ、かつ前記表示装置を間に挟んで前記第２の基板と向かい合うように、第２の接着剤を用いて第４の基板を貼り合わせ、
   前記金属酸化膜を前記金属膜側と前記絶縁膜側とに分離させることで、前記第１の基板及び前記第２の基板を取り除き、前記薄膜集積回路の前記絶縁膜が形成された側を、第３の接着剤を用いて第５の基板の一方の面に貼り合わせ、前記表示装置の前記絶縁膜が形成された側を、第４の接着剤を用いて前記第５の基板の他方の面に貼り合わせ、
   前記第１の接着剤及び前記第２の接着剤を除去することで、前記第３の基板及び前記第４の基板を取り除き、
   前記薄膜集積回路と前記第５の基板の他方の面に設けられたアンテナとを、前記第５の基板に設けられたコンタクトホールを介して電気的に接続し、
   前記薄膜集積回路と前記表示装置とを、電気的に接続することを特徴とするＩＣカードの作製方法。
3. 第１の基板及び第２の基板それぞれに金属膜と、金属酸化膜と、絶縁膜と、半導体膜とを順に積層するように形成し、
   前記第１の基板及び前記第２の基板それぞれの前記半導体膜を用いて、前記第１の基板上に薄膜集積回路及び前記第２の基板上に表示装置を形成し、
   前記薄膜集積回路を間に挟んで前記第１の基板と向かい合うように、第３の基板を貼り合わせ、かつ前記表示装置を間に挟んで前記第２の基板と向かい合うように、第４の基板を貼り合わせ、
   前記金属酸化膜を前記金属膜側と前記絶縁膜側とに分離させることで、前記第１の基板及び前記第２の基板を取り除き、
   前記薄膜集積回路の前記絶縁膜が形成された側を、第５の基板の一方の面に貼り合わせ、前記表示装置の前記絶縁膜が形成された側を、前記第５の基板の他方の面に貼り合わせ、
   前記第３の基板及び前記第４の基板を取り除き、
   前記薄膜集積回路と前記第５の基板の他方の面に設けられた端子とを、前記第５の基板に設けられたコンタクトホールを介して電気的に接続し、
   前記薄膜集積回路と前記表示装置とを、電気的に接続することを特徴とするＩＣカードの作製方法。
4. 第１の基板及び第２の基板それぞれに金属膜と、金属酸化膜と、絶縁膜と、半導体膜とを順に積層するように形成し、
   前記第１の基板及び前記第２の基板それぞれの前記半導体膜を用いて、前記第１の基板上に薄膜集積回路及び前記第２の基板上に表示装置を形成し、
   前記薄膜集積回路を間に挟んで前記第１の基板と向かい合うように、第３の基板を貼り合わせ、かつ前記表示装置を間に挟んで前記第２の基板と向かい合うように、第４の基板を貼り合わせ、
   前記金属酸化膜を前記金属膜側と前記絶縁膜側とに分離させることで、前記第１の基板及び前記第２の基板を取り除き、
   前記薄膜集積回路の前記絶縁膜が形成された側を、第５の基板の一方の面に貼り合わせ、前記表示装置の前記絶縁膜が形成された側を、前記第５の基板の他方の面に貼り合わせ、
   前記第３の基板及び前記第４の基板を取り除き、
   前記薄膜集積回路と前記第５の基板の他方の面に設けられたアンテナとを、前記第５の基板に設けられたコンタクトホールを介して電気的に接続し、
   前記薄膜集積回路と前記表示装置とを、電気的に接続することを特徴とするＩＣカードの作製方法。
5. 第１の基板及び第２の基板それぞれに金属膜と、金属酸化膜と、絶縁膜と、半導体膜とを順に積層するように形成し、
   前記第１の基板及び前記第２の基板それぞれに形成された前記半導体膜を結晶化し、
   前記第１の基板及び前記第２の基板それぞれの前記結晶化された半導体膜を用いて、前記第１の基板上に薄膜集積回路及び前記第２の基板上に表示装置を形成し、
   前記薄膜集積回路を間に挟んで前記第１の基板と向かい合うように、第１の接着剤を用いて第３の基板を貼り合わせ、かつ前記表示装置を間に挟んで前記第２の基板と向かい合うように、第２の接着剤を用いて第４の基板を貼り合わせ、
   前記金属酸化膜を前記金属膜側と前記絶縁膜側とに分離させることで、前記第１の基板及び前記第２の基板を取り除き、
   前記薄膜集積回路の前記絶縁膜が形成された側を、第３の接着剤を用いて第５の基板の一方の面に貼り合わせ、前記表示装置の前記絶縁膜が形成された側を、第４の接着剤を用いて前記第５の基板の他方の面に貼り合わせ、
   前記第１の接着剤及び前記第２の接着剤を除去することで、前記第３の基板及び前記第４の基板を取り除き、
   前記薄膜集積回路が有する端子と、前記第５の基板の一方の面に設けられたパッドとを、ワイヤを介して電気的に接続し、
   前記第５の基板の一方の面に設けられた前記パッドと、前記第５の基板の他方の面に設けられた端子とを、前記第５の基板に設けられたコンタクトホールを介して電気的に接続し、
   前記薄膜集積回路と前記表示装置とを、電気的に接続することを特徴とするＩＣカードの作製方法。
6. 請求項１乃至請求項５のいずれか一において、
   前記第５の基板は、プリント配線基板であることを特徴とするＩＣカードの作製方法。
7. 請求項１乃至請求項６のいずれか一において、
   前記表示装置は、液晶表示装置又は発光装置であることを特徴とするＩＣカードの作製方法。
   
   
   

Images