KR101101338B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR101101338B1
KR101101338B1 KR1020107021492A KR20107021492A KR101101338B1 KR 101101338 B1 KR101101338 B1 KR 101101338B1 KR 1020107021492 A KR1020107021492 A KR 1020107021492A KR 20107021492 A KR20107021492 A KR 20107021492A KR 101101338 B1 KR101101338 B1 KR 101101338B1
Authority
KR
South Korea
Prior art keywords
substrate
film
release layer
layer
organic resin
Prior art date
Application number
KR1020107021492A
Other languages
English (en)
Other versions
KR20100109575A (ko
Inventor
순페이 야마자키
토루 타카야마
준야 마루야마
유미코 오노
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20100109575A publication Critical patent/KR20100109575A/ko
Application granted granted Critical
Publication of KR101101338B1 publication Critical patent/KR101101338B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/87—Arrangements for heating or cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8794—Arrangements for heating and cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 수분이나 산소의 투과에 의한 열화를 억제하는 것이 가능한 반도체 장치, 예를 들면, 플라스틱 기판상에 형성된 유기 발광소자를 가지는 발광 장치, 플라스틱 기판을 이용한 액정 표시 장치를 제공하는 것을 목적으로 한다. 유리 기판 또는 석영 기판 상에 형성한 소자(TFT, 유기 화합물을 포함하는 발광소자, 액정 소자, 메모리 소자, 박막 다이오드, 핀 접합의 실리콘 광전 변환 소자, 실리콘 저항 소자 등)를 기판으로부터 박리한 후, 열전도성이 높은 플라스틱 기판에 전사한다.

Description

반도체 장치의 제조방법{FABRICATION METHOD OF THE SEMICONDUCTOR APPARATUS}
본 발명은, 릴리스층을 기재에 접착하여 전사시킨 박막 트랜지스터(이하, TFT라고 한다)로 대표되는 소자로 구성된 회로를 구비하는 반도체 장치 및 그 제조 방법에 관한 것이다. 본 발명은 예를 들면 액정 모듈과 같은 전기 광학 장치, EL 모듈과 같은 발광 장치 및 이러한 장치를 부품으로서 탑재한 전자 기기에 관한 것이다. 또한, 본 발명은 소자의 박리 방법 및 플라스틱 기판에 상기 소자를 전사하는 방법에 관한 것이다.
본 명세서에서, 반도체 장치라는 용어는 반도체 특성을 이용하는 것에 의하여 작동하는 장치 전반을 일컫는다. 전기 광학 장치, 발광 장치, 반도체 회로 및 전기 기기는 모두 반도체 장치이다.
최근, 절연 표면을 가지는 기판 상에 형성된 반도체 박막(두께가 수 nm 내지 수백 nm 정도)을 이용하여 박막 트랜지스터(TFT)를 구성하는 기술이 주목을 받고 있다. 박막 트랜지스터는 IC, 전기 광학 장치 등과 같은 전자 소자에 넓게 응용되고 있다. 특히, 화상 표시 장치의 스위칭 소자로서 박막 트랜지스터의 개발이 활기를 띠고 있다.
이러한 화상 표시 장치를 이용한 각종 용례가 기대되고 있지만, 특히 휴대 기기용의 화상 표시 장치의 이용이 주목받고 있다. 현재, 화상 표시 장치에서 유리 기판, 석영 기판 등이 많이 사용되고 있지만, 그것은 균열하기 쉽고 또한 무겁다고 하는 결점을 갖고 있다. 또한, 유리 기판, 석영 기판 등은 대형화가 곤란하기 때문에 대량 생산에 적합하지 않다. 그 때문에, 가요성을 갖는 기판, 대표적으로는 유연한 플라스틱 필름 위에 TFT 소자를 형성하는 것이 시도되고 있다.
그러나, 플라스틱 필름의 내열성이 낮기 때문에, 프로세스 동안 최고 온도를 낮추어야할 필요가 있고, 결과적으로 유리 기판상에 형성되는 것과 비교하여 양호한 전기 특성을 갖는 TFT를 형성하는 것이 현재 불가능하다. 그 때문에, 플라스틱 필름을 이용한 고성능 발광소자나 액정 표시 장치는 실현되어 있지 않다.
만약, 플라스틱 필름 등과 같이 가요성을 가지는 기판 위에 유기 발광소자(OLED: organic　light　emitting　deｖice)가 형성된 발광 장치 또는 액정 표시 장치를 제조할 수가 있으면, 그 발광 장치 또는 액정 표시 장치를 두께가 얇고 경량이 되도록 제조하며 또한 곡면을 가지는 디스플레이, 쇼 윈도우 등에도 이용할 수가 있다. 따라서, 그 용도는 휴대폰에만 한정되지 않고, 그 응용 범위는 매우 넓다.
그러나, 플라스틱으로 형성된 기판은 일반적으로 수분이나 산소를 투과하기 쉽다. 또한, 유기 발광층은 이러한 불순물에 기인하여 열화되므로, 발광 장치의 수명이 단축된다. 그러므로, 종래에는 플라스틱 기판과 유기 발광소자 사이에 질화 규소나 질화 산화 규소 등과 같은 절연막을 개재하여 수분이나 산소가 유기 발광층으로 혼입하는 것을 방지하고 있었다.
게다가, 플라스틱 필름 등과 같은 기판은 일반적으로 고온에 약하다. 질화 규소, 질화 산화 규소 등과 같은 절연막의 성막 온도를 증가시키는 경우, 기판이 변형하기 쉬워진다. 또한, 성막 온도가 너무 낮으면 막질이 저하되며, 수분이나 산소가 발광 장치로 투과하는 것을 방지하는 것이 어려워진다. 또한, 플라스틱 필름 등과 같은 기판 상에 형성된 소자가 구동하는 동안, 국소적으로 발열이 생겨 기판의 일부가 변형 및 변질하는 문제도 있다.
전술한 바를 고려하여, 본 발명의 목적은 수분이나 산소의 투과에 기인한 열화를 억제하는 것이 가능한 반도체 장치, 예를 들면, 플라스틱 기판 상에 형성된 유기 발광소자를 가지는 발광 장치, 플라스틱 기판을 이용한 액정 표시 장치의 제공하는 것이다.
본 발명에 따르면, 유리 기판 또는 석영 기판 상에 형성한 소자(TFT, 유기 화합물을 포함하는 발광소자, 액정 소자, 메모리 소자, 박막 다이오드, 핀 접합의 실리콘 광전 변환 소자, 실리콘 저항 소자 등)를 기판으로부터 박리한 후, 열전도성이 높은 플라스틱 기판에 전사한다. 본 발명은 소자로부터의 발열을 열전도성이 높은 플라스틱 기판으로 방열시켜 소자의 수명을 연장시키는 것이다.
열전도성의 높은 플라스틱 기판은, 동, 철, 알루미늄 등과 같은 금속 분말; 금속 섬유: 저융점 금속(무연 땜납: 주석, 비스머스, 아연); 2 내지 30W/mK의 높은 열전도율을 가지는, 질화 붕소, 질화 알루미늄, 산화 마그네슘, 질화 베릴륨과 같은 세라믹스: 및 폴리프로필렌, 폴리프로필렌 설파이드, 폴리카보네이트, 폴리에테르이미드, 폴리페닐렌 설파이드, 폴리페닐렌 옥사이드, 폴리설폰 또는 폴리프탈아미드로 구성된 합성 수지의 혼합물로 형성된다.
합성 수지에 세라믹스와 무연 땜납를 혼합하면, 사출 성형시에 발생되는 고온 의하여 땜납이 녹고, 냉각되며, 경화되어, 납땜은 산란된 세라믹스 입자를 통해 상호 접속된다. 따라서 열전도 효과는 더욱 증대한다.
소정량의 세라믹스와 무연 땜납이 고열 전도성 수지에 배합되어 펠릿화 된다. 이렇게 얻은 펠릿은 사출 성형법에 의해 기판을 획득하도록 플레이트로 성형될 수 있다. 이러한 기판은 여기서 플레이트로 형성되지만, 이것에 한정되지 않고, 여러가지 형상의 기재를 형성할 수 있다.
열전도성이 높은 플라스틱 기판은 금속(티탄, 알루미늄 합금, 마그네슘 합금 등)과 동일한 정도의 열전도성을 얻을 수 있다. 게다가, 플라스틱 기판은 금속 기판과 비교하여 염가이며, 경량으로 형성될 수 있다.
열전도성이 높은 플라스틱 기판의 투광성이 낮은 경우에, 디스플레이측에 마련된 기판이 빛에 대하여 투과성을 가지고 있을 필요가 있기 때문에, 높은 열전도성을 갖는 플라스틱 기판을 비표시측에 마련된 기판용으로 사용된다. 특히 발열하는 소자와 간격이 가까운 측에 열전도성이 높은 플라스틱 기판을 마련하는 것이 바람직하다.
본 명세서에서 개시된 구조는, 지지체로서 열전도성을 가지는 플라스틱 기판 또는 플라스틱 기재와; 상기 플라스틱 기판 또는 플라스틱 기재와 접촉하는 접착제와; 상기 접착제와 접촉하는 절연막과; 상기 절연막 상에 소자를 포함하는 것이다.
전술한 구조에서, 상기 소자는 박막 트랜지스터, 유기 화합물을 포함하는 발광층을 가지는 발광소자, 액정소자, 메모리 소자, 핀 접합 실리콘 광전 변환 소자, 또는 실리콘 저항 소자이다.
또한, 전술한 구조에서, 접착제는 열전도성을 갖는다. 열전도성이 높은 플라스틱 기판을 접착하기 위한 접착제는 열전도성의 높은 재료인 것이 바람직하고, 한층 더 두꺼운 것이 바람직하다. 예를 들면, 은, 니켈, 알루미늄, 질화 알루미늄 등으로 구성된 충전재 또는 분말을 포함하는 접착제(절연 열전도성 접착제)를 이용한다.
전술한 구조에서, 상기 플라스틱 기판 또는 플라스틱 기재는 상기 접착제보다 열전도율이 높은 열전도율을 갖는다. 상기 열전도성이 높은 플라스틱 기판은 저융점 금속, 세라믹스 및 폴리프로필렌, 폴리프로필렌 설파이드, 폴리카보네이트, 폴리에테르이미드, 폴리페닐렌 설파이드, 폴리페닐렌 옥사이드, 폴리설폰 또는 폴리프탈아미드로 구성된 합성 수지의 혼합물로 형성된다.
박리 방법 또는 전사 방법은 특히 한정되지 않는다. 릴리스층과 기판은 다음과 같은 방법에 의하여 분리된다. 릴리스층과 기판 사이에 분리층을 마련하고, 상기 분리층을 식각액으로 제거한다. 또는, 릴리스층과 기판 사이에 비정질 실리콘(또는 폴리실리콘)으로 구성된 분리층을 마련하고, 기판을 통과시켜 레이저광을 조사하여 비정질 실리콘에 포함되는 수소를 방출시켜, 상기 분리층에 공간을 형성한다. 레이저광을 이용하여 박리하는 경우에, 박리 공전 이전에 수소가 방출하지 않도록 릴리스층에 포함되는 소자를 410℃ 이하로 열처리하는 것이 바람직하다.
전술한 방법 이외에, 2층간의 막 응력을 이용하는 응력 박리 방법을 이용할 수 있다. 이러한 박리 방법에 따르면, 기판 상에 금속층, 바람직하게는 질화 금속층을 마련하고, 상기 질화 금속층 상에 산화층을 형성하며, 상기 산화층 위에 소자를 형성하여, 성막 공정 또는 500℃ 이상의 열처리를 실시하여 박리가 발생하지 않는다. 따라서, 물리적 수단으로 산화층의 내부 또는 계면을 분리시킨다. 또한, 박리를 용이하게 하기 위하여, 상기 물리적 수단에 의해 박리하기 전에, 가열 처리 또는 레이저광의 조사를 수행할 수도 있다.
또한, 본 발명은 신규의 박리법 및 전사법을 이용하는 제조 방법도 제공한다.
본원에 개시된 본 발명의 제1 구조에서, 반도체 장치를 제조하는 방법은, 제1 기판 위에 반도체 소자를 포함하는 릴리스층을 형성하는 단계와, 상기 릴리스층 위에 용매에 녹는 유기 수지막을 도포하는 단계와, 상기 유기 수지막에 제2 기판을 제1 양면 테이프로 접착하여, 상기 릴리스층 및 유기 수지막을 상기 제1 기판과 상기 제2 기판 사이에 개재하는 단계와, 제2 양면 테이프로 제3 기판을 상기 제1 기판과 접착하는 단계와, 상기 제3 기판이 접착된 상기 제1 기판을 상기 릴리스층으로부터 물리적 수단으로 분리하는 단계와, 상기 릴리스층에 제4 기판을 제1 접착제로 접착시켜, 상기 릴리스층, 상기 유기 수지막 및 상기 제 1 양면 테이프를 상기 제2 기판과 상기 제4 기판 사이에 개재하는 단계와, 상기 릴리스층, 상기 유기 수지막 및 제1 양면 테이프를 상기 제2 기판으로부터 분리하는 단계와, 상기 릴리스층과 상기 유기 수지막을 상기 제1 양면 테이프로부터 분리하는 단계와, 상기 유기 수지막을 용매로 제거하는 단계를 포함한다.
용매에 녹는 유기 수지막을 릴리스층 위에 성막하여, 제1 전극(발광소자의 양극 또는 음극)면을 보호 및 평탄화한다. 표면을 평탄화하면 기판과 릴리스층의 밀착성을 향상시킬 수 있다. 릴리스층 위에 유기 수지막을 형성하면, 배선에 기인한 불규칙이 유기 수지막에 의하여 가려지기 때문에, 기판과 릴리스층 사이의 밀착성이 향상한다. 또한, 릴리스층의 다른 면과 기판의 밀착성은 배선에 기인한 요철의 악영향을 받지 않고 개선될 수 있다.
본원에 개시된 본 발명의 제2 구조에서, 반도체 장치를 제조하는 방법은, 제1 기판 위에 반도체 소자를 포함하는 릴리스층을 형성하는 단계와, 상기 릴리스층 위에 용매에 녹는 유기 수지막을 도포하는 단계와, 상기 유기 수지막에 제2 기판을 제1 양면 테이프로 접착하여, 상기 릴리스층 및 상기 유기 수지막을 상기 제1 기판과 상기 제2 기판 사이에 개재하는 단계와, 제2 양면 테이프로 제3 기판을 상기 제1 기판에 접착하는 단계와, 상기 제3 기판이 접착된 상기 제1 기판을 상기 릴리스층으로부터 물리적 수단으로 분리하는 단계와, 상기 릴리스층에 제4 기판을 제1 접착제로 접착하여, 상기 릴리스층, 상기 유기 수지막 및 상기 제 1 양면 테이프를 상기 제2 기판과 상기 제4 기판 사이에 개재하는 단계와, 상기 릴리스층, 상기 유기 수지막 및 상기 제1 양면 테이프를 상기 제2 기판으로부터 분리하는 단계와, 상기 릴리스층과 상기 유기 수지막을 상기 제1 양면 테이프로부터 분리하는 단계와, 상기 유기 수지막을 용매로 제거하는 단계와, 제5 기판을 접착제로 상기 릴리스층에 접착하여, 상기 릴리스층을 상기 제4 기판과 상기 제5 기판 사이에 개재하는 단계를 포함한다.
본원에 개시된 본 발명의 제3 구조에서, 반도체 장치를 제조하는 방법은, 제1 기판 위에 TFT를 포함하는 릴리스층을 형성하는 단계와, 상기 릴리스층 위에 용매에 녹는 유기 수지막을 도포하는 단계와, 상기 유기 수지막에 제2 기판을 제1 양면 테이프로 접착하여, 상기 릴리스층 및 상기 유기 수지막을 상기 제1 기판과 상기 제2 기판으로 사이에 개재하는 단계와, 제2 양면 테이프로 제3 기판을 상기 제1 기판에 접착하는 단계와, 상기 제3 기판이 접착된 상기 제1 기판을 상기 릴리스층으로부터 물리적 수단으로 분리하는 단계와, 상기 릴리스층에 제4 기판을 제1 접착제로 접착하여, 상기 릴리스층, 상기 유기 수지막 및 상기 제 1 양면 테이프를 상기 제2 기판과 상기 제4 기판 사이에 개재하는 단계와, 상기 릴리스층, 상기 유기 수지막 및 상기 제1 양면 테이프를 상기 제2 기판으로부터 분리하는 단계와, 상기 릴리스층과 상기 유기 수지막을 상기 제1 양면 테이프로부터 분리하는 단계와, 상기 유기 수지막을 용매로 제거하는 단계와, 상기 릴리스층 위에 유기 화합물을 포함한 발광소자를 형성하는 단계와, 상기 발광소자를 밀봉하는 제5 기판을 제2 접착제로 접착하여 상기 릴리스층을 상기 제4 기판과 상기 제5 기판 사이에 개재하는 단계를 포함한다.
반도체 장치를 제조하기 위한 방법과 관련한 전술한 구조에서, 상기 용매는 물 또는 알코올이다.
반도체 장치를 제조하기 위한 방법과 관련한 전술한 구조에서, 상기 릴리스층 및 상기 제1 양면 테이프를 상기 제2 기판으로부터 분리하는 단계에서 상기 제1 양면 테이프와 상기 제2 기판의 접착성은 상기 릴리스층과 제4 기판의 그것보다 강하다.
릴리스층을 전사하는 기판은 전사되는 기판보다 강성이 큰 기판인 것이 바람직하다.
반도체 장치를 제조하기 위한 방법과 관련한 전술한 구조에서, 상기 제1 기판은 유리 기판이고, 상기 제2 기판 및 상기 제3 기판은 석영 기판 또는 금속 기판이며, 상기 제4 기판 및 상기 제5 기판은 플라스틱 기판이다.
반도체 장치를 제조하기 위한 방법과 관련한 전술한 구조에서, 상기 제1 기판은 유리 기판이고, 상기 제2 기판 및 상기 제3 기판은 석영 기판 또는 금속 기판이며, 상기 제4 기판과 상기 제5 기판 중에서 하나는 투광성을 가지는 플라스틱 기판이고, 다른 하나는 열전도성을 가지는 플라스틱 기판이다.
반도체 장치를 제조하기 위한 방법과 관련한 전술한 구조에서, 상기 제4 기판 또는 상기 제5 기판은 표면에 SiNX막, SiNXOY막, AlNX막 또는 AlNXOY막이 형성된다. 플라스틱 기판에 SiNX막, SiNXOY막, AlNX막 또는 AlNXOY막을 형성하는 것에 따라 장벽 특성을 부여하여 반도체 장치의 신뢰성을 향상시킬 수 있다.
또한, 제2 기판을 양면 테이프로 접착하는 공정과 제3 기판을 양면 테이프로 접착하는 공정은 어느 것을 먼저 수행할 수도 있다. 반도체 장치를 제조하는 방법 각각에 관련된 전술한 구조에서, 상기 유기 수지막에 제2 기판을 제1 양면 테이프로 접착하여, 상기 릴리스층 및 유기 수지막을 상기 제1 기판과 상기 제2 기판 사이에 개재시키는 제3 공정과, 제2 양면 테이프로 제3 기판을 상기 제1 기판과 접착시키는 제4 공정의 순서를 바꾸어도 문제가 없다.
본원에서 사용된 바와 같이, EL층이라는 용어는 음극과 양극 사이에 설치되는 모든 층을 총칭한다. 따라서, 전술한 정공 주입층, 정공 수송층, 발광층, 전자 수송층 및 전자 주입층은 모두 EL층에 포함된다.
또한, 본원에서 사용된 바와 같이, EL소자라는 용어는 EL 재료 및 상기 EL재료에 캐리어를 주입하기 위한 유기 재료 혹은 무기 재료를 포함하는 층을 두개의 전극(양극 및 음극) 사이에 개재한 구조를 갖는 발광소자인바, 즉 양극, 음극 및 EL층으로 구성된 다이오드를 가리킨다.
본 발명에 따르면, 소자로 부터의 발열을 열전도성이 높은 플라스틱 기판으로 방열시키는 것으로 소자의 수명을 연장시키고 반도체 장치의 신뢰성을 향상시킬 수 있다.
또한, 열전도성이 높은 플라스틱 기판은 금속 기판과 비교하여 염가이며, 가요성이 있고, 경량이다.
도 1a 내지 도 1d는 실시 태양 1에 따른 도면이다.
도 2a 및 도 2b는 실시예 2에 따른 도면이다.
도 3a 내지 도 3j는 실시 태양 2에 따른 도면이다.
도 4a 내지 도 4j는 실시 태양 3에 따른 도면이다.
도 5a 및 도 5b는 실시예 3에 따른 도면이다.
도 6은 실시예 1에 따른 TFT의 전기 특성을 나타내는 도면이다.
도 7a 내지 도 7f는 실시예 4에 따른 TFT와 제1 전극의 접속, 격벽 형상을 도시하는 도면이다.
도 8a 내지 도 8e는 실시예 5에 따른 전기 기기의 예를 도시하는 도면이다.
도 9a 내지 도 9c는 실시예 5에 따른 전기 기기의 예를 도시하는 도면이다.
도 10a 및 도 10b는 실시예 6에 따른 모듈을 도시하는 도면이다.
도 11은 실시예 6에 따른 블록도이다.
도 12a 및 도 12b는 실시예 7에 따른 패시브형 발광 장치를 도시하는 도면이다.
실시 태양 1
본 실시 태양에서는 박리법에 의해 분리되는 릴리스층(소자를 포함한다)에 고열전도성을 가지는 절연기재 또는 기판을 접착하는 예를 나타낸다.
도 1a에서, 참조부호 10은 열전도성을 가지는 절연기재, 11은 접착제, 12는 릴리스층(소자를 포함한다)을 나타낸다. 릴리스층(12)은 미리 기판(비도시)에 형성된 반도체 소자를 포함한다. 릴리스층(12)은 박리법에 의해 기판으로부터 분리되어, 기판(10)에 접착제(11)로 접착된다.
열가소성 수지로서 폴리페닐렌 설파이드 등을 이용하여 Al, Mg 세라믹스 등과 은 분말과 저융점 금속(무연 땜납)의 분말을 소정량 배합하고, 그 혼합물을 입자화한다. 획득된 펠릿(pellet)을 사출 형성법 또는 압축 성형법에 의해 곡면을 가지는 기판(10)에 성형할 수도 있다. 사출 성형에 의한 열에 기인하여 저융점 금속은 용융, 냉각 및 경화된다. 제조된 저융점 금속에 있어서, 섬유상(纖維狀) 금속이 산란된 세라믹스 입자를 통해 네트워크와 같이 상호 연결되어 열전도 루트가 형성된다. 이렇게 하여 획득된 기판(10)은 5 내지 30W/mK 범위의 높은 열전도율을 갖는다. 게다가, 수지 조성물을 용융, 혼련하는 제조 장치로서, 수지, 고무 또는 세라믹스 용의 일반적인 혼련 장치를 사용할 수 있다. 혼련 장치가 비중이 극단적이게 다른 수지 분말과 저융점 금속의 분말을 분산시킬 수 있다. 혼련 장치로 용융 및 혼련된 수지 및 저융점 금속을 덩어리 형태로 추출한다. 이러한 조성물 덩어리를 재차 용해 및 입자화하여, 펠릿이라 불리는 입상(particulate) 조성물을 제조한다. 사출 성형법에 의해 펠릿을 임의의 형상으로 형성한다.
릴리스층(12)에 설치된 소자(TFT, 유기 화합물을 포함한 발광소자, 액정소자, 메모리 소자, 박막 다이오드, 핀 접합의 실리콘 광전 변환 소자, 실리콘 저항 소자 등)를 제조하여 반도체 장치를 완성한다. 반도체 장치는 구동시에 장치에서 발생된 열을 기판(10)에 의해 신속하게 방출할 수가 있다. 게다가, 접착제(11)의 두께를 얇게 하면 방열 효과를 높일 수가 있다.
도 1b는 평판 모양으로 성형된 열전도성을 가지는 절연 기판을 이용하는 예를 도시하는 도면이다. 도 1b의 부품은 기판(20)을 제외하고 도 1a와 동일하며, 상세한 설명은 생략하기로 한다. 도 1b에서, 참조부호 20은 열전도성을 가지는 절연 기판, 11은 접착제, 12는 릴리스층(소자를 포함한다)을 지시한다. 릴리스층(12)은 박리법에 의해 기판으로부터 박리되며, 기판(10)에 접착제(11)로 접착된다. 도 1b에서 기판(20)이 유연하다는 것을 나타내기 위하여 기판(20)을 만곡시킨 상태의 단면도를 나타내고 있다.
도 1c는 릴리스층을 한 쌍의 기판(20, 24) 사이에 개재한 예를 도시하는 도면이다. 릴리스층(22)이 외부로 부터의 불순물 확산을 방지하거나 외부로부터의 물리력으로 부터 보호하기 위하여, 기판(24)을 접착제(23)로 접착하여 릴리스층(22)을 밀봉한다. 기판(24)은 유연한 플라스틱 기판 또는 곡면을 가지는 얇은 유리 기판이다. 기판의 장벽 특성을 향상시키기 위하여, 기판(24)의 표면에 SiNX막, SiNXOY막, AlNX막 또는 AlNXOY막으로 구성된 그룹으로부터 선택된 단층 또는 이러한 막의 적층을 형성할 수도 있다.
도 1c에서 참조부호 20은 열전도성을 가지는 절연기재, 21은 제1 접착제, 22는 릴리스층(소자를 포함한다), 23은 제2 접착제, 24는 기판을 지시한다. 릴리스층(22)은 박리법에 의해 기판(비도시)으로부터 박리시키고, 기판(20)에 제1 접착제(21)로 접착된다. 또는, 제2 접착제(23)로 기판(24)을 릴리스층(22)에 접착하고, 그 릴리스층을 기판으로부터 박리시키고, 기판(20)에 제1 접착제(21)로 접착한다.
도 1d는 접착제(31)로서 열전도성을 갖는 재료를 이용하여 릴리스층을 한 쌍의 기판(30, 34) 사이에 개재한 예를 도시하는 도면이다.
도 1d에서, 참조부호 30은 열전도성을 가지는 절연 기판, 31은 고열 전도성을 가지는 접착제, 32는 릴리스층(소자를 포함한다), 33은 접착제, 34는 기판을 나타낸다.
고열 전도성을 가지는 접착제(31)로서, 은, 니켈, 알루미늄, 질화 알루미늄 등으로 구성된 충전재(filler) 또는 분말을 포함하는 접착제(절연 열전도성 접착제)를 사용할 수도 있다. 고열 전도성을 가지는 접착제(31)를 이용하는 것에 의하여 방열 효과를 한층 더 높일 수가 있다.
실시 태양 2
본 실시 태양 2에서 액티브 매트릭스형 발광 장치를 제조하는 예를 도 3을 참조하여 설명하기로 한다.
본 발명은 유기 화합물을 포함하는 층을 가지는 발광 소자이며, 액티브 매트릭스형 발광 장치에 한정되지 않으며, 칼라 표시 패널용 패시브 매트릭스형 발광 장치, 면광원 또는 전기장치간판용 에어리어 칼라(area color)의 발광 장치에 적용 할 수가 있다.
우선, 유리 기판[제1 기판(300)] 상에 소자를 형성한다. 스퍼터링법으로 유리 기판 상에 금속막(301), 여기에서 텅스텐막(막 두께가 10nm 내지 200nm, 바람직하게는 50nm 내지 75nm)을 형성하고, 산화물막(302), 여기에서 산화규소막(막 두께가 150nm 내지 200nm)을 공기에 노출되지 않게 적층 형성한다. 상기 텅스텐막과 산화규소막은 스퍼터링법을 이용하는 경우에 기판의 가장자리 부분 위에 성막된다. 성막된 텅스텐막과 산화규소막을 O2 애싱(ashing)으로 선택적으로 제거하는 것이 바람직하다. 후속 박리 공정에서, 텅스텐막과 산화규소막의 계면 또는 산화규소막중에서 분리가 생긴다.
그 다음, PCVD법으로 하지 절연막이 되는 산화 질화 실리콘막(막 두께 100nm)을 형성하고, 비정질 실리콘막(막 두께 54nm)을 공기에 노출시키지 않고 적층 형성한다.
비정질 실리콘막은 수소를 포함한다. 가열해 폴리 실리콘막을 형성하기 위하여 비정질 실리콘막을 500℃ 이상으로 열처리를 하는 경우에, 폴리 실리콘막을 형성하는 것과 동시에 수소가 확산될 수 있다. 생성된 폴리 실리콘막을 이용하여, TFT를 대표로 하는 각종 소자[박막 다이오드, 핀 접합의 실리콘는 광전 변환 소자, 실리콘 저항 소자, 센서 소자(대표적으로 폴리 실리콘을 이용한 감압식 지문 센서)]를 형성할 수가 있다. 또한, 본 발명은 비정질 실리콘막을 활성층으로 사용하는 TFT에 적용할 수가 있다.
여기에서, 공지의 기술(고상 성장법, 레이저 결정화법, 촉매 금속을 이용한 결정화법 등)을 이용하여 폴리 실리콘막을 형성하고, 패터닝을 실시하여 섬 형상의 반도체 영역을 형성하고, 그 섬 형상의 반도체 영역을 활성층으로 사용하는 탑 게이트형 TFT(303)를 제조한다. 게이트 절연막을 형성하고, 게이트 전극을 형성하며, 활성층에의 도핑에 의한 소오스 영역 또는 드레인 영역을 형성하고, 층간 절연막을 형성하고, 소오스 전극 또는 드레인 전극을 형성한다. 마지막으로, 활성화 처리를 수행한다.
그 다음, 한 쌍의 전극(양극, 음극) 사이에 유기 화합물을 포함하는 막(이하, 유기 화합물층이라 한다)을 개재한다. 한 쌍의 전극에 전계를 인가하여 형광 또는 인광을 얻을 수 있는 발광소자를 형성하기 위한 제1 전극을 형성한다. 우선, 양극 또는 음극으로 작용하는 제1 전극(304)을 형성한다. 여기에서 제1 전극(304)으로 일 함수가 큰 금속막(Cr, Pt, W 등) 또는 투명도전막(ITO), 산화 인디움 산화 아연 합금(In2O3-ZnO), 산화 아연(ZnO) 등을 이용한다. 양극으로 작용하는 제1 전극(304)을 형성하는 예를 설명한다.
TFT의 소오스 전극 또는 드레인 전극이 제1 전극으로 작용하는 경우 또는 소오스 영역 또는 드레인 영역과 접촉하는 제1 전극을 별도로 형성하는 경우에, TFT는 제1 전극을 포함한다.
제1 전극(양극)의 가장자리 부분에는 제1 전극의 주변을 에워싸도록 격벽(bank)(305a)을 형성한다. 커버리지를 향상시키기 위하여, 격벽의 상부 가장자리 부분 또는 하부 가장자리 부분은 곡률을 가지는 곡면이 형성되도록 한다. 예를 들면, 격벽의 재료로서 포지티브형 감광성 아크릴을 이용하는 경우, 격벽의 상부 가장자리 부분에만 곡률 반경(0.2㎛ 내지 3㎛)을 가지는 곡면을 갖게 하는 것이 바람직하다. 또한, 감광성 재료가 노출되는 빛에 따라 식각액에 불용해성인 재료인 네거티브 형태나 빛에 다라 식각액에 용해성인 포지티브 형태를 격벽으로 사용할 수 있다.
또한, 복수의 유기 수지를 적층하는 경우, 복수의 유기 수지의 일부가 용해되거나 복수의 유기 수지가 너무 접착성을 가질 우려가 있다. 따라서, 격벽의 재료로서 유기 수지를 이용하는 경우, 후속 공정에서 수용성 수지를 도포한 후에 용이하게 제거할 수 있도록 격벽(305a)을 무기 절연막(SiNX막, SiNXOY막, AlNX막 또는 AlNXOY막)으로 덮는 것이 바람직하다. 이러한 무기 절연막은 격벽의 일부(305b)로서 기능한다(도 3a).
그 다음, 물 또는 알코올에 용해되는 접착제를 전면에 도포하고, 고온에서 굽는다. 이러한 접착제는 예를 들면 에폭시계, 아크릴레이트계, 실리콘계 등으로 구성될 수 있다. 여기에서 수용성 수지(Toagosei Co., Ltd. 회사 제품: VL- WSHL10)로 형성된 막(306)을 30㎛의 막 두께로 도포하고, 부분적으로 경화되도록 2분 동안 노광을 하고나서, UV 광선을 2.5분 동안 이면에 노출시키고, 10분 동안 표면을 노출시켜 완전히 경화시킨다(도 3b).
용이한 박리를 위하여 금속막(301)과 산화물막(302)의 밀착성을 부분적으로 저하시킨다. 밀착성을 부분적으로 저하시키는 공정은 박리하려고 하는 영역의 주변을 따라 금속막(301) 또는 산화물막(302)으로 레이저광을 조사하거나 또는 박리하려고 하는 영역의 주변을 따라 외부에서 국소적으로 압력을 가하여 산화물막(302)의 내부 또는 계면의 일부에 손상을 주는 것이다. 구체적으로 설명하면, 다이아몬드 펜과 같은 단단한 바늘을 박리될 영역에 대하여 수직으로 부착하고, 하중을 가하면서 그 주변을 따라 이동시킬 수 있다. 바람직하게는, 스크라이버 장치를 이용하여 가압력을 0.1mm 내지 2mm의 범위로 상기 영역에 하중을 가하면서 이동시킬 수 있는 것이 바람직하다. 용이한 박리를 위한 소정의 공정을 수행하는, 즉 박리 공정을 준비하는 것이 중요하다. 이와 같이 밀착성을 선택적으로 저하시키는 예비 처리는 박리 불량을 방지하고, 공정 수율을 향상시킨다.
그 다음, 제2 기판(308)을 양면 테이프(307)를 사용하여 수용성 수지로 구성된 막(306)에 접착한다. 게다가, 제3 기판(310)을 양면 테이프(309)를 사용하여 제1 기판(300)에 접착한다(도 3c). 제3 기판(310)은 후속 박리 공정에서 제1 기판(300)이 파손하는 것을 방지한다. 제2 기판(308) 및 제3 기판(310)으로서, 제1 기판(300)보다 높은 강도를 갖는 기판, 예를 들면 석영 기판 또는 반도체 기판을 이용하는 것이 바람직하다.
금속막(301)이 설치된 제1 기판(300)을 밀착성이 부분적으로 저하된 영역으로부터 물리적 수단으로 박리시킨다. 제1 기판(300)을 비교적 약한 힘(예를 들면, 인간의 손, 노즐로부터 분사된 가스의 공압, 초음파 등)으로 박리시킬 수가 있다. 이렇게 해서, 산화물층(302) 상에 형성된 릴리스층을 제1 기판(300)으로 부터 분리할 수가 있다. 박리 공정 이후의 상태가 도 3d에 도시되어 있다.
그 다음, 접착제(311)로 제4 기판(312)과 산화물층(302)(및 릴리스층)을 접착한다(도 3e). 산화물층(302)(및 릴리스층)과 제4 기판(312)의 밀착성이 양면 테이프(307)에 의한 제2 기판(308)과 릴리스층의 밀착성보다 높은 것이 중요하다.
제4 기판(312)용으로 2 내지 30W/mK의 높은 열전도율을 가지는 플라스틱 기판을 이용하는 것이 바람직하다. 플라스틱 기판은 세라믹스; 무연 땜납; 및 폴리프로필렌, 폴리프로필렌 설파이드, 폴리카보네이트, 폴리에테르이미드, 폴리페닐렌 설파이드, 폴리페닐렌 옥사이드, 폴리설폰 또는 폴리프탈아미드로 이루어진 합성수지의 혼합물로 구성된다. 플라스틱 기판에서, 용융 금속이 세라믹스 입자를 통해 네트워크와 같이 상호 연결된다.
접착제(311)로서 반응-경화형 접착제, 열-경화형 접착제, 자외선-경화형 접착제 등과 같은 광-경화형 접착제, 또는 아나에로바오틱(anaerobiotic) 접착제 등의 각종 경화형 접착제를 이용할 수 있다. 접착제(311)가 은, 니켈, 알루미늄, 질화 알루미늄으로 구성된 분말 또는 충전재를 포함하여 높은 열전도성을 갖는 것이 바람직하다.
양면 테이프(307)로부터 제2 기판(308)을 분리시킨다(도 3f).
그 다음, 양면 테이프(307) 수용성 수지(306)로 구성된 필름으로부터 제거한다(도 3g)
그 다음, 수용성 수지(306)로 구성된 필름을 물로 녹여 제거한다(도 3h). 제1 전극(304) 상에 수용성 수지가 남아 있으면, 소자의 열화를 초래한다. 따라서, 제1 전극(304)의 표면을 세정 처리하거나 O2 플라즈마 처리하는 것이 바람직하다.
필요하다면, 계면활성제(약알칼리성)에 적신 다공질 스펀지[대표적으로 PVA(폴리비닐 알코올) 또는 나일론으로 이루어진 스펀지]를 사용하여 제1 전극(304)의 표면을 문질러 세정한다.
유기 화합물을 함유하는 층(313)을 형성하기 직전에, TFT 및 격벽이 설치된 기판 전체의 흡착 수분을 제거하기 위하여 기판을 진공 가열한다. 게다가, 유기 화합물을 함유하는 층(313)을 형성하기 직전에, 제1 전극을 자외선 조사할 수도 있다
제1 전극(양극) 상에 증착 마스크를 이용한 증착법 또는 잉크젯법에 의해 유기 화합물을 함유하는 층(313)을 선택적으로 형성한다. 유기 화합물을 함유하는 층(313)으로서 폴리머 재료, 저분자 재료, 무기 재료 또는 이것들을 혼합시킨 층이나 이것들을 분산시킨 층, 또는 이러한 재료의 적절한 조성물을 쌓아 형성된 적층을 사용할 수도 있다.
유기 화합물을 함유하는 층(303) 위에 제2 전극(음극)(314)을 형성한다(도 3i). 음극(314)을 형성하기 위하여, 일 함수가 작은 재료(Al, Ag, Li, Ca, 또는 이 합금 MgAg, MgIn, AlLi, CaF2 또는 CaN)로 이루어진 박막(광을 투과하는 막 두께)과 투명 도전막의 적층을 이용한다. 필요하다면, 스퍼터링법 또는 증착법으로 보호층을 형성하여 제2 전극을 덮는다. 투명 보호층은 스퍼터링법 또는 CVD법에 의해 형성되는 질화 규소막, 산화 규소막, 산화 질화 규소막(SiNO막: 조성비 N＞O) 또는 SiON막(조성비: N＜O)), 탄소를 주성분으로 함유하는 박막(예를 들면, DLC막 또는 CN막)으로 형성될 수 있다.
한 쌍의 기판 사이에 간격을 유지하는 갭재(gap agent)를 함유하는 밀봉재(비도시)가 밀봉 기판으로서 기능하는 제5 기판(316)에 소정의 패턴으로 도포된다. 내부에서 발광된 빛이 제5 기판(316)을 투과하는 발광소자의 예를 기술하고 있기 때문에, 제5 기판은 빛에 대하여 투과성을 가질 수 있다. 여기에서 소자를 경량화하기 위하여, 표면에 장벽막(SiNX막, SiNXOY막, AlNX막 또는 AlNXOY막)이 형성된 플라스틱 박막을 제5 기판(316)으로 이용한다. 그 다음, 밀봉재가 도포된 밀봉 기판(제5 기판)을 액티브 매트릭스 기판에 접착하여, 밀봉 패턴이 발광부를 에워싸서 발광소자를 밀봉하도록 정렬된다. 또한, 밀봉재에 둘러싸인 공간에 투명한 유기 수지로 구성된 접착제(315)로 충전하도록 밀봉 기판을 접착한다(도 3j).
그 결과, 높은 열전도성을 가지는 플라스틱 기판(312)과 제5 기판(316)을 지지체로서 구비하는 TFT와 발광소자가 마련된 발광 장치를 제조할 수가 있다. 이렇게 하여 얻어진 발광 장치는 플라스틱 기판이 높은 열전도성을 가지고 있기 때문에 구동 시에 소자에서 발생된 열을 방열할 수 있다. 게다가, 플라스틱 기판을 지지체로 사용하기 때문에, 발광장치를 얇고, 경량이면서, 유연하게 제조할 수 있다.
여기에서, 텅스텐막과 산화규소막의 계면 영역을 박리하여 제1 기판을 분리하는 박리 방법을 이용하지만, 이것에 한정되지 않는다. 예를 들면, 제1 기판에 수소를 함유하는 비정질 실리콘막을 성막한 이후에 레이저광을 조사하여 분리할 수도 있거나, 제1 기판을 용액이나 가스를 이용하여 에칭 또는 기계적으로 에칭하여 분리할 수도 있다.
본 실시 태양은 실시 태양 1과 자유롭게 조합할 수 있다.
실시 태양 3
여기에서, 발광소자에서 발생된 빛을 제1 전극에 통과시켜 추출하는 발광 장치의 제조예를 설명하기로 한다. 본 실시예의 일부가 실시 태양 2와 동일하기 때문에, 부가적인 설명을 생략하고, 실시 태양 2와 동일한 부분에는 동일한 참조부호를 이용한다.
제1 기판을 박리하는 공정은 실시 태양 2와 동일하다. 빛이 투과하도록 제1 전극(304)으로서 투명 도전막을 이용한다.
실시 태양 2에 따라서 도 4d에 도시된 상태를 획득하면, 접착제(411)를 사용하여 투명 플라스틱 기판(412)을 접착시킨다(도 4e).
제2 기판(308)을 양면 테이프(307)로부터 분리시킨다(도 4f)
그 다음, 양면 테이프(307)를 벗긴다(도 4g).
그 다음, 물을 이용하여 수용성 수지(306)를 녹여 제거한다(도 4h). 수용성 수지가 제1 전극(304) 상에 남아 있으면, 소자의 열화를 초래한다. 따라서, 제1 전극(304)의 표면을 세정 처리하거나 O2 플라즈마 처리하는 것이 바람직하다.
필요하다면, 계면활성제(약알칼리성)에 적신 다공질 스펀지[대표적으로 PVA(폴리비닐 알코올) 또는 나일론으로 이루어진 스펀지]를 사용하여 제1 전극(304)의 표면을 문질러 세정한다.
유기 화합물을 함유하는 층(413)을 형성하기 직전에, TFT 및 격벽이 설치된 기판 전체의 흡착 수분을 제거하기 위하여 기판을 진공 가열한다. 게다가, 유기 화합물을 함유하는 층(413)을 형성하기 직전에, 제1 전극을 자외선 조사할 수도 있다
제1 전극(양극) 상에 증착 마스크를 이용한 증착법 또는 잉크젯법에 의해 유기 화합물을 함유하는 층(413)을 선택적으로 형성한다. 유기 화합물을 함유하는 층(413)으로서 폴리머 재료, 저분자 재료, 무기 재료 또는 이것들을 혼합시킨 층이나 이것들을 분산시킨 층, 또는 이러한 재료의 적절한 조성물을 쌓아 형성된 적층을 사용할 수도 있다.
유기 화합물을 함유하는 층(413) 위에 제2 전극(음극)(414)을 형성한다(도 4i). 음극(414)을 형성하기 위하여, 일 함수가 작은 재료(Al, Ag, Li, Ca, 또는 이 합금 MgAg, MgIn, AlLi, CaF2 또는 CaN)로 이루어진 박막(광을 투과하는 막 두께)과 투명 도전막의 적층을 이용한다. 필요하다면, 스퍼터링법 또는 증착법으로 보호층을 형성하여 제2 전극을 덮는다. 투명 보호층은 스퍼터링법 또는 CVD법에 의해 형성되는 질화 규소막, 산화 규소막, 산화 질화 규소막(SiNO막: 조성비 N＞O) 또는 SiON막(조성비: N＜O)), 탄소를 주성분으로 함유하는 박막(예를 들면, DLC막 또는 CN막)으로 형성될 수 있다.
한 쌍의 기판 사이에 간격을 유지하는 갭재(gap agent)를 함유하는 밀봉재(비도시)가 밀봉 기판으로서 기능하는 제5 기판(316)에 소정의 패턴으로 도포된다. 내부에서 발광된 빛이 제5 기판(416)을 투과하는 발광소자의 예를 기술하고 있기 때문에, 제5 기판은 빛에 대하여 투과성을 가질 수 있다. 그 다음, 밀봉재가 도포된 제5 기판(416)을 액티브 매트릭스 기판에 접착하여, 밀봉 패턴이 발광부를 에워싸서 발광소자를 밀봉하도록 정렬된다. 또한, 밀봉재에 둘러싸인 공간에 투명한 유기 수지로 구성된 접착제(415)로 충전하도록 밀봉 기판을 접착한다(도 4j).
그 결과, 높은 열전도성을 가지는 플라스틱 기판(412)과 제5 기판(416)을 지지체로서 구비하는 TFT와 발광소자가 마련된 발광 장치를 제조할 수가 있다. 이렇게 하여 얻어진 발광 장치는 플라스틱 기판이 높은 열전도성을 가지고 있기 때문에 구동 시에 소자에서 발생된 열을 방열할 수 있다. 게다가, 플라스틱 기판을 지지체로 사용하기 때문에, 발광장치를 얇고, 경량이면서, 유연하게 제조할 수 있다.
여기에서, 텅스텐막과 산화규소막의 계면 영역을 박리하여 제1 기판을 분리하는 박리 방법을 이용하지만, 이것에 한정되지 않는다. 예를 들면, 제1 기판에 수소를 함유하는 비정질 실리콘막을 성막한 이후에 레이저광을 조사하여 분리할 수도 있거나, 제1 기판을 용액이나 가스를 이용하여 에칭 또는 기계적으로 에칭하여 분리할 수도 있다.
본 실시 태양은 실시 태양 1 및 2와 자유롭게 조합할 수 있다.
이상의 구성된 본 발명을 하기의 실시예를 참조하여 보다 상세히 설명하기로 한다.
실시예 1
여기에서, 기판상에 TFT(n채널형 TFT 또는 p채널형 TFT)를 제조하는 방법을 상세하게 설명한다. TFT 제조 공정까지 액티브 매트릭스 기판을 제조하는 공정의 예를 도시하고 있지만, 이것에 한정되지 않는다. TFT의 배치나 화소 전극의 재료를 적절히 변경하면, 유기 화합물을 함유하는 발광층을 가지는 발광 장치를 제조할 수 있는 것은 말할 필요도 없다.
기판으로서 유리 기판(＃1737)을 이용한다. 우선, 기판 상에 PCVD법에 의해 산화 질화 실리콘층을 100nm의 막 두께를 갖도록 성막한다.
그 이후, 스퍼터링법에 의해 금속층으로서 텅스텐층을 50nm의 막 두께로 성막하고, 대기에 노출시키지 않으면서 연속적으로 산화물층으로서 산화규소층을 200nm의 막 두께로 성막한다. 산화규소층의 성막 조건은 RF방식의 스퍼터링 장치를 이용하고, 산화규소를 타겟(직경 30.5cm)으로 이용하며, 기판을 가열하기 위하여 아르곤 가스를 30sccm의 유량으로 유동시키고, 기판 온도가 300℃이며, 성막 압력이 0.4Pa이고, 성막 전력이 3kW이며, 아르곤 유량/산소 유량이 10sccm/30sccm이다.
그 이후, 기판의 가장자리 또는 주변 부분 상에 형성된 텅스텐을 O2 애싱으로 제거한다.
그 다음, PCVD법으로 성막 온도 300℃에서 원료 가스 SiH4 및 N2O를 사용하여 제조되는 산화 질화 실리콘막(조성비: Si=32%, O=59%, N=7%, H=2%)을 100nm의 두께로 적층 형성한다. 게다가, 대기에 노출되지 않고 연속적으로 PCVD법으로 성막 온도 300℃에서 성막 가스 SiH4로 비정질 구조를 가지는 반도체층(이 경우에, 비정질 실리콘층)을 54nm의 두께로 형성한다. 상기 비정질 실리콘층은 수소를 함유하며, 후속 열처리에 의해 수소가 확산되고, 비정질 실리콘층은 물리적 수단으로 산화물층의 내부 또는 산화물층의 계면에서 박리될 수가 있다.
그 다음, 10 중량 ppm의 니켈을 함유하는 초산 니켈 소금 용액을 스피너로 도포한다. 도포 대신에 니켈 원소를 전면에 스퍼터링될 수 있다. 그 다음, 열처리를 수행하여 결정화하고, 결정 구조를 가지는 반도체막(여기에서, 폴리실리콘층)을 형성한다. 여기에서 탈수소화를 위한 열처리(1 시간 동안 500℃)를 수행한 이후, 결정화를 위한 열처리(4 시간 동안 550℃)를 수행하여, 결정 구조를 가지는 실리콘막을 얻는다. 또한, 탈수소화를 위한 열처리(1 시간 동안 500℃)는 비정질 실리콘층에 함유된 수소를 W막과 산화규소층 사이의 계면으로 확산하는 열처리 기능도 갖고 있다. 또한, 실리콘의 결정화를 조장하는 금속 원소로서 니켈을 이용하는 결정화 기술을 이용하였지만, 다른 공지의 결정화 기술, 예를 들면 고상 성장법이나 레이저 결정화법을 이용할 수도 있다.
그 다음, 결정 구조를 가지는 실리콘막 표면의 산화막을 묽은 불화수소산 등으로 제거한 후, 결정화율을 향상시키고 결정 입자 내에 잔존하는 결함을 보수하기 위하여 레이저광(XeCl: 파장 308nm)을 대기 중에서 또는 산소 분위기 중에서 조사한다. 레이저광으로 파장 400 nm 이하의 엑시머 레이저광 또는 YAG 레이저의 제2 고조파나 제3 고조파를 이용한다. 여기에서, 반복 주파수가 10 내지 1000Hz 정도인 펄스 레이저광을 이용하고, 상기 펄스 레이저광은 광학계에 의하여 100 내지 500mJ/cm2로 집광되고, 90 내지 95%의 오버랩율(overlap ratio)로 조사되어, 실리콘막 표면을 조사할 수 있다. 여기에서, 반복 주파수 30Hz, 에너지 밀도 470 mJ/cm2로 레이저광을 대기 중에서 조사한다. 대기 중에서 또는 산소 분위기 중에서 광조사를 수행하기 때문에, 제1 레이저광의 조사에 의해 표면에 산화막이 형성되는 것에 주목하여야 한다. 본원에서 펄스 레이저를 이용한 예를 나타냈지만, 연속 발진 레이저를 이용할 수도 있다. 비정질 반도체막을 결정화할 때, 큰 입경을 얻기 위하여 연속 발진이 가능한 고체 레이저를 이용하여 기본파의 제2 고조파 내지 제4 고조파를 적용하는 것이 바람직하다. 대표적으로, Nd:YVO4 레이저(1064nm 기본파)의 제2 고조파(532nm)나 제3고조파(355nm)를 적용하는 것이 바람직하다. 보다 구체적으로 설명하면, 10W 출력의 연속 발진의 YVO4 레이저로부터 출사된 레이저광을 비선형 광학 소자를 사용하여 고조파로 변환한다. 또한, 공진기 내부에 YVO4 결정과 비선형 광학 소자를 설치하고, 고조파를 출사하는 방법이 제공될 수 있다. 바람직하게는, 레이저광을 광학계로 직사각형 모양 또는 타원 형상을 갖도록 성형하여, 표면 상에 조사한다. 이 때, 에너지 밀도는 약 0.01 내지 100MW/cm2 (바람직하게는 0.1 내지 10MW/cm2)가 필요하다. 그리고, 약 10 내지 2000cm/s의 속도로 레이저광에 대하여 상대적으로 반도체막을 이동시켜 조사한다.
이러한 레이저 조사에 의하여 형성된 산화막 이외에, 산화막을 포함하는 장벽층을 120초 동안 오존수로 표면을 처리하여 합계 1 내지 5nm 두께를 갖도록 형성한다. 본 실시예에서 오존수를 이용하여 장벽층을 형성하지만, 산소 분위기 하에서 자외선을 조사하여 결정 구조를 가지는 반도체막의 표면을 산화하는 방법이나 산소 플라즈마 처리에 의해 결정 구조를 가지는 반도체막의 표면을 산화하여, 장벽층을 형성할 수 있다. 게다가, PCVD법, 스퍼터링법, 증착법 등으로 두께가 약 1 내지 10nm 정도인 산화막을 형성하여 장벽층을 형성할 수도 있다. 또한, 장벽층을 형성하기 전에 레이저광의 조사에 의해 형성된 산화막을 제거할 수도 있다.
게터링 사이트(gettering site)로서 기능하는 아르곤 원소를 함유하는 비정질 실리콘막을 10nm 내지 400nm의 두께를 갖도록 스퍼터링법으로 형성한다(본 실시예에서 100nm). 본 실시예에서, 아르곤 원소를 함유하는 비정질 실리콘막은 실리콘 타겟을 이용하여 아르곤을 함유하는 분위기 하에서 형성된다. PCVD법을 이용하여 아르곤 원소를 함유하는 비정질 실리콘막을 형성하는 경우, 성막 조건은 모노실란과 아르곤의 유량비(SiH4：Ar)를 1：99, 성막 압력을 6.665Pa(0.05Torr), RF파워 밀도를 0.087W/cm2, 성막 온도를 350℃로 한다.
그 후, 650℃로 가열된 오븐을 사용하여 3분 동안 열처리하여 게터링을 실시하여, 결정 구조를 가지는 반도체막의 니켈 농도를 저감시킨다. 오븐 대신에 램프 어닐링 장치를 사용할 수도 있다.
그 다음, 장벽층을 에칭 스톱퍼로서 사용하여 게터링 사이트로 기능하는 아르곤 원소를 함유하는 비정질 실리콘막을 선택적으로 제거한 이후, 장벽층을 묽은 불화수소산으로 선택적으로 제거한다. 게터링 실시 동안, 니켈은 산소 농도가 높은 영역으로 이동하고자 하는 경향이 있기 때문에, 산화막으로 구성된 장벽층을 게터링 실시 이후에 제거하는 것이 바람직하다.
그 다음, 획득된 결정 구조를 가지는 실리콘막(폴리실리콘막이라고도 한다)의 표면에 오존수로 얇은 산화막을 형성한 후, 레지스트로 구성된 마스크를 형성하고, 에청 공정을 수행하여 소정의 형상을 얻고, 이에 의하여 상호 박리된 섬 형상의 반도체층을 형성한다. 반도체층을 형성한 이후, 레지스트로 구성된 마스크를 제거한다.
이상의 공정을 통해, 기판 상에 질화물층(금속층), 산화물층 및 하지 절연막을 형성하여, 결정 구조를 가지는 반도체막을 얻는다. 그리고, 소정 형상을 갖는 반도체막과 같이 상기 반도체막을 에칭하여 섬 형상으로 분리시킬 수 있다. 이렇게 하여 얻은 반도체층을 활성층으로 사용하는 TFT를 제조한다.
그 다음, 불화수소산을 함유하는 식각액으로 산화막을 제거하는 것과 동시에 실리콘막의 표면을 세정한 후, 게이트 절연막으로 기능하는 규소를 주성분으로 하는 절연막을 형성한다. 본 실시예에서, PCVD법에 의해 115nm의 두께를 갖도록 산화 질화 실리콘막(조성비: Si=32%, O=59%, N=7%, H=2%)으로 형성한다.
그 다음, 게이트 절연막 상에 20 내지 100nm 막 두께의 제1 도전막과 100 내지 400nm 막 두께의 제2 도전막을 적층 형성한다. 본 실시예에서, 게이트 절연막 상에 50nm 막 두께의 질화 탄탈막, 370nm 막 두께의 텅스텐막을 차례로 적층한다.
제1 도전막 및 제2 도전막을 형성하는 도전성 재료로서는 Ta, W, Ti, Mo, Al, Cu로 이루어진 그룹으로부터 선택된 원소 또는 상기 원소를 주성분으로 하는 합금 재료나 화합물 재료를 이용한다. 또한, 인과 같은 불순물 원소로 도핑된 다결정 실리콘막으로 대표되는 반도체막이나, AgPdCu 합금을 제1 도전막 및 제2 도전막으로 이용할 수도 있다. 또한, 본 발명은 2층 구조에 한정되지 않는다. 예를 들면, 50nm 막 두께의 텅스텐막, 500nm 막 두께의 알루미늄 및 실리콘 합금(Al-Si) 막, 30nm 막 두께의 질화 티탄막을 차례로 적층한 3층 구조를 이용할 수도 있다. 또한, 3층 구조의 경우에, 제1 도전막의 텅스텐 대신에 질화 텅스텐을 이용할 수도 있고, 제2 도전막의 알루미늄 및 실리콘 합금(Al-Si)막 대신에 알루미늄 및 티탄 합금(Al-Ti)막을 이용할 수도 있으며, 제3 도전막의 질화 티탄막 대신에 티탄막을 이용할 수도 있다. 또한, 단층 구조를 사용할 수 있다.
다음, 노광 공정에 의해 레지스트 마스크를 형성한다. 게이트 전극 및 배선을 형성하기 위하여 제1 에칭 처리를 수행한다. 제1 에칭 처리는 제1 및 제2 에칭 조건 하에서 수행한다. 에칭에는 ICP(유도 결합형 플라즈마) 에칭법을 이용하는 것이 바람직하다. ICP 에칭법을 이용하여 에칭 조건(코일형 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 기판측의 전극 온도 등)을 적절히 조절하는 것에 따라 소정의 테이퍼 형상을 갖도록 막을 에칭할 수 있다. 에칭용 가스로서, Cl2, BCl3, SiCl4 또는 CCl4로 대표되는 염소계 가스 또는 CF4, SF6 또는 NF3로 대표되는 불소계 가스 또는 O2를 적절히 이용할 수 있다.
상기 제1 에칭 처리를 통해, 레지스트 마스크의 형상을 적절한 형상으로 형성하여, 기판 측에 인가된 바이어스 전압의 효과에 의해 제1 도전층 및 제2 도전층의 가장자리 부분이 테이퍼 형상을 갖도록 형성된다. 이러한 테이퍼 부분의 각도는 15도 내지 45도의 범위일 수 있다.
이렇게 하여, 제1 에칭 처리에 의해 제1 도전층과 제2 도전층을 구비하는 제1 형상의 도전층을 형성한다. 게이트 절연막으로 기능하는 절연막을 10 내지 20nm 정도의 범위로 에칭한다. 따라서, 제1 형상의 도전층으로 덮여지지 않고 두께가 얇은 영역은 게이트 절연막이 된다.
그 다음, 레지스트로 구성된 마스크를 제거하지 않고 제2 에칭 처리를 수행한다.
제2 에칭 처리에 의하여 W의 테이퍼 각도는 70도가 된다. 제2 에칭 처리에 의해 제2 도전층을 형성한다. 한편, 제1 도전층은 거의 에칭되지 않는다. 실제로는, 제1 도전층의 폭은 제2 에칭 처리 전에 비해 약 0.3㎛정도, 즉 전체 선폭에서 약 0.6㎛ 감소될 수 있다. 따라서, 제1 도전층의 테이퍼 사이즈는 거의 변화하지 않는다.
그 다음, 레지스트 마스크를 제거한 이후, 제1 도핑 처리를 수행한다. 도핑 처리는 이온 도핑법 또는 이온 주입법을 수행할 수도 있다. 이온 도핑법의 조건은 도우즈양을 1.5×1014atoms/cm2로, 가속 전압을 60 내지 100keV로 한다. n형 전도성을 부여하는 불순물 원소로서 인(P) 또는 비소(As)를 사용하는 것이 일반적이다. 이 경우, 제1 도전층 및 제2 도전층이 n형 전도성을 부여하는 불순물 원소에 대한 마스크가 되어, 제1 불순물이 자기 정합 방식으로 형성된다. 제1 불순물 영역에는 1×1016 내지 1×1017/cm3의 농도 범위로 n형 전도성을 부여하는 불순물 원소를 첨가한다. 여기에서, 제1 불순물 영역과 동일한 농도 범위의 영역을 n-- 영역이라 하기도 한다.
본 실시예에서 레지스트 마스크를 제거한 이후, 제1 도핑 처리를 수행하지만, 레지스트 마스크를 제거하지 않고 제1 도핑 처리를 실시할 수도 있다.
그 다음, 레지스트로 마스크(구동 회로의 p채널형 TFT를 형성하는 반도체층의 채널 형성 영역 및 그 주변을 보호하는 마스크, n채널형 TFT 중 하나를 형성하는 반도체층의 채널 형성 영역 및 그 주변의 영역을 보호하는 마스크, 화소부의 TFT를 형성하는 반도체층의 채널 형성 영역, 그 주변의 영역 및 보유 용적 영역을 보호하는 마스크)를 형성하고, 제2 도핑 처리를 수행한다. 제2 도핑 처리에서 이온 도핑법의 조건은 도우즈양을 1.5×1015atoms/cm2로, 가속 전압을 60 내지 100keV로 인(P)을 도핑한다. 여기에서, 불순물 영역이 제2 도전층을 마스크로 사용하여 각 반도체층에 자기 정합적으로 형성된다. 물론, 마스크로 덮여진 영역에는 인이 첨가되지 않는다. 이렇게 하여, 제2 불순물 영역(140 내지 142)과 제3 불순물 영역(144)이 형성된다. 제2 불순물 영역에는 1×1020 내지 1×1021/cm3의 농도 범위로 n형 전도성을 부여하는 불순물 원소를 첨가하고 있다. 여기에서, 제2 불순물 영역과 같은 농도 범위의 영역을 n+ 영역이라고도 한다.
또한, 제3 불순물 영역은 제1 도전층에 의해 제2 불순물 영역보다 저농도로 형성되어 1×1018 내지 1×1019/cm3의 농도 범위로 n형 전도성을 부여하는 불순물 원소를 첨가하게 된다. 제3 불순물 영역은 테이퍼 형상인 제1 도전층을 통과하여 도핑하기 때문에, 제3 불순물 영역에서의 농도 구배는 테이퍼 부분의 가장자리를 향하여 불순물 농도가 증가하는 것으로 관찰될 수 있다. 여기에서, 제3 불순물 영역과 동일한 농도를 갖는 영역을 n- 영역이라고 한다.
그 다음, 레지스트로 구성된 마스크를 제거한 이후, 신규의 레지스트로 구성된 마스크(n채널형 TFT를 덮는 마스크)를 형성한다. 따라서, 제3 도핑 처리를 수행한다.
구동 회로에서, 상기 제3 도핑 처리에 의해, p채널형 TFT를 형성하는 반도체층 및 보유 용적을 형성하는 반도체층에 p형 도전성을 부여하는 불순물 원소가 첨가된 제4 불순물 영역 및 제5 불순물 영역을 형성한다.
또, 제4 불순물 영역에는 1×1020 내지 1×1021/cm3의 농도 범위로 p형 전도성을 부여하는 불순물 원소가 첨가된다. 제4 불순물 영역에는 이전 공정에서 인(P)이 첨가된 영역(n-- 영역)이지만, p형 전도성을 부여하는 불순물 원소의 농도가 그 1.5 내지 3배 높게 첨가되어, 제4 불순물 영역은 p형이 된다. 여기에서, 제4 불순물 영역과 동일한 농도를 갖는 영역을 p+ 영역이라고 한다.
또한, 제5 불순물 영역은 제2 도전층의 테이퍼 부분과 중첩하는 영역에 형성되며, 1×1018 내지 1×1020/cm3의 농도 범위로 p형 전도성을 부여하는 불순물 원소가 첨가된다. 여기에서, 제5 불순물 영역과 동일한 농도 범위의 영역을 p- 영역이라고 한다.
전술한 공정을 통해 각각의 반도체층에 n형 또는 p형 전도성을 갖는 불순물 영역이 형성된다.
그 다음, 거의 전면을 덮는 절연막을 형성한다. 본 실시예에서, PCVD법에 의해 50nm 막 두께의 산화규소막을 형성한다. 물론, 절연막은 산화규소막에 한정되지 않으며, 다른 실리콘을 함유하는 절연막을 단층 또는 적층 구조를 이용할 수도 있다
그 다음, 각각의 반도체층에 첨가된 불순물 원소를 활성화 처리하는 공정을 실시한다. 활성화 공정은 램프 광원을 이용하는 급속 열처리(RTA)법, YAG 레이저 또는 엑시머 레이저를 이면으로부터 조사하는 방법, 오븐을 이용한 열처리 또는 이러한 방법 중 어느 하나에 의하여 실시된다.
또한, 본 실시예에서 상기 활성화 이전에 절연막을 형성한 예를 나타내었지만, 상기 활성화 이후에 절연막을 형성할 수도 있다.
그 다음, 질화 실리콘막으로 구성된 제1 층간 절연막을 형성 및 열처리한다(1 시간 내지 12 시간 동안 300 내지 550℃). 반도체층을 수소화하여, 제1 층간 절연막에 포함된 수소를 이용하여 반도체층의 댕글링 본드(dangling bond)를 종료한다. 산화규소막으로 구성된 절연막의 존재와 관계없이 반도체층을 수소화할 수 있다. 다만, 본 실시예에서, 제2 도전층으로서 알루미늄을 주성분으로 하는 재료를 이용하고 있으므로, 수소화 공정을 제2 도전층이 견딜 수 있는 열처리 조건 하에서 수행하는 것이 중요하다. 게다가, 플라즈마 수소화(플라즈마에 의해 야기된 수소를 이용한다)를 실시할 수도 있다.
그 다음, 제1 층간 절연막 상에 유기 절연물 재료를 이용하여 제2 층간 절연막을 형성한다. 본 실시예에서 1.6㎛ 막 두께의 아크릴 수지막을 형성한다. 질화 실리콘막을 이용하여 제3 층간 절연막을 형성한다. 그 다음, 소오스 배선에 이르는 콘택트 홀 및 각 불순물 영역에 이르는 컨택트 홀을 형성한다.
그 후, Al, Ti, Mo, W 등을 이용하여 소오스 전극 또는 드레인 전극을 형성한다.
전술한 바와 같이, n채널형 TFT 및 p채널형 TFT를 형성할 수 있다.
마지막으로, 플라스틱 기판을 부착하고, 기판으로부터 TFT를 함유하는 층을 분리한다. 플라스틱 기판용으로 높은 열전도성을 가지는 재료를 이용하면, 방열성이 뛰어난 신뢰성이 높은 반도체 장치를 제조할 수 있다.
폴리프로필렌, 폴리프로필렌 설파이드, 폴리카보네이트, 폴리에테르이미드, 폴리페닐렌 설파이드, 폴리페닐렌 옥사이드, 폴리설폰 또는 폴리프탈아미드로 구성된 합성 수지에 저융점 금속(주석, 비스무스, 아연과 같은 무연 땜납)과 세라믹스를 혼합하여 2 내지 30W/mK의 높은 열전도율을 갖는 후술한 방식으로 제조된 수지를 사용하여 형성된다.
산화물층 상에 형성된 TFT를 포함하는 층(릴리스층)의 기계적 강도가 충분하다면, 기판을 박리시킬 수 있다.
TFT의 특성은 박리에 의해서 변경되지 않는다. 도 6은 p채널형 TFT의 전기 특성을 도시하고 있다.
본 실시예에서 TFT 형성 상태에서 기판을 박리하고 플라스틱 기판에 전사 한 예를 나타내지만, 격벽, 유기 화합물을 함유하는 층 등을 포함하는 층을 이용하여 발광소자를 형성한 후에 기판을 박리하고, 플라스틱 기판에 전사할 수 있다. TFT의 전극을 반사 전극으로 사용하여 대향 기판을 부착할 수 있으며, 그 사이에 액정을 충전한 다음, 기판을 박리하고, 릴리스층을 플라스틱 기판에 접착하여 반사형태의 액정 표시 장치를 제조할 수 있다.
본 실시예는 실시 태양 1 내지 3 중 어느 하나와 자유롭게 조합할 수 있다.
실시예 2
본 실시예에서, 절연 표면을 가지는 기판 상에 유기 화합물층을 발광층으로 하는 발광소자를 갖는 발광 장치(탑 조사 구조)를 제조하는 예를 도 2를 참조하여 설명한다.
도 2a는 발광 장치의 평면도, 도 2b는 도 2a의 선 A-A'를 따라 절취한 단면도이다. 점선으로 지시된 참조부호 1101은 소오스 신호선 구동 회로, 1102는 화소부, 1103은 게이트 신호선 구동 회로이다. 또한, 참조부호 1104는 투명 밀봉 기판, 1105는 제1 밀봉재이다. 제1 밀봉재(1105)로 에워싸인 공간은 투명한 제2 밀봉재(1107)로 충전된다. 게다가, 제1 밀봉재(1105)는 기판 간격을 유지하기 위한 갭재를 함유한다.
또한, 참조부호 1108은 소오스 신호선 구동 회로(1101) 및 게이트 신호선 구동 회로(1103)에 입력되는 신호를 전송하기 위한 배선이다. 상기 배선(1108)은 외부 입력 단자로 기능하는 FPC(플렉서블 인쇄 회로)(1109)로부터 비디오 신호나 클럭 신호를 수신한다. 여기에서 FPC만 도시되어 있지만, FPC에는 인쇄 배선 기반(PWB)이 장착될 수 있다.
다음, 발광 장치의 단면 구조를 도 2b를 참조하여 설명하기로 한다. 높은 열전도성을 가지는 기판(1110)상에 접착제(1140)를 통해 구동 회로 및 화소부가 형성된다. 도 2b에서, 소오스 신호선 구동 회로(1101)를 구동회로로 도시하고, 화소부(1102)가 도시되어 있다. 높은 열전도성을 가지는 기판(1110)에 의해 구동 회로나 화소부에서 발생하는 열을 방열시킨다. 폴리프로필렌, 폴리프로필렌 설파이드, 폴리카보네이트, 폴리에테르이미드, 폴리페닐렌 설파이드, 폴리페닐렌 옥사이드, 폴리설폰 또는 폴리프탈아미드로 구성된 합성 수지에 저융점 금속(주석, 비스무스, 아연과 같은 무연 땜납)과 질화 붕소, 질화 알루미늄, 산화 마그네슘, 산화 베릴륨과 같은 세라믹스를 혼합하여 2 내지 30W/mK의 높은 열전도율을 갖는 후술한 방식으로 제조된 수지를 사용하여 형성된다. 본 실시예는 실시 양태1에 기술된 도 1c에 도시된 구조에 대응한다.
n채널형 TFT(1123)와 p채널형 TFT(1124)를 구비하는 CMOS 회로가 소오스 신호선 구동 회로(1101)로서 형성된다. 실시예 1에 따라, 이러한 TFT를 얻을 수 있다. 구동 회로를 형성하는 TFT는 공지의 CMOS 회로, PMOS 회로 혹은 NMOS 회로로 형성할 수도 있다. 또한, 본 실시예에서 기판 상에 구동 회로를 형성한 드라이버 일체형 회로를 나타내지만, 반드시 그럴 필요는 없고, 기판 상부 대신 외부에 형성할 수도 있다. TFT의 구조는 한정되지 않으며, 탑 게이트 TFT 또는 바텀 게이트 TFT를 이용할 수 있다.
화소부(1102)는 스위칭용 TFT(1111), 전류 제어용 TFT(1112) 및 상기 전류 제어용 TFT(1112)의 드레인에 전기적으로 접속된 제1 전극(양극)(1113)을 각각 포함하는 복수개의 화소로 구성된다. 전류 제어용 TFT(1112)는 n채널형 TFT 또는 p채널형 TFT 중 어느 하나도 가능하지만, 양극에 접속시키는 경우, p채널형 TFT가 바람직하다. 또한, 스토리지 캐패시터(비도시)를 적절히 마련하는 것이 바람직하다. 여기에서 두 개의 TFT를 갖는 수천개의 화소 중에서 단 하나의 화소의 단면 구조를 나타내지만, 하나의 화소에 3 또는 그 이상의 TFT를 적절히 마련할 수 있다.
제1 전극(1113)이 TFT의 드레인과 직접 접속하기 때문에, 제1 전극(1113)의 하층은 실리콘을 함유하는 드레인과 옴 접촉할 수 있는 재료로 구성되고, 유기 화합물을 함유하는 층과 접촉하는 제1 전극(1113)의 최상층은 일 함수가 큰 재료로 구성되는 것이 바람직하다. 예를 들면, 질화 티탄막과, 알루미늄을 주성분으로 하는 막과, 질화 티탄막의 3층 구조가 배선으로 저항도 낮으며, 드레인과 양호한 옴 접촉을 이루고, 양극으로서 기능할 수 있다. 또한, 제1 전극(1113)은 질화 티탄막, 크롬막, 텅스텐막, 아연막, 백금막 등과 같은 단층으로 형성될 수 있다.
또, 제1 전극(양극)(1113)의 가장자리를 덮기 위하여 절연체(뱅크 또는 격벽 등이라 불린다)(1114)를 형성한다. 절연체(1114)는 유기 수지막 또는 규소를 포함하는 절연막으로 형성될 수 있다. 여기에서, 절연체(1114)는 포지티브형 감광성 아크릴 수지막을 이용하여 도 2에 도시된 바와 같은 형상으로 형성된다.
커버리지를 향상시키기 위하여, 절연체(1114)의 상부 가장자리 또는 하부 가장자리는 곡률을 갖는 곡면을 구비하도록 형성된다. 예를 들면, 절연체(1114)의 재료로서 포지티브형 감광성 아크릴을 이용하는 경우, 절연체(1114)의 상부 가장자리 부분만을 곡률 반경(0.2㎛ 내지 3㎛)을 갖는 곡면을 구비하도록 형성하는 것이 바람직하다. 절연체(1114)로서 감광성 재료에 대한 빛에 따라 식각액에 불용해되는 네거티브형 또는 감광성 재료에 대한 빛에 따라 식각액에 용해되는 포지티브형의 어느 것도 사용할 수 있다.
또한, 절연체(1114)를 질화 알루미늄막, 질화 산화 알류미늄막, 탄소를 주성분으로 하는 박막 또는 질화 규소막으로 구성된 보호막으로 피복될 수도 있다.
제1 전극(양극)(1113) 상에는 증착 마스크를 이용한 증착법 또는 잉크젯법에 의하여 유기 화합물을 포함하는 층(1115)을 선택적으로 형성한다. 게다가, 유기 화합물을 포함하는 층(1115) 상에는 제2 전극(음극)(1116)이 형성된다. 음극으로서 일 함수가 작은 재료(Al, Ag, Li, Ca 또는 MgAg, MgIn, AlLi, CaF2 또는 CaN과 같은 합금)를 이용할 수 있다. 본 실시예에서, 제2 전극이 발광을 투과시킬 수 있도록, 제2 전극(음극)(1116)은 막 두께를 얇게 한 금속 박막과 투명 도전막(예를 들면, ITO, 산화 인디움 산화 아연 합금(In2O3-ZnO), 산화 아연(ZnO) 등)의 적층으로 형성된다. 제1 전극(양극)(1113), 유기 화합물을 포함하는 층(1115) 및 제2 전극(음극)(1116)을 포함하는 발광소자(1118)가 제조된다. 본 실시예에서, 발광소자(1118)는 백색광을 발광하는 예이므로, 착색층(1131)과 차광층(BM)(1132)을 포함하는 칼라 필터(간편성을 위하여, 오버코트층을 도시하지 않음)를 마련한다.
또한, R, G, B의 발광을 얻을 수 있는 유기 화합물을 포함하는 층 각각을 선택적으로 형성하면, 칼라 필터를 이용하지 않아도 완전 칼라 디스플레이를 구현할 수 있다.
또한, 발광소자(1118)를 밀봉하기 위하여 투명 보호층(1117)을 형성한다. 이러한 투명 보호층(1117)은 스퍼터링법(DC방식 또는 RF방식)이나 PCVD법에 의해 얻을 수 있는 질화 규소 또는 질화 산화 규소를 주성분으로 하는 절연막, 탄소를 주성분으로 하는 박막(예를 들면, DLC막 또는 CN막) 또는 이러한 적층을 이용하는 것이 바람직하다. 수분이나 알칼리 금속과 같은 불순물에 대하여 높은 차단 효과를 갖는 질화 규소막을 실리콘 타겟을 이용하여 질소와 아르곤을 포함하는 분위기 하에서 형성할 수 있다. 다른 방법으로서, 질화 실리콘 타겟을 이용하여 질화 규소막을 형성할 수도 있다. 투명 보호층은 리모트 플라즈마를 이용하는 성막 장치를 이용하여 형성될 수도 있다. 빛이 투명 보호층을 통과하도록, 투명 보호층의 전체 막 두께는 가능한 얇게 하는 것이 바람직하다.
또한, 발광소자(1118)를 밀봉하기 위하여, 불활성 기체 분위기 하에서 제1 밀봉재(1105) 및 제2 밀봉재(1107)에 의해 밀봉 기판(1104)을 기판에 접착한다. 제1 밀봉재(1105) 및 제2 밀봉재(1107)의 재료로서 에폭시 수지를 이용하는 것이 바람직하다. 또한, 제1 밀봉재(1105) 및 제2 밀봉재(1107)는 가능한 한 수분이나 산소의 투과를 억제하는 것이 바람직하다.
또한, 본 실시예에서, 밀봉 기판(1104)을 구성하는 재료로서 유리 기판이나 석영 기판 이외에 유리섬유 보강 플라스틱(FRP), 폴리비닐플루오라이드(PVF), 마일라(Mylar), 폴리에스터, 아크릴 수지 등으로 형성된 플라스틱 기판을 이용할 수 있다. 제1 밀봉재(1105) 및 제2 밀봉재(1107)를 이용하여 밀봉 기판(1104)을 접착한 이후, 제3 밀봉재를 밀봉 기판과 기재의 측면(노출면)에 도포하는 것이 가능하다.
전술한 바와 같이 발광소자를 밀봉하면, 발광소자를 완전하게 차단하는 것이 가능하고, 발광소자의 열화를 야기하는 외부로부터의 수분이나 산소의 침투를 방지할 수 있다. 따라서, 신뢰성 높은 발광 장치를 얻을 수 있다.
또한, 제1 전극(1113)으로서 투명 도전막을 이용하면 탑 및 바텀 조사형 발광 장치를 제조할 수 있다.
또한, 본 실시예는 실시 태양 1 내지 3, 실시예 1 중 어느 하나와 자유롭게 조합할 수 있다.
실시예 3
실시예 2에서, 양극 상에 유기 화합물을 포함하는 층을 형성하고, 유기 화합물을 포함하는 층 위에 투명 전극인 음극을 형성한 발광장치의 구조(이하, 탑 조사형 구조라고 한다)를 일례로 설명하였다. 반면, 본 실시예에서, 양극 상에 유기 화합물을 포함하는 층이 형성되고, 유기 화합물층 상에 음극이 형성되는 발광소자를 구비하는 구조(이하, 바텀 조사형 구조라 한다)를 갖도록 형성되며, 유기 화합물을 포함하는 층 내부에서 발생된 발광은 투명 전극인 양극을 통해 TFT의 방향으로 조사한다.
바텀 조사형 구조를 갖는 발광 장치의 일례를 도 5a 및 도 5b에 도시한다.
도 5a는 발광 장치의 평면도이며, 도 5b는 도 5a의 선 A-A'를 따라 절취한 단면도이다. 점선으로 지시된 참조부호 1201은 소오스 신호선 구동 회로, 1202는 화소부, 1203은 게이트 신호선 구동 회로이다. 또한, 참조부호 1204는 높은 열전도성을 가지는 기판, 1205a는 에워싸인 공간을 일정한 간격으로 유지하기 위하여 갭재를 함유하는 밀봉재이다. 상기 밀봉재(1205a)로 둘러싸인 내측 영역은 밀봉재(1205b)로 충전된다. 밀봉재(1205b)에는 건조제가 제공될 수도 있다.
또한, 참조부호 1208은 소오스 신호선 구동 회로(1201) 및 게이트 신호선 구동 회로(1203)에 입력되는 신호를 전송하기 위한 배선이다. 상기 배선(1208)은 외부 입력 단자로 기능하는 FPC(플렉서블 인쇄 회로)(1209)로 부터 비디오 신호나 클럭 신호를 수신한다.
다음, 발광 장치의 단면 구조를 도 5b를 참조하여 설명하기로 한다. 기판(1210) 상에 구동 회로 및 화소부가 형성되지만, 소오스 신호선 구동 회로(1201)를 구동회로로 그리고 화소부(1202)가 도 5b에 도시되어 있다. n채널형 TFT(1223)와 p채널형 TFT(1224)를 구비하는 CMOS 회로가 소오스 신호선 구동 회로(1201)로서 형성된다. 실시예 1에 따라, 이러한 TFT를 얻을 수 있다.
화소부(1202)는 스위칭용 TFT(1211), 전류 제어용 TFT(1212) 및 상기 전류 제어용 TFT(1212)의 드레인에 전기적으로 접속된 제1 전극(양극)(1213)을 각각 포함하는 복수개의 화소로 구성된다.
본 실시예에서, 제1 전극(1213)은 그 일부가 TFT(1212)의 드레인 영역과 전기적으로 접속하도록 접속 전극과 중첩하도록 형성된다. 제1 전극(1213)은 투명하고 일 함수가 큰 도전막(예를 들면, ITO, 산화 인디움 산화 아연 합금(In2O3-ZnO), 산화 아연(ZnO) 등)으로 형성되는 것이 바람직하다.
제1 전극(양극)(1213)의 가장자리를 덮기 위하여 절연체(뱅크 또는 격벽 등이라 불린다)(1214)를 형성한다. 커버리지를 향상시키기 위하여, 절연체(1214b)의 상부 가장자리 또는 하부 가장자리는 곡률을 갖는 곡면을 구비하도록 형성된다. 또한, 절연체(1214)를 질화 알루미늄막, 질화 산화 알류미늄막, 탄소를 주성분으로 하는 박막 또는 질화 규소막으로 구성된 보호막으로 피복될 수도 있다.
제1 전극(양극)(1213) 상에는 증착 마스크를 이용한 증착법 또는 잉크젯법에 의하여 유기 화합물을 포함하는 층(1215)을 선택적으로 형성한다. 게다가, 유기 화합물을 포함하는 층(1215) 상에는 제2 전극(음극)(1216)이 형성된다. 음극으로서 일 함수가 작은 재료(Al, Ag, Li, Ca 또는 MgAg, MgIn, AlLi, CaF2 또는 CaN과 같은 합금)를 이용할 수 있다. 따라서, 제1 전극(양극)(1213), 유기 화합물을 포함하는 층(1215) 및 제2 전극(음극)(1216)을 포함하는 발광소자(1218)가 제조된다. 발광소자(1218)는 도 9b에서 화살표로 지시된 방향으로 백색광을 발광한다. 본 실시예에서, 발광소자(1218)는 R, G, B의 모노크롬 조사를 성취할 수 있는 것의 유형이다. R, G, B 조사를 달성할 수 있는 각각의 유기 혼합물을 함유하는 층이 선택적으로 형성된 발광 소자에 의하여 완전 칼라를 달성할 수 있다.
또한, 발광소자(1218)를 밀봉하기 위하여 투명 보호층(1217)을 형성한다. 이러한 투명 보호층(1217)은 스퍼터링법(DC방식 또는 RF방식)이나 PCVD법에 의해 얻을 수 있는 질화 규소 또는 질화 산화 규소를 주성분으로 하는 절연막, 탄소를 주성분으로 하는 박막(예를 들면, DLC막 또는 CN막) 또는 이러한 적층을 이용하는 것이 바람직하다. 수분이나 알칼리 금속과 같은 불순물에 대하여 높은 차단 효과를 갖는 질화 규소막을 실리콘 타겟을 이용하여 질소와 아르곤을 포함하는 분위기 하에서 형성할 수 있다. 다른 방법으로서, 질화 실리콘 타겟을 이용하여 질화 규소막을 형성할 수도 있다. 투명 보호층은 리모트 플라즈마를 이용하는 성막 장치를 이용하여 형성될 수도 있다.
또한, 발광소자(1218)를 밀봉하기 위하여, 불활성 기체 분위기 하에서 제1 밀봉재(1205a, 1205b)에 의해 밀봉 기판(1204)을 기판에 접착한다. 건조재(1207)가 밀봉 기판(1204) 상의 오목부에 배치된다.
또한, 제1 밀봉재(1105) 및 제2 밀봉재(1107)는 가능한 한 수분이나 산소의 투과를 억제하는 것이 바람직하다. 밀봉재(1205a, 1205b)의 재료로서 에폭시 수지를 사용하는 것이 바람직하다. 또한, 밀봉재(1205a, 1205b)가 가능한 한 수분 또는 산소의 침투를 억제하는 것이 바람직하다.
또한, 본 실시예에서, 밀봉 기판(1204)을 구성하는 재료로서 플라스틱 기판, 유리 기판 또는 석영 기판 이외에 폴리에스터, 아크릴 등으로 구성된 플라스틱 기판을 사용할 수 있다.
또한, 본 실시예는 실시 태양 1 내지 3, 실시예 1 및 2 중 어느 하나와 자유롭게 조합할 수 있다.
실시예 4
본 실시예에서, 하나의 화소의 단면 구조, 특히 발광소자 및 TFT의 접속, 화소 사이에 배치된 격벽의 형상에 대하여 설명한다.
도 7a에서, 참조부호 40은 기판, 41은 격벽(뱅크라고도 한다), 42는 절연막, 43은 제1 전극(양극), 44는 유기 화합물을 포함하는 층, 45는 제2 전극(음극), 46은 TFT를 지시한다.
TFT(46)의 구조에서, 참조부호 46a는 채널 형성 영역, 46b 및 46c는 소오스 영역 또는 드레인 영역, 46d는 게이트 전극, 46e 및 46f는 소오스 전극 또는 드레인 전극을 지시한다. 여기에서 탑 게이트형 TFT를 도시하고 있지만, 여기에 한정되지 않고, 역스태거형 TFT 또는 순스태거형 TFT를 사용할 수도 있다. 게다가, 참조부호 46f는 제1 전극(43)과 일부 중첩하여 TFT(46)와 접속하는 전극이다.
도 7b는 도 7a와 일부 상이한 단면 구조를 도시하는 단면도이다.
도 7b에서, 제1 전극과 소오스 또는 드레인 전극은 7a와 상이한 방식으로 상호 중첩하도록 형성된다. 제1 전극은 패터닝 공정 이후에 제1 전극을 소오스 또는 드레인 전극과 중첩하도록 형성하는 것에 의하여 소오스 또는 드레인 전극에 접속된다.
도 7c는 도 7a와 부분적으로 상이한 단면도를 도시한다.
도 7c에서, 층간 절연막이 절연막(42) 상부에 형성된다. 제1 전극(42)은 콘택트 홀을 거쳐 TFT의 전극에 접속된다.
격벽(41)은 테이퍼형의 단면 형상을 갖도록 형성될 수도 있다. 격벽(41)은 포토리소그래픽법을 이용하여 레지스트를 노광하고, 비감광성 유기 수지 또는 무기 절연막을 에칭하여 테이퍼 형상으로 형성될 수도 있다.
격벽(41)은 포지티브형 감광성 유기 수지를 이용하면 도 7e에 도시된 바와 같이 상단부에 곡면을 가지는 형상으로 형성될 수도 있다.
격벽(41)은 네거티브형 감광성 수지를 이용하면 도 7f에 도시된 바와 같이 상단부 및 하단부에 곡면을 가지는 형상으로 형성될 수도 있다.
본 실시예는 실시 태양 1 내지 3, 실시예 1 내지 3 중 어느 하나와 자유롭게 조합될 수 있다.
실시예 5
본 발명을 실시하여 여러 가지 모듈(액티브 매트릭스형 액정 모듈, 액티브 매트릭스형 EL모듈 및 액티브 매트릭스형 EC 모듈)을 제조할 수 있다. 즉, 본 발명을 실시하여 이러한 모듈을 합체한 모든 전기 기구를 완성할 수 있다.
이러한 전기 기구로서, 비디오 카메라, 디지털 카메라, 헤드 마운트 디스플레이(고글형 디스플레이), 자동차 내비게이션, 프로젝터, 자동차 스테레오, 퍼스널 컴퓨터, 휴대 정보 단말기(모바일 컴퓨터, 휴대전화, 전자 서적 등) 등을 들 수 있다. 그 일례가 도 8a 내지 도 9c에 도시되어 있다.
도 8a는 본체(2001), 화상 입력부(2002), 표시부(2003), 키보드(2004) 등을 포함하는 퍼스널 컴퓨터이다. 이 퍼스널 컴퓨터는 모듈용으로 본 발명에 따른 열전도성을 가지는 플라스틱 기판을 이용하는 것에 의해 신뢰성을 향상시키고 경량화를 이룰 수 있다.
도 8b는 본체(2101), 표시부(2102), 음성 입력부(2103), 조작 스위치(2104), 배터리(2105), 수상부(2106) 등을 포함하는 비디오 카메라이다. 이 비디오 카메라는 모듈용으로 본 발명에 따른 열전도성을 가지는 플라스틱 기판을 이용하는 것에 의해 신뢰성을 향상시키고 경량화를 이룰 수 있다.
도 8c는 본체(2201), 조작 스위치(2204), 표시부(2205) 등을 포함하는 게임기이다.
도 8d는 본체(2401), 표시부(2402), 스피커부(2403), 기록 매체(2404), 조작 스위치(2405) 등을 포함하는 프로그램이 기록된 기록 매체(이하, 기록 매체라 한다)를 이용하는 플레이어이다. 이 플레이어는 기록 매체로서 DVD 또는 CD를 이용하여 음악 감상, 영화 감상 또는 게임이나 인터넷을 할 수가 있다.
도 8e는 본체(2501), 표시부(2502), 접안부(2503), 조작 스위치(2504), 수상부(비도시) 등을 포함하는 디지털 카메라이다. 이 디지털 카메라는 모듈용으로 본 발명에 따른 열전도성을 가지는 플라스틱 기판을 이용하는 것에 의해 신뢰성을 향상시키고 경량화를 이룰 수 있다.
도 9a는 본체(2901), 음성 출력부(2902), 음성 입력부(2903), 표시부(2904), 조작 스위치(2905), 안테나(2906), 화상 입력부(CCD, 이미지 센서)(2907) 등을 포함하는 휴대전화이다.
도 9b는 본체(3001), 표시부(3002, 3003), 기억 매체(3004), 조작 스위치(3005), 안테나(3006) 등을 포함하는 휴대 서적(전자 서적)이다. 이 휴대 서적은 본 발명에 따른 열전도성을 가지는 플라스틱 기판을 이용하는 것에 의해 신뢰성을 향상시키고 경량화를 이룰 수 있다.
도 9c는 본체(3101), 지지대(3102), 표시부(3103) 등을 포함하는 디스플레이이이다. 이 디스플레이는 본 발명에 따른 열전도성을 가지는 플라스틱 기판을 이용하는 것에 의해 신뢰성을 향상시킬 수 있다.
첨언하면, 도 9c 도시된 디스플레이는 중간, 소형 또는 대형 사이즈, 예를 들면 5 내지 20 인치의 스크린 사이즈의 것이다. 또한, 이러한 사이즈의 표시부를 형성하기 위하여, 기판의 한 변이 1m인 것을 이용하고 갱 프린팅(gang printing)에 의해 대량생산을 수행하는 것이 바람직하다.
전술한 바와 같이, 본 발명의 적용 범위는 지극히 넓고, 모든 분야의 전기 기기의 제조 방법에 적용하는 것이 가능하다. 또한, 본 실시예의 전기 기기는 실시 태양 1 내지 3, 실시예 1 내지 4 중 어느 하나와 조합하는 것에 의하여 실현될 수 있다.
실시예 6
실시예 5에서 제시된 전기 기기에는 밀봉된 발광소자를 갖는 패널과, 제어기와 회로를 포함하는 IC가 실장된 모듈이 탑재되어 있다. 모듈과 패널 각각은 모두 발광 장치의 한 형태에 상당한다. 본 실시예에서, 모듈의 구체적인 구성을 설명하기로 한다.
도 10a는 제어기(1801) 및 전원 회로(1802)가 패널(1800)에 실장된 모듈의 외형을 도시한다. 패널(1800)에는 발광소자가 각 화소에 설치된 화소부(1803), 상기 화소부(1803)가 가지는 화소를 선택하는 게이트선 구동 회로(1804), 그리고 선택된 화소에 비디오 신호를 공급하는 신호선 구동 회로(1805)가 설치되어 있다.
프린트 기판(1806)에는 제어기(1801) 및 전원 회로(1802)가 설치되어 있고, 제어기(1801) 또는 전원 회로(1802)로부터 출력된 각종 신호 및 전원 전압은 FPC(1807)를 거쳐 패널(1800)의 화소부(1803), 주사선 구동 회로(1804), 신호선 구동 회로(1805)에 공급된다.
전원 전압 및 각종 신호는 복수개의 입력 단자가 배치된 인터페이스(I/F)(1808)를 거쳐 프린트 회로(1806)에 공급된다.
본 실시예에서 패널(1800)로 프린트 기판(1806)이 FPC를 이용하여 실장되어 있지만, 본 발명은 이러한 구성에 한정되지 않는다. COG(chip　on　glass) 방식을 이용하여 제어기(1801), 전원 회로(1802)를 패널(1800)에 직접 실장시킬 수도 있다.
또한, 프린트 회로(1806)에는 인입 배선 사이에 형성된 캐패시턴스와 배선 자체가 가지는 저항에 의해 전원 전압이나 신호에 노이즈가 유발되거나, 신호 무딤(dull)을 발생시킨다. 그러므로, 프린트 기판(1806)에 캐패시터, 버퍼 등의 각종 소자를 마련하여, 전원 전압이나 신호에 노이즈가 유발되거나 신호 무딤이 발생하는 것을 방지할 수도 있다.
도 10b는 프린트 기판(1806)의 구성을 도시하는 블록도이다. 인터페이스(1808)에 공급된 각종 신호와 전원 전압은 제어기(1801)와 전원 전압(1802)에 공급된다.
제어기(1801)는 A/D컨버터(1809), 위상 록 루프(PLL)(1810), 제어 신호 생성부(1811), SRAM(static　random　access　memory)(1812, 1813)를 구비한다. 본 실시예에서 SRAM를 이용하고 있지만, SRAM 대신에, SDRAM을 사용할 수 있으며, 고속으로 데이터의 서입 및 독출이 가능하다면 DRAM도 이용할 수 있다.
인터페이스(1808)를 통해 공급된 비디오 신호는 A/D컨버터(1809) 내부에서 병렬-직렬 변환되어 R, G, B의 각 색에 대응하는 비디오 신호로서 제어 신호 생성부(1811)에 입력된다. 또, 인터페이스(1808)를 통해 공급된 각종 신호를 기초로, A/D컨버터(1809) 내에서 Hsync 신호, Vsync 신호, 클록 신호 CLK, 교류 전압(AC　Cont)가 생성되어 제어 신호 생성부 (1811)에 입력된다
위상 록 루프(1810)는 인터페이스(1808)를 통해 공급된 각종 신호의 주파수와 제어 신호 생성부(1811)의 동작 주파수의 위상을 동기화시키는 기능을 가지고 있다. 제어 신호 생성부(1811)의 동작 주파수는 인터페이스(1808)를 통해 공급된 각종 신호의 주파수와 반드시 동일하지 않지만, 상호 동기하는 방식으로 제어 신호 생성부(1811)의 동작 주파수를 위상 록 루프(1810) 내에서 조정한다.
제어 신호 생성부(1811)에 입력된 비디오 신호는 일단 SRAM(1812, 1813)에 기입되어 유지된다. 제어 신호 생성부(1811)에서는 SRAM(1812)에 보관 유지되어 있는 모든 비트의 비디오 신호 중에서 모든 화소에 대응하는 비디오 신호를 1 비트씩 읽어내서, 패널(1800)의 신호선 구동 회로(1805)에 공급한다.
제어 신호 생성부(1811)에서 각 비트의 발광소자가 발광하는 동안에 관한 정보를 패널(1800)의 주사선 구동 회로(1804)에 공급한다.
전원 회로(1802)는 소정의 전원 전압을 패널(1800)의 신호선 구동 회로(1805), 주사선 구동 회로(1804) 및 화소부(1803)로 공급한다.
전원 회로(1802)의 구성을 도 11을 참조하여 설명하기로 한다. 본 실시예의 전원 회로(1802)는 4개의 스위칭 안정기 콘트롤(1860)을 이용하는 스위칭 안정기(1854)와 시리즈 안정기(1855)를 포함한다.
일반적으로, 스위칭 안정기는 시리즈 안정기에 비해 소형, 경량이고, 강압 뿐만 아니라 승압 및 극성을 반전시키는 것도 가능하다. 한편, 강압에만 이용되는 시리즈 안정기는 스위칭 안정기에 비해 양호한 출력 전압의 정밀도를 가지며, 리플이나 노이즈를 거의 발생시키지 않는다. 본 실시예의 전원 회로(1802)는 양자를 조합하여 이용한다.
도 11에 도시된 스위칭 안정기(1854)는 스위칭 안정기 콘트롤(SWR)(1860), 감쇠기(ATT)(1861), 트랜스포머(T)(1862), 인덕터(L)(1863), 기준 전원(Vref)(1864), 발진 회로(OSC)(1865), 다이오드(1866), 바이폴러 트랜지스터(1867), 가변 저항(1868) 및 캐시턴스(1869)를 구비한다.
스위칭 안정기(1854) 내부에서 외부 Li-이온 전지(3.6V) 등의 전압이 변환될 때, 음극에 전달되는 전원 전압과 스위칭 안정기(1854)에 공급되는 전원 전압이 생성된다.
시리즈 안정기(1855)는 밴드 갭 회로(BG)(1870), 증폭기(1871), 유효 증폭기(1872), 전류원(1873), 가변 저항(1874), 바이폴러 트랜지스터(1875)를 구비하며, 스위칭 안정기(1854)에서 생성된 전원 전압이 공급된다.
시리즈 안정기(1855)에서, 스위칭 안정기(1854)에 의하여 생성된 전원 전압을 이용하여 밴드 갭 회로(1870)에 의하여 생성된 일정한 전압에 따라 각종 색의 발광소자의 양극에 전류를 공급하기 위한 배선(전류 공급선)에 공급되는 직류 전원 전압을 생성한다.
더욱이, 전류원(1873)은 비디오 신호의 전류를 화소에 기입하는 구동 방식을 이용한다. 이 경우, 전류원(1873)에 의하여 생성된 전류는 패널(1800)의 신호선 구동 회로(1805)에 공급된다. 비디오 신호의 전압이 화소에 기입되는 구동 방식의 경우에, 전류원(1873)은 반드시 마련할 필요는 없다.
스위칭 안정기, OSC, 증폭기 및 유효 증폭기는 TFT를 이용하여 형성하는 것이 가능하다.
본 실시예는 실시 태양 1 내지 3, 실시예 1 내지 5 중 어느 하나와 자유롭게 조성할 수 있다.
실시예 7
본 실시예에서 패시브 매트릭스형 발광 장치(단순 매트릭스형 발광 장치라고도 한다)를 제조하는 예를 설명한다.
유리 기판 상에 금속막(대표적으로 텅스텐막)을 형성하고, 상기 금속막 상에 산화물층(대표적으로 산화규소막)을 적층하고, 상기 산화물층 상에 ITO와 같은 재료(양극이 되는 재료)를 사용하여 복수개의 제1 배선을 스트라이프되는 형태로 형성한다. 그 다음, 레지스트 또는 감광성 수지로 형성된 격벽을 발광 영역이 되는 영역을 에워싸도록 형성한다. 그 다음, 증착법 또는 잉크젯법으로 상기 격벽에 의하여 에워싸인 영역에 유기 화합물을 포함하는 층을 형성한다. 완전 칼라 디스플레이를 달성하는 경우에, 재료를 적절히 선택하여 유기 화합물을 포함하는 층을 형성한다. 그 다음, 격벽 및 유기 화합물을 포함하는 층 위에 ITO로 구성된 복수개의 제1 배선과 교차하도록 스트라이프된 복수개의 제2 배선을 Al 또는 Al합금과 같은 금속 재료(음극이 되는 재료)로 형성한다. 이상의 공정으로 유기 화합물을 포함하는 층을 발광층으로 이용하는 발광소자를 형성할 수 있다.
그 다음, 밀봉재로 밀봉 기판을 접착하거나, 제2 배선 상에 보호막을 마련하여 발광소자를 밀봉한다. 밀봉 기판용으로 적절한 재료로서, 저융점 금속(무연 땜납: 주석, 비스머스, 아연); 2 내지 30W/mK의 높은 열전도율을 가지는, 질화 붕소, 질화 알루미늄, 산화 마그네슘, 질화 베릴륨과 같은 세라믹스: 및 폴리프로필렌, 폴리프로필렌 설파이드, 폴리카보네이트, 폴리에테르이미드, 폴리페닐렌 설파이드, 폴리페닐렌 옥사이드, 폴리설폰 또는 폴리프탈아미드로 구성된 합성 수지의 혼합물을 이용한다.
그 다음, 유리 기판을 박리한다. 물리적 수단으로 산화물층의 내부 또는 계면을 박리할 수가 있다. 그 후, 접착제로 투광성을 가지는 플라스틱 기판을 접착한다.
도 12a는 본 실시예에 따른 표시 장치의 단면 구조의 예를 도시하는 도면이다.
높은 열전도성을 가지는 플라스틱 기판(100)의 주표면 상에 접착제(152)를 통해 제1 전극과 제2 전극이 상호 교차하도록 형성한 화소부(201)가 마련되고, 발광소자를 제1 전극과 제2 전극의 교차부 상부에 제조된다. 즉, 매트릭스 구조로 형성된 발광 화소를 구비하는 화소부(201)를 형성한다. 화소수는 VGA 사양인 경우에 640×480 도트, XGA 사양인 경우에 1024×768 도트, SXGA 사양인 경우에 1365×1024 도트, 또한 UXGA 사양인 경우에 1600×1200 도트이고, 제1 전극 및 제2 전극의 갯수는 화소의 개수에 따라 결정된다. 게다가, 기판(101)의 가장자리 부분, 즉 화소부(201)의 주변부에는, 외부 회로와 접속하는 단자 패드가 형성된 입력 단자부가 형성된다.
도 12a에 도시된 표시 장치에서, 화소부에는 접착제(152)를 통해 기판(100)의 주표면 상에 좌우 방향으로 연장하는 제1 전극(102)을 형성하고, 발광체를 포함하는 박막(105)(박막이 일렉트로루미네선스를 보이는 매체를 구비하므로, 간편성을 위하여 EL층이라 한다)이 제1 전극(102) 상부에 형성되고, 상하 방향으로 연장하는 제2 전극(106)이 그 위에 형성되며, 제1 전극과 제2 전극의 교차부에 화소가 형성되어 있는, 화소부가 형성된다. 즉, 제1 전극(102)과 제2 전극(106)을 행방향과 열방향으로 형성한 매트릭스 구조로 화소를 배열한다. 입력 단자는, 제1 전극 또는 제2 전극과 같은 재료로 형성된다. 이 입력 단자의 갯수는 행방향과 열방향으로 배열한 제1 전극 및 제2 전극의 갯수와 동수로 설치된다.
격벽(104)의 단면 형상은 제1 전극(102)과 접촉하는 하단부에서 상단부에 걸쳐 곡면 형상을 가지고 있다. 격벽(104)의 곡면 형상은 격벽 또는 그 격벽의 하단부에 만곡 중심을 갖는 적어도 하나의 곡률 반경을 갖는다. 또는, 제1 전극(102)과 접촉하는 만곡된 하단부에서 격벽(104)의 외측의 만곡 중심을 갖는 적어도 하나의 제1 곡률 반경을 가지며, 격벽(104)의 만곡된 상단부는 격벽 또는 그 하단부측에 만곡 중심을 갖는 적어도 하나의 제2 곡률 반경을 갖는다. 격벽(104)의 단면 형상은 그 하단부에서 상단부에 걸쳐 곡률이 연속하여 변화할 수 있다. EL층은 그 곡면 형상을 따라 형성되어 그 곡면 형상에 의해 응력이 완화된다. 즉, 상기 곡면 형상은 다른 재료를 적층한 발광소자에서 열 스트레스에 의한 변형을 감소시킬 수 있다.
화소부(201)를 밀봉하는 대향 기판(150)이 밀봉재(141)로 고착된다. 기판(101)과 대향 기판(150) 사이의 공간에 불활성 기체가 충전될 수도 있다. 그 공간에는 유기 수지 재료(140)를 봉입할 수도 있다. 어떠한 경우에도, 화소부(201)에서 발광소자는 장벽 절연막(107)으로 피복되어 있으므로 건조재 등을 특별히 마련하지 않아도 외인성의 불순물에 의한 열화를 막을 수 있다.
도 12a에 도시된 바와 같이, 화소부(201)의 각 화소에 대응하는 대향 기판(150) 측에 착색층(142 내지 144)이 형성되어 있다. 평탄화층(145)은 착색층에 의한 단차를 방지한다. 도 12b는 기판(101) 측에 착색층(142 내지 144)을 마련한 구성이고, 평탄화막(145) 위에 제1 전극(102)이 형성되어 있다. 기판(101)은 접착제(153)로 접착된다. 대향 기판(151)은 높은 열전도성을 가지는 기판을 이용하고 있다. 또, 도 12b에 도시된 구조에서 발광방향은 도 12a의 그것과 상이하다. 도 12a에서 12b와 동일한 부분에는 동일한 참조부호를 이용한다.
본 발명은 또한 완전 칼라 표시 장치에 한정하지 않고, 단색 칼라의 발광 장치, 예를 들면, 면광원의 전기장치간판용 장치 등에도 적용될 수 있다.
또한, 본 실시예는 실시 태양 1 내지 3, 실시예 5 중 어느 하나와 자유롭게 조합할 수 있다.
10,20,24 : 기판 11,21,23,31 : 접착제
12,22,32 : 릴리스 층

Claims (10)

  1. 제 1 기판 위에 반도체 소자를 포함하는 릴리스 층을 형성하는 단계와,
    상기 릴리스 층 위에 용매에 녹는 유기 수지막을 도포하는 단계와,
    상기 유기 수지막에 제 2 기판을 제 1 양면 테이프로 접착하여, 상기 릴리스 층 및 상기 유기 수지막을 상기 제 1 기판과 상기 제 2 기판 사이에 개재하는 단계와,
    제 2 양면 테이프로 제 3 기판을 상기 제 1 기판과 접착하는 단계와,
    상기 제 3 기판이 접착된 상기 제 1 기판을 상기 릴리스 층으로부터 물리적 수단으로 분리하는 단계와,
    상기 릴리스 층에 제 4 기판을 접착시켜, 상기 릴리스 층, 상기 유기 수지막및 상기 제 1 양면 테이프를 상기 제 2 기판과 상기 제 4 기판 사이에 개재하는 단계와,
    상기 릴리스 층, 상기 유기 수지막 및 상기 제 1 양면 테이프를 상기 제 2 기판으로부터 분리하는 단계와,
    상기 릴리스 층과 상기 유기 수지막을 상기 제 1 양면 테이프로부터 분리하는 단계와,
    상기 유기 수지막을 용매로 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제 1 기판 위에 반도체 소자를 포함하는 릴리스 층을 형성하는 단계와,
    상기 릴리스 층 위에 용매에 녹는 유기 수지막을 도포하는 단계와,
    상기 유기 수지막에 제 2 기판을 제 1 양면 테이프로 접착하여, 상기 릴리스층 및 상기 유기 수지막을 상기 제 1 기판과 상기 제 2 기판 사이에 개재하는 단계와,
    제 2 양면 테이프로 제 3 기판을 상기 제 1 기판에 접착하는 단계와,
    상기 제 3 기판이 접착된 상기 제 1 기판을 상기 릴리스 층으로부터 물리적 수단으로 분리하는 단계와,
    상기 릴리스 층에 제 4 기판을 접착하여, 상기 릴리스 층, 상기 유기 수지막 및 상기 제 1 양면 테이프를 상기 제 2 기판과 상기 제 4 기판 사이에 개재하는 단계와,
    상기 릴리스 층, 상기 유기 수지막 및 상기 제 1 양면 테이프를 상기 제 2 기판으로부터 분리하는 단계와,
    상기 릴리스 층과 상기 유기 수지막을 상기 제 1 양면 테이프로부터 분리하는 단계와,
    상기 유기 수지막을 용매로 제거하는 단계와,
    제 5 기판을 접착제로 상기 릴리스 층에 접착하여, 상기 릴리스 층을 상기 제 4 기판과 상기 제 5 기판 사이에 개재하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 2 항에 있어서,
    상기 제 1 기판은 유리 기판이고, 상기 제 2 기판 및 상기 제 3 기판은 석영 기판 또는 금속 기판이며, 상기 제 4 기판 및 상기 제 5 기판은 플라스틱 기판인 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1 기판 위에 TFT를 포함하는 릴리스 층을 형성하는 단계와,
    상기 릴리스 층 위에 용매에 녹는 유기 수지막을 도포하는 단계와,
    상기 유기 수지막에 제 2 기판을 제 1 양면 테이프로 접착하여, 상기 릴리스 층 및 상기 유기 수지막을 상기 제 1 기판과 상기 제 2 기판 사이에 개재하는 단계와,
    제 2 양면 테이프로 제 3 기판을 상기 제 1 기판에 접착하는 단계와,
    상기 제 3 기판이 접착된 상기 제 1 기판을 상기 릴리스 층으로부터 물리적 수단으로 분리하는 단계와,
    상기 릴리스 층에 제 4 기판을 제 1 접착제로 접착하여, 상기 릴리스 층, 상기 유기 수지막 및 상기 제 1 양면 테이프를 상기 제 2 기판과 상기 제 4 기판 사이에 개재하는 단계와,
    상기 릴리스 층, 상기 유기 수지막 및 상기 제 1 양면 테이프를 상기 제 2 기판으로부터 분리하는 단계와,
    상기 릴리스 층과 상기 유기 수지막을 상기 제 1 양면 테이프로부터 분리하는 단계와,
    상기 유기 수지막을 용매로 제거하는 단계와,
    상기 릴리스 층 위에 유기 화합물을 포함한 발광소자를 형성하는 단계와,
    상기 발광소자를 밀봉하는 제 5 기판을 제 2 접착제로 상기 릴리스 층에 접착하여 상기 릴리스 층을 상기 제 4 기판과 상기 제 5 기판 사이에 개재하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 1 항, 제 2 항 또는 제 4 항 중 어느 한 항에 있어서,
    상기 용매는 물 또는 알코올인 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제 1항, 제 2 항 또는 제 4 항 중 어느 한 항에 있어서,
    상기 릴리스 층 및 상기 제 1 양면 테이프를 상기 제 2 기판으로부터 분리하는 단계에서 상기 제 1 양면 테이프와 상기 제 2 기판의 접착성은 상기 릴리스 층과 상기 제 4 기판의 접착성보다 강한 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 제 4 항에 있어서,
    상기 제 1 기판은 유리 기판이고, 상기 제 2 기판 및 상기 제 3 기판은 석영 기판 또는 금속 기판이며, 상기 제 4 기판 및 상기 제 5 기판은 플라스틱 기판인 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 제 2 항 또는 제 4 항에 있어서,
    상기 제 1 기판은 유리 기판이고, 상기 제 2 기판 및 상기 제 3 기판은 석영 기판 또는 금속 기판이며, 상기 제 4 기판과 상기 제 5 기판 중에서 하나는 투광성을 가지는 플라스틱 기판이고, 다른 하나는 열전도성을 가지는 플라스틱 기판인 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 제 2 항 또는 제 4 항에 있어서,
    상기 제 4 기판 또는 상기 제 5 기판은 표면에 SiNX막, SiNXOY막, AlNX막 또는 AlNXOY막이 형성된 플라스틱 기판이고, 여기서, x 및 y는 1~n의 자연수인 것을 특징으로 하는 반도체 장치의 제조방법.
  10. 제 2 항에 있어서,
    상기 제 4 기판은 제 1 접착제로 상기 릴리스 층에 접착되고, 상기 릴리스 층에 상기 제 5 기판을 접착하는 상기 접착제는 제 2 접착제인 것을 특징으로 하는 반도체 장치의 제조방법.
KR1020107021492A 2002-10-18 2003-10-10 반도체 장치의 제조방법 KR101101338B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002305084A JP2004140267A (ja) 2002-10-18 2002-10-18 半導体装置およびその作製方法
JPJP-P-2002-305084 2002-10-18
PCT/JP2003/013068 WO2004036652A1 (en) 2002-10-18 2003-10-10 Semiconductor apparatus and fabrication method of the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020057006680A Division KR101028393B1 (ko) 2002-10-18 2003-10-10 반도체 장치

Publications (2)

Publication Number Publication Date
KR20100109575A KR20100109575A (ko) 2010-10-08
KR101101338B1 true KR101101338B1 (ko) 2012-01-02

Family

ID=32105153

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020107021492A KR101101338B1 (ko) 2002-10-18 2003-10-10 반도체 장치의 제조방법
KR1020057006680A KR101028393B1 (ko) 2002-10-18 2003-10-10 반도체 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020057006680A KR101028393B1 (ko) 2002-10-18 2003-10-10 반도체 장치

Country Status (8)

Country Link
US (6) US7067392B2 (ko)
EP (1) EP1554757B1 (ko)
JP (1) JP2004140267A (ko)
KR (2) KR101101338B1 (ko)
CN (3) CN101562150B (ko)
AU (1) AU2003269499A1 (ko)
TW (1) TWI330862B (ko)
WO (1) WO2004036652A1 (ko)

Families Citing this family (151)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101026644B1 (ko) 2003-01-08 2011-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US7253391B2 (en) 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
CN100477240C (zh) * 2003-10-06 2009-04-08 株式会社半导体能源研究所 半导体器件以及制造该器件的方法
WO2005041249A2 (en) * 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
TWI372462B (en) * 2003-10-28 2012-09-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7663693B2 (en) * 2004-03-01 2010-02-16 United Microelectronics Corp. Camera module
KR100579192B1 (ko) * 2004-03-11 2006-05-11 삼성에스디아이 주식회사 전면 발광 구조를 갖는 유기 전계 발광 표시 장치 및 이의제조방법
KR100601950B1 (ko) * 2004-04-08 2006-07-14 삼성전자주식회사 전자소자 및 그 제조방법
JP2005327667A (ja) * 2004-05-17 2005-11-24 Seiko Epson Corp 有機ｅｌ素子の製造方法、有機ｅｌ素子製造システムおよび電子機器
JP2006004907A (ja) * 2004-05-18 2006-01-05 Seiko Epson Corp エレクトロルミネッセンス装置及び電子機器
KR100590238B1 (ko) * 2004-05-27 2006-06-19 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조방법
KR100620851B1 (ko) * 2004-06-14 2006-09-19 엘지전자 주식회사 유기 전계발광 표시소자 및 그 제조방법
US20050285518A1 (en) * 2004-06-24 2005-12-29 Eastman Kodak Company OLED display having thick cathode
US7205718B2 (en) * 2004-06-24 2007-04-17 Eastman Kodak Company OLED display having thermally conductive adhesive
US7205717B2 (en) * 2004-06-24 2007-04-17 Eastman Kodak Company OLED display having thermally conductive material
KR20060007503A (ko) * 2004-07-20 2006-01-26 삼성코닝 주식회사 가요성 기판 상의 고전도성 금속 패턴 형성 방법 및 이를이용한 전자파 차폐 필터
KR101581943B1 (ko) * 2004-09-13 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 조명장치
JP4096933B2 (ja) * 2004-09-30 2008-06-04 セイコーエプソン株式会社 パターンの形成方法
WO2006038351A1 (ja) * 2004-09-30 2006-04-13 Sharp Kabushiki Kaisha 結晶質半導体膜およびその製造方法
JP4817636B2 (ja) 2004-10-04 2011-11-16 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN1822385B (zh) 2005-01-31 2013-02-06 株式会社半导体能源研究所 显示装置及含有其的电子设备
JP2006236626A (ja) * 2005-02-22 2006-09-07 Shinshu Univ 電極層付き可撓性樹脂フィルムの製造方法
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7564181B2 (en) * 2005-04-08 2009-07-21 Eastman Kodak Company Performance enhancement layer for OLED devices
JP4846265B2 (ja) * 2005-05-13 2011-12-28 共同印刷株式会社 表示装置用素子基板及びその製造方法
JP4200981B2 (ja) * 2005-05-16 2008-12-24 セイコーエプソン株式会社 バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
JP4507978B2 (ja) * 2005-05-16 2010-07-21 セイコーエプソン株式会社 膜パターンの形成方法
EP1760776B1 (en) * 2005-08-31 2019-12-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device with flexible substrate
US20070058114A1 (en) * 2005-09-12 2007-03-15 Asahi Glass Company, Limited Light control device
US7569927B2 (en) * 2005-09-21 2009-08-04 Microsemi Corporation RF power transistor package
US20070158769A1 (en) * 2005-10-14 2007-07-12 Cardiomems, Inc. Integrated CMOS-MEMS technology for wired implantable sensors
JP4781082B2 (ja) * 2005-10-24 2011-09-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100722614B1 (ko) * 2005-10-28 2007-05-28 삼성전기주식회사 카메라모듈 및 그 제조방법
KR101319468B1 (ko) 2005-12-02 2013-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR100720143B1 (ko) * 2005-12-13 2007-05-18 삼성전자주식회사 디스플레이장치
KR100879207B1 (ko) * 2005-12-30 2009-01-16 주식회사 엘지화학 플렉시블 디스플레이장치 및 이의 제조방법
TWI300672B (en) * 2006-01-27 2008-09-01 Au Optronics Corp System integrated organic light-emitting display
JP2007213914A (ja) * 2006-02-08 2007-08-23 Canon Inc 有機ｅｌ素子アレイ
US8222116B2 (en) 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8173519B2 (en) 2006-03-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI424499B (zh) * 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
FR2903228A1 (fr) * 2006-07-03 2008-01-04 Commissariat Energie Atomique Procede ameliore de realisation d'un dispositif d'affichage sur un support souple
US7678701B2 (en) * 2006-07-31 2010-03-16 Eastman Kodak Company Flexible substrate with electronic devices formed thereon
KR100814820B1 (ko) * 2006-08-31 2008-03-20 삼성에스디아이 주식회사 유기 발광 표시장치
TWI433306B (zh) * 2006-09-29 2014-04-01 Semiconductor Energy Lab 半導體裝置的製造方法
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
KR100829750B1 (ko) * 2006-12-06 2008-05-15 삼성에스디아이 주식회사 유기 발광 표시 장치
JP4479729B2 (ja) * 2007-01-11 2010-06-09 ソニー株式会社 固体撮像装置、電子モジュール及び電子機器
EP2372756A1 (en) 2007-03-13 2011-10-05 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
EP1970951A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5268395B2 (ja) * 2007-03-26 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8373266B2 (en) 2007-03-29 2013-02-12 Continental Automotive Systems, Inc. Heat sink mounted on a vehicle-transmission case
EP1986238A3 (en) * 2007-04-27 2010-12-29 Semiconductor Energy Laboratory Co., Ltd. Resin molded optical semiconductor device and corresponding fabrication method
DE102007029031A1 (de) * 2007-06-23 2008-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum dauerhaften Verbinden zweier Komponenten durch Löten mit Glas- oder Metalllot
JP2009049001A (ja) * 2007-07-20 2009-03-05 Canon Inc 有機発光装置及びその製造方法
WO2009052089A1 (en) * 2007-10-15 2009-04-23 E.I. Du Pont De Nemours And Company Backplane structures for solution processed electronic devices
KR100963673B1 (ko) * 2007-10-23 2010-06-15 제일모직주식회사 열전도성 수지 복합재 및 이를 이용한 성형품
JP2009129681A (ja) * 2007-11-22 2009-06-11 Sumitomo Chemical Co Ltd 有機エレクトロルミネッセンス装置およびその製造方法
DE102007060585A1 (de) * 2007-12-13 2009-06-18 Thomas Emde Leuchtmittel
US8772774B2 (en) 2007-12-14 2014-07-08 E. I. Du Pont De Nemours And Company Backplane structures for organic light emitting electronic devices using a TFT substrate
KR100855406B1 (ko) * 2007-12-27 2008-08-29 주식회사 동부하이텍 이미지 센서 제조방법
WO2009094176A2 (en) * 2008-01-25 2009-07-30 Nanogram Corporation Layer transfer for large area inorganic foils
US8360984B2 (en) * 2008-01-28 2013-01-29 Cardiomems, Inc. Hypertension system and method
JP2009205669A (ja) 2008-01-31 2009-09-10 Semiconductor Energy Lab Co Ltd 半導体装置
WO2009107171A1 (ja) * 2008-02-28 2009-09-03 シャープ株式会社 薄膜積層デバイスの製造方法及び表示装置の製造方法、並びに、薄膜積層デバイス
JP5071152B2 (ja) * 2008-02-28 2012-11-14 ソニー株式会社 表示装置の製造方法および照明装置の製造方法
US20100283056A1 (en) * 2008-03-06 2010-11-11 Takuto Yasumatsu Display apparatus, liquid crystal display apparatus, organic el display apparatus, thin-film substrate, and method for manufacturing display apparatus
US8465795B2 (en) * 2008-05-20 2013-06-18 Palo Alto Research Center Incorporated Annealing a buffer layer for fabricating electronic devices on compliant substrates
JP5470935B2 (ja) * 2008-05-26 2014-04-16 ソニー株式会社 ジオキサアンタントレン系化合物及び半導体装置
KR101280828B1 (ko) * 2008-07-02 2013-07-02 엘지디스플레이 주식회사 기판결함의 수리방법
JP2010041045A (ja) * 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
EP2178133B1 (en) * 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
KR101257693B1 (ko) * 2008-11-05 2013-04-24 제일모직주식회사 전기절연성 고열전도성 수지 조성물
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
TWI616707B (zh) 2008-11-28 2018-03-01 半導體能源研究所股份有限公司 液晶顯示裝置
KR101148886B1 (ko) * 2009-05-13 2012-05-29 네오뷰코오롱 주식회사 유기전계발광소자 및 그 제조방법
WO2010140522A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
CN102460721B (zh) * 2009-06-05 2015-07-01 株式会社半导体能源研究所 光电转换装置及其制造方法
CN102460722B (zh) * 2009-06-05 2015-04-01 株式会社半导体能源研究所 光电转换装置及其制造方法
US8766269B2 (en) * 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
TWI517268B (zh) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 端子構造的製造方法和電子裝置的製造方法
KR20120068772A (ko) 2009-09-16 2012-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101618157B1 (ko) 2009-12-21 2016-05-09 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
TWI589042B (zh) 2010-01-20 2017-06-21 半導體能源研究所股份有限公司 發光裝置，撓性發光裝置，電子裝置，照明設備，以及發光裝置和撓性發光裝置的製造方法
US9000442B2 (en) 2010-01-20 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, flexible light-emitting device, electronic device, and method for manufacturing light-emitting device and flexible-light emitting device
JP5418328B2 (ja) * 2010-03-17 2014-02-19 日本精機株式会社 有機ｅｌパネル
JP5336413B2 (ja) * 2010-04-02 2013-11-06 株式会社豊田中央研究所 パワーモジュール
DE102010026344A1 (de) * 2010-07-07 2012-01-12 Osram Opto Semiconductors Gmbh Leuchtdiode
KR20120042151A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 플렉서블 디스플레이 장치의 제조 방법
US9516713B2 (en) 2011-01-25 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR20120092019A (ko) * 2011-02-09 2012-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US20120280373A1 (en) * 2011-05-06 2012-11-08 Jiangwei Feng Active electronics on strengthened glass with alkali barrier
WO2012155099A1 (en) * 2011-05-12 2012-11-15 Universal Display Corporation Flexible lighting devices
KR102040242B1 (ko) * 2011-05-12 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 이용한 전자 기기
US20120295376A1 (en) * 2011-05-16 2012-11-22 Korea Advanced Institute Of Science And Technology Method for manufacturing a led array device, and led array device manufactured thereby
JP6220497B2 (ja) * 2011-06-09 2017-10-25 株式会社半導体エネルギー研究所 発光装置
US9947688B2 (en) 2011-06-22 2018-04-17 Psemi Corporation Integrated circuits with components on both sides of a selected substrate and methods of fabrication
US20130154049A1 (en) * 2011-06-22 2013-06-20 George IMTHURN Integrated Circuits on Ceramic Wafers Using Layer Transfer Technology
JP6362330B2 (ja) * 2011-11-14 2018-07-25 コニカミノルタ株式会社 有機エレクトロルミネッセンス素子、及び、面状発光体
JP5907722B2 (ja) 2011-12-23 2016-04-26 株式会社半導体エネルギー研究所 発光装置の作製方法
KR102091687B1 (ko) 2012-07-05 2020-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치의 제작 방법
KR102173801B1 (ko) 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법
KR102296378B1 (ko) 2012-08-10 2021-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 장치
KR20140029202A (ko) 2012-08-28 2014-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102161078B1 (ko) 2012-08-28 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
US9625764B2 (en) 2012-08-28 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11074025B2 (en) 2012-09-03 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US9000452B2 (en) * 2012-09-28 2015-04-07 Industrial Technology Research Institute Display with filter structure
KR101990321B1 (ko) * 2012-12-04 2019-06-18 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US9209207B2 (en) * 2013-04-09 2015-12-08 Apple Inc. Flexible display with bent edge regions
KR102250061B1 (ko) 2013-04-15 2021-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR102187752B1 (ko) 2013-05-07 2020-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 박리 장치
JP6469089B2 (ja) * 2013-05-16 2019-02-13 エルジー ディスプレイ カンパニー リミテッド 有機発光素子およびその製造方法
JP2015046391A (ja) * 2013-08-01 2015-03-12 株式会社半導体エネルギー研究所 発光装置、及び電子機器
CN109273622B (zh) 2013-08-06 2021-03-12 株式会社半导体能源研究所 剥离方法
TW201943069A (zh) 2013-09-06 2019-11-01 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
FR3012255B1 (fr) * 2013-10-17 2017-03-10 Commissariat Energie Atomique Procede de formation de rides par fusion d'une fondation sur laquelle repose une couche contrainte
KR102020895B1 (ko) 2013-10-31 2019-09-11 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
US9937698B2 (en) 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
CN104377118B (zh) * 2014-09-29 2017-08-29 京东方科技集团股份有限公司 柔性显示基板的制作方法及柔性显示基板母板
CN107111970B (zh) 2014-10-28 2021-08-13 株式会社半导体能源研究所 显示装置、显示装置的制造方法及电子设备
CN111477657B (zh) 2014-10-28 2024-03-05 株式会社半导体能源研究所 功能面板、功能面板的制造方法、模块、数据处理装置
KR102456654B1 (ko) 2014-11-26 2022-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN105931997B (zh) * 2015-02-27 2019-02-05 胡迪群 暂时性复合式载板
KR20160122895A (ko) * 2015-04-14 2016-10-25 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6900156B2 (ja) * 2015-05-21 2021-07-07 日東電工株式会社 調光フィルムおよびその製造方法、ならびに調光素子
JP6822858B2 (ja) 2016-01-26 2021-01-27 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
JP2016136529A (ja) * 2016-03-22 2016-07-28 株式会社半導体エネルギー研究所 発光装置
CN105810844B (zh) * 2016-03-23 2018-05-29 武汉华星光电技术有限公司 Oled器件及其制作方法、柔性显示单元
US10062636B2 (en) * 2016-06-27 2018-08-28 Newport Fab, Llc Integration of thermally conductive but electrically isolating layers with semiconductor devices
US9966301B2 (en) 2016-06-27 2018-05-08 New Fab, LLC Reduced substrate effects in monolithically integrated RF circuits
KR102554183B1 (ko) 2016-07-29 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
TWI753868B (zh) 2016-08-05 2022-02-01 日商半導體能源研究所股份有限公司 剝離方法、顯示裝置、顯示模組及電子裝置
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
US10141544B2 (en) 2016-08-10 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Electroluminescent display device and manufacturing method thereof
US10923350B2 (en) 2016-08-31 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2018042284A1 (en) 2016-08-31 2018-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10369664B2 (en) 2016-09-23 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
FR3077924B1 (fr) * 2018-02-13 2020-01-17 Soitec Structure demontable et procede de demontage utilisant ladite structure
WO2019220267A1 (ja) 2018-05-17 2019-11-21 株式会社半導体エネルギー研究所 表示装置
JP6914227B2 (ja) * 2018-06-15 2021-08-04 信越化学工業株式会社 マイクロディスプレイ用基板の製造方法
US11818912B2 (en) * 2019-01-04 2023-11-14 Apple Inc. Organic light-emitting diode display panels with moisture blocking structures
CN110429123B (zh) * 2019-08-12 2022-03-04 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
KR20210156372A (ko) * 2020-06-17 2021-12-27 삼성디스플레이 주식회사 지문 센서, 그의 제조 방법, 및 그를 포함한 표시 장치
CN117858362B (zh) * 2024-03-07 2024-05-10 厦门源乾电子有限公司 一种车用fpc板结构及压膜设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1120360A (ja) * 1997-07-03 1999-01-26 Seiko Epson Corp Ｉｃカード及び薄膜集積回路装置並びにそれらの製造方法
JP2001085715A (ja) * 1999-09-09 2001-03-30 Canon Inc 半導体層の分離方法および太陽電池の製造方法

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5256562A (en) 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5376561A (en) 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
US5258325A (en) 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5317436A (en) 1990-12-31 1994-05-31 Kopin Corporation A slide assembly for projector with active matrix moveably mounted to housing
US6627953B1 (en) 1990-12-31 2003-09-30 Kopin Corporation High density electronic circuit modules
US5258320A (en) 1990-12-31 1993-11-02 Kopin Corporation Single crystal silicon arrayed devices for display panels
US5528397A (en) 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US5499124A (en) 1990-12-31 1996-03-12 Vu; Duy-Phach Polysilicon transistors formed on an insulation layer which is adjacent to a liquid crystal material
US5444557A (en) 1990-12-31 1995-08-22 Kopin Corporation Single crystal silicon arrayed devices for projection displays
US6143582A (en) 1990-12-31 2000-11-07 Kopin Corporation High density electronic circuit modules
US5666175A (en) 1990-12-31 1997-09-09 Kopin Corporation Optical systems for displays
US5376979A (en) 1990-12-31 1994-12-27 Kopin Corporation Slide projector mountable light valve display
US6320568B1 (en) 1990-12-31 2001-11-20 Kopin Corporation Control system for display panels
US5661371A (en) 1990-12-31 1997-08-26 Kopin Corporation Color filter system for light emitting display panels
US6072445A (en) 1990-12-31 2000-06-06 Kopin Corporation Head mounted color display system
US5396304A (en) 1990-12-31 1995-03-07 Kopin Corporation Slide projector mountable light valve display
US5362671A (en) 1990-12-31 1994-11-08 Kopin Corporation Method of fabricating single crystal silicon arrayed devices for display panels
US6593978B2 (en) 1990-12-31 2003-07-15 Kopin Corporation Method for manufacturing active matrix liquid crystal displays
US5300788A (en) 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
US5331149A (en) 1990-12-31 1994-07-19 Kopin Corporation Eye tracking system having an array of photodetectors aligned respectively with an array of pixels
US5861929A (en) 1990-12-31 1999-01-19 Kopin Corporation Active matrix color display with multiple cells and connection through substrate
US5751261A (en) 1990-12-31 1998-05-12 Kopin Corporation Control system for display panels
US5743614A (en) 1990-12-31 1998-04-28 Kopin Corporation Housing assembly for a matrix display
US5475514A (en) 1990-12-31 1995-12-12 Kopin Corporation Transferred single crystal arrayed devices including a light shield for projection displays
US7075501B1 (en) 1990-12-31 2006-07-11 Kopin Corporation Head mounted display system
EP0647383A1 (en) 1992-01-22 1995-04-12 Kopin Corporation Single crystal silicon arrayed devices for projection displays
US5420055A (en) 1992-01-22 1995-05-30 Kopin Corporation Reduction of parasitic effects in floating body MOSFETs
US5467154A (en) 1992-02-20 1995-11-14 Kopin Corporation Projection monitor
US5692820A (en) 1992-02-20 1997-12-02 Kopin Corporation Projection monitor
US6511187B1 (en) 1992-02-20 2003-01-28 Kopin Corporation Method of fabricating a matrix display system
WO1993018428A2 (en) 1992-03-13 1993-09-16 Kopin Corporation Head-mounted display system
WO1994007177A1 (en) 1992-09-11 1994-03-31 Kopin Corporation Color filter system for display panels
US6608654B2 (en) 1992-09-11 2003-08-19 Kopin Corporation Methods of fabricating active matrix pixel electrodes
EP0853254A3 (en) 1992-09-11 1998-10-14 Kopin Corporation Liquid crystal display
US5705424A (en) 1992-09-11 1998-01-06 Kopin Corporation Process of fabricating active matrix pixel electrodes
WO1994010794A1 (en) 1992-11-04 1994-05-11 Kopin Corporation Control system for projection displays
TW258829B (ko) * 1994-01-28 1995-10-01 Ibm
JP3150840B2 (ja) 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
US5633533A (en) * 1995-07-26 1997-05-27 International Business Machines Corporation Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JP3307207B2 (ja) * 1995-12-25 2002-07-24 松下電器産業株式会社 半導体装置およびその製造方法
JPH09199278A (ja) * 1996-01-18 1997-07-31 Toray Ind Inc 発光素子
US5825625A (en) * 1996-05-20 1998-10-20 Hewlett-Packard Company Heat conductive substrate mounted in PC board for transferring heat from IC to heat sink
US5773884A (en) * 1996-06-27 1998-06-30 International Business Machines Corporation Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JPH10163594A (ja) * 1996-07-05 1998-06-19 Haisoole Kk 電子回路基板およびその製造方法
DE69737086T2 (de) * 1996-08-27 2007-05-16 Seiko Epson Corp. Trennverfahren, verfahren zur übertragung eines dünnfilmbauelements, und unter verwendung des übertragungsverfahrens hergestelltes flüssigkristall-anzeigebauelement
CN1107694C (zh) 1996-11-29 2003-05-07 日东电工株式会社 导热和压敏性粘合剂及其粘合片类
JP3738798B2 (ja) 1997-07-03 2006-01-25 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法及び液晶パネルの製造方法
JPH1187799A (ja) * 1997-09-12 1999-03-30 Matsushita Electric Ind Co Ltd 磁気抵抗素子とその製造方法
JP3832102B2 (ja) * 1998-08-10 2006-10-11 ソニー株式会社 半導体装置の製造方法
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6380007B1 (en) 1998-12-28 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TW527735B (en) * 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
CN1180856C (zh) 1999-06-10 2004-12-22 上海东方肝胆外科医院 治疗肝癌门静脉癌栓的超声消融系统
US6166411A (en) * 1999-10-25 2000-12-26 Advanced Micro Devices, Inc. Heat removal from SOI devices by using metal substrates
US6580094B1 (en) 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
JP2001133761A (ja) * 1999-11-04 2001-05-18 Toshiba Corp 液晶表示素子及び有機ｌｅｄ素子
JP4478268B2 (ja) 1999-12-28 2010-06-09 セイコーエプソン株式会社 薄膜デバイスの製造方法
US7060153B2 (en) * 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
TW494447B (en) 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4712198B2 (ja) * 2000-02-01 2011-06-29 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2001249626A (ja) 2000-03-03 2001-09-14 Sharp Corp 表示装置および表示装置の製造方法
JP4884592B2 (ja) * 2000-03-15 2012-02-29 株式会社半導体エネルギー研究所 発光装置の作製方法及び表示装置の作製方法
FR2811807B1 (fr) 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US6770562B2 (en) 2000-10-26 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus and film formation method
JP4054561B2 (ja) * 2000-10-26 2008-02-27 株式会社半導体エネルギー研究所 成膜方法
TW522577B (en) * 2000-11-10 2003-03-01 Semiconductor Energy Lab Light emitting device
US6853411B2 (en) * 2001-02-20 2005-02-08 Eastman Kodak Company Light-producing high aperture ratio display having aligned tiles
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
CN1245521C (zh) 2001-07-26 2006-03-15 黄道培 Pcr扩增、杂交同步法
JP2003109773A (ja) 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
TW558743B (en) 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
CN1215920C (zh) 2001-10-12 2005-08-24 鸿富锦精密工业（深圳）有限公司 3d面成型器及其成型3d面的方法
KR100944886B1 (ko) 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
JP3939140B2 (ja) * 2001-12-03 2007-07-04 株式会社日立製作所 液晶表示装置
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
DE60325669D1 (de) 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI351566B (en) 2003-01-15 2011-11-01 Semiconductor Energy Lab Liquid crystal display device
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1120360A (ja) * 1997-07-03 1999-01-26 Seiko Epson Corp Ｉｃカード及び薄膜集積回路装置並びにそれらの製造方法
JP2001085715A (ja) * 1999-09-09 2001-03-30 Canon Inc 半導体層の分離方法および太陽電池の製造方法

Also Published As

Publication number Publication date
US20110180797A1 (en) 2011-07-28
AU2003269499A1 (en) 2004-05-04
CN101562150B (zh) 2011-06-08
US20090152539A1 (en) 2009-06-18
KR101028393B1 (ko) 2011-04-13
TW200409183A (en) 2004-06-01
US20140001626A1 (en) 2014-01-02
EP1554757A1 (en) 2005-07-20
KR20050084857A (ko) 2005-08-29
WO2004036652A1 (en) 2004-04-29
US20120126234A1 (en) 2012-05-24
EP1554757B1 (en) 2012-06-06
JP2004140267A (ja) 2004-05-13
TWI330862B (en) 2010-09-21
KR20100109575A (ko) 2010-10-08
US7495256B2 (en) 2009-02-24
EP1554757A4 (en) 2010-07-28
US9093324B2 (en) 2015-07-28
CN100511686C (zh) 2009-07-08
CN101562150A (zh) 2009-10-21
US8013335B2 (en) 2011-09-06
CN1706044A (zh) 2005-12-07
CN101562190A (zh) 2009-10-21
US20060186399A1 (en) 2006-08-24
US7067392B2 (en) 2006-06-27
US8134153B2 (en) 2012-03-13
US8525171B2 (en) 2013-09-03
CN101562190B (zh) 2011-06-08
US20040079941A1 (en) 2004-04-29

Similar Documents

Publication Publication Date Title
KR101101338B1 (ko) 반도체 장치의 제조방법
KR101032337B1 (ko) 발광장치 및 그의 제조방법
KR101169371B1 (ko) 발광장치
JP4526771B2 (ja) 半導体装置の作製方法
US7534700B2 (en) Method of fabricating a semiconductor device having a film in contact with a debonded layer
JP4472238B2 (ja) 剥離方法および半導体装置の作製方法
JP4781082B2 (ja) 半導体装置の作製方法
JP4712298B2 (ja) 発光装置の作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 9